JP5672975B2 - 可変利得増幅器 - Google Patents

可変利得増幅器 Download PDF

Info

Publication number
JP5672975B2
JP5672975B2 JP2010245378A JP2010245378A JP5672975B2 JP 5672975 B2 JP5672975 B2 JP 5672975B2 JP 2010245378 A JP2010245378 A JP 2010245378A JP 2010245378 A JP2010245378 A JP 2010245378A JP 5672975 B2 JP5672975 B2 JP 5672975B2
Authority
JP
Japan
Prior art keywords
transistor
cascode
gate
supplied
variable gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010245378A
Other languages
English (en)
Other versions
JP2012100023A (ja
Inventor
正旭 安
正旭 安
哲平 須田
哲平 須田
富雄 上田
富雄 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2010245378A priority Critical patent/JP5672975B2/ja
Priority to US13/215,762 priority patent/US8466749B2/en
Priority to CN201110288636.7A priority patent/CN102468812B/zh
Publication of JP2012100023A publication Critical patent/JP2012100023A/ja
Application granted granted Critical
Publication of JP5672975B2 publication Critical patent/JP5672975B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、可変利得増幅器に関する。
送受信装置には、利得の調整が可能な可変利得増幅器が設けられている。例えば、移動体通信の携帯端末には、アンテナで受信した高周波信号を増幅する可変利得増幅器が設けられている。この可変利得増幅器は、受信した信号が微弱な場合には大きな利得で受信信号を増幅し、受信した信号が大きい場合には、出力が飽和しないように小さな利得で受信信号を増幅する。
また、携帯端末には、アンテナから送信する高周波信号を増幅する可変利得増幅器が設けられている。この可変利得増幅器は、基地局に到達する信号が微弱な場合には大きな利得で送信信号を増幅し、基地局に到達する信号が大きい場合には小さな利得で送信信号を増幅する。
このような可変利得増幅器は、入力信号を増幅するエミッタ接地トランジスタと、このエミッタ接地トランジスタに接続された複数の並列カスコードトランジスタ（縦積みトランジスタ）を有している。更に、この可変利得増幅器は、上記複数のカスコードトランジスタの一部に接続された出力負荷と、各カスコードトランジスタのＯＮ/ＯＦＦを制御するゲート電位制御回路とを有している。
このゲート電位制御回路により、上記エミッタ接地トランジスタにより増幅された入力信号（以下、増幅信号と呼ぶ）のうち出力負荷に流れる電流の割合を制御することで、利得（入力信号と出力信号の強度比）を調整する。
特開２００７−２５９２９７号公報
しかし、出力負荷に流れる増幅信号の割合が変化すると出力負荷両端の電圧が変化して、出力負荷に接続されたカスコードトランジスタのソース・ドレイン間電圧が変動する。その結果、当該カスコードトランジスタの内部抵抗が変化して、実際の利得と所望の利得との間に誤差が生じてしまう。このように、従来の可変利得増幅器には、利得誤差が生じるという問題がある。そこで、本発明は、このような問題を解決することを課題とする。
上記の問題を解決するために、本装置の一観点によれば、入力信号がゲートに供給されるソース接地トランジスタと、前記ソース接地トランジスタのドレインにソースが接続された複数の第１のカスコードトランジスタと、前記ソース接地トランジスタのドレインにソースが接続された第２のカスコードトランジスタと、前記複数の第１のカスコードトランジスタのドレインにソースが接続され、ゲートに定電圧が印加される第１のゲート接地トランジスタと、前記第１のゲート接地トランジスタのドレインに接続された出力負荷とを有し、前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタは、前記ソース接地トランジスタのドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記ドレイン電流の割合が変化するように、導通状態または非導通状態にされる可変利得増幅器が提供される。
本装置によれば、可変利得増幅器の利得誤差を抑制することができる。
実施の形態の可変利得増幅器の回路図である。 可変利得増幅器の一例を示す回路図である。 複数の第１のカスコードトランジスタおよび出力負荷に対応する小信号等価回路である（その１）。 複数の第１のカスコードトランジスタおよび出力負荷に対応する小信号等価回路である（その２）。 一般的な可変利得増幅器の小信号等価回路である。
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。
（１）構造
図１は、本実施の形態の可変利得増幅器２の回路図である。
可変利得増幅器２は、図１に示すように、入力信号がゲートに供給されるソース接地トランジスタＭ０と、複数の第１のカスコードトランジスタＭａ０,Ｍａ１（以下、第１のカスコードトランジスタＭａ０,Ｍａ１と呼ぶ）と、第２のカスコードトランジスタＭｂ０と、第１のゲート接地トランジスタＭｃ０と、出力負荷Ｒ０とを有している。
ここで、複数の第１のカスコードトランジスタＭａ０, Ｍａ１のソースＳには、ソース接地トランジスタＭ０のドレインＤが接続されている。
また、第２のカスコードトランジスタＭｂ０のソースにも、ソース接地トランジスタＭ０のドレインＤが接続されている。第１のゲート接地トランジスタＭｃ０のソースには、複数の第１のカスコードトランジスタＭａ０,Ｍａ１のドレインが接続されている。また、出力負荷Ｒ０の一端には、第１のゲート接地トランジスタＭｃ０のドレインが接続されている。出力負荷Ｒ０の他端には、電源電圧ＡＶＤが供給される。一方、ソース接地トランジスタＭ０のソースには、接地面ＧＲが接続され、接地電位が供給される。
更に、可変利得増幅器２は、第２のゲート接地トランジスタＭｄ０と、第１の電圧補償負荷Ｒ１と、第３のカスコードトランジスタＭｂ１と、第３のゲート接地トランジスタＭｄ１と、第２の電圧補償負荷Ｒ２とを有している。
ここで、第２のゲート接地トランジスタＭｄ０のソースには、第２のカスコードトランジスタＭｂ０のドレインが接続されている。また、第１の電圧補償負荷Ｒ１の一端には、第２のゲート接地トランジスタＭｄ０のドレインが接続されている。第１の電圧補償負荷Ｒ１の他端には、電源電圧ＡＶＤが供給される。
第３のカスコードトランジスタＭｂ１のソースには、ソース接地トランジスタＭ０のドレインが接続されている。第３のゲート接地トランジスタＭｄ１のソースには、第３のカスコードトランジスタＭｂ１のドレインが接続されている。また、第２の電圧補償負荷Ｒ２の一端には、第３のゲート接地トランジスタＭｄ１のドレインが接続されている。第２の電圧補償負荷Ｒ２の他端には、電源電圧ＡＶＤが供給される。
第１のゲート接地トランジスタＭｃ０、第２のゲート接地トランジスタＭｄ０、および第３のゲート接地トランジスタＭｄ１のゲートは、夫々、第１の電圧端子Ｐ１に接続されている。この第１の電圧端子Ｐ１には、第１の定電圧ＶＧ１が供給される。ここで、定電圧とは接地面ＧＲとの間の電位差であって、一定の値を有する直流電圧のことである（以下、同様）。
また、可変利得増幅器２は、複数の第１のカスコードトランジスタＭａ０,Ｍａ１、第２のカスコードトランジスタＭｂ０、および第３のカスコードトランジスタＭｂ１それぞれのＯＮ/ＯＦＦを、個別に制御するカスコードトランジスタ制御回路４を有している。このカスコードトランジスタ制御回路４は、第１のスイッチ素子ＳＷａ０と、第２のスイッチ素子ＳＷａ１と、第３のスイッチ素子ＳＷｂ０と、第４のスイッチ素子ＳＷｂ１とを有している。
第１のスイッチ素子ＳＷａ０の両端は、夫々、複数の第１のカスコードトランジスタＭａ０,Ｍａ１の一方（以下、第１のカスコードトランジスタＭａ０と呼ぶ）のゲートおよび第２の電圧端子Ｐ２に接続されている。この第２の電圧端子Ｐ２には、定電圧ＶＧ２が供給される。同様に、第２乃至第４のスイッチ素子ＳＷａ１,ＳＷｂ０,ＳＷｂ１の両端も、夫々、対応するカスコードトランジスタのゲートと第２の電圧端子Ｐ２に接続されている。
また、可変利得増幅器２は、結合コンデンサＣ１とバイアス抵抗Ｒｉｎを有している。結合コンデンサＣ１の両端には、夫々、ソース接地トランジスタＭ０のゲートと入力端子ＩＮが接続されている。バイアス抵抗Ｒｉｎの両端には、夫々、ソース接地トランジスタＭ０のゲートと第３の電圧端子Ｐ３が接続されている。ここで、入力端子ＩＮには、入力信号が供給される。一方、第３の電圧端子Ｐ３には、第３の定電圧ＶＧ３が供給される。
上述した各トランジスタ（ソース接地トランジスタＭ０等）は、例えば、ＭＯＳ電界効果トランジスタ（metal oxide semiconductor filed effect transistor）である。これらのトランジスタは、同一シリコン基板上に形成され、略同じ厚さのゲート酸化膜と、略同じ長さのチャネル長を有することが好ましい。但し、各トランジスタのチャネル幅は、後述するように必ずしも一定ではない。上記各トランジスタがｎ型ＭＯＳ電界効果トランジスタである場合には、ＡＶＤ＞ＶＧ１＞ＶＧ２＞ＶＧ３である。一方、上記各トランジスタがｐ型ＭＯＳ電界効果トランジスタである場合には、ＡＶＤ＜ＶＧ１＜ＶＧ２＜ＶＧ３である。
第１乃至第４のスイッチ素子ＳＷａ０, ＳＷａ１, ＳＷｂ０, ＳＷｂ１は、例えばＭＯＳトランスファーゲートである。また、各負荷（出力負荷Ｒ０、第１の電圧補償負荷Ｒ１、および第２の電圧補償負荷Ｒ２）は、例えば抵抗素子である。
（２）動作
図２は、可変利得増幅器２ａの一例を示す回路図である。この可変利得増幅器２ａは、本実施の形態の可変利得増幅器２と略同じ構造を有している。但し、可変利得増幅器２ａには、第１乃至第３のゲート接地トランジスタＭｃ０,Ｍｄ０,Ｍｄ１、および第１及び第２の電圧補償負荷Ｒ１,Ｒ２は含まれていない。
本実施の形態の可変利得増幅器２の可変利得動作は、可変利得増幅器２ａと略同じである。従って、まず、可変利得増幅器２ａの可変利得動作を説明し、同時にその問題点を説明する。
可変利得増幅器２ａの各トランジスタは、ゲートに印加される第２及び第３の定電圧ＶＧ２, ＶＧ３と電源電圧ＡＶＤにより、飽和状態で動作するようにバイアスされる。この状態で、入力端子ＩＮに微少な入力信号が供給され、結合コンデンサＣ１を介して、ソース接地トランジスタＭ０のゲートに入力信号が印加される。これにより、ソース接地トランジスタＭ０のドレイン電流に信号成分が発生し、この信号成分が第１乃至第３のカスコードトランジスタＭａ０,Ｍａ１,Ｍｂ０,Ｍｂ１に供給される。この信号成分の振る舞いは、小信号等価回路により説明することができる。
図３および４は、複数の第１のカスコードトランジスタＭａ０, Ｍａ1および出力負荷Ｒ０に対応する小信号等価回路である。図３は、一方の第１のカスコードトランジスタＭａ０が導通状態（ＯＮ状態）であり、他方の第１のカスコードトランジスタＭａ1が非導通状態（ＯＦＦ状態）である場合（以下、状態ａと呼ぶ）の小信号等価回路６ａである。図４は、複数の第１のカスコードトランジスタＭａ０,Ｍａ1が、共に導通状態である場合（以下、状態ｂと呼ぶ）の小信号等価回路６ｂある。
状態ａに対応する図３の小信号等価回路６ａでは、第１のカスコードトランジスタＭａ０の小信号等価回路８ａに出力負荷Ｒ０が直列接続されている。第１のカスコードトランジスタＭａ０の小信号等価回路８ａは、並列接続された小信号電流源１２ａと内部抵抗１０ａとを有している。出力負荷Ｒ０の一端（電源電圧ＡＶＤ側の端子）は、図３に示すように、交流的に接地されている。
ここで、小信号電流源１２ａの出力電流の大きさは、ｇｍ０×（Ｖｇ＊−Ｖｓ＊）である。ｇｍ０は、第１のカスコードトランジスタＭａ０の相互コンダクタンスである。Ｖｇ＊およびＶｓ＊は、夫々、第１のカスコードトランジスタＭａ０のゲート電位およびソース電位である。尚、上付き「＊」を有する変数（例えば、Ｖｇ＊）は、対応する電気量（例えば、ゲート電位Ｖｇ）の小信号成分である。
図３の回路に対応する回路方程式を解析すると、次式が得られる。
Figure 0005672975
ここで、Ｉｓ０ ＊は、第１のカスコードトランジスタＭａ０のソース電流である。Ｒ０は、出力負荷Ｒ０の抵抗値である。ｒ０は、内部抵抗１０ａの抵抗値である。
導通状態の第１のカスコードトランジスタＭａ０のゲートには、定電圧ＶＧ２が印加されている。従って、Ｖｇ＊＝０になる。この式を式（１）に代入すると、次式が得られる。
Figure 0005672975
式（２）は出力負荷Ｒ０を含んでいるが、出力負荷Ｒ０の抵抗値は、通常５０Ω程度である。一方、トランジスタの内部抵抗ｒ０は、通常，数ｋΩ（例えば、３．５ｋΩ）である。すなわち、ｒ０＞＞Ｒ０である。従って、式（２）は、以下のように近似することができる。
Figure 0005672975
従って、第１のカスコードトランジスタＭａ０だけが導通した状態ａに対応する小信号等価回路６ａは、式（３）の右辺で表される抵抗値を有する抵抗素子と等価である。
両方の第１のカスコードトランジスタＭａ０,Ｍａ１が導通した状態ｂに対応する図４の小信号等価回路６ｂでは、第１のカスコードトランジスタＭａ０,Ｍａ1それぞれに対応する小信号等価回路８ａ,８ｂが並列に接続され、この並列回路に出力負荷Ｒ０が直列接続されている。
図４の回路に対応する回路方程式を解析すると、次式が得られる。
Figure 0005672975
ここで、Ｉｓ０ ＊は、一方の第１のカスコードトランジスタＭａ０のソース電流である。Ｉｓ１ ＊は、他方の第１のカスコードトランジスタＭａ１のソース電流である。ｇｍ１は、他方の第１のカスコードトランジスタＭａ１の相互コンダクタンスである。ｒ１は、他方の第１のカスコードトランジスタＭａ１の内部抵抗値である。
従って、両方の第１のカスコードトランジスタＭａ０,Ｍａ１が導通した状態ｂに対応する小信号等価回路６ｂは、並列接続された２つの抵抗素子と等価である。式（４）の分母の最初の項が、一方の第１のカスコードトランジスタＭａ０に対応する抵抗素子の抵抗値である。式（４）の分母の２番目の項が、他方の第１のカスコードトランジスタＭａ１に対応する抵抗素子の抵抗値である。
また、以上の説明から明らかなように、導通状態の第２のカスコードトランジスタＭｂ０の小信号等価回路も、抵抗素子と等価になる。この抵抗素子の抵抗値は、式（３）右辺のｇｍ０およびｒ０に、第２のカスコードトランジスタＭｂ０の相互コンダクタンスおよび内部抵抗値を代入して得られる値である。第３のカスコードトランジスタＭｂ１についても同様である。
以上の説明から明らかなように、導通状態の各カスコードトランジスタＭａ０,Ｍａ１,Ｍｂ０,Ｍｂ１と電源電圧ＡＶＤと間の回路は、抵抗素子（以下、等価抵抗素子と呼ぶ）と等価になる。従って、一般的な可変利得増幅器２ａの小信号等価回路は、簡単な回路になる。
図５は、一般的な可変利得増幅器２ａの小信号等価回路１４である。この小信号等価回路１４は、ソース接地トランジスタＭ０に対応する小信号等価回路１６と、導通状態の第１乃至第３のカスコードトランジスタＭａ０,Ｍａ１,Ｍb０,Ｍｂ１に対応する等価抵抗素子１４ａ,１４ｂ,１４ｃ,１４ｄを有している。小信号等価回路１４は、更に、これら等価抵抗素子１４ａ,１４ｂ,１４ｃ,１４ｄにそれぞれ直列接続され、対応するカスコードトランジスタの導通/非導通状態に応じて開閉するスイッチ素子ＳＷａ,ＳＷｂ,ＳＷｃ,ＳＷｄを有している。
ここで、第１のカスコードトランジスタＭａ０,Ｍａ１に対応する等価抵抗素子１４ａ,１４ｂの一端は、図５に示すように、互いに接続されている。これにより、等価抵抗素子１４ａ,１４ｂに流れる電流は合流して、負荷電流ＩＲ ＊になる。この負荷電流ＩＲ ＊は出力負荷Ｒ０（図２参照）に供給され、出力負荷Ｒ０の両端に小信号電圧を発生させる。この小信号電圧が出力端子ＯＵＴから出力され、出力信号になる。尚、出力負荷Ｒ０は、近似式（３）を導出する際に無視されので、小信号等価回路１４には存在してない。
ソース接地トランジスタＭ０に対応する小信号等価回路１６は、図５に示すように、並列接続された小信号電流源１８と内部抵抗２０とを有している。こここで、小信号電流源１８の電流値は、入力端子ＩＮに供給される入力信号の電圧Ｖｉｎ ＊にその相互コンダクタンスｇｍを乗じた値（＝ｇｍ・Ｖｉｎ ＊）である。
等価抵抗素子１４ａ,１４ｂ,１４ｃ,１４ｄの抵抗値は、式（３）に基づいて得られる値である。例えば、式（３）の右辺のｇｍ０およびｒ０に第２のカスコードトランジスタＭｂ０の相互コンダクタンスおよび内部抵抗値を代入することで、第２のカスコードトランジスタＭｂ０に対応する等価抵抗素子１４ｃの抵抗値が得られる。
スイッチ素子ＳＷａ,ＳＷｂ,ＳＷｃ,ＳＷｄは、カスコードトランジスタ制御回路４（図示せず）の対応するスイッチ素子ＳＷａ０,ＳＷａ１,ＳＷｂ０,ＳＷｂ０の開閉に応答して開閉する。
ここで、第１乃至第３のカスコードトランジスタＭａ０,Ｍａ１,Ｍb０,Ｍｂ１は、同一基板上に形成され、略同じ厚さのゲート酸化膜と、略同じ長さのチャネルを有することが好ましい。この場合、第１乃至第３のカスコードトランジスタそれぞれの相互コンダクタンスは、それぞれのカスコードトランジスタのチャネル幅Ｗに比例する。また、第１乃至第３のカスコードトランジスタそれぞれの内部抵抗値は、それぞれのカスコードトランジスタのチャネル幅Ｗに反比例する。従って、図５の各等価抵抗素子１４ａ,１４ｂ,１４ｃ,１４ｄｄそれぞれのコンダクタンス（抵抗値の逆数）は、式（３）から明らかなように、それぞれのカスコードトランジスタのチャネル幅Ｗに比例する。
次に、この小信号等価回路１４を用いて、一般的な可変利得増幅器２ａの可変利得動作を説明する。ここでは、第１乃至第３のカスコードトランジスタＭａ０,Ｍａ１,Ｍb０,Ｍｂ１のチャンル幅の比が１：１：２：３であるとする。この場合、各等価抵抗素子１４ａ,１４ｂ,１４ｃ,１４ｄのコンダクタンス（＝抵抗値の逆数）の比は、１：１：２：３になる。今、スイッチ素子ＳＷａ、スイッチ素子ＳＷｂ、およびＳＷｃだけが閉じている場合（以下、状態Ａと呼ぶ）と、スイッチ素子ＳＷａとスイッチ素子ＳＷｄだけが閉じている場合（以下、状態Ｂと呼ぶ）を比較する。尚、状態Ａ及びＢは、それぞれ小信号等価回路１４の状態ａ及びｂに対応している。
状態Ａの場合、閉じられたスイッチ素子ＳＷａ,ＳＷｂ,ＳＷｃに接続された等価抵抗素子１４ａ,１４ｂ,１４ｃのコンダクタンスの和は、等価抵抗素子１４ａのコンダクタンスの４倍（＝１＋１＋２）になる。状態Ｂの場合、閉じられたスイッチ素子ＳＷａ,ＳＷｄに接続された等価抵抗素子１４ａ,１４ｄのコンダクタンスの和は、等価抵抗素子１４ａのコンダクタンスの４倍（＝１＋３）になる。従って、状態Ａ及びＢいずれの場合でも、（ソース接地トランジスタＭ０に対応する）小信号等価回路１６に並列接続される等価抵抗素子のコンダクタンスの和は変わらない。このため、状態Ａにおける小信号等価回路１６の出力電流Ｉ＊と、状態Ｂにおける出力電流Ｉ＊は同じになる。尚、小信号等価回路１６の出力電流Ｉ＊は、ソース接地トランジスタＭ０のドレイン電流に含まれる信号成分（交流成分）である。
状態Ａでは、第１のカスコードトランジスタＭａ０,Ｍａ１に対応する２つの等価抵抗素子１４ａ,１４ｂに電流が流れる。ここで、等価抵抗素子１４ａと等価抵抗素子１４ｂのコンダクタンスの比は、１：１である。従って、負荷電流ＩＲ ＊は、等価抵抗素子１４ａに流れる電流の２倍（＝１＋１）になる。一方、状態Ｂでは、等価抵抗素子１４ｂに対応するスイッチＳＷｂが開いているので、等価抵抗素子１４ｂには電流が流れない。従って、負荷電流ＩＲ ＊は、等価抵抗素子１４ａに流れる電流の１倍（＝１）である。
従って、状態Ａと状態Ｂにおける負荷電流ＩＲ ＊の強度比は、２：１である。上述したように、負荷電流ＩＲ ＊により負荷抵抗Ｒ０の両端に発生する電圧が出力信号になる。従って、状態Ａと状態Ｂにおける出力信号の強度比は２：１になる。すなわち、状態Ａの利得（入力信号強度に対する出力信号強度の比）は、状態Ｂの利得より６ｄＢ（＝２０×ｌｏｇ２）高くなる。このような動作により、一般的な可変利得増幅器２ａでは、可変利得が実現される。本実施の形態の可変利得増幅器２でも、同様の動作により、可変利得が実現される。
以上の動作では、出力負荷Ｒ０に供給される、ソース接地トランジスタＭ０の出力電流Ｉ＊が変化して、可変利得動作が実現される。ここで、出力電流Ｉ＊の制御は、カスコードトランジスタ制御回路４のスイッチ素子ＳＷａ０,ＳＷａ1,ＳＷｂ０,ＳＷｂ１の開閉により行われる。
スイッチ素子ＳＷａ０,ＳＷａ1,ＳＷｂ０,ＳＷｂ１のいずれかが閉じられると、接続先のカスコードトランジスタのゲートに定電圧ＶＧ２が印加される。これにより、接続先のカスコードトランジスタが導通状態になる。一方、スイッチ素子ＳＷａ０,ＳＷａ1,ＳＷｂ０,ＳＷｂ１のいずれかが開くと接続先のカスコードトランジスタのゲートが開放され、接続先のカスコードトランジスタは非導通状態になる。
スイッチ素子ＳＷａ０,ＳＷａ1,ＳＷｂ０,ＳＷｂ１は、ソース接地トランジスタＭ０のドレイン電流が一定になり且つ複数の第１のカスコードトランジスタＭａ０,Ｍａ１に供給される上記ドレイン電流の割合が変化するように開閉される。すると、ソース接地トランジスタＭ０の出力電流Ｉ＊（小信号電流）が一定になり且つ複数の第１のカスコードトランジスタＭａ０,Ｍａ１に供給される上記出力電流Ｉ＊の割合が変化する。これにより、出力負荷Ｒ０に供給される上記出力電流Ｉ＊が変化して、可変利得動作が実現される。
ところで、出力負荷Ｒ０には小信号成分である負荷電流ＩＲ ＊だけでなく、第１のカスコードトランジスタＭａ０,Ｍａ１のドレイン電流の直流成分も供給される。このため、出力負荷Ｒ０の両端には直流電圧が発生して、第１のカスコードトランジスタＭａ０,Ｍａ１のドレイン電位が低下する（すなわち、電圧降下）。一方、第１のカスコードトランジスタＭａ０,Ｍａ１のソース電位は、そのゲートに印加される定電位ＶＧ２より当該トランジスタの閾値Ｖｔｈだけ低い電位（＝ＶＧ２−Ｖｔｈ）に略固定される。従って、第１のカスコードトランジスタＭａ０,Ｍａ１のソース・ドレイン間電圧は、出力負荷の電圧降下により低下する。
よく知られているように、トランジスタの内部抵抗値は、ソース・ドレイン間電圧が低下すると小さくなる。従って、上述したように第１のカスコードトランジスタＭａ０,Ｍａ１のソース・ドレイン間電圧が低下すると、第１のカスコードトランジスタＭａ０,Ｍａ１に対応する等価抵抗素子１４ａ,１４ｂのコンダクタンスは大きくなる（式（３）参照）。
一方、第２及び第３のカスコードトランジスタＭｂ０,Ｍｂ１は直接電源電圧ＡＶＤに接続されているので、そのドレイン電位は電源電圧ＡＶＤに固定されている。このため、第２及び第３のカスコードトランジスタＭｂ０,Ｍｂ１の内部抵抗値は一定であり、これらのトランジスタに対応する等価抵抗素子１４ｃ,１４ｄのコンダクタンスは殆ど変化しない。
以上のように、一部の等価抵抗素子の抵抗値だけが低下するので、各等価抵抗素子に流れる、ソース接地トランジスタＭ０の出力電流Ｉ＊の割合が変化する。このため、一般的な可変利得増幅器２ａの利得には、誤差が生じる。尚、このような利得誤差を、以後、静的利得誤差と呼ぶ。
更に、一般的な可変利得増幅器２ａでは、利得を変化させることでも、利得誤差が発生する。利得を変化させるために、第１のカスコードトランジスタＭａ０,Ｍａ１の導通状態を変化させると、出力負荷Ｒ０に流れる直流電流が変化する。すると、第１のカスコードトランジスタＭａ０の内部抵抗値が変化して、利得が、図５の小信号等価回路に基づく設計値とは異なった値になる。すなわち、利得に誤差が生じる。このような利得誤差を、以後、動的利得誤差と呼ぶ。
―動的利得誤差の抑制―
そこで、本実施の形態の可変利得増幅器２では、図１に示すように、第１のカスコードトランジスタＭａ０,Ｍａ１と電源電圧ＡＶＤの間に第１のゲート接地トランジスタＭｃ０が設けられている。これにより、第１のカスコードトランジスタＭａ０,Ｍａ１のドレイン電位の変動が抑制される。
第１のゲート接地トランジスタＭｃ０のソース電位は、そのゲートに印加される第１の定電圧ＶＧ１より、（第１のゲート接地トランジスタＭｃ０の）閾値Ｖｔｈだけ低い電位（＝ＶＧ１−Ｖｔｈ）に略固定される。ところで、第１のカスコードトランジスタＭａ０,Ｍａ１のドレイン電位は、図１の回路図から明らかなように、第１のゲート接地トランジスタＭｃ０のソース電位と同じになる。従って、第１のカスコードトランジスタＭａ０,Ｍａ１のドレイン電位は、略一定の値（＝ＶＧ１−Ｖｔｈ）に固定されている。また、第１のカスコードトランジスタＭａ０,Ｍａ１のソース電位は、ゲートに印加される定電圧ＶＧ２により略一定の値に固定されている。このため、第１のカスコードトランジスタＭａ０,Ｍａ1のソース・ドレイン間電圧は、略一定になる。故に、出力負荷Ｒ０に流れる電流が変化しても、第１のカスコードトランジスタＭａ０,Ｍａ1の内部抵抗値は殆ど変化しない。従って、動的利得誤差が抑制される。
―静的利得誤差の抑制―
更に、本実施の形態では、図１に示すように、第２のカスコードトランジスタＭｂ０と電源電圧ＡＶＤの間に第２のゲート接地トランジスタＭｄ０が設けられている。これにより、第２のカスコードトランジスタＭｂ０のドレイン電位が、第２のカスコードトランジスタＭｂ０のゲートに印加される第１の定電圧ＶＧ１から、第２のゲート接地トランジスタＭｄ０の閾値だけ低い値になる。
上述したように、第１のカスコードトランジスタＭａ０,Ｍａ1のドレイン電位は、第１の定電圧ＶＧ１より、第１のゲート接地トランジスタＭｃ０の閾値だけ低い値である。ここで、ＭＯＳトランジスタの閾値は、略一定である。
従って、第１のカスコードトランジスタＭａ０,Ｍａ１のドレイン電位と第２のカスコードトランジスタＭｂ０のドレイン電位は略等しくなる。また、第１のカスコードトランジスタＭａ０,Ｍａ１のソース電位と第２のカスコードトランジスタＭｂ０のソース電位は、それぞれのゲートに印加される定電圧ＶＧ２により略等しい値に固定される。故に、第１のカスコードトランジスタＭａ０,Ｍａ１のソース・ドレイン間電圧と、第２のカスコードトランジスタＭｂ０のソース・ドレイン間電圧が略等しくなり、静的利得誤差が抑制される。
同様に、第３のゲート接地トランジスタＭｄ１を設けることにより、第３のカスコードトランジスタＭｄ１による静的利得誤差が抑制される。尚、第１乃至第３のゲート接地トランジスタＭｃ０,Ｍｄ０,Ｍｄ１は、他のトランジスタと同様、飽和状態にバイアスされる。
―残留利得誤差の抑制―
上述したように、ゲートに定電圧が印加されたトランジスタのソース電位は、ゲート電位よりその閾値だけ低い値に略固定される。しかし、僅かではあるが、ドレイン電位が変化すると、ソース電位も変化する。従って、第２のゲート接地トランジスタＭｄ０が直接電源電圧ＡＶＤに接続されていると、第１のゲート接地トランジスタＭｃ０と第２のゲート接地トランジスタＭｄ０のソース電位に僅かな相違が生じて、利得に誤差が生じる。すなわち、第２及び第３のゲート接地トランジスタＭｄ０,Ｍｄ１を設けても、静的利得誤差が僅かに残留する。
そこで、本実施の形態では、図１に示すように、第２のゲート接地トランジスタＭｄ０と電源電圧ＡＶＤの間に第１の電圧補償負荷Ｒ１を設けることで、この残留利得誤差を抑制する。第１の電圧補償負荷Ｒ１を設けるとその電圧降下により、第２のゲート接地トランジスタＭｄ０のドレイン電位が、第１のゲート接地トランジスタＭｃ０のドレイン電位に近づく。これにより、第１のゲート接地トランジスタＭｃ０と第２のゲート接地トランジスタＭｄ０のソース電位の差が縮小して、残留利得誤差が抑制される。
また、可変利得増幅器２には、第３のゲート接地トランジスタＭｄ１と電源電圧ＡＶＤの間にも第２の電圧補償負荷Ｒ２が設けられている。これにより、第３のゲート接地トランジスタＭｄ１による残留利得誤差が抑制される。
ところで、本実施の形態では、第３のゲート接地トランジスタＭｄ１のチャネル幅が、第２のゲート接地トランジスタＭｄ０のチャネル幅より広くなっている。従って、第２の電圧補償負荷Ｒ２には、第１の電圧補償負荷Ｒ１より多くの電流が流れる。従って、第１の電圧補償負荷Ｒ１と第２の電圧補償負荷Ｒ２の抵抗値が同じ場合、第２のゲート接地トランジスタＭｄ０のドレイン電位と第３のゲート接地トランジスタＭｄ１は同じにならない。このため、残留利得誤差の抑制が不十分になる。
そこで、可変利得増幅器２では、第１の電圧補償負荷Ｒ１の抵抗値と第２電圧補償負荷Ｒ２の抵抗値が、第２のゲート接地トランジスタＭｄ０のチャネル幅と第３のゲート接地トランジスタＭｄ１のチャネル幅に反比例している（下記表３参照）。これにより、第１の電圧補償負荷Ｒ１と第２の電圧補償負荷Ｒ２の電圧降下が同じになるので、残留利得誤差が十分に抑制される。
尚、第２の電圧補償負荷Ｒ２の抵抗値を第１の電圧補償負荷Ｒ１の抵抗値より小さくするだけでも、残留利得誤差を抑制することができる。
以上の動作を確認するため、図１に示す可変利得増幅器２を回路シミュレータにより解析した。まず各トランジスタのパラメータ値（チャネル長等）を適宜定め、次に状態Ａおよび状態Ｂの双方についてシミュレーションを行った。ここで、状態Ａは、両方の第１のカスコードトランジスタＭａ０,Ｍａ１と第２のカスコードトランジスタＭｂ０のゲートに定電圧ＶＧ２が印加されて、これらのトランジスタが導通した状態である。状態Ｂは、片方の第１のカスコードトランジスタＭａ０と第３のカスコードトランジスタＭｂ１のゲートに定電圧ＶＧ２が印加されて、これらのトランジスタが導通した状態である。
Figure 0005672975
Figure 0005672975
Figure 0005672975
表１には、状態Ａのシミュレーションにより得られた各トランジスタの相互コンダクタンスと内部抵抗値が示されている。また、表２には、状態Ｂのシミュレーションにより得られた各トランジスタの相互コンダクタンスと内部抵抗値が示されている。表３には、シミュレーションに用いた出力負荷Ｒ０等の抵抗値が示されている。
表１および２に示すように、導通状態のトランジスタの相互コンダクタンスはそのゲート幅に比例し、内部抵抗値はゲート幅に反比例する。一方、非導通状態のトランジスタの相互コンダクタンスは略零になる。また、非導通状態のトランジスタの内部抵抗値は、ＯＮ状態の内部抵抗値より二桁以上大きくなっている。
表１及び２に示すように、第１のカスコードトランジスタＭａ０の内部抵抗値は、動作状態が状態Ａから状態Ｂに変化しても、殆ど変化しない。そして、シミュレーションによる状態Ａの利得は、状態Ｂの利得より６.０ｄＢ高くなる。この利得差は、小信号等価回路１４に基づく設計値に一致している。すなわち、本実施の形態の可変利得増幅器２によれば、利得誤差は殆ど発生しない。
一方、図２に示す一般的な可変利得増幅器２ａについてシミュレーションを行うと、状態Ａにおける第１のカスコードトランジスタＭａ０の内部抵抗値は３．３０ｋΩになる。一方、状態Ｂにおける第１のカスコードトランジスタＭａ０の内部抵抗値は、２．９８ｋΩになる。そして、状態Ａにおける利得は、状態Ｂにおける利得差より５.７ｄＢ高くなる。すなわち、一般的な可変利得増幅器２ａでは、０.３ｄＢ程度の利得誤差が発生する。
このように、一般的な可変利得増幅器２ａは、利得誤差を発生させる。しかし、本実施の形態の可変利得増幅器２によれば、このような利得誤差を抑制することができる。
以上のように、本実施の形態では、第１のゲート接地トランジスタＭｃ０、第２のゲート接地トランジスタＭｄ０、第３のゲート接地トランジスタＭｄ１、第１の電圧補償負荷Ｒ１、および第２の電圧補償負荷Ｒ２を設けることにより、利得誤差を抑制している。しかし、第１の電圧補償負荷Ｒ１および第２の電圧補償負荷Ｒ２を、省略してもよい。これら負荷を省略しても、静的利得誤差および動的利得誤差は抑制されるので、利得誤差は小さくなる。
更に、第２のゲート接地トランジスタＭｄ０および第３のゲート接地トランジスタＭｄ１を省略してもよい。これらのトランジスタを省略しても、動的利得誤差は抑制されるので、利得誤差は小さくなる。
次に、各トランジスタが送出する電流の流れに従って、可変利得増幅器２の動作を説明する。まず、入力信号がソース接地トランジスタＭ０のゲートに供給される。次に、ソース接地トランジスタＭ０の第１のドレイン電流の一部または全部が、複数の第１のカスコードトランジスタＭａ０,Ｍａ１のソースに供給される。そして、複数の第１のカスコードトランジスタＭａ０,Ｍａ１に供給される部分を除いた第１のドレイン電流の一部または全部が、第２のカスコードトランジスタＭｂ０のソースに供給される。更に、第１のカスコードトランジスタＭａ０,Ｍａ１および第２のカスコードトランジスタＭｂ０に供給される部分を除いた第１のドレイン電流が、第３のカスコードトランジスタＭｂ１のソースに供給される。
次に、複数の第１のカスコードトランジスタＭａ０,Ｍａ１の第２のドレイン電流が、ゲートに定電圧ＶＧ１が供給された第１のゲート接地トランジスタＭｃ０のソースに供給される。その後、第１のゲート接地トランジスタＭｃ０の第３のドレイン電流が出力負荷Ｒ０に供給され、出力負荷Ｒ０の両端に出力信号が発生する。
一方、第２のカスコードトランジスタＭｂ０の第４のドレイン電流は、ゲートに定電圧ＶＧ１が供給された第２のゲート接地トランジスタＭｄ０のソースに供給される。次に、第２のゲート接地トランジスタＭｄ０の第５のドレイン電流が、第１の電圧補償負荷Ｒ１に供給され、その後電源電圧ＡＶＤに吸収される。
同様に、第３のカスコードトランジスタＭｂ１の第６のドレイン電流が、ゲートに定電圧ＶＧ１が供給された第３のゲート接地トランジスタＭｄ１のソースに供給される。次に、第３のゲート接地トランジスタＭｄ１の第７のドレイン電流が、第２の電圧補償負荷Ｒ２に供給され、その後電源電圧ＡＶＤに吸収される。
ここで、複数の第１のカスコードトランジスタＭａ０,Ｍａ１、第２のカスコードトランジスタＭｂ０、および第３のカスコードトランジスタＭｂ１は、カスコードトランジスタ制御回路４により、ゲートに定電圧ＶＧ２が供給されて導通状態にされる。この時、各カスコードトランジスタは、ソース接地トランジスタＭ０の第１のドレイン電流が一定になるように、導通状態または非導通状態にされる。更に、各カスコードトランジスタは、複数の第１のカスコードトランジスタＭａ０,Ｍａ１に供給される上記第１のドレイン電流の割合が変化するように、導通状態または非導通状態にされる。これにより、可変利得増幅器２の利得が制御される。
そして、第１乃至第３のゲート接地トランジスタと第１及び第２の電圧補償負荷により、第１乃至第３のカスコードトランジスタＭａ０, Ｍａ１, Ｍｂ０,Ｍｂ１のドレイン・ソース間電位が略同じ値に保たれ、利得誤差が抑制される。
可変利得増幅器２は、図１に示すように、第２のカスコードトランジスタＭｂ０に加え、第３のカスコードトランジスタＭｂ１を有している。しかし、第３のカスコードトランジスタＭｂ１は、省略することができる。
例えば、第３のカスコードトランジスタＭｂ１を省略し、第１のカスコードトランジスタＭａ０,Ｍａ１および第２のカスコードトランジスタＭｂ０のチャネル幅を略同じにする。このような回路において、まず、両方の第１のカスコードトランジスタＭａ０,Ｍａ１を導通状態にし、第２のカスコードトランジスタＭｂ０を非導通状態にする。次に、一方の第１のカスコードトランジスタＭａ０と第２のカスコードトランジスタＭｂ０を導通状態にし、他方の第１のカスコードトランジスタＭａ１を非導通状態にする。すると、最初の状態で出力負荷Ｒ０に流れる電流は、後の状態で出力負荷Ｒ０に流れる電流の２倍になる。従って、利得差６ｄＢの可変利得動作が実現される。
尚、以上の例では、複数の第１のカスコードトランジスタＭａ０,Ｍａ１および第２のカスコードトランジスタＭｂ０が、ソース接地トランジスタＭ０のドレイン電流が一定になるように導通状態または非導通状態にされる。更に、複数の第１のカスコードトランジスタＭａ０,Ｍａ１および第２のカスコードトランジスタＭｂ０が、複数の第１のカスコードトランジスタＭａ０,Ｍａ１に供給される上記ドレイン電流の割合が変化するように、導通状態または非導通状態にされる。
以上の例では、図１に示すように、第２のカスコードトランジスタＭｂ０は単数である。しかし、第２のカスコードトランジスタＭｂ０は、複数であってもよい。同様に、第３のカスコードトランジスタＭｂ１も、複数であってもよい。更に、第１のカスコードトランジスタの数が、３以上の複数であってもよい。
また、以上の例では、出力負荷Ｒ０、第１の電圧補償負荷Ｒ１、および第２の電圧補償負荷Ｒ２が抵抗素子である。しかし、これらの負荷は、抵抗素子には限られない。これらの負荷は、例えば、ドレインにゲートが接続されたダイオード接続トランジスタであってもよい。
以上の実施の形態に関し、更に以下の付記を開示する。
（付記１）
入力信号がゲートに供給されるソース接地トランジスタと、
前記ソース接地トランジスタのドレインにソースが接続された複数の第１のカスコードトランジスタと、
前記ソース接地トランジスタのドレインにソースが接続された第２のカスコードトランジスタと、
前記複数の第１のカスコードトランジスタのドレインにソースが接続され、ゲートに定電圧が印加される第１のゲート接地トランジスタと、
前記第１のゲート接地トランジスタのドレインに接続された出力負荷とを有し、
前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタは、前記ソース接地トランジスタのドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記ドレイン電流の割合が変化するように、導通状態または非導通状態にされる
可変利得増幅器。
（付記２）
付記１に記載の可変利得増幅器において、
更に、前記第２のカスコードトランジスタのドレインにソースが接続され、ゲートに前記定電圧が印加される第２のゲート接地トランジスタを有することを
特徴とする可変利得増幅器。
（付記３）
付記２に記載の可変利得増幅器において、
更に、前記第２のゲート接地トランジスタのドレインに接続された第１の電圧補償負荷を有することを
特徴とする可変利得増幅器。
（付記４）
付記３に記載の可変利得増幅器において、
更に、前記ソース接地トランジスタのドレインにソースが接続された第３のカスコードトランジスタと、
前記第３のカスコードトランジスタのドレインにソースが接続されゲートに前記定電圧が印加される第３のゲート接地トランジスタと、
前記第３のゲート接地トランジスタのドレインに接続された第２の電圧補償負荷とを有し、
前記第３のカスコードトランジスタは、前記第１のドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記第１のドレイン電流の割合が変化するように、前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタと共に導通状態または非導通状態にされ、
前記第３のゲート接地トランジスタのチャネル幅は、前記第２のゲート接地トランジスタのチャネル幅より広く、
前記第２の電圧補償負荷の抵抗値は、前記第１の電圧補償負荷の抵抗値より小さいことを
特徴とする可変利得増幅器。
（付記５）
付記４に記載の可変利得増幅器において、
前記第１の電圧補償負荷の抵抗値と前記第２電圧補償負荷の抵抗値は、前記第２のゲート接地トランジスタのチャネル幅と前記第３のゲート接地トランジスタのチャネル幅に反比例することを
特徴とする可変利得増幅器。
（付記６）
付記１乃至５のいずれか１項に記載の可変利得増幅器において、
前記第１乃至第３のカスコードトランジスタは、ゲートに定電圧が印加されて、導通状態にされることを
特徴とする可変利得増幅器。
（付記７）
付記１乃至６項のいずれか１項に記載の可変利得増幅器において、
前記ソース接地トランジスタ、前記第１乃至第３のカスコードトランジスタ、及び前記第１乃至第３のゲート接地トランジスタは、飽和状態で動作するようにバイアスされることを
特徴とする可変利得増幅器。
（付記８）
入力信号がゲートに供給されるソース接地トランジスタと、
前記ソース接地トランジスタの第１のドレイン電流の一部または全部がソースに供給される複数の第１のカスコードトランジスタと、
前記複数の第１のカスコードトランジスタに供給される部分を除いた前記第１のドレイン電流がソースに供給される第２のカスコードトランジスタと、
前記複数の第１のカスコードトランジスタの第２のドレイン電流がソースに供給され、ゲートに定電圧が供給される第１のゲート接地トランジスタと、
前記第１のゲート接地トランジスタの第３のドレイン電流が供給される出力負荷とを有し
前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタは、前記第１のドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記第１のドレイン電流の割合が変化するように、導通状態または非導通状態にされる
可変利得増幅器。
（付記９）
付記８に記載の可変利得増幅器において、
更に、前記第２のカスコードトランジスタの第４のドレイン電流がソースに供給され、ゲートに前記定電圧が供給される第２のゲート接地トランジスタを有することを
特徴とする可変利得増幅器。
（付記１０）
付記９に記載の可変利得増幅器において、
更に、前記第２のゲート接地トランジスタの第５のドレイン電流が供給される第１の電圧補償負荷を有することを
特徴とする可変利得増幅器。
（付記１１）
付記１０に記載の可変利得増幅器において、
更に、前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタに供給される部分を除いた前記第１のドレイン電流がソースに供給される第３のカスコードトランジスタと、
前記第３のカスコードトランジスタの第６のドレイン電流がソースに供給されゲートに前記定電圧が供給される第３のゲート接地トランジスタと、
前記第３のゲート接地トランジスタの第７のドレイン電流が供給される第２の電圧補償負荷とを有し、
前記第３のカスコードトランジスタは、前記第１のドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記第１のドレイン電流の割合が変化するように、前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタと共に導通状態または非導通状態にされ、
前記第３のゲート接地トランジスタのチャネル幅は、前記第２のゲート接地トランジスタの第２のチャネル幅より広く、
前記第２の電圧補償負荷の抵抗値は、前記第１の電圧補償負荷の抵抗値より小さいことを
特徴とする可変利得増幅器。
（付記１２）
付記１１に記載の可変利得増幅器において、
前記第１の電圧補償負荷の抵抗値と前記第２電圧補償負荷の抵抗値は、前記第２のゲート接地トランジスタのチャネル幅と前記第３のゲート接地トランジスタのチャネル幅に反比例することを
特徴とする可変利得増幅器。
（付記１３）
付記８乃至１２のいずれか１項に記載の可変利得増幅器において、
前記第１乃至第３のカスコードトランジスタは、ゲートに定電圧が供給されて、導通状態にされることを
特徴とする可変利得増幅器。
（付記１４）
付記８乃至１３項のいずれか１項に記載の可変利得増幅器において、
前記ソース接地トランジスタ、前記第１乃至第３のカスコードトランジスタ、及び前記第１乃至第３のゲート接地トランジスタは、飽和状態で動作するようにバイアスされることを
特徴とする可変利得増幅器。
２・・・可変利得増幅器
４・・・カスコードトランジスタ制御回路
Ｍ０・・・ソース接地トランジスタ
Ｍａ０,Ｍａ１・・・第１のカスコードトランジスタ
Ｍｂ０・・・第２のカスコードトランジスタ
Ｍｃ０・・・第１のゲート接地トランジスタ
Ｒ０・・・出力負荷
Ｍｄ０・・・第２のゲート接地トランジスタ
Ｒ１・・・第１の電圧補償負荷
Ｍｂ１・・・第３のカスコードトランジスタ
Ｍｄ１・・・第３のゲート接地トランジスタ
Ｒ２・・・第２の電圧補償負荷

Claims (8)

  1. 入力信号がゲートに供給されるソース接地トランジスタと、
    前記ソース接地トランジスタのドレインにソースが接続された複数の第１のカスコードトランジスタと、
    前記ソース接地トランジスタのドレインにソースが接続された第２のカスコードトランジスタと、
    前記複数の第１のカスコードトランジスタのドレインにソースが接続され、ゲートに定電圧が印加される第１のゲート接地トランジスタと、
    前記第１のゲート接地トランジスタのドレインに接続された出力負荷と、
    前記第２のカスコードトランジスタのドレインにソースが接続され、ゲートに前記定電圧が印加される第２のゲート接地トランジスタとを有し、
    前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタは、前記ソース接地トランジスタのドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記ドレイン電流の割合が変化するように、導通状態または非導通状態にされる
    可変利得増幅器。
  2. 請求項１に記載の可変利得増幅器において、
    更に、前記第２のゲート接地トランジスタのドレインに接続された第１の電圧補償負荷を有することを
    特徴とする可変利得増幅器。
  3. 請求項２に記載の可変利得増幅器において、
    更に、前記ソース接地トランジスタのドレインにソースが接続された第３のカスコードトランジスタと、
    前記第３のカスコードトランジスタのドレインにソースが接続されゲートに前記定電圧が印加される第３のゲート接地トランジスタと、
    前記第３のゲート接地トランジスタのドレインに接続された第２の電圧補償負荷とを有し、
    前記第３のカスコードトランジスタは、前記第１のドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記第１のドレイン電流の割合が変化するように、前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタと共に導通状態または非導通状態にされ、
    前記第３のゲート接地トランジスタのチャネル幅は、前記第２のゲート接地トランジスタのチャネル幅より広く、
    前記第２の電圧補償負荷の抵抗値は、前記第１の電圧補償負荷の抵抗値より小さいことを
    特徴とする可変利得増幅器。
  4. 請求項１乃至３のいずれか１項に記載の可変利得増幅器において、
    前記第１乃至第３のカスコードトランジスタは、ゲートに定電圧が印加されて、導通状態にされることを
    特徴とする可変利得増幅器。
  5. 入力信号がゲートに供給されるソース接地トランジスタと、
    前記ソース接地トランジスタの第１のドレイン電流の一部または全部がソースに供給される複数の第１のカスコードトランジスタと、
    前記複数の第１のカスコードトランジスタに供給される部分を除いた前記第１のドレイン電流がソースに供給される第２のカスコードトランジスタと、
    前記複数の第１のカスコードトランジスタの第２のドレイン電流がソースに供給され、ゲートに定電圧が供給される第１のゲート接地トランジスタと、
    前記第１のゲート接地トランジスタの第３のドレイン電流が供給される出力負荷と、
    前記第２のカスコードトランジスタの第４のドレイン電流がソースに供給され、ゲートに前記定電圧が供給される第２のゲート接地トランジスタとを有し、
    前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタは、前記第１のドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記第１のドレイン電流の割合が変化するように、導通状態または非導通状態にされる
    可変利得増幅器。
  6. 請求項５に記載の可変利得増幅器において、
    更に、前記第２のゲート接地トランジスタの第５のドレイン電流が供給される第１の電圧補償負荷を有することを
    特徴とする可変利得増幅器。
  7. 請求項６に記載の可変利得増幅器において、
    更に、前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタに供給される部分を除いた前記第１のドレイン電流がソースに供給される第３のカスコードトランジスタと、
    前記第３のカスコードトランジスタの第６のドレイン電流がソースに供給されゲートに前記定電圧が供給される第３のゲート接地トランジスタと、
    前記第３のゲート接地トランジスタの第７のドレイン電流が供給される第２の電圧補償負荷とを有し、
    前記第３のカスコードトランジスタは、前記第１のドレイン電流が一定になり且つ前記複数の第１のカスコードトランジスタに供給される前記第１のドレイン電流の割合が変化するように、前記複数の第１のカスコードトランジスタおよび前記第２のカスコードトランジスタと共に導通状態または非導通状態にされ、
    前記第３のゲート接地トランジスタのチャネル幅は、前記第２のゲート接地トランジスタの第２のチャネル幅より広く、
    前記第２の電圧補償負荷の抵抗値は、前記第１の電圧補償負荷の抵抗値より小さいことを
    特徴とする可変利得増幅器。
  8. 請求項５乃至７のいずれか１項に記載の可変利得増幅器において、
    前記第１乃至第３のカスコードトランジスタは、ゲートに定電圧が供給されて、導通状態にされることを
    特徴とする可変利得増幅器。
JP2010245378A 2010-11-01 2010-11-01 可変利得増幅器 Expired - Fee Related JP5672975B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010245378A JP5672975B2 (ja) 2010-11-01 2010-11-01 可変利得増幅器
US13/215,762 US8466749B2 (en) 2010-11-01 2011-08-23 Variable gain amplifier
CN201110288636.7A CN102468812B (zh) 2010-11-01 2011-09-19 可变增益放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010245378A JP5672975B2 (ja) 2010-11-01 2010-11-01 可変利得増幅器

Publications (2)

Publication Number Publication Date
JP2012100023A JP2012100023A (ja) 2012-05-24
JP5672975B2 true JP5672975B2 (ja) 2015-02-18

Family

ID=45996045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010245378A Expired - Fee Related JP5672975B2 (ja) 2010-11-01 2010-11-01 可変利得増幅器

Country Status (3)

Country Link
US (1) US8466749B2 (ja)
JP (1) JP5672975B2 (ja)
CN (1) CN102468812B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013063212A1 (en) * 2011-10-27 2013-05-02 Marvell World Trade Ltd. Systems and methods for performing multi-modal power amplification
GB2504662A (en) * 2012-06-27 2014-02-12 Lime Microsystems Ltd A low-noise amplifier with programmable gain and constant input impedance
US9184707B2 (en) * 2013-01-17 2015-11-10 Qualcomm Incorporated Amplifier with switchable common gate gain buffer
US8903343B2 (en) 2013-01-25 2014-12-02 Qualcomm Incorporated Single-input multiple-output amplifiers with independent gain control per output
US8975968B2 (en) 2013-01-25 2015-03-10 Qualcomm Incorporated Amplifiers with improved isolation
US9059665B2 (en) 2013-02-22 2015-06-16 Qualcomm Incorporated Amplifiers with multiple outputs and configurable degeneration inductor
JP6229369B2 (ja) * 2013-08-21 2017-11-15 三菱電機株式会社 電力増幅器
JP6361190B2 (ja) * 2014-03-14 2018-07-25 ソニー株式会社 増幅器、及び、その駆動方法、並びに、電子回路システム
JP6436163B2 (ja) * 2014-03-28 2018-12-12 株式会社ソシオネクスト 低雑音増幅器
KR102585866B1 (ko) * 2016-06-21 2023-10-06 삼성전기주식회사 공통 게이트 증폭 회로 및 그것을 이용한 전력 증폭기
US10284160B2 (en) * 2016-08-31 2019-05-07 Skyworks Solutions, Inc. Amplifier with improved return loss and mismatch over gain modes
US10374555B2 (en) * 2016-09-14 2019-08-06 Skyworks Solutions, Inc. Radio-frequency amplifier having active gain bypass circuit
JP2019153944A (ja) * 2018-03-05 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 増幅回路、撮像装置、および、増幅回路の制御方法
WO2019215973A1 (ja) * 2018-05-11 2019-11-14 ソニーセミコンダクタソリューションズ株式会社 増幅器
WO2020172827A1 (zh) * 2019-02-27 2020-09-03 华为技术有限公司 一种可变增益放大器
CN111628738B (zh) * 2020-05-20 2023-07-11 电子科技大学 一种v波段cmos功率放大器
CN113890491B (zh) * 2021-12-03 2022-03-25 南京燧锐科技有限公司 一种低漏电放大器偏置电路
CN116032269B (zh) * 2023-03-28 2023-07-25 中国电子科技集团公司第十研究所 一种电流量化矢量插值阵列和有源矢量调制架构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183207A (ja) * 1986-02-07 1987-08-11 Hitachi Ltd 利得可変増幅器
US6472936B1 (en) * 2001-05-14 2002-10-29 National Semiconductor Corporation Low-noise gain switching circuit using tapped inductor
US6710657B2 (en) * 2001-10-12 2004-03-23 Anadigics, Inc. Gain control circuit with well-defined gain states
JP4273729B2 (ja) 2002-09-18 2009-06-03 ソニー株式会社 可変利得増幅器
US7276976B2 (en) * 2004-12-02 2007-10-02 Electronics And Telecommunications Research Institute Triple cascode power amplifier of inner parallel configuration with dynamic gate bias technique
JP4719044B2 (ja) * 2006-03-22 2011-07-06 株式会社東芝 増幅回路
JP4354465B2 (ja) * 2006-03-24 2009-10-28 シャープ株式会社 可変利得増幅器及びこの可変利得増幅器を備えた通信装置
US7602239B2 (en) * 2007-09-06 2009-10-13 Mediatek Inc. Variable gain amplifier circuits
JP5093149B2 (ja) * 2009-02-24 2012-12-05 富士通セミコンダクター株式会社 可変利得増幅器

Also Published As

Publication number Publication date
US20120105157A1 (en) 2012-05-03
CN102468812B (zh) 2015-09-02
CN102468812A (zh) 2012-05-23
US8466749B2 (en) 2013-06-18
JP2012100023A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5672975B2 (ja) 可変利得増幅器
US7088180B2 (en) Programmable gain current amplifier
US7639081B2 (en) Biasing scheme for low-voltage MOS cascode current mirrors
US7504874B2 (en) Transistor arrangement with temperature compensation and method for temperature compensation
JP5012412B2 (ja) 増幅装置及びバイアス回路
US8319553B1 (en) Apparatus and methods for biasing amplifiers
US7348855B2 (en) Bias circuitry for cascode transistor circuit
KR101926003B1 (ko) 초저 작동 전압 레일 대 레일 연산 증폭기 및 차동 입력 증폭단 회로 및 그 출력단 회로
Pakaree et al. Realization with fabrication of double-gate MOSFET based differential amplifier
US20110133837A1 (en) Variable gain amplifier
US20070273435A1 (en) Am Intermediate Frequency Variable Gain Amplifier Circuit, Variable Gain Amplifier Circuits and its Semiconductor Integrated Circuit
Angkeaw et al. Two digitally programmable gain amplifiers based on current conveyors
Manolov Design of cascode current mirror OTA in ultra-deep submicron CMOS technology
JPWO2018088373A1 (ja) バイアス回路及び増幅装置
Xia et al. A novel±0.8 V high-performance voltage-tunable CDTA with enhanced bandwidth
CN109073687A (zh) 用于通过对从功率门控器件的漏源电压导出的电压施加经补偿的增益来测量负载电流的装置和方法
JP5215676B2 (ja) 可変利得増幅器
KR100499858B1 (ko) 가변 이득 증폭기
US9847758B2 (en) Low noise amplifier
US7417483B2 (en) Wide-band wide-swing CMOS gain enhancement technique and method therefor
US8283980B2 (en) Amplifier circuit
KR101516327B1 (ko) 아날로그 집적회로 설계 장치 및 방법
Chakraborty et al. A 6nW CMOS operational amplifier for bio-medical and sensor applications
KR100550017B1 (ko) Ｍｏｓ 트랜지스터로 구성된 트랜스컨덕터 회로
CN107852138B (zh) 无削减信号包络地提升放大器增益

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5672975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees