JP5667893B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5667893B2 JP5667893B2 JP2011009788A JP2011009788A JP5667893B2 JP 5667893 B2 JP5667893 B2 JP 5667893B2 JP 2011009788 A JP2011009788 A JP 2011009788A JP 2011009788 A JP2011009788 A JP 2011009788A JP 5667893 B2 JP5667893 B2 JP 5667893B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- transistor
- peripheral
- nmis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 74
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000012535 impurity Substances 0.000 claims description 76
- 230000015572 biosynthetic process Effects 0.000 claims description 75
- 230000002093 peripheral effect Effects 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052746 lanthanum Inorganic materials 0.000 claims description 23
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 23
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 230000001154 acute effect Effects 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 3
- 208000011380 COVID-19–associated multisystem inflammatory syndrome in children Diseases 0.000 description 122
- 239000010408 film Substances 0.000 description 82
- 230000008569 process Effects 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 230000000052 comparative effect Effects 0.000 description 10
- 239000000126 substance Substances 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- YFYNOWXBIBKGHB-FBCQKBJTSA-N (1s,3r)-1-aminocyclopentane-1,3-dicarboxylic acid Chemical compound OC(=O)[C@]1(N)CC[C@@H](C(O)=O)C1 YFYNOWXBIBKGHB-FBCQKBJTSA-N 0.000 description 8
- 101100043639 Glycine max ACPD gene Proteins 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- BYMUNNMMXKDFEZ-UHFFFAOYSA-K trifluorolanthanum Chemical compound F[La](F)F BYMUNNMMXKDFEZ-UHFFFAOYSA-K 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004993 emission spectroscopy Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、n型不純物領域およびp型不純物領域とを有するトランジスタ形成領域と、p型不純物領域に配置された機能用nチャネル型トランジスタと、n型不純物領域に配置された機能用pチャネル型トランジスタと、p型不純物領域の、平面視における機能用nチャネル型トランジスタの周辺に複数配置された第1の周辺用トランジスタと、n型不純物領域の、平面視における機能用pチャネル型トランジスタの周辺に複数配置された第2の周辺用トランジスタとを備えている。少なくとも複数の上記第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように配置される。上記n型不純物領域およびp型不純物領域の面積の和の55%を超えるようにp型不純物領域が配置される。上記機能用nチャネル型トランジスタおよび第1および第2の周辺用トランジスタのうちの周辺用n型ゲート構造体が形成されるn型開口領域の面積が、n型不純物領域およびp型不純物領域の面積の和の55%以下となるようにn型開口領域が配置される。
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、n型不純物領域およびp型不純物領域とを有するトランジスタ形成領域と、p型不純物領域に配置された機能用nチャネル型トランジスタと、n型不純物領域に配置された機能用pチャネル型トランジスタと、p型不純物領域の、平面視における機能用nチャネル型トランジスタの周辺に複数配置された第1の周辺用トランジスタと、n型不純物領域の、平面視における機能用pチャネル型トランジスタの周辺に複数配置された第2の周辺用トランジスタとを備えている。少なくとも複数の上記第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように配置される。
まず半導体基板の主表面上に、n型不純物領域およびp型不純物領域が形成される。上記p型不純物領域に機能用nチャネル型トランジスタが形成される。上記n型不純物領域に機能用pチャネル型トランジスタが形成される。上記p型不純物領域の、平面視における機能用nチャネル型トランジスタ以外の領域に複数の第1の周辺用トランジスタが形成される。上記n型不純物領域の、平面視における機能用pチャネル型トランジスタ以外の領域に複数の第2の周辺用トランジスタが形成される。少なくとも複数の第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように形成される。上記n型不純物領域およびp型不純物領域を形成する工程においては、n型不純物領域およびp型不純物領域の面積の和の55%を超えるようにp型不純物領域が形成される。第1および第2の周辺用トランジスタを形成する工程においては、機能用nチャネル型トランジスタおよび第1および第2の周辺用トランジスタのうちの周辺用n型ゲート構造体が形成されるn型開口領域の面積が、n型不純物領域およびp型不純物領域の面積の和の55%以下となるようにn型開口領域が形成される。
まず半導体基板の主表面上に、n型不純物領域およびp型不純物領域が形成される。上記p型不純物領域に機能用nチャネル型トランジスタが形成される。上記n型不純物領域に機能用pチャネル型トランジスタが形成される。上記p型不純物領域の、平面視における機能用nチャネル型トランジスタ以外の領域に複数の第1の周辺用トランジスタが形成される。上記n型不純物領域の、平面視における機能用pチャネル型トランジスタ以外の領域に複数の第2の周辺用トランジスタが形成される。少なくとも複数の第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように形成される。
(実施の形態1)
図1を参照して、本実施の形態における半導体装置は、半導体基板の主表面上に、NMIS領域とPMIS領域とが形成された構成となっている。たとえばNMIS領域とPMIS領域とを合わせた、図1に示す平面視における略正方形状の1つの領域が、トランジスタ形成領域として形成され、1つの半導体チップを構成する。なお半導体基板は、たとえばp型のシリコン単結晶からなる基板であることが好ましい。
本実施の形態は、実施の形態1と比較して、複数のダミー用トランジスタおよびNMIS構造形成領域NMRの配置において異なっている。以下、図24〜図27を用いて、本実施の形態の半導体装置の構成について説明する。
本実施の形態は、実施の形態1と比較して、複数のダミー用トランジスタおよびNMIS構造形成領域NMRの配置において異なっている。以下、図28〜図29を用いて、本実施の形態の半導体装置の構成について説明する。
本実施の形態は、実施の形態1と比較して、複数のダミー用トランジスタおよびNMIS構造形成領域NMRの配置において異なっている。以下、図30〜図31を用いて、本実施の形態の半導体装置の構成について説明する。
Claims (13)
- 主表面を有する半導体基板と、
前記主表面上に形成された、n型不純物領域およびp型不純物領域とを有するトランジスタ形成領域と、
前記p型不純物領域に配置された機能用nチャネル型トランジスタと、
前記n型不純物領域に配置された機能用pチャネル型トランジスタと、
前記p型不純物領域の、平面視における前記機能用nチャネル型トランジスタの周辺に複数配置された第1の周辺用トランジスタと、
前記n型不純物領域の、平面視における前記機能用pチャネル型トランジスタの周辺に複数配置された第2の周辺用トランジスタとを備えており、
少なくとも複数の前記第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように配置され、
前記n型不純物領域およびp型不純物領域の面積の和の55%を超えるように前記p型不純物領域が配置され、
前記機能用nチャネル型トランジスタおよび前記第1および第2の周辺用トランジスタのうちの前記周辺用n型ゲート構造体が形成されるn型開口領域の面積が、前記n型不純物領域および前記p型不純物領域の面積の和の55%以下となるように前記n型開口領域が配置される、半導体装置。 - 前記機能用nチャネル型トランジスタおよび前記周辺用n型ゲート構造体は、n型用絶縁膜としてランタンを含んでおり、前記機能用pチャネル型トランジスタおよび前記周辺用p型ゲート構造体は、p型用絶縁膜としてアルミニウムの酸化膜を含んでいる、請求項1に記載の半導体装置。
- 複数の前記第1および第2の周辺用トランジスタは、平面視において直線状に1列に並ぶように形成されたn型開口領域およびp型形成領域の内部に配置される、請求項1または2に記載の半導体装置。
- 平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに直交する、請求項1〜3のいずれかに記載の半導体装置。
- 平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに鋭角で交わる、請求項1〜3のいずれかに記載の半導体装置。
- 複数の前記第1および第2の周辺用トランジスタのうち少なくとも一部は、平面視において前記周辺用n型ゲート構造体と前記周辺用p型ゲート構造体とが互いに隣接するように配置される、請求項1〜5のいずれかに記載の半導体装置。
- 半導体基板の主表面上に、n型不純物領域およびp型不純物領域を形成する工程と、
前記p型不純物領域に機能用nチャネル型トランジスタを形成する工程と、
前記n型不純物領域に機能用pチャネル型トランジスタを形成する工程と、
前記p型不純物領域の、平面視における前記機能用nチャネル型トランジスタ以外の領域に複数の第1の周辺用トランジスタを形成する工程と、
前記n型不純物領域の、平面視における前記機能用pチャネル型トランジスタ以外の領域に複数の第2の周辺用トランジスタを形成する工程とを備えており、
少なくとも複数の第1の周辺用トランジスタは、周辺用n型ゲート構造体と周辺用p型ゲート構造体とが混在するように形成され、
前記n型不純物領域および前記p型不純物領域を形成する工程においては、前記n型不純物領域およびp型不純物領域の面積の和の55%を超えるように前記p型不純物領域が形成され、
前記第1および第2の周辺用トランジスタを形成する工程においては、前記機能用nチャネル型トランジスタおよび前記第1および第2の周辺用トランジスタのうちの前記周辺用n型ゲート構造体が形成されるn型開口領域の面積が、前記n型不純物領域および前記p型不純物領域の面積の和の55%以下となるように前記n型開口領域が形成される、半導体装置の製造方法。 - 前記機能用nチャネル型トランジスタおよび前記周辺用n型ゲート構造体は、n型用絶縁膜としてランタンを含んでおり、前記機能用pチャネル型トランジスタおよび前記周辺用p型ゲート構造体は、p型用絶縁膜としてアルミニウムの酸化膜を含んでいる、請求項7に記載の半導体装置の製造方法。
- 前記第1および第2の周辺用トランジスタを形成する工程においては、前記機能用nチャネル型トランジスタの形成領域の平面視における面積および前記機能用pチャネル型トランジスタの形成領域の平面視における面積のデータを基準の面積と比較した結果に応じて、前記周辺用n型ゲート構造体が形成される前記n型開口領域の平面視における面積を調整する、請求項7に記載の半導体装置の製造方法。
- 複数の前記第1および第2の周辺用トランジスタは、平面視において直線状に1列に並ぶように形成された前記n型開口領域およびp型形成領域の内部に形成される、請求項7または9に記載の半導体装置の製造方法。
- 平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに直交する、請求項7〜10のいずれかに記載の半導体装置の製造方法。
- 平面視において複数の前記第1および第2の周辺用トランジスタのそれぞれの配列を結んでできる直線は互いに鋭角で交わる、請求項7〜10のいずれかに記載の半導体装置の製造方法。
- 複数の前記第1および第2の周辺用トランジスタのうち少なくとも一部は、平面視において前記周辺用n型ゲート構造体と前記周辺用p型ゲート構造体とが互いに隣接するように配置される、請求項7〜12のいずれかに記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009788A JP5667893B2 (ja) | 2011-01-20 | 2011-01-20 | 半導体装置およびその製造方法 |
TW100149620A TWI531029B (zh) | 2011-01-20 | 2011-12-29 | Semiconductor device and manufacturing method thereof |
US13/346,397 US8604553B2 (en) | 2011-01-20 | 2012-01-09 | Semiconductor device and manufacturing method thereof |
CN201210023014.6A CN102610611B (zh) | 2011-01-20 | 2012-01-19 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011009788A JP5667893B2 (ja) | 2011-01-20 | 2011-01-20 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012151344A JP2012151344A (ja) | 2012-08-09 |
JP5667893B2 true JP5667893B2 (ja) | 2015-02-12 |
Family
ID=46527884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011009788A Active JP5667893B2 (ja) | 2011-01-20 | 2011-01-20 | 半導体装置およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8604553B2 (ja) |
JP (1) | JP5667893B2 (ja) |
CN (1) | CN102610611B (ja) |
TW (1) | TWI531029B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104183490B (zh) * | 2013-05-21 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
CN105514105B (zh) * | 2014-09-26 | 2019-08-06 | 联华电子股份有限公司 | 集成电路与其形成方法 |
US10199283B1 (en) | 2015-02-03 | 2019-02-05 | Pdf Solutions, Inc. | Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage |
US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
US20170365675A1 (en) * | 2016-06-16 | 2017-12-21 | United Microelectronics Corp. | Dummy pattern arrangement and method of arranging dummy patterns |
US10153265B1 (en) * | 2017-08-21 | 2018-12-11 | United Microelectronics Corp. | Dummy cell arrangement and method of arranging dummy cells |
US11133272B1 (en) * | 2020-04-23 | 2021-09-28 | Qualcomm Incorporated | Vertically-aligned and conductive dummies in integrated circuit layers for capacitance reduction and bias independence and methods of manufacture |
JP2022050253A (ja) * | 2020-09-17 | 2022-03-30 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903977B2 (en) * | 2001-09-25 | 2005-06-07 | Sony Corporation | Nonvolatile semiconductor memory device and method of producing the same |
JP4110792B2 (ja) * | 2002-02-20 | 2008-07-02 | 日本電気株式会社 | 容量素子及び容量素子を用いた半導体集積回路 |
JP4019275B2 (ja) * | 2003-04-21 | 2007-12-12 | セイコーエプソン株式会社 | 半導体装置 |
JP2005175214A (ja) * | 2003-12-11 | 2005-06-30 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP4309360B2 (ja) * | 2005-03-10 | 2009-08-05 | エルピーダメモリ株式会社 | 回路セル及び半導体装置 |
JP2006303377A (ja) * | 2005-04-25 | 2006-11-02 | Renesas Technology Corp | 半導体装置 |
JP2007250705A (ja) * | 2006-03-15 | 2007-09-27 | Nec Electronics Corp | 半導体集積回路装置及びダミーパターンの配置方法 |
DE102007041207B4 (de) * | 2007-08-31 | 2015-05-21 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung |
JP2009200165A (ja) * | 2008-02-20 | 2009-09-03 | Elpida Memory Inc | 半導体装置 |
JP4602440B2 (ja) * | 2008-06-12 | 2010-12-22 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2011
- 2011-01-20 JP JP2011009788A patent/JP5667893B2/ja active Active
- 2011-12-29 TW TW100149620A patent/TWI531029B/zh active
-
2012
- 2012-01-09 US US13/346,397 patent/US8604553B2/en active Active
- 2012-01-19 CN CN201210023014.6A patent/CN102610611B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102610611B (zh) | 2017-03-01 |
CN102610611A (zh) | 2012-07-25 |
TW201234528A (en) | 2012-08-16 |
US8604553B2 (en) | 2013-12-10 |
TWI531029B (zh) | 2016-04-21 |
JP2012151344A (ja) | 2012-08-09 |
US20120187500A1 (en) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5667893B2 (ja) | 半導体装置およびその製造方法 | |
TWI710137B (zh) | 堆疊奈米線電晶體及其製造方法 | |
KR101884002B1 (ko) | 콘택 구조물 형성 방법 | |
CN102422411B (zh) | 在集成电路的制造中形成多个导电线的方法,形成导电线阵列的方法以及集成电路 | |
JP2005085996A (ja) | 半導体装置及びその製造方法 | |
JP2008004622A (ja) | 不揮発性半導体記憶装置 | |
JP2000286263A (ja) | 半導体装置及びその製造方法 | |
JP2008205180A (ja) | 半導体装置及びその製造方法 | |
US6593654B2 (en) | Semiconductor device and method for manufacturing same | |
JP4437301B2 (ja) | 半導体装置の製造方法 | |
TW200903776A (en) | Semiconductor device and method of fabricating the same | |
JP5520102B2 (ja) | 半導体装置の製造方法 | |
TWI619217B (zh) | 接墊結構及其製造方法 | |
US20150206828A1 (en) | Semiconductor device having barrier metal layer | |
JP2008091835A (ja) | 半導体装置およびその製造方法 | |
US7932142B2 (en) | Transistor in a wiring interlayer insulating film | |
JP5369491B2 (ja) | 半導体装置 | |
JP2012124208A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2004134498A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH11297817A (ja) | 半導体装置の製造方法およびその設計方法ならびに半導体装置 | |
KR100790816B1 (ko) | 반도체 메모리 디바이스의 배선 제조방법 | |
CN101465317A (zh) | 半导体器件及其制造方法 | |
JP2004356313A (ja) | 半導体装置及びその製造方法 | |
US10008456B1 (en) | Laminated spacers for field-effect transistors | |
JP4490940B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5667893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |