JP5667619B2 - 高効率および／または高電力密度のワイドバンドギャップトランジスタ - Google Patents

高効率および／または高電力密度のワイドバンドギャップトランジスタ Download PDF

Info

Publication number
JP5667619B2
JP5667619B2 JP2012274320A JP2012274320A JP5667619B2 JP 5667619 B2 JP5667619 B2 JP 5667619B2 JP 2012274320 A JP2012274320 A JP 2012274320A JP 2012274320 A JP2012274320 A JP 2012274320A JP 5667619 B2 JP5667619 B2 JP 5667619B2
Authority
JP
Japan
Prior art keywords
layer
field plate
channel
sublayer
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012274320A
Other languages
English (en)
Other versions
JP2013084976A (ja
Inventor
イーフェン ウー
イーフェン ウー
パリーク プリミット
パリーク プリミット
ミシュラ ウメシュ
ミシュラ ウメシュ
ムーア マルシア
ムーア マルシア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2013084976A publication Critical patent/JP2013084976A/ja
Application granted granted Critical
Publication of JP5667619B2 publication Critical patent/JP5667619B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は一般に、半導体デバイスに関し、より具体的には、ワイドバンドギャップトランジスタに関する。
シリコン（Ｓｉ）およびガリウムヒ素（ＧａＡｓ）のような材料は、半導体デバイスにおいて広く応用されてきた。しかしながら、これらのよく知られている半導体材料は、より高い電力用途および／またはより高い周波用途には良く適するとは言えない。その理由は、比較的小さなバンドギャップ（例えば、室温では、Ｓｉで１．１２ｅＶおよびＧａＡｓで１．４２ｅＶ）および／または比較的小さい絶縁破壊電圧を持つからである。
従って、高電力、高温度および／または高周波の応用とデバイスにおける興味は、炭化ケイ素（室温では、アルファＳｉＣで２．９９６ｅＶ）およびＩＩＩ族窒化物（例えば、室温では、ＧａＮで３．３６ｅＶ）のような広いバンドギャップの半導体材料に向いている。これらの材料は、典型的には、ガリウムヒ素およびシリコンと比較して、より高い電界絶縁破壊強度およびより高い電子飽和速度を有する。
より高い電力用途および／またはより高い周波用途のための具体的に興味のあるデバイスは、高電子移動度トランジスタ（ＨＥＭＴ）であり、ある場合にはまた、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）として知られている。これらのデバイスは、多くの環境下で動作上の利点を提供することができる。その理由は、異なるバンドギャップエネルギーを有する二つの半導体材料のヘテロ接合において、二次元電子ガス（２ＤＥＧ）が形成されるからであり、ここで、より小さなバンドギャップ材料は、より高い電子親和力を有する。２ＤＥＧは、ドープしていない（無意識にドープした）より小さなバンドギャップ材料内の蓄積層であり、例えば、１０１３キャリア／ｃｍ２を超える非常に高いシート電子濃度を含むことが可能である。加えて、より広いバンドギャップの半導体材料において発生する電子は２ＤＥＧに移動し、減少したイオン化不純物散乱のため、高い電子移動度を有することができる。
高キャリア濃度と高キャリア移動度のこの組合せにより、ＨＥＭＴに非常に高い相互コンダクタンスを与えることが可能になり、高周波用途では、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）のような他のトランジスタ構造に対して、強い性能上の利点を提供する可能性がある。
窒化ガリウム／窒化アルミニウム・ガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造する高電子移動度トランジスタは、大量のＲＦ電力を生成する能力を有し、それは、前述の高い絶縁破壊電界、広いバンドギャップ、大きな伝導帯オフセットおよび／または高い飽和電子ドリフト速度を含む材料特性の組合せによる。２ＤＥＧにおける電子の大部分は、ＡｌＧａＮにおける分極によるものである。
ＧａＮ／ＡｌＧａＮ系におけるＨＥＭＴは既に実証されてきた。特許文献１および特許文献２では、ＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造と製造方法について説明している。同一出願人による、および参照することにより本明細書に組み込まれた、Ｓｈｅｐｐａｒｄらによる特許文献３では、半絶縁炭化ケイ素基板、その基板上に窒化アルミニウム・バッファ層、そのバッファ層上に絶縁窒化ガリウム層、その窒化ガリウム層上に窒化アルミニウム・ガリウム・バリア層、および窒化アルミニウム・ガリウム活性構造上にパッシベーション層を有するＨＥＭＴデバイスについて説明している。
広いバンドギャップのＧａＮをベースとする高電子移動度トランジスタ（ＨＥＭＴ）は、非特許文献１における１９９３年のその説明、および非特許文献２における１９９６年のその電力能力の実証以来、マイクロ波デバイスとして大きな進展を遂げた。多くの研究グループが、従来のＩＩＩ−Ｖ族デバイスに対して１０倍の改善となる、１０Ｗ／ｍｍを超える電力密度を持つデバイスを提供した。非特許文献３、非特許文献４、および非特許文献５を参照されたい。
Ｚｈａｎｇらは、高電圧スイッチング用途用のＧａＮ ＨＥＭＴに、重複（ｏｖｅｒｌａｐｐｉｎｇ）ゲート構造、またはフィールドプレートを使用した（非特許文献６参照）。これに続き、Ｋａｒｍａｌｋａｒらは、フィールドプレート構造に対してシミュレーションを実施し、絶縁破壊電圧で最大５倍の増強を予測した（非特許文献７参照）。しかしながら、当時製造したデバイスは低い遮断周波数であったため、マイクロ波動作には適さなかった。Ａｎｄｏらは、最近小さなゲート寸法を有する同様の構造を使用し、ＳｉＣ基板上に幅１ｍｍのデバイスを使用して、２ＧＨｚで１０．３Ｗの出力電力の性能を実証した（非特許文献８参照）。Ｃｈｉｎｉらは、更に削減したゲート寸法を有するフィールド−プレート設計の新しい変形を実装し、サファイア基板上の幅１５０μｍのデバイスから、４ＧＨｚで１２Ｗ／ｍｍを得た（非特許文献９参照）。
ソース接続のフィールドプレートを含むＧａＮ ＨＥＭＴデバイスについては、非特許文献１０で説明されている。Ｓａｉｔｏらが説明するデバイスでは、単一の金属フィールドプレートがソースから延び、ゲートを覆う。しかしながら、そのような構成は、大きな寄生容量を負わす可能性がある。
米国特許第５，１９２，９８７号明細書 米国特許第５，２９６，３９５号明細書 米国特許第６，３１６，７９３号明細書 米国特許第６，３１６，７９３号明細書 米国特許出願公開第２００２／００６６９０８Ａ１号明細書、出願日２００１年７月１２日、公開日２００２年６月６日 米国特許出願公開第２００２／０１６７０２３Ａ１号明細書、公開日２００２年１１月１４日 米国特許出願公開第１０／６１７，８４３号明細書、出願日２００３年７月１１日 米国特許出願公開第１０／７７２，８８２号明細書、出願日２００４年２月５日 米国特許出願公開第１０／８９７，７２６号明細書、出願日２００４年７月２３日 米国特許出願公開第１０／８４９，６１７号明細書、出願日２００４年５月２０日 米国特許出願公開第１０／８４９，５８９号明細書、出願日２００４年５月２０日 米国特許出願公開第２００３／００２００９２号明細書、出願日２００２年７月２３日、公開日２００３年１月３０日 米国特許出願公開第１０／９９６，２４９号明細書、出願日２００４年１１月２３日 米国特許出願公開第２００３／０１０２４８２Ａ１号明細書、出願日２００２年７月１９日、公開日２００３年６月５日 米国特許出願公開第２００４／００１２０１５Ａ１号明細書、出願日２００２年７月１９日、公開日２００４年１月２２日 米国再発行特許第３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，５９２，５０１号明細書 米国特許第５，６８６，７３８号明細書 米国特許出願公開第２００２／０１６７０２３Ａ１号明細書 米国特許出願公開第１１／０７８，２６５号明細書、出願日２００５年３月１１日 米国特許出願公開第１０／９３０，１６０号明細書、出願日２００４年８月３１日 米国特許出願公開第１０／８５６，０９８号明細書、出願日２００４年５月２８日 国際特許出願公開第ＷＯ／２００５／０２４９０９号明細書、出願日２００４年９月９日、公開日２００５年３月１７日 米国特許第６，５８６，７６１号明細書
Ｋｈａｎら、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．、ｖｏｌ．６３、ｐ．１２１４、１９９３年 Ｗｕら、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．、ｖｏｌ．１７、ｐｐ．４５５−４５７、１９９６年９月 Ｔｉｌａｋら、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．、ｖｏｌ．２２、ｐｐ．５０４−５０６、２００１年１１月 Ｗｕら、ＩＥＤＭ Ｔｅｃｈ Ｄｉｇ．、Ｄｅｃ．２−５、２００１年、ｐｐ．３７８−３８０ Ａｎｄｏら、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．、ｖｏｌ．２４、ｐｐ．２８９−２９１、２００３年５月 Ｚｈａｎｇら、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．、ｖｏｌ．２１、ｐｐ．４２１−４２３、２０００年９月 Ｋａｒｍａｌｋａｒら、ＩＥＥＥ Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ、ｖｏｌ．４８、ｐｐ．１５１５−１５２１、２００１年８月 Ａｎｄｏら、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．、ｖｏｌ．２４、ｐｐ．２８９−２９１、２００３年５月 Ｃｈｉｎｉら、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ．、ｖｏｌ．２５、ｐｐ．２２９−２３１、２００４年５月 Ｓａｉｔｏら、Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ ＩＥＤＭ２００３、ｐｐ．５８７−５９０、ワシントン、２００３年１２月８−１０日
本発明の目的は、高効率および／または高電力密度のワイドバンドギャップトランジスタを提供することにある。
本発明の幾つかの実施形態による電界効果トランジスタは、ＩＩＩ族窒化物チャネル層と、ＩＩＩ族窒化物チャネル層の上のゲート電極とを含み、ゲート電極に電圧を印加した場合、チャネル層の導電率を変調するように構成される。ゲート電極は、１ＧＨｚを超える周波数において、チャネル層の導電率の変調を許容するように構成した長さを有してもよい。ソース電極およびドレイン電極は、ＩＩＩ族窒化物チャネル層の上にあり、絶縁層はゲート電極の上にあり、フィールドプレートは絶縁層の上にあって、ソース電極に電気的に連結している。電界効果トランジスタは、少なくとも４ＧＨｚの周波数における連続波またはパルス動作の下で、４０Ｗ／ｍｍ以上の電力密度を示すことができる。
更に、この電界効果トランジスタは、チャネル層の上にＩＩＩ族窒化物バリア層を含んでもよい。ゲート電極はバリア層の上にあってもよく、バリア層とチャネル層は、バリア層とチャネル層との間のインタフェース近くのチャネル層で、二次元電子ガスを協調して誘起する可能性がある。
バリア層には、チャネル層の上にある第一のバリア副層（ｓｕｂｌａｙｅｒ）と、その第一のバリア副層の上にある第二のバリア副層とを含めてもよい。第一のバリア副層にはＡｌＮを含めてもよく、第二のバリア副層にはＡｌｘＧａ１−ｘＮを含めてもよく、ここで０．１５≦ｘ≦０．４５である。
もしあれば、第一のバリア副層は最大約４ｎｍの厚さを持ってもよく、第二のバリア副層は約１０乃至５０ｎｍの厚さをもってもよい。
チャネル層には、第一のチャネル副層と、そのチャネル副層の上にある第二のチャネル副層とを含めてもよい。第一のチャネル副層にはＧａＮを含めてもよく、少なくとも約１×１０１７／ｃｍ３のＦｅドーパントの濃度を持ってもよい。第二のチャネル副層にはＧａＮを含めてもよく、第一のチャネル副層からの距離とともに減少するＦｅドーパントの濃度をその中に持ってもよい。
フィールドプレートは上部フィールド・プレートであってもよく、電界効果トランジスタには、バリア層の上にあるスペーサ層と下部フィールドプレートとを更に含めてもよく、下部フィールドプレートはゲートに電気的に接続し、ゲート電極のドレイン側面からドレイン電極に向かって、スペーサ層を距離ＬＦＤ１延びる。上部フィールドプレートは、少なくとも、下部フィールドプレートのドレイン側エッジからドレイン電極に向かって、絶縁層を距離ＬＦＤ２延びてもよい。１乃至６ＧＨｚ範囲の動作では、ＬＦＤ１＋ＬＦＤ２は約１乃至２．５μｍであってもよい。特には、ＬＦＤ１は約０．５μｍであってもよく、ＬＦＤ２は約１．２μｍであってもよい。
また、下部フィールドプレートは、ソース電極に向かって、スペーサ層を距離約０μｍ乃至約０．５μｍ延びてもよい。スペーサ層にはＳｉＮを含めてもよい。
少なくとも４０Ｗ／ｍｍの電力密度を１３５Ｖのドレイン電圧で提供することができる。電界効果トランジスタは、５０％以上の電力付加効率（ＰＡＥ）を持つことができる。
本発明の幾つかの実施形態は、少なくとも４ＧＨｚの周波数における連続波またはパルス動作の下で、４０Ｗ／ｍｍ以上の電力密度を持つ電界効果トランジスタを提供する。１３５Ｖのドレイン電圧で、少なくとも４０Ｗ／ｍｍの電力密度を提供することができ、電界効果トランジスタは５０％以上のＰＡＥを持つことができる。
本発明の幾つかの実施形態は、ＩＩＩ族窒化物チャネル層とそのＩＩＩ族窒化物チャネル層の上にあるゲート電極とを含み、ゲート電極に電圧を印加した場合、チャネル層の導電率を変調するよう構成した電界効果トランジスタを提供する。ゲート電極は、１ＧＨｚを超える周波数で、チャネル層の導電率の変調を許容するように構成した長さを持ってもよい。ソース電極およびドレイン電極は、ＩＩＩ族窒化物チャネル層の上にあり、絶縁層はゲート電極の上にあり、フィールドプレートは絶縁層の上にあって、ソース電極に電気的に連結している。電界効果トランジスタは、５Ｗ／ｍｍ以上の電力密度と、少なくとも１０ＧＨｚの周波数における連続波またはパルス動作の下で６０％以上の電力付加効率とを示すことができる。
この電界効果トランジスタには、チャネル層の上にあるＩＩＩ族窒化物バリア層を更に含めてもよい。ゲート電極はバリア層の上にあってもよく、バリア層とチャネル層は、バリア層とチャネル層との間のインタフェース近くのチャネル層で、二次元電子ガスを協調して誘起することができる。
バリア層には、チャネル層の上にある第一のバリア副層と、その第一のバリア副層の上にある第二のバリア副層とを含めてもよい。第一のバリア副層にはＡｌＮを含めてもよく、第二のバリア副層にはＡｌｘＧａ１−ｘＮを含めてもよく、ここで、０．１５≦ｘ≦０．４５である。
もしあれば、第一のバリア副層は最大約４ｎｍの厚さを持ってもよく、第二のバリア副層は約１０乃至５０ｎｍの厚さをもってもよい。
チャネル層には、第一のチャネル副層と、そのチャネル副層の上にある第二のチャネル副層を含めてもよい。第一のチャネル副層にはＧａＮを含めてもよく、少なくとも約１×１０１７／ｃｍ３のＦｅドーパントの濃度を持ってもよい。第二のチャネル副層にはＧａＮを含めてもよく、第一のチャネル副層からの距離とともに減少するＦｅドーパントの濃度をその中に持ってもよい。
フィールドプレートは上部フィールドプレートであってもよく、更に、電界効果トランジスタには、バリア層の上にあるスペーサ層と下部フィールドプレートとを含めてもよく、下部フィールドプレートはゲートに電気的に接続し、ゲート電極のドレイン側エッジからドレイン電極に向かって、スペーサ層を距離ＬＦＤ１延びる。上部フィールドプレートは、少なくとも、下部フィールドプレートのドレイン側エッジからドレイン電極に向かって、絶縁層を距離ＬＦＤ２延びてもよい。ＬＦＤ１＋ＬＦＤ２は約０．３乃至１．０μｍであってもよい。特には、ＬＦＤ１は約０．２５μｍであってもよく、ＬＦＤ２は約０．３μｍであってもよい。
また、下部フィールドプレートは、ソース電極に向かって、スペーサ層を距離約０μｍから約０．５μｍ延びてもよい。スペーサ層にはＳｉＮを含めてもよい。
少なくとも５Ｗ／ｍｍの電力密度を２８Ｖのドレイン電圧で提供することができる。
本発明の幾つかの実施形態は、少なくとも１０ＧＨｚの周波数で、Ｃ級モードの連続波またはパルス動作の下で、５Ｗ／ｍｍ以上の電力密度と６０％以上の電力付加効率とを持つ電界効果トランジスタを提供する。
５Ｗ／ｍｍ以上の電力密度を、少なくとも２８Ｖのドレイン電圧で提供することができる。
本電界効果トランジスタは、少なくとも１０ＧＨｚの周波数のＣ級モードで動作する場合、７Ｗ／ｍｍ以上の電力密度を持つことができる。７Ｗ／ｍｍ以上の電力密度を、少なくとも３８Ｖのドレイン電圧で提供することができる。
本電界効果トランジスタは、少なくとも１０ＧＨｚの周波数のＣ級モードで動作する場合、１０Ｗ／ｍｍ以上の電力密度を持つことができる。１０Ｗ／ｍｍ以上の電力密度を、少なくとも４８Ｖのドレイン電圧で提供することができる。
また、本発明の幾つかの実施形態により、上述のトランジスタ特性の様々な組合せおよび／または副組合せを持つトランジスタを提供することができる。
本発明の更なる理解を提供するため含まれ、この出願書類に組み込まれ、その一部を構成する添付図面は、本発明のある実施形態を示す。
本発明の幾つかの実施形態による単一フィールドプレート構造を持つトランジスタの断面図である。 本発明の幾つかの実施形態によるデュアルフィールドプレート構造を持つトランジスタの断面図である。 本発明の更なる実施形態によるデュアルフィールドプレート構造を持つトランジスタの断面図である。 １３５Ｖにバイアスした場合、４０Ｗ／ｍｍの電力密度と６０％の電力付加効率（ＰＡＥ）を示す幅２４６μｍデバイスに対する、４ＧＨｚでの電力スイープグラフである。線形利得は１８．５ｄＢであり、関連する大信号利得は１６ｄＢである。 異なるバイアスクラスでの結果を示し、幅２４６μｍデバイスに対する４ＧＨｚでの、ドレイン・ソース間電圧ＶＤＳ対Ｐｏｕｔ、ＧａｉｎおよびＰＡＥのグラフである。
ここで本発明について、本発明の実施形態を示す添付図面を参照して、以下に更に十分に説明する。しかしながら、本発明を、本明細書で示す実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、この開示が徹底的かつ完全であり、当業者に対して本発明の範囲を十分に伝えるであろうということで、提供されるものである。添付図面においては、層および領域の厚さは、明確化のため誇張されている。同じ番号は、始めから終わりまで同じ要素を示す。本明細書で使用するように、用語「および／または」は、一つ以上の関連するリスト項目の任意および全ての組合せを含む。
本明細書で使用する用語は特定の実施形態のみを説明するためであり、本発明の限定を意図するものではない。本明細書で使用するように、文脈上明確に他の方法で示す場合を除き、単数形「一つの（ａ、ａｎ）」および「その（ｔｈｅ）」は、同様に複数形を含むことを意図している。更に理解されるであろうが、用語「備える（ｃｏｍｐｒｉｓｅ）」および／または「備えている（ｃｏｍｐｒｉｓｉｎｇ）」は、本明細書で使用する場合、述べられた特徴、整数、ステップ、動作、要素および／または部品の存在を特定するが、一つ以上の他の特徴、整数、ステップ、動作、要素、部品および／またはそれらのグループを排除するものではない。
理解されるであろうが、層、領域または基板のような要素を、もう一つの要素「の上に（ｏｎ）」ある、または、もう一つの要素「の上に（ｏｎｔｏ）」延ばすとする場合、他の要素の上に直接あることができるか、または他の要素の上に直接延ばすことができ、または、介在要素が存在してもよい。対照的に、要素が、もう一つの要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」ある、または、もう一つの要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延ばすとする場合、介在要素は全く存在しない。また、理解されるであろうが、要素が、もう一つの要素と「接続（ｃｏｎｎｅｃｔｅｄ）」する、または、もう一つの要素と「連結（ｃｏｕｐｌｅｄ）」するとする場合、他の要素に直接接続することができるか、または連結することができるか、または、介在要素が存在してもよい。対照的に、要素が、もう一つの要素と「直接接続（ｄｉｒｅｃｌｙ ｃｏｎｎｅｃｔｅｄ）」する、または、もう一つの要素と「直接連結（ｄｉｒｅｃｌｙ ｃｏｕｐｌｅｄ）」するとする場合、介在要素は全く存在しない。
理解されるであろうが、本明細書で、各種の要素、部品、領域、層および／または断面を説明するため、第一の、第二の等の用語を使用する可能性があるが、これらの用語で、これらの要素、部品、領域、層および／または断面を限定すべきでない。これらの用語は、一つの要素、部品、領域、層または断面をもう一つの領域、層または断面から区別するために、単に使用される。それ故、以下で説明する第一の要素、部品、層または断面は、本発明の教示から逸脱することなく、第二の要素、部品、層または断面と呼称することができるであろう。
更に、図に示すもう一つの要素に対するある要素の関係を説明するため、「より下の（ｌｏｗｅｒ）」または「底部の（ｂｏｔｔｏｍ）」および「より上の（ｕｐｐｅｒ）」または「上部の（ｔｏｐ）」のような比較用語を本明細書で使用する可能性がある。理解されるであろうが、比較用語は、図に示す方向に加えて、デバイスの異なる方向を包含することを意図している。例えば、図のデバイスを反転するなら、他の要素のより下側にあるとして説明した要素は、他の要素のより上側に置かれるであろう。従って、典型的な用語「より下の」は、図の特定の方向により、「より下の」および「より上の」という両方の方向を包含する。同様に、図の一つにおけるデバイスを反転すると、他の要素「の下に（ｂｅｌｏｗ、ｂｅｎｅａｔｈ）」として説明する要素は、他の要素「の上に（ａｂｏｖｅ）」位置するであろう。従って、典型的な用語「の下に」は、上および下の両方の方向を包含する。更に、用語「の外側に（ｏｕｔｅｒ）」は、基板から最も遠く離れた表面および／または層を参照するために使用される可能性がある。
本発明の実施形態について、本発明の理想的な実施形態の略図である断面図を参照して、本明細書で説明する。そのため、例えば、製造技術および／または許容誤差の結果として、図の形状からの変化があり得る。それ故、本発明の実施形態を、本明細書で説明する領域の特定の形状に限定されるものと解釈すべきではなく、例えば、製造の結果である偏差を含めるものである。例えば、矩形として図示するエッチング領域は、典型的には、テーパのある、円形または曲線の外観を持つ。それ故、図に示す領域は、実際は略図であり、それらの形状は、デバイスの領域の正確な形状を示すことを意図しておらず、本発明の範囲を限定することを意図してはいない。
他の方法で定義しない限り、本明細書で使用する全ての用語（技術的および科学的用語を含む）は、本発明が属する技術における通常の技術者の一人が共通に理解するものと同じ意味を持つ。更に理解されるであろうが、共通に使用する辞書で定義するような用語は、この明細書の文脈およびその関連技術における意味と一致する意味を持つものと解釈すべきであり、本明細書で明示的にそのように定義しない限り、理想的または過度に公式的意味で解釈されることはないであろう。
また、当業者は評価するであろうが、もう一つの外観「に隣接して（ａｄｊａｃｅｎｔ）」配置する構造または外観を参照することは、隣接する外観と重なり合う、または下に横たわる部分を持つ可能性がある。
本発明の実施形態は、ＩＩＩ族窒化物ベースのＨＥＭＴのような窒化物ベースのデバイスにおける使用に、特によく適する可能性がある。本明細書で使用するように、用語「ＩＩＩ族窒化物」は、窒素と、通常はアルミニウム（Ａｌ）、ガリウム（Ｇａ）および／またはインジウム（Ｉｎ）という周期表のＩＩＩ族の要素との間で形成される半導体化合物を指す。また、この用語には、ＡｌＧａＮおよびＡｌＩｎＧａＮのような三元化合物および四元化合物も含まれる。当業者はよく理解するように、ＩＩＩ族要素は窒素と化合して二元（例えば、ＧａＮ）、三元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）および四元（例えば、ＡｌＩｎＧａＮ）化合物を形成できる。これらの化合物は全て実験式（ｅｍｐｉｒｉｃａｌ ｆｏｒｍｕｌａ）であり、１モルの窒素が１モルのＩＩＩ族要素の１モルの全体と化合する。従って、０≦ｘ≦１でＡｌｘＧａ１−ｘＮのような式が、しばしば、それらを記述するために使用される。
本発明の実施形態について特定の構造を参照して説明するが、ＧａＮベースのＨＥＭＴを製造するため、他の構造および／または技術もまた、本発明の幾つかの実施形態において利用することができる。そのような構造および／または技術については、例えば、同一出願人による「窒化ガリウムベースのキャップ部分にゲート電極を持つ窒化アルミニウム・ガリウム／窒化ガリウム高電子移動度トランジスタとその製造方法」（特許文献４および特許文献５参照）、Ｓｍｏｒｃｈｋｏｖａらの「バリア／スペーサ層を有するＩＩＩ族窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）」（特許文献６参照）、「窒化物ベースのトランジスタとエッチング無しのコンタクト凹部を使用するその製造方法」（特許文献７参照）、「電荷移動誘起のエネルギ・バリアを持つ窒化物へテロ接合トランジスタとその製造方法」（特許文献８参照）、「キャップ層と凹形ゲートを持つ窒化物ベースのトランジスタの製造方法」（特許文献９参照）、「再成長オーム性電極領域をもつ窒化物ベースのトランジスタの製造方法と再成長オーム性電極領域をもつ窒化物ベースのトランジスタ」（特許文献１０参照）、「ハイブリッド・チャネル層を持つ半導体デバイス、カレント・アパーチャ・トランジスタおよびその製造方法」（特許文献１１参照）、「絶縁ゲートＡｌＧａＮ／ＧａＮ ＨＥＭＴ」（特許文献１２参照）、および「窒化物ベースのトランジスタのためのキャップ層および／またはパッシベーション層、トランジスタ構造およびその製造方法」（特許文献１３参照）で説明されているものを含んでもよく、あたかもそれらの全体で説明しているように、その公開内容を本明細書に組み込んでいる。
本発明の幾つかの実施形態は、少なくとも４ＧＨｚの周波数で、４０Ｗ／ｍｍ以上の電力密度を持つワイドバンドギャップの電界効果トランジスタを提供する。更に、このトランジスタは、４ＧＨｚで少なくとも６０％、および／または１０ＧＨｚで少なくとも６０％の電力付加効率（ＰＡＥ）を提供できる。幾つかの実施形態では、３ｄＢより多くない圧縮で、電力密度および／またはＰＡＥを獲得する。
本発明の幾つかの実施形態は、第二のフィールドプレートをトランジスタのソース電極に接続するデュアルフィールドプレート構成を持つワイドバンドギャップの電界効果トランジスタを提供する。そのようなトランジスタは、改善された電力能力と削減されたゲート対ドレイン間のフィードバック容量を有することができる。
本発明の幾つかの実施形態による典型的なデバイスを、図１乃至図３に簡略化して示す。しかしながら、本発明の実施形態は、本明細書で説明した特定の典型的な実施形態に限定されると解釈すべきでなく、本明細書で説明するようなトランジスタ特性を提供する任意の適当な構造を含むことができる。
図１を見ると、単一のフィールドプレート構造を持つ部分的なＨＥＭＴデバイス構造１００が示されている。この構造１００は、窒化物ベースのデバイスを形成することのできる基板１２を含む。本発明の特定の実施形態では、基板１２は、例えば、シリコンカーバイドの４Ｈポリタイプで可能な半絶縁性シリコンカーバイド（ＳｉＣ）基板であってもよい。他のシリコンカーバイド候補のポリタイプには、３Ｃ、６Ｈおよび１５Ｒポリタイプを含む。用語「半絶縁性」は、相対的意味で使用している。本発明の特定の実施形態では、シリコンカーバイドのバルク結晶は、室温で約１×１０５Ω−ｃｍに等しいか、それより高い抵抗を持つ。
シリコンカーバイド基板とデバイスの残りの部分との間に、適当な結晶構造遷移を提供するため、ＡｌＮバッファ層１４を備えてもよい。バッファ層１４は、約１００ｎｍから約５００ｎｍまでの厚さを有することができる。特定の実施形態では、バッファ層１４は約２００ｎｍの厚さを有することができる。
上述したように、追加のバッファ層、遷移層、および／または核生成層を、基板１２とチャネル層１６との間に備えてもよい。例えば、ひずみをバランスさせる遷移層を、例えば、同一出願人による「ひずみバランス窒化物へテロ接合トランジスタおよびひずみバランス窒化物へテロ接合トランジスタの製造方法」（特許文献１４参照）、または、「ひずみ補償半導体構造およびひずみ補償半導体構造の製造方法」（特許文献１５参照）に記述されているように提供してもよい。これらは、あたかも本明細書で説明しているように参照され、その公開内容を本明細書に組み込む。
適当なＳｉＣ基板は、例えば、本件特許出願人によって生産され、製造方法については、例えば、特許文献１６、１７、１８、および１９で説明されるとおりであり、それらは全体を参照され、その内容は本明細書に組み込まれる。同様に、ＩＩＩ族窒化物のエピタキシャル成長技術については、例えば、特許文献２０、２１、２２、および２３で説明されており、それらは全体を参照され、その内容も本明細書に組み込まれる。
シリコンカーバイドを基板材料として使用してもよいが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウム・ガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰおよび同様のもののような任意の適当な基板を利用してもよい。幾つかの実施形態では、使用する基板のタイプに適切なバッファ層を形成してもよい。例えば、サファイア基板を使用する実施形態では、バッファを、特許文献２４で提供されるように形成してもよい。
更に図１を参照すると、バッファ層１４の上にチャネル層１６を備える。チャネル層１６は、圧縮ひずみを受ける可能性がある。更に、チャネル層１６、バッファ層１４および／または核生成層および／または遷移層は、ＭＯＣＶＤによって、または、ＭＢＥまたはＨＶＰＥのような当事業者には既知の他の技術によって、堆積させることができる。
本発明の幾つかの実施形態では、チャネル層１６は、ＩＩＩ族窒化物を含み、特に、ＧａＮを含む。チャネル層１６は、ドープしない（無意識にドープされている）、および／またはドーパントでドープしてもよく、約２０Å以上の厚さまで成長させてもよい。本発明の特定の実施形態では、チャネル層１６はＧａＮであり、約１．６μｍの厚さを持つ。
図１に示すように、チャネル層１６は、バッファ層１４の上に形成された第一のチャネル副層１６Ａと、第一のチャネル副層１６Ａの上に形成された第二のチャネル副層１６Ｂとを含むことができる。第一のチャネル副層１６Ａは、約０．１μｍ乃至８．０μｍの厚さを持ってもよい。第一のチャネル副層１６Ａは、少なくとも約１×１０１７／ｃｍ３の濃度でＦｅをドープしてもよく、特には、約１×１０１８／ｃｍ３のＦｅ濃度を持ってもよい。
化学気相成長を使用して第一のチャネル副層１６Ａを形成する場合、Ｆｅドーパントを提供するために、フェロセンのような有機金属原料ガスを使用してもよい。第一のチャネル副層１６Ａの成長が完了した後にＦｅ原料ガスを停止すると、幾らかの残留Ｆｅが後続の成長層内に組み込まれる可能性がある。即ち、Ｆｅ原料ガスが停止した後でも、幾らかのＦｅ原料材料が成長装置内に残る可能性があり、エピタキシャル層におけるＦｅの濃度が原料停止後に比較的ゆっくり減少する原因となる可能性がある。従って、第二のチャネル副層１６Ｂを第一のチャネル副層１６Ａの上に提供してもよい。第二のチャネル副層１６Ｂは、約０．２μｍ乃至２．０μｍの厚さを持ってもよく、意図せずにドープされてもよい。しかしながら、上記で注意したように、第二のチャネル副層１６Ｂには、第一のチャネル副層１６Ａからの距離とともに減少するようなＦｅドーパントの濃度を含めてもよい。
特定の実施形態では、第一のチャネル副層１６Ａは約０．８μｍの厚さを持ち、第二のチャネル副層１６Ｂは約０．８μｍの厚さを持つ。
チャネル層１６の上にはバリア層１８を提供する。バリア層１８は、チャネル層１６のバンドギャップより大きなバンドギャップを持ってよく、また、バリア層１８は、チャネル層１６より小さい電子親和力を持ってもよい。
バリア層１８をチャネル層１６の上に形成することができる。本発明の幾つかの実施形態では、バリア層は、チャネル層１６の上の第一のバリア副層１８Ａと、第一のバリア副層１８Ａの上の第二のバリア副層１８Ｂを含む。第一のバリア副層１８ＡはＡｌＮを含んでもよく、最大約４ｎｍの厚さを持ってもよい。第二のバリア副層１８ＢはＡｌｘＧａ１−ｘを含んでもよく、約１０ｎｍ乃至５０ｎｍの厚さを持ってもよい。第二のバリア副層１８Ｂは、約１５％乃至４５％（即ち、０．１５≦ｘ≦０．４５）のモル比を持ってもよい。特定の実施形態では、第一のバリア副層１８Ａは約０．８ｎｍ厚であってもよい。第二のバリア副層１８Ｂは約２５ｎｍの厚さを持ってもよく、約２５％（即ち、ｘ≒０．２５）のアルミニウムのモル比を持ってもよい。
本発明のある実施形態によるバリア層の例については、Ｓｍｏｒｃｈｋｏｖａらの「バリア／スペーサ層を有するＩＩＩ族窒化物ベースの高電子移動度トランジスタ（ＨＥＭＴ）」（特許文献２５参照）において説明されており、これは、あたかも本明細書で十分説明しているように参照され、その内容は本明細書に組み込まれる。
本発明の特定の実施形態では、バリア層１８は十分厚く、分極効果を通してチャネル層１６とバリア層１８との間のインタフェースで、顕著なキャリア濃度を誘起するために、十分高いＡｌ合成とドーピングを有する。
ゲート電極２４をバリア層１８の上に提供する。バリア層１８を通して、上におよび／または延びて、ソース電極およびドレイン電極をオーム性電極として提供する。バリア層１８を通してチャネル層１６へ低抵抗接続を持つように、（例えば、焼結により）オーム性電極を処理する。例えば、電子ビーム蒸着によってバリア層１８の上にソース電極２０およびドレイン電極２２を形成してもよく、例えば、約８８０℃でアニールしてもよい。それ故、図１に示すように、処理の後、オーム性電極２０および２２は、バリア層１８を通してチャネル層１６まで延びてもよい。ゲート２４をソース２０に対して適当な電圧でバイアスすると、チャネル層１６とバリア層１８との間のインタフェース近傍のチャネル層１６に誘起される２ＤＥＧチャネル２６を通して、電流がソース電極２０およびドレイン電極２２との間を流れることができる。
ゲート２４は、例えば、電子ビーム蒸着を使用して形成してもよく、厚さ約５０乃至５００ｎｍのニッケル層と、厚さ約１００乃至１０００ｎｍの金層とを有するＮｉ／Ａｕ構造を含むこともできる。特定の実施形態では、ゲート２４は、約２０ｎｍのニッケルと、約４５０ｎｍの金を含むことができる。
ゲート２４は、（２０ＧＨｚ乃至１ＧＨｚの範囲における動作のため）約０．３５乃至２．０μｍのゲート長ＬＧを有することができる。具体的には、４ＧＨｚでの動作には、ゲート２４は約０．５５μｍのゲート長ＬＧを有することができる。１０ＧＨｚでの動作には、ゲート２４は約０．５μｍのゲート長ＬＧを有することができる。ゲート長（ＬＧ）は、ゲートの下のキャリアの走行時間に影響を与える。言い換えると、デバイスの動作周波数に影響を与える。
非導電性の第一のスペーサ層６２を、ゲート２４と、ソース電極２０およびドレイン電極２２との間のバリア層１８の上に提供する。第一のスペーサ層６２には、厚さ約５０乃至３００ｎｍを持つＳｉｘＮｙ（２≦ｘ≦４、３≦ｙ≦５）を含めてもよい。特定の実施形態では、第一のスペーサ層６２には、厚さ約２００ｎｍを持つＳｉ３Ｎ４の層を含めてもよい。
デバイスのメタライゼーションの前に、第一のスペーサ層６２を形成することができる。幾つかの実施形態では、バリア層１８を形成するために使用したものと同じエピタキシャル成長技術を使用して、第一のスペーサ層６２を成長させることができる。第一のスペーサ層６２は、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である適当なスペーサ層材料とともに、Ａｌ、ＧａまたはＩｎ合金のような、異なるＩＩＩ族要素を持つＩＩＩ族窒化物材料のエピタキシャル材料を含むことができる。あるいは、スペーサ層６２は、ＳｉｘＮｙ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ、ＺｎＯ合金および／またはそれらの層シーケンスを含むことができる。ＳｉＮ、ＳｉＯＮ、ＳｉＯｘ、ＭｇＮｘおよび同様なものの参考は、化学量論および／または非化学量論を参照する。
第一のスペーサ層６２は、第一のフィールドプレート６４の下のバリア層１８を覆うことのみに必要であるように、第一のフィールドプレート６４とバリア層１８との間の分離を提供するように配置される。しかしながら、製造を容易にするため、バリア層１８の上部表面全体の上に第一のスペーサ層６２を形成してもよい。
次に、ゲート２４に開口部を提供するため、第一のスペーサ層６２を選択的にエッチングすることができる。また、ソース電極２０およびドレイン電極２２のためにも、開口部をエッチングする。メタライゼーションの間、ゲート２４は、バリア層１８を有する電極内にあるように形成してもよい。
第一のフィールドプレート６４は、ゲート２４と一体に形成してもよく、１乃至６ＧＨｚでの動作のためには、ゲート２４のドレイン側エッジよりドレイン電極２２に向かって１乃至２．５μｍの範囲の距離ＬＦＤ１、スペーサ層６２の上を延びてもよい。１０ＧＨｚでの動作に対しては、第一のフィールドプレート６４は、０．２乃至０．６μｍの範囲の距離ＬＦＤ１、ドレイン電極２２に向かって延びてもよい。第一のフィールドプレート６４は、０乃至０．５μｍの範囲の距離ＬＦＳ、ゲート２４のソース側エッジよりソース電極２０に向かって延びてもよい。特定の実施形態では、１乃至６ＧＨｚ範囲の動作に対して、第一のフィールドプレート６４は、ドレイン電極２２に向かって約１μｍの距離ＬＦＤ１、およびソース電極２０に向かって約０．３μｍの距離ＬＦＳ、延びてもよい。１０ＭＨｚ範囲における動作に対しては、第一のフィールドプレート６４は、ドレイン電極２２に向かって０．２５μｍの距離ＬＦＤ１、延びてもよい。
第一のフィールドプレート６４は、例えば、ゲート２４との一体的形成によって、ゲート２４に電気的に接続してもよい。ゲート２４と第一のフィールドプレート６４との間に効果的に電流を広めるために、十分な導電性経路が利用可能である限り、第一のフィールドプレート６４は、ゲート２４から連続的に延びることができるか、またはゲート電極２４のソースまたはドレインのどちらかの側、または両方との接続に割れ目／孔を持つことができる。
第一のフィールドプレート６４は、ゲート２４と一体で形成してもよいので、例えば、電子ビーム蒸着を使用して第一のフィールドプレート６４を形成してもよく、第一のフィールドプレート６４には、厚さ約５０乃至５００ｎｍのニッケル層と、厚さ約１００乃至１０００ｎｍの金層とを有するＮｉ／Ａｕ構造を含めてもよい。特定の実施形態では、第一のフィールドプレート６４には、約２０ｎｍのニッケルと、約４５０ｎｍの金とを含めてもよい。
ソースオーム性電極およびドレインオーム性電極は、チタニウム、アルミニウム、金またはニッケルの合金を含むが、それには限定されない異なる材料から作ることができる。また、ゲート２４および第一のフィールドプレート６４は、金、ニッケル、白金、チタニウム、クロミウム、チタニウムとタングステンとの合金、または白金シリサイドを含むが、それに限定はされない異なる材料から作ることができる。
フィールドプレートを有するトランジスタおよびそのようなトランジスタの製造方法については、例えば、「ゲート・ソース間フィールドプレートを有するワイドバンドギャップトランジスタ」（特許文献２６参照）、「フィールドプレートを有するワイドバンドギャップトランジスタデバイス」（特許文献２７参照）、「フィールドプレートを有するワイドバンドギャップの電界効果トランジスタを含むカスコード増幅器構造」（特許文献２８参照）、および「単一または多重ゲート・フィールドプレートの製造」（特許文献２９参照）で説明されており、これらは、それらの全体が説明されるように参照して、その内容が本明細書に組み込まれる。
ゲート長に対して直角の方向に延びる（即ち、図１におけるページに入る、および出る）ゲート電極２４の寸法は、本明細書ではゲート幅ＷＧとする。電力密度は、異なるサイズのデバイス間の比較を可能とする正規化デバイス特性である。ゲート幅ｍｍあたりのワット数における電力出力、即ち、Ｗ／ｍｍとして電力密度を定義する。
図２を参照すると、デュアルフィールドプレート構造を有するトランジスタ構造２００が示されている。第二のトランジスタ構造２００は、図１に示す第一のトランジスタ構造１００に類似の要素と特徴を含み、例えば、第二のトランジスタ構造２００は、基板１２の上に連続して形成したバリア層１４、チャネル層１６およびバリア層１８を含む。第二のトランジスタ構造２００の基板１２、バリア層１４、チャネル層１６およびバリア層１８は、第一のトランジスタ構造１００に関して上述したように形成することができる。
第二のトランジスタ構造２００は、バリア層１８の上に第一のスペーサ層６２を含む。しかしながら、第二のトランジスタ構造では、第一のスペーサ層６２は約５０乃至２００ｎｍの厚さを持ってよく、特には、約１００ｎｍの厚さを持ってよい。
また、第二のトランジスタ構造２００は、一体となっている第一のフィールドプレート６４を有するゲート２４を含む。ゲート２４および第一のフィールドプレート６４は、上述したように形成することができる。しかしながら、第二のトランジスタ構造２００では、第一のフィールドプレート６４は、ドレイン電極２２に向かって約０．５μｍの距離ＬＦＤ１、延びてもよい。
第二のトランジスタ構造２００は、デュアルフィールドプレート構造を含む。特に、第二の非導電性スペーサ層７２を、第一のフィールドプレート６４および第一のスペーサ層６２の上に形成することができる。第二のスペーサ層７２は、ＳｉＮ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ、ＺｎＯ合金および／またはそれらの層シーケンスを含むことができる。第二のスペーサ層７２を、スパッタ堆積、プラズマ化学気相成長（ＰＥＣＶＤ）または他の処理によって形成してもよい。第二のスペーサ層７２は、第一のスペーサ層６２と同じ材料または材料の層から形成することができ、全体で５０乃至２００μｍの範囲の厚さを持つことができる。特定の実施形態では、第二のスペーサ層７２は、Ｓｉ３Ｎ４を含んでもよく、約１００ｎｍの厚さを持ってもよい。
第二のフィールドプレート７４は、図２に示すように、ゲートに重ね合わせてもよい。あるいは、ゲート２４のエッジ２４Ａと第二のフィールドプレート７４の始めのエッジとの間にスペースがあってもよい。第二のフィールドプレート７４は、第一のフィールドプレート６４のドレイン側エッジからドレイン電極２２に向かって、距離ＬＦＤ２延び、その距離は、１乃至６ＧＨｚで高い電力密度（例えば、４０Ｗ／ｍｍ）を得るため、１．０乃至２．０μｍの範囲にあることができる。１０ＧＨｚでの動作では、ＬＦＤ２は０．３乃至１．０μｍの範囲を持ってもよい。１乃至６ＧＨｚでの動作に対する特定の実施形態では、第二のフィールドプレート７４は、ドレイン電極２２に向かって約１．２μｍの距離ＬＦＤ２まで延び、第一のフィールドプレート６４と第二のフィールドプレート７４の全長ＬＦＤ１＋ＬＦＤ２は、約１乃至２．５μｍである。１０ＧＨｚ動作に対しては、第一のフィールドプレート６４と第二のフィールドプレート７４の全長ＬＦＤ１＋ＬＦＤ２は、約０．５乃至１．０μｍである。特定の実施形態では、１０ＧＨｚでの動作に対して、ＬＦＤ１＝０．２５μｍ、およびＬＦＤ２＝０．３μｍである。
第二のスペーサ層７２は、第一のフィールドプレート６４と第二のフィールドプレート７４との間に電気的分離を提供する。従って、第二のスペーサ層７２は、そのような電気的分離を提供するため、少なくとも第一のフィールドプレート６４を十分覆ってもよい。
図２に概略的に図示している接続８０を経由して、ソース電極２０に第二のフィールドプレート７４を電気的に接続してもよい。あるいは、ゲート２４に第二のフィールドプレート７４を電気的に接続してもよい。多くの異なる接続構造を使用してもよい。例えば、第二のフィールドプレート７４をソース電極２０またはゲート電極２４に接続するため、導電性バス（図示せず）を使用してもよい。第二のフィールドプレート７４の中へ電流を広めるため、多重バスを使用してもよいが、一方、望まない容量を導入するほど活性領域を極端に多く覆わない。
第二のフィールドプレート７４を形成後、その構造を窒化ケイ素のような誘電性パシベーション層（図示せず）で覆ってもよい。窒化ケイ素の誘電性パシベーション層については、例えば、Ｗｕらの「削減したトラッピングを有するＩＩＩ族窒化物ベースのＦＥＴおよびＨＥＭＴとその製造方法」（特許文献３０参照）において説明されているように形成してもよく、これは、本明細書で説明されているように参照して、その内容が本明細書に組み込まれる。
デュアルフィールドプレート構成は、デバイスにおけるピーク電界を減少でき、ブレークダウン電圧を増加し、トラッピングを削減する結果をもたらすことができる。上述のように構成した場合、ソース接続フィールドプレートを含むデュアルフィールドプレートのシールド効果は、トランジスタデバイスのゲート・ドレイン間容量を削減でき、入力と出力間の分離を高めることができる。
フィールドプレートは、ゲートエッジのドレイン側の上の電界分布を再形成し、そのピークを削減できる。このことは、デバイスのブレークダウン電圧を増加させるのみならず、高電界トラッピング効果を削減し、それ故、高周波数での電流−電圧振幅を高める。ゲート接続フィールドプレートを含むフィールドプレート構造のトレード・オフは、低電圧でのゲート・ドレイン間容量の付加と、デバイスの利得を削減する可能性のある、高電圧でのゲート・ドレイン間空乏長の伸長とを含む。しかしながら、本発明の幾つかの実施形態は、望ましい高利得のフィールドプレートを持つワイドバンドギャップの電界効果トランジスタを提供することができる。
第一のスペーサ層６２の厚さは、第一のフィールドプレート６４の下の付加的チャネル空乏の開始電圧に影響を与え、他方、フィールドプレート長（ＬＦＤ１＋ＬＦＤ２）は、フィールド再形成領域のサイズに影響を与える。良好な周波数性能を維持するためには、基本的設計のガイドラインは、フィールドプレートによる付加容量を、元のゲート容量の１０乃至１５％に制限することであってもよい。第二のフィールドプレート７４とドレインとの間の分離（ＬＤＧ−ＬＦＤ１−ＬＦＤ２）は、早過ぎるブレークダウンを避けるため、＞２μｍに設定してもよい。ゲート・ソース間距離は約１μｍであってもよい。
第二のフィールドプレート７４を電子ビーム蒸着によって形成してもよく、第一のフィールドプレート６４のそれと同じ構成を持ってもよい。即ち、第二のフィールドプレート７４には、厚さ約５０乃至５００ｎｍのニッケル層と、厚さ約１００乃至１０００ｎｍの金層を含めてもよい。特定の実施形態では、第二のフィールドプレート７４には、約２０ｎｍのニッケルと、約４５０ｎｍの金を含めてもよい。
第三のトランジスタ構造３００を図３に示す。図２に示した第二のトランジスタ構造と同様に、第三のトランジスタ構造３００はデュアルフィールドプレート構造を有する。しかしながら、図３に示すように、第三のトランジスタ構造３００は、ゲート２４と一体で構成はしない第一のフィールドプレート３６４を有する。バリア層１８およびゲート２４を覆うように、第一のスペーサ層３６２を形成し、第一のフスペーサ層３６２の上に第一のフィールドプレート３６４を形成する。第二のスペーサ層３７２は第一のフスペーサ層３６２および第一のフィールドプレート３６４を覆い、第二のフィールドプレート３７４を第二のスペーサ層３７２の上に形成する。第二のフィールドプレートは、ソース電極２０およびドレイン電極２２の両方に向かって延びてもよい（即ち、ＬＦＳ２＞０およびＬＦＤ２＞０）。
第一のフスペーサ層３６２および第二のスペーサ層３７４を、上記で説明した第一のフスペーサ層６２および第二のスペーサ層７２と同じ材料で形成してもよく、第一のフィールドプレート３６４および第二のフィールドプレート３７４を、上記で説明した第二のフィールドプレート７４と同じ材料で形成してもよい。
第一のフィールドプレート３６４および／または第二のスペーサ層３７２をソース電極２０またはゲート電極２４に電気的に接続してもよい。
幾つかの場合では、第二のデバイス構造２００は、第三のデバイス構造３００に比較して、改善された安定性および／または信頼性を達成する可能性がある。
本明細書で説明した場合を除き、Ｗｕらが非特許文献４で説明しているような従来の製造技術を使用して、典型的なデバイスを製造するエピ構造と処理ステップを実行してもよく、これは、その全体が説明されているように参照され、その内容が本明細書に組み込まれる。
（デバイスの例）
単一のフィールドプレート構造を有する第一の典型的なデバイスは、高純度半絶縁性ＳｉＣ基板１２を含む。基板１２の上にＡｌＮバッファ層１４を形成し、その厚さは約２００μｍである。バッファ層１４の上にＧａＮの第一のチャネル副層１６Ａを提供し、その厚さは約０．８μｍである。第一のチャネル副層１６Ａは、約１×１０１８／ｃｍ３の濃度でＦｅをドープする。ＧａＮの第二のチャネル副層１６Ｂは約０．８μｍの厚さを持ち、第一のチャネル副層１６Ａの上に形成される。第二のチャネル副層１６Ｂは無意識にドープされるが、第一のチャネル副層１６Ａからの距離とともに減少するＦｅドーパントの残留濃度をその中に持つ。
第二のチャネル副層１６Ｂの上に、第一のバリア副層１８Ａを提供する。第一のバリア層はＡｌＮで形成し、その厚さは約０．８μｍである。第二のバリア層１８Ｂは約２５％のＡｌのＡｌＧａＮを含み、第一のバリア副層１８Ａの上に形成され、その厚さは約２５ｎｍである。
第二のバリア副層１８Ｂの上に、Ｓｉ３Ｎ４で形成される第一のスペーサ層６２を提供し、その厚さは約２００ｎｍである。
ソース電極２０とドレイン電極２２は、第一のバリア層１８Ａおよび第二のバリア層１８Ｂを通して延び、それぞれ厚さ約１０ｎｍ／１２０ｎｍ／３０ｎｍ／５０ｎｍ／で、合計の厚さ約２２０ｎｍのＴｉ／Ａｌ／Ｎｉ／Ａｕから構成される。また、ゲート電極２４は、第二のバリア副層１８Ｂの上に提供され、合計約４７０ｎｍ（２０ｎｍのＮｉ／４５０ｎｍのＡｕ）の厚さのＮｉＡｕである。第一のフィールドプレート６４が第一のスペーサ層６２の上に提供され、ゲート電極２４と同じ構成を持つ。更に、ＬＧは０．５５μｍ、ＬＦＳは０．３μｍ、ＬＦＤ１は１μｍである。
第二の典型的なデバイスでは、ＬＦＤ１は０．５μｍであり、第一のスペーサ層６２の厚さが約１００μｍであることを除いては、デュアルフィールドプレート構造を持つ第二の典型的なデバイスは、第一の典型的なデバイスと同じような構造を持つ。
更に、第二の典型的なデバイスは、第一のフィールドプレート６４および第一のスペーサ層６２の上に、厚さ約１００ｎｍのＳｉ３Ｎ４の第二のスペーサ層７２を含む。第二のフィールドプレート７４はゲートと重なり合い、ドレイン電極２２に向かって、約１．２μｍの距離ＬＦＤ２まで延び、第一のフィールドプレート６４と第二のフィールドプレート７４の合計の長さは、約１．７μｍである。第二のフィールドプレート７４は、ソース電極に電気的に接続される。
第二の典型的な構造は、ゲート幅２４６μｍを持つ。
ここで、本明細書で説明した典型的なデバイスの性能について説明する。他の方法で示さない限り、図４および図５に関して以下に説明するデバイスは、上記で説明した第二の典型的な構造を持つデバイスである。しかしながら、本発明の実施形態がこれらの特定のデバイスに限定されると解釈すべきでなく、本明細書で説明する性能特性を提供できる他のデバイスを含む。更に、各種の動作理論について本明細書で説明するが、本発明の実施形態は、特定の動作理論に限定されると解釈すべきではない。
第二の典型的なデバイス構造を持つデバイスに対して、４ＧＨｚで連続波（ＣＷ）パワースィープ（ｐｏｗｅｒ ｓｗｅｅｐ）を測定し、その結果を図４に示す。室温でのオンウエハ状態で、かつＶＤＳ＝１３５ＶのＢ級バイアスで、デバイスを測定した。図４から分かるように、デバイスは入力レベル２４ｄＢｍで４０Ｗ／ｍｍを超えている。４ＧＨｚでの関連する電力付加効率（ＰＡＥ）は６０％、線形利得は１８．５ｄＢ（大信号利得１６ｄＢ）であった。
異なるバイアスクラスに対する第二の典型的なデバイス構造を持つデバイスの性能を４ＧＨｚで測定し、その結果を図５に示す。図５では、２８Ｖ乃至１４８Ｖの範囲のドレイン・ソース間電圧に対して、出力電力Ｐｏｕｔ、利得およびＰＡＥをプロットしている。
第二の典型的なデバイス構造の構成により、ある周波数範囲にわたって、高い利得が可能になる。例えば、また、その構成に対する高利得は、１０ＧＨｚ（即ち、Ｘ帯周波数）での高効率、高電力動作に導く。第二の典型的なデバイスに類似のデバイスを１０ＧＨｚでテストした。ＬＧが０．５μｍ、ＬＦＤ１が０．２５μｍ、およびＬＦＤ２が０．３μｍである以外は、１０ＧＨｚデバイスは第二の典型的なデバイスと同じ構造であった。
１０ＧＨｚで、そのデバイスは、ＶＤＳ＝２８Ｖ（Ｃ級動作）で６３％ＰＡＥと５．３Ｗ／ｍｍ、ＶＤＳ＝３８Ｖ（Ｃ級動作）で６４％ＰＡＥと７．４Ｗ／ｍｍ、６４％ＰＡＥおよびＶＤＳ＝４８Ｖ（Ｃ級動作）で６２％ＰＡＥと１０．８Ｗ／ｍｍを示した。
従って、本発明の幾つかの実施形態は、ＲＦ、マイクロ波および／またはミリメータ波の周波数で、ワイドバンドギャップの電界効果トランジスタのために改善された電力性能を提供する可能性がある。本発明の幾つかの実施形態は、高効率、高電力および／または高利得動作、および／または高い入力・出力間分離（即ち、減少したゲート・ドレイン間容量ＣＧＤ）によるより安定な動作を提供することができる。
本発明の実施形態について高周波数（＞１ＧＨｚ）動作と結びつけて説明してきたが、本発明の幾つかの実施形態は、より低い周波数での高電圧用途には、より大きな寸法で実装してもよい。
図面および明細書では、本発明の典型的な実施形態について開示し、さらに、特定の用語を採用したが、それらは一般的および説明的意味でのみ使用したものであり、限定を目的とするものではない。

Claims (13)

  1. 電界効果トランジスタであって、
    ＩＩＩ族窒化物バッファ層と、
    前記ＩＩＩ族窒化物バッファ層の上にあるＩＩＩ族窒化物チャネル層と、
    前記ＩＩＩ族窒化物チャネル層の上にあるゲート電極であって、前記ゲート電極に電圧を印加した場合に前記チャネル層の導電率を変調するように構成され、１ＧＨｚを超える周波数で前記チャネル層の導電率の変調を可能とするように構成された長さを有する前記ゲート電極と、
    前記ＩＩＩ族窒化物チャネル層の上にあるソース電極およびドレイン電極と、
    前記ゲート電極の上にある絶縁層と、
    前記絶縁層の上にあり、前記ソース電極に電気的に連結するフィールドプレートと
    を備え、
    前記チャネル層は、第一のチャネル副層と、前記第一のチャネル副層の上にある第二のチャネル副層とを備え、前記第一のチャネル副層はＧａＮを備え、少なくとも１×１０１７／ｃｍ３のＦｅドーパントの濃度を持ち、前記第二のチャネル副層はＧａＮを備え、前記第一のチャネル副層からの距離とともに減少するＦｅドーパントの濃度を持つことを特徴とする電界効果トランジスタ。
  2. ＩＩＩ族窒化物バリア層を前記チャネル層の上に更に備え、前記ゲート電極は前記バリア層の上にあることを特徴とする請求項１に記載の電界効果トランジスタ。
  3. 前記バリア層は、前記チャネル層の上にある第一のバリア副層と、前記第一のバリア副層の上にある第二のバリア副層とを備え、前記第一のバリア副層はＡｌＮを備え、前記第二のバリア副層はＡｌｘＧａ１−ｘＮ（０．１５≦ｘ≦０．４５）を備えることを特徴とする請求項２に記載の電界効果トランジスタ。
  4. 前記第一のバリア副層は４ｎｍ以下の厚さを持ち、前記第二のバリア副層は１０乃至５０ｎｍの厚さを持つことを特徴とする請求項３に記載の電界効果トランジスタ。
  5. 前記フィールドプレートは上部フィールドプレートを備え、前記電界効果トランジスタは、
    前記バリア層の上にあるスペーサ層と、
    前記ゲートに電気的に接続し、前記ドレイン電極に向かって前記ゲート電極のドレイン側から前記スペーサ層を横切って距離ＬＦＤ１延びる下部フィールドプレートとを更に備え、
    前記上部フィールドプレートは前記ドレイン電極に向かって前記下部フィールドプレートのドレイン側エッジから距離ＬＦＤ２延び、ＬＦＤ１＋ＬＦＤ２が０．３乃至２．５μｍであることを特徴とする請求項１に記載の電界効果トランジスタ。
  6. 前記ＬＦＤ１が０．５μｍであり、前記ＬＦＤ２が１．２μｍであることを特徴とする請求項５に記載の電界効果トランジスタ。
  7. 前記下部フィールドプレートが前記ソース電極に向かって前記スペーサ層を横切り、０．５μｍ以下の距離で延びることを特徴とする請求項５に記載の電界効果トランジスタ。
  8. 前記スペーサ層がＳｉＮを備えることを特徴とする請求項５に記載の電界効果トランジスタ。
  9. 前記フィールドプレートは上部フィールドプレートを備え、前記電界効果トランジスタは、
    前記バリア層の上にあるスペーサ層と、
    前記ゲートに電気的に接続し、前記ドレイン電極に向かって前記ゲート電極のドレイン側エッジから前記スペーサ層を横切って距離ＬＦＤ１延びる下部フィールドプレートとを更に備え、
    前記上部フィールドプレートは前記ドレイン電極に向かって前記下部フィールドプレートのドレイン側エッジから距離ＬＦＤ２延び、ＬＦＤ１＋ＬＦＤ２が０．３乃至１．０μｍであることを特徴とする請求項１に記載の電界効果トランジスタ。
  10. 前記ＬＦＤ１が０．２５μｍであり、前記ＬＦＤ２が０．３μｍであることを特徴とする請求項９に記載の電界効果トランジスタ。
  11. 前記下部フィールドプレートが前記ソース電極に向かって前記スペーサ層を横切り、０．５μｍ以下の距離で延びることを特徴とする請求項９に記載の電界効果トランジスタ。
  12. 前記スペーサ層はＳｉＮを備えることを特徴とする請求項９に記載の電界効果トランジスタ。
  13. ＳｉＣ基板を更に備え、前記ＩＩＩ族窒化物バッファ層は前記ＳｉＣ基板と前記ＩＩＩ族窒化物チャネル層との間にあることを特徴とする請求項１に記載の電界効果トランジスタ。
JP2012274320A 2006-03-29 2012-12-17 高効率および／または高電力密度のワイドバンドギャップトランジスタ Active JP5667619B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/392,114 2006-03-29
US11/392,114 US7388236B2 (en) 2006-03-29 2006-03-29 High efficiency and/or high power density wide bandgap transistors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009502811A Division JP5366798B2 (ja) 2006-03-29 2007-03-05 高効率および／または高電力密度のワイドバンドギャップトランジスタ

Publications (2)

Publication Number Publication Date
JP2013084976A JP2013084976A (ja) 2013-05-09
JP5667619B2 true JP5667619B2 (ja) 2015-02-12

Family

ID=38235293

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009502811A Active JP5366798B2 (ja) 2006-03-29 2007-03-05 高効率および／または高電力密度のワイドバンドギャップトランジスタ
JP2012274320A Active JP5667619B2 (ja) 2006-03-29 2012-12-17 高効率および／または高電力密度のワイドバンドギャップトランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009502811A Active JP5366798B2 (ja) 2006-03-29 2007-03-05 高効率および／または高電力密度のワイドバンドギャップトランジスタ

Country Status (7)

Country Link
US (1) US7388236B2 (ja)
EP (1) EP1999794B1 (ja)
JP (2) JP5366798B2 (ja)
KR (1) KR101359767B1 (ja)
CN (1) CN101410985B (ja)
CA (1) CA2644660A1 (ja)
WO (1) WO2007126541A1 (ja)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP4282708B2 (ja) * 2006-10-20 2009-06-24 株式会社東芝 窒化物系半導体装置
EP1921669B1 (en) 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
WO2008121980A1 (en) * 2007-03-29 2008-10-09 The Regents Of The University Of California N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
JP2008306130A (ja) * 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7745849B2 (en) * 2007-09-20 2010-06-29 International Rectifier Corporation Enhancement mode III-nitride semiconductor device with reduced electric field between the gate and the drain
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8008977B2 (en) * 2009-04-14 2011-08-30 Triquint Semiconductor, Inc. Field-plated transistor including feedback resistor
US8754496B2 (en) * 2009-04-14 2014-06-17 Triquint Semiconductor, Inc. Field effect transistor having a plurality of field plates
US8742459B2 (en) * 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
US8390000B2 (en) * 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
JP5696392B2 (ja) * 2010-07-29 2015-04-08 住友電気工業株式会社 半導体装置
JP2012109492A (ja) * 2010-11-19 2012-06-07 Sanken Electric Co Ltd 化合物半導体装置
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8786327B2 (en) * 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
CN102856361B (zh) * 2011-06-29 2015-07-01 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
CN102420247B (zh) * 2011-11-18 2013-10-30 中国科学院苏州纳米技术与纳米仿生研究所 Ⅲ族氮化物hemt器件
US8530978B1 (en) * 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
WO2013095343A1 (en) 2011-12-19 2013-06-27 Intel Corporation Group iii-n nanowire transistors
US9461160B2 (en) 2011-12-19 2016-10-04 Intel Corporation Non-planar III-N transistor
US9024356B2 (en) * 2011-12-20 2015-05-05 Infineon Technologies Austria Ag Compound semiconductor device with buried field plate
US10002957B2 (en) 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
KR101869045B1 (ko) * 2012-01-11 2018-06-19 삼성전자 주식회사 고전자이동도 트랜지스터 및 그 제조방법
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
JP5991609B2 (ja) * 2012-02-29 2016-09-14 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
CN102709321A (zh) * 2012-04-20 2012-10-03 程凯 增强型开关器件及其制造方法
CN102723358B (zh) * 2012-05-30 2015-01-07 苏州能讯高能半导体有限公司 绝缘栅场效应晶体管及其制造方法
JP5740356B2 (ja) * 2012-06-20 2015-06-24 株式会社東芝 半導体装置
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US8723227B2 (en) * 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US9184098B2 (en) * 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
WO2014050054A1 (ja) * 2012-09-28 2014-04-03 パナソニック株式会社 半導体装置
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
US8896101B2 (en) 2012-12-21 2014-11-25 Intel Corporation Nonplanar III-N transistors with compositionally graded semiconductor channels
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US9178016B2 (en) * 2013-03-01 2015-11-03 Infineon Technologies Austria Ag Charge protection for III-nitride devices
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) * 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
CN103337520B (zh) * 2013-07-16 2017-02-08 苏州捷芯威半导体有限公司 双跨导半导体开关器件及其制造方法
US20150021665A1 (en) * 2013-07-17 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor having back-barrier layer and method of making the same
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
US10566429B2 (en) * 2013-08-01 2020-02-18 Dynax Semiconductor, Inc. Semiconductor device and method of manufacturing the same
JP2015056457A (ja) * 2013-09-10 2015-03-23 株式会社東芝 半導体装置
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
US9306014B1 (en) * 2013-12-27 2016-04-05 Power Integrations, Inc. High-electron-mobility transistors
CN103904113B (zh) * 2014-01-20 2017-05-17 西安电子科技大学 加栅场板耗尽型AlGaN/GaN HEMT器件结构及其制作方法
CN103904110B (zh) * 2014-01-20 2016-05-18 西安电子科技大学 加栅场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法
CN103779408B (zh) * 2014-01-20 2016-08-17 西安电子科技大学 基于耗尽型槽栅AlGaN/GaN HEMT器件结构及其制作方法
CN103904111B (zh) * 2014-01-20 2017-01-04 西安电子科技大学 基于增强型AlGaN/GaN HEMT器件结构及其制作方法
CN103904114B (zh) * 2014-01-20 2016-05-25 西安电子科技大学 加源场板增强型AlGaN/GaN HEMT器件结构及其制作方法
CN103996707B (zh) * 2014-01-20 2016-06-29 西安电子科技大学 加栅场板增强型AlGaN/GaN HEMT器件结构及其制作方法
CN103779409B (zh) * 2014-01-20 2017-02-08 西安电子科技大学 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9728630B2 (en) 2014-09-05 2017-08-08 Infineon Technologies Austria Ag High-electron-mobility transistor having a buried field plate
US9640623B2 (en) * 2014-10-17 2017-05-02 Cree, Inc. Semiconductor device with improved field plate
FR3028670B1 (fr) * 2014-11-18 2017-12-22 Commissariat Energie Atomique Structure semi-conductrice a couche de semi-conducteur du groupe iii-v ou ii-vi comprenant une structure cristalline a mailles cubiques ou hexagonales
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
JP6654957B2 (ja) * 2015-04-23 2020-02-26 ローム株式会社 窒化物半導体デバイス
WO2017015225A1 (en) * 2015-07-17 2017-01-26 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices
EP3335242A4 (en) * 2015-08-11 2019-04-10 Cambridge Electronics, Inc. SEMICONDUCTOR STRUCTURE WITH A DISTANCE LAYER
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
EP3378097A4 (en) 2015-11-19 2019-09-11 HRL Laboratories, LLC NITRIDE-III FIELD EFFECT TRANSISTOR WITH DOUBLE TRIGGER
JP6888013B2 (ja) 2016-01-15 2021-06-16 トランスフォーム テクノロジー，インコーポレーテッド ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US10541323B2 (en) * 2016-04-15 2020-01-21 Macom Technology Solutions Holdings, Inc. High-voltage GaN high electron mobility transistors
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
JP2020501352A (ja) * 2016-11-24 2020-01-16 ヴィジック テクノロジーズ リミテッド トランジスタセル
US10461161B1 (en) * 2017-01-23 2019-10-29 Navitas Semiconductor, Inc. GaN device with floating field plates
JP2018163928A (ja) * 2017-03-24 2018-10-18 住友電気工業株式会社 半導体装置の製造方法
US10644142B2 (en) 2017-12-22 2020-05-05 Nxp Usa, Inc. Semiconductor devices with doped regions functioning as enhanced resistivity regions or diffusion barriers, and methods of fabrication therefor
WO2020047825A1 (en) * 2018-09-07 2020-03-12 Enkris Semiconductor, Inc. Semiconductor structure and manufacturing method thereof
JP7021038B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
CN109659355B (zh) * 2018-12-06 2020-11-24 中国电子科技集团公司第十三研究所 常关型氧化镓场效应晶体管结构
US11127847B2 (en) * 2019-05-16 2021-09-21 Vanguard International Semiconductor Corporation Semiconductor devices having a gate field plate including an extension portion and methods for fabricating the semiconductor device
CN111682065B (zh) * 2020-06-19 2023-04-18 英诺赛科（珠海）科技有限公司 具有非对称栅极结构的半导体器件
CN112216739B (zh) * 2020-08-25 2022-08-12 西安电子科技大学 低热阻硅基氮化镓微波毫米波器件材料结构及制备方法
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11658234B2 (en) * 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
CN113016074B (zh) * 2021-02-19 2022-08-12 英诺赛科(苏州)科技有限公司 半导体器件
KR102556721B1 (ko) * 2021-08-19 2023-07-18 웨이브로드 주식회사 비발광 3족 질화물 반도체 적층체 및 이를 제조하는 방법
US11574997B1 (en) * 2021-08-02 2023-02-07 Vanguard International Semiconductor Corporation Semiconductor structure and operation circuit
CN117080247A (zh) * 2023-10-11 2023-11-17 荣耀终端有限公司 氮化镓异质结场效应晶体管、制造方法和电子设备

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818721A (en) * 1987-07-29 1989-04-04 American Telephone And Telegraph Company, At&T Bell Laboratories Ion implantation into In-based group III-V compound semiconductors
US4956698A (en) * 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5196359A (en) * 1988-06-30 1993-03-23 Texas Instruments Incorporated Method of forming heterostructure field effect transistor
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
EP0576566B1 (en) * 1991-03-18 1999-05-26 Trustees Of Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US6140687A (en) * 1996-11-28 2000-10-31 Matsushita Electric Industrial Co., Ltd. High frequency ring gate MOSFET
JP3372470B2 (ja) * 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
US6198116B1 (en) * 1998-04-14 2001-03-06 The United States Of America As Represented By The Secretary Of The Air Force Complementary heterostructure integrated single metal transistor fabrication method
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US6841001B2 (en) * 2002-07-19 2005-01-11 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
CN100388509C (zh) 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
TWI560783B (en) 2003-09-09 2016-12-01 Univ California Fabrication of single or multiple gate field plates
US7126426B2 (en) * 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7071498B2 (en) * 2003-12-17 2006-07-04 Nitronex Corporation Gallium nitride material devices including an electrode-defining layer and methods of forming the same
US7170111B2 (en) * 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP4337749B2 (ja) * 2004-03-23 2009-09-30 住友電気工業株式会社 窒化ガリウムを形成する方法
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
JP4468744B2 (ja) * 2004-06-15 2010-05-26 日本電信電話株式会社 窒化物半導体薄膜の作製方法
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7161194B2 (en) * 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates

Also Published As

Publication number Publication date
EP1999794B1 (en) 2014-03-05
JP2009531859A (ja) 2009-09-03
JP5366798B2 (ja) 2013-12-11
EP1999794A1 (en) 2008-12-10
US20070235775A1 (en) 2007-10-11
CN101410985A (zh) 2009-04-15
KR101359767B1 (ko) 2014-02-06
US7388236B2 (en) 2008-06-17
JP2013084976A (ja) 2013-05-09
CA2644660A1 (en) 2007-11-08
WO2007126541A1 (en) 2007-11-08
KR20080108486A (ko) 2008-12-15
CN101410985B (zh) 2012-02-15

Similar Documents

Publication Publication Date Title
JP5667619B2 (ja) 高効率および／または高電力密度のワイドバンドギャップトランジスタ
US7566918B2 (en) Nitride based transistors for millimeter wave operation
US7161194B2 (en) High power density and/or linearity transistors
JP7473638B2 (ja) 伝導チャネルに近接した階段状フィールド・プレート及び関連する製造方法
TWI485785B (zh) 具源極連接場板之寬能帶隙高電子移動性電晶體
EP1921669B1 (en) GaN based HEMTs with buried field plates
US7960756B2 (en) Transistors including supported gate electrodes
US7615774B2 (en) Aluminum free group III-nitride based high electron mobility transistors
EP1973163B1 (en) High temperature performance capable gallium nitride transistor
JP5546099B2 (ja) 高電圧ＧａＮトランジスタ
US20060202272A1 (en) Wide bandgap transistors with gate-source field plates
US11658234B2 (en) Field effect transistor with enhanced reliability
US20240105824A1 (en) Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240105823A1 (en) Barrier Structure for Dispersion Reduction in Transistor Devices
US20240178311A1 (en) High Frequency, High Temperature Transistor Devices
US20240162304A1 (en) Field effect transistor including field plates

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140526

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140529

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140624

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140627

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140725

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141212

R150 Certificate of patent or registration of utility model

Ref document number: 5667619

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350