JP5639709B2 - 記憶装置における物理的識別子を生成する方法及び機械可読記憶媒体 - Google Patents
記憶装置における物理的識別子を生成する方法及び機械可読記憶媒体 Download PDFInfo
- Publication number
- JP5639709B2 JP5639709B2 JP2013504812A JP2013504812A JP5639709B2 JP 5639709 B2 JP5639709 B2 JP 5639709B2 JP 2013504812 A JP2013504812 A JP 2013504812A JP 2013504812 A JP2013504812 A JP 2013504812A JP 5639709 B2 JP5639709 B2 JP 5639709B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- block
- storage device
- storage area
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/00094—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised record carriers
- G11B20/00115—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which result in a restriction to authorised record carriers wherein the record carrier stores a unique medium identifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
- G11B20/0092—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which are linked to media defects or read/write errors
- G11B20/00963—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy involving measures which are linked to media defects or read/write errors wherein said defects or errors are not generated on purpose, e.g. random defect patterns occurring during the normal manufacture
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/20—Initialising; Data preset; Chip identification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/60—Solid state media
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
このような問題点は、コンテンツプロバイダが、フラッシュメモリカードなどのようなハードウェアを通してコンテンツを配布するビジネスに対して受動的な態度を取る大きな理由となる。
さらにまた、特定のセルパターン(例えば、不良セルパターン)が人為的に生成された基準領域内に形成されることにより、ハードウェアレベルの認証でメモリ装置の指紋として使用されることができる。
例えば、このような物理的性質は、不良ブロック(bad block)(すなわち、プログラミング、消去、又は読取りエラー)のような物理的欠陥(physical defect)又は不良セル(fail cell or bad cell)であることができる。
しかしながら、様々な記憶装置の製造工程が発展するにつれて、不良ブロックの発生頻度が徐々に減少し、したがって、不良ブロックがない製品も発売されている。
図1を参照すると、ステップS100において、記憶装置を製造し、ステップS110において、変数を初期化する。ステップS120において、変数Iを増加させ、ステップS130において、プログラミング/消去テストを実行する。ステップS140において、プログラミング及び消去状態データを確認するための試みが実行される。ステップS140が失敗する場合に、ステップS170において、変数Nを1だけ増加させる。一方、ステップS140が成功する場合に、ステップS150において、リードディスターバンス(Read Disturbance)テストを実行する。ステップS160において、ECC許容しきい値を不良セルの数と比較する。不良セルの数がECCしきい値より大きい場合に、この方法は、ステップS170に戻る。しかしながら、不良セルの数がECC許容しきい値以下である場合に、ステップS180において、ブロック番号を識別する。ステップS190において、不良ブロックの発生比率を算出する。発生比率‘P’は、ブロックの総数に対する不良ブロックの数‘N’の比率である。
ステップS120において、ブロック番号Iは1だけ増加する。ステップS130において、メモリ制御部110は、ブロック単位のプログラミング/消去テストを実行する。ステップS140において、メモリ制御部110は、テスト結果がメモリに記憶された状態データを通して失敗であるか又は成功(すなわち、通過)であるかを確認する。ステップS170において、テスト結果が失敗である場合に、対応するブロックは、不良ブロックとしてマーキングされ(例えば、“000h”のような予約語がスペア領域に表示される)、不良ブロックの数を示す変数Nは1だけ増加する。
メモリ制御部110は、メモリ200に記憶された状態データから不良セル位置を検出することができ、不良セルを含むブロックを不良ブロックとしてマーキングする。各不良ブロック及び不良ブロック内の不良セルの位置情報を含む個別のテーブルを任意のブロック(好ましくは、予約状態であるブロック)内に格納することができる。
図4は、消去テストに従ってメモリに記憶された状態データの一例を示す図である。説明の便宜のために、消去動作が開始される前に状態データの各ビット値が“0”に設定されると仮定する。この状態データの各ビット値は、対応するメモリセルの状態(0又は1)を意味する。消去動作において、1つのブロックを構成する複数のページの各々に含まれる各メモリセルの状態は、“1”状態となる。このような消去動作で発生する不良セルは、“1”状態に変更されず、“0”状態として残っているセルを意味する。
図4に示すように、状態データに含まれるすべてのビットのうちの6番目のビットのみが“0”状態として残っており、残りのビットは、“1”状態に変更される。したがって、メモリ制御部110は、メモリ200に記憶された状態データのビット値から不良セルの位置を検出することができる。
図5は、プログラミングテストに従ってメモリに記憶された状態データの一例を示す図である。
説明の便宜のために、プログラミング動作が開始される前に状態データの各ビット値が“1”に設定されると仮定する。このプログラミング動作は、ソースデータに従って1つのブロック又はページに含まれる全メモリセルのうちの少なくとも一部を“0”状態に設定するメモリ動作である。また、プログラミングテストにおいて、メモリセルのすべては、“0”状態に設定されることができる。このようなプログラミング動作で発生する不良セルは、“0”状態に変更されず、“1”状態に残っているセルを意味する。
図5に示すように、この状態データに含まれるすべてのビットのうちの6番目のビットだけが“1”状態に残っており、残りのビットが“0”状態に変更される。したがって、メモリ制御部110は、メモリ200に記憶された状態データのビット値から不良セルの位置を検出することができる。
メモリ制御部110は、読み取り動作を実行するようにメモリを制御する。メモリ制御部110は、所定のタイミングに従って読み取り命令及びアドレスをメモリ200に送信し、メモリ200は、読み取り命令に応答してアドレスに対応するメモリブロックのページからデータを読み取る。この読み取られたデータは、バッファRAM又はECCブロック120に送信される。ECCブロック120は、ページのスペア領域に記憶されたECCデータを用いて読み取られたデータに対する読み取りエラーを検出する。ECCブロック120は、エラービット(すなわち、不良セル)の数及びエラーが発生した位置(すなわち、不良セルの位置)を示すエラー位置情報(例えば、アドレス情報)を内部のレジスタに格納する。
リードディスターバンステストにおいて不良セルが発生した場合に、メモリ制御部110は、ECCブロック120に記憶された情報から不良セルの位置を検出することができ、不良ブロック内の不良セルの位置情報を含むテーブルを任意のブロック(好ましくは、予約状態であるブロック)内に格納することができる。
図1に戻って説明すると、ステップS180において、メモリ制御部110は、ブロック番号Iの値がメモリの全ブロックの数と同一であるか否かを判定する。全ブロックに対するテストが完了した場合に、メモリ制御部110は、ステップS190において不良ブロックの発生比率を算出するステップに進む。全ブロックに対するテストが完了しなかった場合に、メモリ制御部110は、変数Iを1だけ増加させるステップS120に進む。
図2をさらに参照してより詳細に説明すると、ステップ200において、メモリ制御部110は、製造された任意の2つの記憶装置に対応する1対の領域が同一のブロック又はセルパターン(すなわち、位置分布)を有する確率を考慮してしきい値Kを算出する。本実施形態とは異なり、しきい値Kは、任意に設定された値(例えば、1%)であることができる。
図7を参照すると、しきい値Kを算出するために使用される数式1は、次のように定義される。
また、数式1に関連して、次のような近似数式2が確立する。
例えば、数式1において、C=1/10000、X=108、及びp=10(−7〜−9)である場合に、Nを求めることができ、Nは、しきい値Kを算出するために使用される。本実施形態において、Nは、衝突を避けることができる不良セルの最小数を示し、N個のセルは、N個のセルを含むz個のページ又はブロックに置き換えることができる(zは任意の自然数である)。
また、数式1及び数式2において、ビット単位をブロック単位に置き換えることができる。このような場合に、Nは、衝突を避けることができる不良ブロックの最小数を示す。同様に、ビットエラーレートは、ブロックエラーレートに置き換えることができる。
ステップS210において、メモリ制御部110は、不良ブロックの発生確率としての変数Pを有する不良ブロックの発生比率に対する関数値F(P)がしきい値K以下であるか否かを判定する。関数F(P)及びしきい値Kは、不良ブロックの発生比率及び不良ブロックの最小数にそれぞれ対応するか、又はブロックの発生比率及び不良ブロックの最小数に基づく。
関数F(P)がしきい値K以下である場合に、メモリ制御部110は、ステップS220に進み、OTP領域の数を算出する。
ステップS230において、メモリ制御部110は、必要なOTP領域(補助記憶領域)のM個のブロックを選択する。本実施形態において、OTP領域をブロック単位で説明しているが、OTP領域は、ブロック以外の単位記憶領域で指定されることができる。例えば、OTP領域は、ページ単位で指定されることができ、物理的性質は、不良ブロックパターン又は不良セルパターンで定義されることができる。物理的性質が不良セルパターンで定義される場合又は不良ブロックパターンと不良セルパターンとの組み合せで定義される場合には、OTP領域は、ページ単位で指定することができる。
上述したように、ブロック位置をランダムに選択することにより製品ごとに異なるように選択されたランダムなブロックがOTP領域となり、これにより、物理的性質の衝突確率を格段に減少させることができる。
1番目に、メモリ制御部110は、選択されたブロックに少なくとも1つの人為的な不良セルを含む不良セルパターンを生成することができる。このような不良セル又は不良セルパターンの生成は、通常のメモリ製造装置で実行されることができる。例えば、通常知られているレーザヒューズ(Laser Fuse)又は電気ヒューズ(Electrical Fuse:E−fuse)が使用されることができる。2番目に、メモリ制御部110は、選択されたブロックでランダムな数(すなわち、ランダムに設定されるセル又はビットパターン)を生成することができる。3番目に、メモリ制御部110は、選択されたブロックにコード又は秘密キーのような特定の情報を格納することができる。
不良ブロック、OTP領域、及び不良セルパターンのうちの少なくとも1つに関する情報(例えば、テーブル)は、他の適法なホスト装置が認識することができる暗号化キー(例えば、記憶装置のライセンスエージェンシーから提供される暗号化キー)を用いて暗号化された状態で暗号化され格納されることができる。
不良ブロック及びOTP領域の位置情報及び不良セルパターンは、様々な方法で表示することができ、特定の長さを有する固有の物理的識別子は、このような表示値及び追加値に対してハッシュ(hash)関数のような暗号化技術を用いて生成することができる。このような物理的識別子は、固定長さを有することが必ずしも要求される必要はなく、不良ブロック及びOTP領域の位置情報と不良セルパターン自体が物理的識別子として機能することができる。
物理的識別子=ハッシュ関数(ブロックの物理的位置情報、不良セルパターン値、及びその他の情報)
ホスト装置の例は、これに限定されないが、本発明の実施形態による他のホスト装置は、コンピュータ、ラップトップ(laptop)、移動装置、携帯装置、インターネットプロトコルテレビジョン、携帯メディアプレーヤー、及びパーソナルディジタルアシスタント(Personal Digital Assistants:PDA)などを含む。下記の説明において、物理的識別子は、不良ブロック及び選択されたブロックのパターンと不良セルパターンとを意味する。
第1の認証情報検証ステップは、公開キー基盤構造(Public Key Infrastructure:PKI)のソフトウェア認証過程に対応する。第1の認証情報検証ステップにおいて、ホスト装置は、電子署名値にすでに知られているライセンスの公開キーを適用することにより物理的識別子の元来のハッシュ値を復号し、物理的識別子のハッシュ値を算出した後に、2つの値を比較することにより第1の認証を実行する。第1の認証情報検証ステップS60は、本発明の他の実施形態に従って省略することができる任意のステップである。本例において、PKIが使用されるが、本発明の他の実施形態に従って対称キー暗号化方式などのような任意の他の暗号化方式を使用することができる。
また、ホスト装置は、リードディスターバンステストを実行するように記憶装置を制御することができ、このテスト結果が物理的識別子情報と同一であるか又は類似しているかを判定することができる。
その後に、物理的欠陥を有しないOTP領域に基づく検証方法において、ホスト装置は、テストされたOTP領域パターンが物理的識別子情報と同一であるか又は類似しているかを判定する。OTP領域の識別は、OTP領域が“予約”状態を有するか、又はOTP領域に記憶されたデータパターンが予め定められたパターンと同一であるか否かに基づいて実現することができる。
110 メモリ制御部
120 エラー訂正コード(ECC)ブロック
130 バッファRAM(SRAM)
140 1回限りプログラム可能(OTP)ファームウェア
200 メモリ
210 メモリブロックj
220 メモリブロックk
230 メイン領域
240 スペア領域
Claims (13)
- 複数の記憶領域を有する記憶装置における物理的識別子を生成する方法であって、
前記記憶装置を一意に識別するための基準記憶領域の数を決定するステップと、
前記基準記憶領域の数をしきい値と比較するステップと、
前記記憶装置を一意に識別するのに使用するために前記比較の結果に対応する数の補助記憶領域を生成するステップと、
前記基準記憶領域及び補助記憶領域の位置分布情報を生成するステップと、
前記位置分布情報と前記基準記憶領域の座標情報を前記記憶装置に記憶するステップと、を前記記憶装置の制御部が実行することを特徴とする方法。 - 前記基準記憶領域及び補助記憶領域は、不良ブロックであることを特徴とする請求項1に記載の方法。
- 前記基準記憶領域は不良ブロックであり、
前記補助記憶領域は読み取り専用記憶ブロックであることを特徴とする請求項1に記載の方法。 - 前記基準記憶領域の数を決定するステップは、
前記複数の記憶領域のうちでプログラミング又は消去エラーを有する不良ブロックを判定するステップと、
前記複数の記憶領域のうちで読み取りエラーを有する不良ブロックを判定するステップとを有することを特徴とする請求項1に記載の方法。 - 前記位置分布情報と前記基準記憶領域の座標情報を暗号化するステップをさらに有し、
前記暗号化された情報が前記記憶装置に記憶され、前記暗号化するステップを前記記憶装置の制御部が実行すること特徴とする請求項1に記載の方法。 - 前記補助記憶領域は、前記複数の記憶領域のうちでランダムに選択された記憶領域であることを特徴とする請求項1に記載の方法。
- 複数の記憶領域を有する記憶装置における物理的識別子を生成するためのプログラムを記録した機械可読記憶媒体であって、
前記プログラムは、コンピュータに、
前記記憶装置を一意に識別するための基準記憶領域の数を決定する手順と、
前記基準記憶領域の数をしきい値と比較する手順と、
前記記憶装置を一意に識別するのに使用するために、前記比較の結果に対応する数の補助記憶領域を生成する手順と、
前記基準記憶領域及び補助記憶領域の位置分布情報を生成する手順と、
前記位置分布情報と前記基準記憶領域の座標情報を前記記憶装置に記憶する手順とを実行させることを特徴とする機械可読記憶媒体。 - 前記基準記憶領域及び前記補助記憶領域は、不良ブロックであることを特徴とする請求項7に記載の機械可読記憶媒体。
- 前記基準記憶領域は不良ブロックであり、
前記補助記憶領域は読み取り専用記憶ブロックであることを特徴とする請求項7に記載の機械可読記憶媒体。 - 前記基準記憶領域の数を決定する手順は、
前記複数の記憶領域のうちでプログラミング又は消去エラーを有する不良ブロックを判定する手順と、
前記複数の記憶領域のうちで読み取りエラーを有する不良ブロックを判定する手順とを有することを特徴とする請求項7に記載の機械可読記憶媒体。 - 前記プログラムは、コンピュータに、前記位置分布情報を暗号化する手順をさらに実行させ、
前記暗号化された位置分布情報が前記記憶装置に記憶されること特徴とする請求項7に記載の機械可読記憶媒体。 - 前記補助記憶領域は、前記複数の記憶領域のうちでランダムに選択された記憶領域であることを特徴とする請求項7に記載の機械可読記憶媒体。
- 物理的識別子を生成するシステムであって、
複数の記憶領域を有する記憶装置と、
前記記憶装置を一意に識別するための基準記憶領域の数を決定し、前記基準記憶領域の数をしきい値と比較し、前記記憶装置を一意に識別するのに使用するために、前記比較の結果に対応する数の補助記憶領域を生成し、前記基準記憶領域及び前記補助記憶領域の位置分布情報を生成し、前記位置分布情報と前記基準記憶領域の座標情報を前記記憶装置に記憶する少なくとも1つの制御部とを有することを特徴とするシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20100033549 | 2010-04-12 | ||
KR10-2010-0033549 | 2010-04-12 | ||
KR10-2010-0043230 | 2010-05-07 | ||
KR1020100043230A KR101614950B1 (ko) | 2010-04-12 | 2010-05-07 | 저장 장치에 물리적 식별자를 생성하는 방법 및 기계로 읽을 수 있는 저장 매체 |
PCT/KR2011/002553 WO2011129577A2 (en) | 2010-04-12 | 2011-04-12 | Method for generating physical identifier in storage device and machine-readable storage medium |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013524378A JP2013524378A (ja) | 2013-06-17 |
JP5639709B2 true JP5639709B2 (ja) | 2014-12-10 |
Family
ID=45029495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013504812A Expired - Fee Related JP5639709B2 (ja) | 2010-04-12 | 2011-04-12 | 記憶装置における物理的識別子を生成する方法及び機械可読記憶媒体 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9136010B2 (ja) |
EP (1) | EP2558942A4 (ja) |
JP (1) | JP5639709B2 (ja) |
KR (1) | KR101614950B1 (ja) |
CN (1) | CN102844746B (ja) |
AU (1) | AU2011241319B2 (ja) |
WO (1) | WO2011129577A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201327370A (zh) * | 2011-12-28 | 2013-07-01 | Amtran Technology Co Ltd | 資源分享系統與方法及其播放裝置 |
JP6063679B2 (ja) * | 2012-09-10 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2014091559A1 (ja) * | 2012-12-11 | 2014-06-19 | 三菱電機株式会社 | 統合セキュリティ装置および統合セキュリティ装置に用いられる信号処理方法 |
JP6103958B2 (ja) * | 2013-01-25 | 2017-03-29 | 株式会社メガチップス | 半導体記憶装置 |
JP6129699B2 (ja) * | 2013-09-18 | 2017-05-17 | 株式会社東芝 | 個体識別装置、記憶装置、個体識別システム、その方法、およびプログラム |
US10057260B2 (en) * | 2015-08-27 | 2018-08-21 | International Business Machines Corporation | Electronic device identification |
US10572651B2 (en) | 2016-02-16 | 2020-02-25 | Samsung Electronics Co., Ltd. | Key generating method and apparatus using characteristic of memory |
EP3454318B1 (en) * | 2017-09-12 | 2022-05-11 | eMemory Technology Inc. | Security system with entropy bits generated by a puf |
CN110489351B (zh) * | 2018-05-14 | 2021-03-09 | 英韧科技(上海)有限公司 | 芯片指纹管理装置及安全芯片 |
US11360671B2 (en) * | 2020-07-22 | 2022-06-14 | Seagate Technology Llc | Region-specific directed offline scan for hard disk drive |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5418852A (en) * | 1992-03-18 | 1995-05-23 | Fujitsu Limited | Unauthorized use prevention method for optical disks, optical disk having unauthorized use prevention function, and optical disk apparatus |
JP2575989B2 (ja) | 1992-03-18 | 1997-01-29 | 富士通株式会社 | 光ディスクのコピー防止方法及び装置 |
US5412718A (en) | 1993-09-13 | 1995-05-02 | Institute Of Systems Science | Method for utilizing medium nonuniformities to minimize unauthorized duplication of digital information |
US5537585A (en) * | 1994-02-25 | 1996-07-16 | Avail Systems Corporation | Data storage management for network interconnected processors |
US5615061A (en) | 1994-09-29 | 1997-03-25 | Singh; Jitendra K. | Method of preventng software piracy by uniquely identifying the specific magnetic storage device the software is stored on |
EP0862762B1 (en) * | 1996-08-16 | 2002-10-09 | Tokyo Electron Device Limited | Semiconductor memory device having error detection and correction |
US6073209A (en) * | 1997-03-31 | 2000-06-06 | Ark Research Corporation | Data storage controller providing multiple hosts with access to multiple storage subsystems |
US6338115B1 (en) * | 1999-02-16 | 2002-01-08 | International Business Machines Corporation | Advanced read cache management |
JP4352600B2 (ja) | 2000-09-01 | 2009-10-28 | ソニー株式会社 | データ改竄チェック装置および方法、ならびに、記録媒体 |
JP2002278934A (ja) * | 2001-03-16 | 2002-09-27 | Casio Comput Co Ltd | セキュリティ管理装置およびセキュリティ管理方法 |
JP2003263371A (ja) * | 2002-03-07 | 2003-09-19 | Olympus Optical Co Ltd | 情報処理装置 |
US7076622B2 (en) * | 2003-09-30 | 2006-07-11 | International Business Machines Corporation | System and method for detecting and sharing common blocks in an object storage system |
US10007807B2 (en) * | 2008-12-30 | 2018-06-26 | Unisys Corporation | Simultaneous state-based cryptographic splitting in a secure storage appliance |
JP4237157B2 (ja) | 2005-03-30 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体記憶装置および情報読み出し方法 |
US8255705B2 (en) * | 2006-04-27 | 2012-08-28 | Spectra Logic Corp. | Encryption moniker in medium auxiliary memory |
US7539783B2 (en) * | 2006-09-22 | 2009-05-26 | Commvault Systems, Inc. | Systems and methods of media management, such as management of media to and from a media storage library, including removable media |
JP4656063B2 (ja) * | 2007-01-19 | 2011-03-23 | Tdk株式会社 | メモリカードの特定方法 |
JP5041516B2 (ja) * | 2007-01-22 | 2012-10-03 | 力 松田 | コンピュータの画面監視用usbメモリ |
US20080209294A1 (en) | 2007-02-26 | 2008-08-28 | Hakan Brink | Built-in self testing of a flash memory |
US8837721B2 (en) | 2007-03-22 | 2014-09-16 | Microsoft Corporation | Optical DNA based on non-deterministic errors |
KR100866626B1 (ko) * | 2007-07-02 | 2008-11-03 | 삼성전자주식회사 | 스페어 영역을 갖는 비휘발성 메모리 장치 및 그의 블록소거 방법 |
US8140637B2 (en) * | 2007-10-25 | 2012-03-20 | Hewlett-Packard Development Company, L.P. | Communicating chunks between devices |
KR100923832B1 (ko) | 2007-12-28 | 2009-10-27 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 |
US20090222415A1 (en) * | 2008-03-03 | 2009-09-03 | Hitachi, Ltd. | Evaluating risk of information mismanagement in computer storage |
JP2010079588A (ja) * | 2008-09-26 | 2010-04-08 | Hitachi Ltd | 仮想ボリュームを有する記憶制御装置 |
WO2010054410A2 (en) * | 2008-11-10 | 2010-05-14 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for predicting failures in solid-state storage |
US8386798B2 (en) * | 2008-12-23 | 2013-02-26 | Unisys Corporation | Block-level data storage using an outstanding write list |
US20100235605A1 (en) * | 2009-02-13 | 2010-09-16 | Nir Perry | Enhancement of storage life expectancy by bad block management |
TWI409819B (zh) * | 2009-03-03 | 2013-09-21 | Silicon Motion Inc | 平均地使用一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器 |
US8412909B2 (en) * | 2009-04-08 | 2013-04-02 | Samsung Electronics Co., Ltd. | Defining and changing spare space and user space in a storage apparatus |
US8447918B2 (en) * | 2009-04-08 | 2013-05-21 | Google Inc. | Garbage collection for failure prediction and repartitioning |
US8281066B1 (en) * | 2009-04-30 | 2012-10-02 | Netapp, Inc. | System and method for real-time deduplication utilizing an electronic storage medium |
US8321727B2 (en) * | 2009-06-29 | 2012-11-27 | Sandisk Technologies Inc. | System and method responsive to a rate of change of a performance parameter of a memory |
-
2010
- 2010-05-07 KR KR1020100043230A patent/KR101614950B1/ko not_active IP Right Cessation
-
2011
- 2011-04-12 US US13/085,052 patent/US9136010B2/en not_active Expired - Fee Related
- 2011-04-12 AU AU2011241319A patent/AU2011241319B2/en not_active Ceased
- 2011-04-12 CN CN201180018640.XA patent/CN102844746B/zh not_active Expired - Fee Related
- 2011-04-12 JP JP2013504812A patent/JP5639709B2/ja not_active Expired - Fee Related
- 2011-04-12 EP EP11769043.8A patent/EP2558942A4/en not_active Withdrawn
- 2011-04-12 WO PCT/KR2011/002553 patent/WO2011129577A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
AU2011241319B2 (en) | 2015-04-30 |
CN102844746A (zh) | 2012-12-26 |
AU2011241319A1 (en) | 2012-10-11 |
US9136010B2 (en) | 2015-09-15 |
KR20110114401A (ko) | 2011-10-19 |
KR101614950B1 (ko) | 2016-04-25 |
WO2011129577A3 (en) | 2012-01-26 |
US20110252189A1 (en) | 2011-10-13 |
WO2011129577A2 (en) | 2011-10-20 |
CN102844746B (zh) | 2015-11-25 |
EP2558942A4 (en) | 2014-01-29 |
JP2013524378A (ja) | 2013-06-17 |
EP2558942A2 (en) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5639709B2 (ja) | 記憶装置における物理的識別子を生成する方法及び機械可読記憶媒体 | |
US6769087B2 (en) | Data storage device and method for controlling the device | |
US9385871B2 (en) | Method and apparatus for authenticating a non-volatile memory device | |
CN1240066C (zh) | 有数据保护区的可记录存储介质 | |
JP5100884B1 (ja) | メモリ装置 | |
US20130117633A1 (en) | Recording apparatus, writing apparatus, and reading apparatus | |
US8549659B2 (en) | Non-volatile memory for anti-cloning and authentication method for the same | |
US8996933B2 (en) | Memory management method, controller, and storage system | |
JP5204291B1 (ja) | ホスト装置、装置、システム | |
US20060200414A1 (en) | Methods of copy protecting software stored on portable memory | |
US9298565B1 (en) | System and method for identification of memory | |
US20130080787A1 (en) | Memory storage apparatus, memory controller and password verification method | |
KR101698211B1 (ko) | 저장 장치의 인증 방법, 기계로 읽을 수 있는 저장 매체 및 호스트 장치 | |
JP2022527163A (ja) | 暗号ハッシュを用いたメモリに格納されたデータの正当性確認 | |
JP4991971B1 (ja) | 被認証装置及びその認証方法 | |
CN101609492B (zh) | 嵌入式设备的加解密方法和*** | |
JP6308074B2 (ja) | マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141024 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |