JP2022527163A - 暗号ハッシュを用いたメモリに格納されたデータの正当性確認 - Google Patents

暗号ハッシュを用いたメモリに格納されたデータの正当性確認 Download PDF

Info

Publication number
JP2022527163A
JP2022527163A JP2021557309A JP2021557309A JP2022527163A JP 2022527163 A JP2022527163 A JP 2022527163A JP 2021557309 A JP2021557309 A JP 2021557309A JP 2021557309 A JP2021557309 A JP 2021557309A JP 2022527163 A JP2022527163 A JP 2022527163A
Authority
JP
Japan
Prior art keywords
segments
data stored
memory
segment
cryptographic hash
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021557309A
Other languages
English (en)
Inventor
アルベルト トロイア
アントニノ モンデッロ
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2022527163A publication Critical patent/JP2022527163A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本開示は、暗号ハッシュを用いたメモリに格納されたデータの正当性を確認するための装置、方法、及びシステムを含む。実施形態は、メモリと、回路であって、メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、分割することと、メモリへの電力供給時に、複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することと、メモリへの電力供給後に、複数のセグメントのうちの第２の数のセグメントに格納されたデータ、複数のセグメントのうちの第２の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することとを行うように構成されている、回路とを備える。

Description

本開示は、一般に、半導体メモリ及び方法に関し、より詳細には、暗号ハッシュを用いたメモリに格納されたデータの正当性確認に関する。
メモリデバイスは、通常、コンピュータまたは他の電子デバイスにおいて内部の半導体、集積回路及び／または外部の着脱可能なデバイスとして提供される。メモリには、揮発性メモリ及び不揮発性メモリを含む様々な種類がある。揮発性メモリは、データを保持するために電力を要求することが可能であり、揮発性メモリには、特に、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）が含まれ得る。不揮発性メモリは、電力が供給されていないときにも格納データを保持することで永続的データを提供することが可能であり、不揮発性メモリには、特に、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、ならびに、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）、及び磁気ランダムアクセスメモリ（ＭＲＡＭ）などの抵抗可変メモリが含まれ得る。
メモリデバイスを組み合わせて、ソリッドステートドライブ（ＳＳＤ）、エンベデッドマルチメディアカード（ｅ．ＭＭＣ）、及び／またはユニバーサルフラッシュストレージ（ＵＦＳ）デバイスを形成することができる。ＳＳＤ、ｅ．ＭＭＣ、及び／またはＵＦＳデバイスには、各種の不揮発性メモリ及び揮発性メモリの中でも特に、不揮発性メモリ（例えば、ＮＡＮＤフラッシュメモリ及び／またはＮＯＲフラッシュメモリ）が含まれ得、及び／または揮発性メモリ（例えば、ＤＲＡＭ及び／またはＳＤＲＡＭ）が含まれ得る。不揮発性メモリは、特に、パーソナルコンピュータ、ポータブルメモリスティック、デジタルカメラ、携帯電話、ＭＰ３プレーヤなどのポータブル音楽プレーヤ、ムービプレーヤなど、幅広いエレクトロニクス用途に使用され得る。
フラッシュメモリデバイスは、例えば浮遊ゲートなどの電荷蓄積構造にデータを格納するメモリセルを含み得る。フラッシュメモリデバイスは、一般的には、高記憶密度、高信頼性、及び低消費電力を可能にする１トランジスタメモリセルを使用する。抵抗可変メモリデバイスは、記憶要素（例えば、可変抵抗を有する抵抗変化型メモリ要素）の抵抗状態に基づいてデータを記憶することができる抵抗変化型メモリセルを含み得る。
メモリセルは、アレイ状に配置され得、アレイアーキテクチャにおけるメモリセルを、目標の（例えば、所望の）状態にプログラムすることができる。例えば、電荷がフラッシュメモリセルの電荷蓄積構造（例えば、浮遊ゲート）上に置かれるか、またはそこから電荷が除去されて、セルが特定のデータ状態にプログラムされ得る。セルの電荷蓄積構造に蓄積された電荷により、セルの閾値電圧（Ｖｔ）が示され得る。フラッシュメモリセルの状態は、セルの電荷蓄積構造に蓄積された電荷（例えば、Ｖｔ）をセンスすることによって判別され得る。
多くの脅威が、メモリデバイスのメモリセルに格納されたデータに影響を与える可能性がある。そのような脅威には、例えば、メモリデバイスに発生する故障、及び／またはハッカーまたはその他の悪意のあるユーザからの脅威が含まれ得る。そのような脅威により、重大な金銭的損失が生じるおそれがあり、及び／または安全性及び／またはセキュリティに重大な問題が生じるおそれがある。
本開示の実施形態による、いくつかの物理ブロックを有するメモリアレイの一部分の図を示す。 本開示の実施形態による、ホストと、メモリデバイスの形態の装置とを含むコンピューティングシステムのブロック図である。 本開示の実施形態によるセキュアメモリアレイを設定するために使用されるレジスタの例を示す。 本開示の実施形態に従って設定されたセキュアメモリアレイを含むメモリアレイの一部分の図を示す。 本開示の一実施形態による、メモリアレイに格納されたデータを複数のセグメントに分割し、各セグメントにそれぞれ格納されたデータの正当性確認及び修復を行うために使用されるレジスタの例を示す。 本開示の実施形態による、暗号ハッシュを使用して、メモリに格納されたデータのセグメントを正当性確認する方法を示す。 本開示の実施形態による、ホスト及びメモリデバイスを含む例示的なシステムのブロック図である。 本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。 本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。 本開示の実施形態による、証明書を検証するための例示的なプロセスのブロック図である。 本開示の実施形態による、署名を検証するための例示的なプロセスのブロック図である。 本開示の実施形態による、例示的なメモリデバイスのブロック図である。
本開示は、暗号ハッシュを用いたメモリに格納されたデータの正当性を確認するための装置、方法、及びシステムを含む。実施形態は、メモリと、回路であって、メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、分割することと、メモリへの電力供給時に、複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することと、メモリへの電力供給後に、複数のセグメントのうちの第２の数のセグメントに格納されたデータ、複数のセグメントのうちの第２の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた暗号ハッシュを使用して確認することとを行うように構成されている、回路とを備える。
多くの脅威が、メモリ（例えば、メモリデバイス）に格納されたデータに影響を与える可能性がある。例えば、メモリのアレイ及び／または回路に故障が発生することがあり、その結果、データにエラーが生じることになる場合がある。追加の例として、ハッカーまたはその他の悪意のあるユーザが、悪意のある目的でデータに不正な変更を加える行為をしようとする可能性がある。例えば、悪意のあるユーザは、幾つかあるハッキング行為のタイプの中でも特に、メモリを使用して実行されている商取引に悪影響を与える（例えば、商取引の流れを悪い方向に変える）こと（例えば、支払いを確認するコードをスキップすることにより、提供されているサービスに対して支払いが行われたと偽って示すこと）、メモリで実行されているソフトウェアライセンスチェックに悪影響を与える（例えば、ソフトウェアライセンスチェックの流れを悪い方向に変える）こと（例えば、ライセンスを確認するコードをスキップすることにより、メモリのソフトウェアが適切にライセンスされていると偽って示すこと）、またはメモリを使用して実行されている自動車制御に悪影響を与える（例えば、自動車制御の流れを悪い方向に変える）こと（例えば、部品の真正性のチェック、環境チェック、または誤動作アラームのチェックをスキップすること）のために、メモリに格納されたデータを変更しようとする可能性がある。そのようなハッキング行為（攻撃など）により、重大な金銭的損失が生じるおそれがあり、及び／または安全性及び／またはセキュリティに重大な問題が生じるおそれがある。
そのため、セキュアなメモリシステムを確保するには、メモリに保存されているデータが真正であり（例えば、最初にプログラムされたものと同じであり）、ハッキング行為またはその他の不正な及び／または意図しない変更によって改ざんされていないことを確認（例えば、認証及び／または証明）することが重要である。そのようなデータ正当性確認は、例えば、メモリへの電力供給時（例えば、本明細書では「起動」と呼ばれることがあるメモリの電源オン時及び／または電源投入時）に行われ得る。しかし、データ正当性確認の実行により、メモリへの電力の供給に必要な時間が増加する可能性があり（例えば、起動時間の待ち時間が増加する可能性があり）、それによってメモリシステムのユーザ体験に悪影響を与えることがある。
一方、本開示の実施形態では、メモリへの電力供給時に、メモリへの電力供給に必要な時間を短縮しながらも（例えば、メモリ起動時間の待ち時間を減少させる）、メモリに格納されたデータの正当性を効果的に確認し、それによってセキュアなメモリシステムを確保することができる。例えば、本開示の実施形態では、メモリをセグメントに分割し、それらのセグメントの１つ１つにそれぞれ関連付けられた異なる暗号ハッシュを使用して、メモリへの電力供給時（例えば、起動時）に、セグメントの（例えば、セグメント全てよりも少ない）一部分にのみ格納されたデータの正当性を確認することができる。そして、メモリの残りのセグメントに格納されたデータを、メモリへの電力供給が完了した後に、それらのセグメントの１つ１つにそれぞれ関連付けられた異なる暗号ハッシュを使用して、正当性確認することができる。
本明細書で使用するとき、「ａ」、「ａｎ」、または「いくつかの（ａ ｎｕｍｂｅｒ ｏｆ）」とは、あるものの１つ以上のことを指す場合があり、「複数の（ａ ｐｌｕｒａｌｉｔｙ ｏｆ）」とは、２つ以上のそのようなものを指し得る。例えば、１つのメモリデバイス（ａ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）は、１つ以上のメモリデバイスを指す場合があり、複数のメモリデバイスは２つ以上のメモリデバイスを指し得る。さらに、特に図面の参照数字に対して本明細書で使用される識別子「Ｒ」、「Ｂ」、「Ｓ」、「Ｎ」、及び「Ｋ」は、そのように称されるいくつかの特定の特徴が、本開示のいくつかの実施形態に含まれ得ることを示す。番号は、呼称の間で同じであってもよく、または異なっていてもよい。
本明細書の図は、最初の一桁または複数桁が図面の図番に対応し、残りの桁が図面内の要素または構成要素を識別する番号付け規則に従う。異なる図面間の類似した要素または構成要素は、類似した数字を使用することによって識別してもよい。例えば、１０１が図１の要素「０１」を参照することができ、類似した要素を図２の２０１として参照することができる。
図１は、本開示の実施形態による、いくつかの物理ブロックを有するメモリアレイ１０１の一部分の図を示す。メモリアレイ１０１は、例えば、ＮＡＮＤフラッシュメモリアレイなどのフラッシュメモリアレイであり得る。追加の例として、メモリアレイ１０１は、特に、ＰＣＲＡＭ、ＲＲＡＭ、ＭＭＲＡＭ、またはスピントルクトランスファ（ＳＴＴ）アレイなどの抵抗可変メモリアレイであってもよい。しかし、本開示の実施形態は、特定のタイプのメモリアレイに限定されるものではない。さらに、メモリアレイ１０１を、本明細書で詳述するように、セキュアなメモリアレイとすることができる。さらに、図１に示していないが、メモリアレイ１０１は、その動作に関連する様々な周辺回路と共に、特定の半導体ダイ上に設置され得る。
図１に示すように、メモリアレイ１０１は、メモリセルの物理ブロック１０７－０（ブロック０）、１０７－１（ブロック１）、・・・、１０７－Ｂ（ブロックＢ）を、いくつか有する。メモリセルは、シングルレベルセル、及び／または例えば、２レベルセル、３レベルセル（ＴＬＣ）、または４レベルセル（ＱＬＣ）などのマルチレベルセルであり得る。一例として、メモリアレイ１０１内の物理ブロックの数は、１２８ブロック、５１２ブロック、または１，０２４ブロックであり得るが、実施形態は、メモリアレイ１０１内の２の特定の累乗または任意の特定の数の物理ブロックに限定されない。
いくつかのメモリセルの物理ブロック（例えば、ブロック１０７－０、１０７－１、・・・、１０７－Ｂ）が、メモリセルの平面内に含まれ得、いくつかのメモリセルの平面がダイ上に含まれ得る。例えば、図１に示す例では、各物理ブロック１０７－０、１０７－１、・・・、１０７－Ｂは、単一のダイの一部であってもよい。すなわち、図１に示すメモリアレイ１０１の部分は、メモリセルのダイであってもよい。
図１に示すように、各物理ブロック１０７－０、１０７－１、・・・、１０７－Ｂは、アクセス線（例えば、ワード線）に結合されたいくつかのメモリセルの物理行（例えば、１０３－０、１０３－１、・・・、１０３－Ｒ）を含む。各物理ブロックの行（例えば、ワード線）の数は３２であってもよいが、実施形態では、物理ブロック当たりの行１０３－０、１０３－１、・・・、１０３－Ｒの数は特定の数に限定されない。さらに、図１には示さないが、メモリセルは、センス線（例えば、データ線及び／またはディジット線）の列に結合され得る。
当業者であれば理解されるように、各行１０３－０、１０３－１、・・・、１０３－Ｒは、いくつかのメモリセルのページ（例えば物理ページ）を含み得る。物理ページは、プログラム及び／またはセンスの単位（例えば、機能グループとしてまとめてプログラム及び／またはセンスされるいくつかのメモリセル）を意味する。図１に示す実施形態では、各行１０３－０、１０３－１、・・・、１０３－Ｒは、メモリセルの物理ページを１つ含む。しかし、本開示の実施形態は、そのように限定されるものではない。例えば、実施形態においては、各行が、メモリセルの複数の物理ページ（例えば、偶数番データ線に結合されたメモリセルの１つ以上の偶数ページと、奇数番データ線に結合されたメモリセルの１つ以上の奇数ページ）を含む場合がある。さらに、マルチレベルセルを含む実施形態の場合、メモリセルの物理ページが、データの複数のページ（例えば、論理ページ）を格納し得る（例えば、物理ページ内の各セルが、データの上位ページに対して１つ以上のビットを記憶し、データの下位ページに対して１つ以上のビットを記憶している状態で、メモリセルの物理ページが、データの上位ページ及びデータの下位ページを記憶し得る）。
図１に示すように、メモリセルのページは、いくつかの物理セクタ１０５－０、１０５－１、・・・、１０５－Ｓ（例えば、メモリセルのサブセット）を含み得る。セルの各物理セクタ１０５－０、１０５－１、・・・、１０５－Ｓは、いくつかのデータの論理セクタを格納し得る。さらに、データの各論理セクタは、データの特定のページの部分に対応し得る。一例として、特定の物理セクタに格納されたデータの第１の論理セクタが、データの第１のページに対応する論理セクタに対応してもよく、その特定の物理セクタに格納されたデータの第２の論理セクタが、データの第２のページに対応してもよい。各物理セクタ１０５－０、１０５－１、・・・、１０５－Ｓは、システムデータ及び／またはユーザデータを格納することがあり、及び／またはエラー訂正コード（ＥＣＣ）データ、論理ブロックアドレス（ＬＢＡ）データ、及びメタデータなどのオーバーヘッドデータを含むことがある。
論理ブロックアドレス指定は、データの論理セクタを識別するためにホストによって使用され得るスキームである。例えば、各論理セクタは、一意の論理ブロックアドレス（ＬＢＡ）に対応してもよい。さらに、ＬＢＡがまた、メモリ内のデータのその論理セクタの物理的位置を示し得る、物理ブロックアドレス（ＰＢＡ）などの物理アドレスに対応する（例えば、動的にマッピングされる）場合もある。データの論理セクタは、幾バイトかのデータ（例えば、２５６バイト、５１２バイト、１，０２４バイト、または４，０９６バイトのデータ）であり得る。しかし、実施形態は、これらの例に限定されるものではない。
物理ブロック１０７－０、１０７－１、・・・、１０７－Ｂ、行１０３－０、１０３－１、・・・、１０３－Ｒ、セクタ１０５－０、１０５－１、・・・、１０５－Ｓ、及びページについては、他の構成も可能であることに留意されたい。例えば、物理ブロック１０７－０、１０７－１、．．．、１０７－Ｂの行１０３－０、１０３－１、．．．、１０３－Ｒは、それぞれ例えば５１２バイトよりも多いかまたは少ないデータを含み得る単一の論理セクタに対応するデータを記憶してもよい。
図２は、本開示の実施形態による、ホスト２０２と、メモリデバイス２０６の形態の装置とを含むコンピューティングシステム２００のブロック図である。本明細書で使用される「装置」は、例えば、回路もしくは複数の回路、ダイもしくは複数のダイ、モジュールもしくは複数のモジュール、デバイスもしくは複数のデバイス、またはシステムもしくは複数のシステムなどの様々な構造または構造の組み合わせのうちのいずれかを指し得るが、これらに限定されない。さらに、実施形態では、コンピューティングシステム２００は、メモリデバイス２０６に類似しているいくつかのメモリデバイスを含み得る。
図２に示す実施形態では、メモリデバイス２０６は、メモリアレイ２０１を有するメモリ２１２を含み得る。メモリアレイ２０１は、図１に関連して前に述べたメモリアレイ１０１に類似していてもよい。図２では１つのメモリアレイ２０１が図示されているが、メモリ２１２は、メモリアレイ２０１に類似した任意の数のメモリアレイを含むことができる。
実施形態では、メモリアレイ２０１（例えば、アレイ２０１のサブセット、または全アレイ２０１）を、セキュアアレイ（例えば、制御下に置かれることになるメモリ２１２の領域）とすることができる。例えば、メモリアレイ２０１に格納されたデータには、機密情報にまつわる用途のために実行されることになるホストファームウェア及び／またはコードなど、機密データ（例えば、非ユーザデータ）が含まれてもよい。そのような実施形態では、１つ以上の不揮発性レジスタが、セキュアアレイを設定するために使用されてもよい。例えば、図２に示す実施形態では、回路２１０は、セキュアアレイを設定するために使用することができる１対のレジスタ２１４－１及び２１４－２を含む。例えば、レジスタ２１４－１が、セキュアアレイのアドレス（例えば、データの開始ＬＢＡ）を設定してもよく、レジスタ２１４－２が、セキュアアレイのサイズ（例えば、データの終了ＬＢＡ）を設定してもよい。そのようなレジスタの例と、セキュアアレイを設定する際のそれらの使用とについて、本明細書では（例えば、図３Ａ～図３Ｂに関連して）さらに説明する。
図２に示すように、ホスト２０２は、インターフェース２０４を介してメモリデバイス２０６に結合され得る。ホスト２０２とメモリデバイス２０６とは、インターフェース２０４上で通信する（例えば、コマンド及び／またはデータを送る）ことができる。ホスト２０２及び／またはメモリデバイス２０６は、幾つかあるホストシステムの中で特に、ラップトップコンピュータ、パーソナルコンピュータ、デジタルカメラ、デジタル記録再生装置、移動電話、ＰＤＡ、メモリカードリーダ、インターフェースハブ、または例えば、自動車用（例えば、乗り物用及び／または交通インフラストラクチャ用）のモノのインターネット（ＩｏＴ）対応機種、もしくは医療用（例えば、インプラント型及び／または健康管理用）のＩｏＴ対応機種など、ＩｏＴ対応機種であるか、あるいはそれらの一部であってもよく、メモリアクセスデバイス（例えば、プロセッサ）を含むことができる。当業者であれば、「プロセッサ」とは、並列処理システム、いくつかのコプロセッサなど、１つ以上のプロセッサを意味することがあり得ることを理解されよう。
インターフェース２０４は、規格化された物理インターフェースの形態をとり得る。例えば、メモリデバイス２０６がコンピューティングシステム２００の情報ストレージに使用される場合、インターフェース２０４は、幾つかある物理コネクタ及び／または物理インターフェースの中で特に、シリアルアドバンスドテクノロジアタッチメント（ＳＡＴＡ）物理インターフェース、周辺機器相互接続エクスプレス（ＰＣＩｅ）物理インターフェース、ユニバーサルシリアルバス（ＵＳＢ）物理インターフェース、または小型コンピュータシステムインターフェース（ＳＣＳＩ）であり得る。また一方、一般に、インターフェース２０４は、インターフェース２０４に対して互換性のある受信器を有するメモリデバイス２０６とホスト（例えば、ホスト２０２）との間で、制御、アドレス、情報（例えば、データ）、及びその他の信号を渡すためのインターフェースを提供し得るものである。
メモリデバイス２０６は、ホスト２０２及びメモリ２１２（例えば、メモリアレイ２０１）と通信するコントローラ２０８を含む。例えば、コントローラ２０８は、幾つかある動作の中でも特に、データのセンス（例えば、読み出し）、プログラム（例えば、書き込み）、移動、及び／または消去を行う動作を含む動作をメモリアレイ２０１で実行するためのコマンドを送ることがあり得る。
コントローラ２０８は、メモリ２１２と同じ物理デバイス（例えば、同じダイ）上に含まれてもよい。あるいは、コントローラ２０８は、メモリ２１２を含む物理デバイスに通信可能に結合される別個の物理デバイス上に含まれてもよい。実施形態では、コントローラ２０８の構成要素を、分散型コントローラとして複数の物理デバイス（例えば、メモリと同じダイ上のいくつかの構成要素、及び異なるダイ、モジュール、またはボード上のいくつかの構成要素）に散在させてもよい。
ホスト２０２は、メモリデバイス２０６と通信するためのホストコントローラ（図２には示していない）を含み得る。ホストコントローラは、インターフェース２０４を介してメモリデバイス２０６にコマンドを送信し得る。ホストコントローラは、メモリデバイス２０６及び／またはメモリデバイス２０６上のコントローラ２０８と通信して、幾つかある動作の中でも特に、データの読み出し、書き込み、及び／または消去を行い得る。さらに、実施形態では、ホスト２０２は、本明細書で上記のとおり、ＩｏＴ通信能力を有するＩｏＴ対応機種であってもよい。
メモリデバイス２０６のコントローラ２０８、及び／またはホスト２０２のホストコントローラは、制御回路及び／またはロジック（例えば、ハードウェア及びファームウェア）を含み得る。実施形態では、メモリデバイス２０６のコントローラ２０８及び／またはホスト２０２のホストコントローラは、物理インターフェースを含むプリント回路基板に接続された特定用途向け集積回路（ＡＳＩＣ）であり得る。また、メモリデバイス２０６及び／またはホスト２０２は、揮発性メモリ及び／または不揮発性メモリのバッファと、いくつかのレジスタとを含み得る。
例えば、図２に示されるように、メモリデバイスは、回路２１０を含み得る。図２に示される実施形態では、回路２１０は、コントローラ２０８に含まれる。しかし、本開示の実施形態は、そのように限定されるものではない。例えば、実施形態では、回路２１０が（例えばコントローラ２０８の代わりに）メモリ２１２に（例えば同じダイ上に）含まれてもよい。回路２１０は、例えば、ハードウェア、ファームウェア、及び／またはソフトウェアを含むことが可能であり、メモリ２１２（例えば、メモリアレイ２０１）に格納されたデータの正当性を確認する（例えば、認証する、及び／または証明する）ために使用され得る。
例えば、回路２１０は、メモリアレイ２０１に格納されたデータを複数のセグメントに分割し、各セグメントにそれぞれ異なる暗号ハッシュを関連付けることができる。例えば、回路２１０は、ホスト２０２から受け取った、認証された（例えば、セキュリティ保護され）、アンチリプレイ保護されたコマンドを使用して、各セグメントに対してそれぞれ異なる暗号ハッシュを生成（例えば、計算）することが可能である（例えば、メモリデバイス２０６のみがこれらの暗号ハッシュを認識し、メモリデバイス２０６のみがこれらの暗号ハッシュの生成及び更新を行うことができるようにする）。各セグメントに対してそれぞれ生成される暗号ハッシュを、本明細書では、そのセグメントのゴールデンハッシュと呼ぶことがあり、この暗号ハッシュは、例えば、ＳＨＡ－２５６暗号ハッシュを含み得る。これらのゴールデンハッシュは、メモリデバイス２０６及び／またはホスト２０２のユーザがアクセスできない（例えば、メモリデバイス２０６の「隠れた」領域にある）回路２１０に含まれる不揮発性レジスタ２１６－３に格納されてもよく、本明細書で詳述するように、メモリアレイ２０１に格納されたデータを正当性確認する過程で使用されてもよい。
さらに、図２に示すように、回路２１０は、複数のセグメントを設定するために使用することができる１つ以上の不揮発性レジスタ（例えば、レジスタ２１６－１及び２１６－２）を含むことができる。例えば、レジスタ２１６－１は、複数のセグメントの１つ１つそれぞれのアドレス（例えば、データの開始ＬＢＡ）を設定してもよく、レジスタ２１６－２は、複数のセグメントの１つ１つそれぞれのサイズ（例えば、データの終了ＬＢＡ）を設定してもよい。複数のセグメントは、それぞれ同じサイズに（例えば、同じ量のデータを格納）してもよく、異なるサイズに（例えば、異なる量のデータを格納）してもよい。レジスタ２１６－１、２１６－２、及び２１６－３の例を、本明細書で（例えば、図４に関連して）さらに説明する。
メモリデバイス２０６への電力供給（例えば、電源オン及び／または電源投入）中に、回路２１０は、複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータを、その各セグメントに関連付けられたゴールデンハッシュを用いて正当性確認する（例えば、正当性確認するかどうかを判定する）ことができる。本明細書で使用するとき、データを正当性確認するとは、データが真正であり（例えば、最初にプログラムされたものと同じであり）、ハッキング行為またはその他の不正な及び／または意図しない変更によって改ざんされていないことを認証すること、及び／または証明することを含むこと、及び／または指すことがあり得る。
例えば、回路２１０は、第１の数のセグメントの１つ１つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成（例えば、計算）し、各セグメントにそれぞれ格納されたデータに対して生成した実行時暗号ハッシュを、レジスタ２１６－３に格納された、その各セグメントのゴールデンハッシュと比較してもよい。その比較により、各セグメントに格納されたデータに対して生成した実行時暗号ハッシュが、その各セグメントのゴールデンハッシュと一致することが示されると、その各セグメントに格納されたデータは改ざんされてないと判定することができ、したがって、その各セグメントに格納されたデータの正当性を確認することができる（例えば、正当であると判定することができる）。そのため、各セグメントにそれぞれ格納されたデータを、他のセグメントに格納されたデータとは無関係に正当性確認することが可能である。
複数のセグメントのうちの第１の数のセグメントは、メモリアレイ２０１に格納されたデータが分割された複数のセグメントの（例えば、セグメント全てよりも少ない）一部分のみを含み得る。一例を挙げると、複数のセグメントのうちの第１の数のセグメントは、ホスト２０２によって（例えば、ホスト２０２のユーザによって）設定された特定の数量のセグメントを含み得る。この数量は、回路２１０に含まれる不揮発性レジスタ２１８－１に格納されてもよい。追加の例として、複数のセグメントのうちの第１の数のセグメントは、特定の時間内に回路２１０によって正当性確認することが可能な数量のセグメントを含み得る。この時間は、メモリデバイス２０６への電力供給が継続する時間に対応してもよく、メモリデバイス２０６によって（例えば、回路２１０によって）自動的に決定され、回路２１０に含まれる不揮発性レジスタ２１８－２に格納されてもよい。
しかし、比較により、各セグメントに格納されたデータに対して生成した実行時暗号ハッシュが、その各セグメントのゴールデンハッシュと一致しないことが示された場合には、それによって、その各セグメントに格納されたデータは（例えば、ハッカーまたはメモリの故障によって）改ざんされたことが示され得、したがって、その各セグメントに格納されたデータは正当ではない可能性がある（例えば、正当ではないと判定され得る）。そのような場合には、回路２１０は、そのセグメントに格納されたデータを修復してもよい（例えば、修復しようと試みてもよい）。セグメントに格納されたデータを修復することは、例えば、データの修復が許可されているかどうかを判定することと、修復が許可されている場合には、メモリ２１２から（例えば、図１１に関連して詳述する修復ブロック１１１７など、メモリに含まれる修復ブロックから）データを回復させる（例えば、復元する）こととを含み得る。
図２に示すように、回路２１０は、追加のレジスタ２１６－４、２１６－５、２１６－６、２１６－７、及び２１６－８を含むことがあり、これらのレジスタは、正当性確認及び修復の過程で回路２１０によって使用され得る。レジスタ２１６－４は、複数のセグメントの１つ１つにそれぞれ格納されたデータの正当性確認の状況の表示（例えば、データの正当性確認が行われたかどうかの表示）を提供することができる揮発性レジスタであってもよく、レジスタ２１６－５は、各セグメントにそれぞれ格納されたデータの正当性確認の結果の表示（例えば、データが正当であると判定されたかどうかの表示）を提供することができる揮発性レジスタであってもよく、これらのレジスタは、各セグメントにそれぞれ格納されたデータの修復を試みるべきかどうかを判定するために、回路２１０によって使用されてもよい。
レジスタ２１６－６は、複数のセグメントの１つ１つにそれぞれ格納されたデータの修復が許可されているかどうかの表示を提供することができる不揮発性レジスタであってもよく、データが正当ではなく、修復を試みるべきであると判定されると、セグメントに格納されたデータの修復が許可されているかどうかを判定するために、回路２１０によって使用されてもよい。レジスタ２１６－７は、複数のセグメントの１つ１つにそれぞれ格納されたデータを、そこから回復させることができるメモリ２１２（例えば、修復ブロック）のアドレスを設定するために使用され得る不揮発性レジスタであってもよく、このレジスタは、そのデータの修復時にデータを回復させるために、回路２１０によって使用されてもよい。レジスタ２１６－８は、複数のセグメントの１つ１つにそれぞれ格納されたデータの修復の結果（例えば、データが修復されたかどうか）の表示を、そのデータの修復が許可されている場合に提供することができる揮発性レジスタであってもよい。レジスタ２１６－４～２１６－８の例、ならびに正当性確認及び修復の過程でのそれらの使用については、本明細書で（例えば、図４に関連して）さらに説明する。
メモリデバイス２０６への電力供給が完了した後（例えば、起動後）に、回路２１０は、複数のセグメントのうちの第２の数のセグメントの１つ１つにそれぞれ格納されたデータを、その各セグメントに関連付けられたゴールデンハッシュを用いて正当性確認する（例えば、正当性確認するかどうかを判定する）ことができる。複数のセグメントのうちの第２の数のセグメントは、メモリアレイ２０１に格納されたデータが分割された残りのセグメント（例えば、複数のセグメントのうちの第１の数のセグメントに含まれないセグメント）を含み得る。しかし、本開示の実施形態は、第１の数及び第２の数のセグメントに限定されない（例えば、複数のセグメントは、第１の数及び第２の数のセグメントよりも多くのセグメントを含むことができる）。
複数のセグメントのうちの第２の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を確認するプロセスは、本明細書で既に説明した複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を確認するプロセスに類似し得る。例えば、回路２１０は、第１の数のセグメントについて本明細書で前に説明したのと同様にして、第２の数のセグメントの１つ１つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成し、各セグメントにそれぞれ格納されたデータに対して生成した実行時暗号ハッシュを、レジスタ２１６－３に格納された、その各セグメントのゴールデンハッシュと比較してもよい。さらに、複数のセグメントのうちの第２の数のセグメントの１つに格納されたデータが正当ではないと判定された場合、回路２１０は、複数のセグメントのうちの第１の数のセグメントについて本明細書で前に説明したのと同様にして、そのセグメントに格納されたデータを修復してもよい。さらに、回路２１０は、複数のセグメントのうちの第２の数のセグメントに格納されたデータの正当性確認及び修復の過程で、第１の数のセグメントについて本明細書で前に説明したのと同様にして、レジスタ２１６－４～２１６－８を使用してもよい。
さらに、メモリデバイス２０６への電力供給が完了した後（例えば、複数のセグメントのうちの第２の数のセグメントに格納されたデータの正当性が確認されている間）に、回路２１０は、第１の数のセグメントの１つ１つにそれぞれ格納されたデータを、その第１の数のセグメントの１つ１つにそれぞれ格納されたデータが正当性確認されるかまたは修復されることで、インターフェース２０４を介してホスト２０２に送ることができる（例えば、ホスト２０２は、メモリデバイス２０６からデータを受け取ることができる）。例えば、第１の数のセグメントの１つ１つにそれぞれ格納されたデータは、その各セグメントに格納されたデータが、正当ではないと判定され、修復されていない場合には、ホスト２０２に送ることができず、各セグメントにそれぞれ格納されたデータは、正当であると判定され、または修復された場合にのみ、ホスト２０２に送ることができる。回路２１０は、本明細書で既に述べたように、レジスタ２１６－４～２１６－８を用いて、第１の数のセグメントの１つ１つにそれぞれ格納されたデータが正当であると判定されたか、または修復されたかを判定してもよい。
複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータを送った後に、回路２１０は、第２の数のセグメントの１つ１つにそれぞれ格納されたデータを、その第２の数のセグメントの１つ１つにそれぞれ格納されたデータが正当性確認されるかまたは修復されることで、インターフェース２０４を介してホスト２０２に送ることができる（例えば、ホスト２０２は、メモリデバイス２０６からデータを受け取ることができる）。例えば、第２の数のセグメントの１つ１つにそれぞれ格納されたデータは、その各セグメントに格納されたデータが、正当ではないと判定され、修復されていない場合には、ホスト２０２に送ることができず、各セグメントにそれぞれ格納されたデータは、正当であると判定され、または修復された場合にのみ、ホスト２０２に送ることができる。回路２１０は、本明細書で既に述べたように、レジスタ２１６－４～２１６－８を用いて、第２の数のセグメントの１つ１つにそれぞれ格納されたデータが正当であると判定されたか、または修復されたかを判定してもよい。
図２に示した実施形態は、本開示の実施形態を不明瞭にしないために図示していない、追加の回路、論理回路、及び／または構成要素を含み得る。例えば、メモリデバイス２０６は、Ｉ／Ｏ回路によってＩ／Ｏコネクタ上に提供されるアドレス信号をラッチするためのアドレス回路を含むことがある。アドレス信号が、行デコーダ及び列デコーダによって受け取られてデコードされて、メモリアレイ２０１にアクセスすることができる。さらに、メモリデバイス２０６は、メモリアレイ２０１とは別個の、及び／またはメモリアレイ２０１に加えて、例えば、ＤＲＡＭまたはＳＤＲＡＭなどのメインメモリを含んでもよい。メモリデバイス２０６の追加の回路、論理回路、及び／または構成要素をさらに例示する例を、本明細書で（例えば、図１１に関連して）詳述する。
図３Ａは、本開示の実施形態によるセキュアメモリアレイを設定するために使用されるレジスタ３１４－１及び３１４－２の例を示す。図３Ｂは、本開示の実施形態に従ってレジスタ３１４－１及び３１４－２を使用して設定されたセキュアメモリアレイを含むメモリアレイ３０１の一部分の図を示す。レジスタ３１４－１及び３１４－２は、例えば、それぞれ図２に関連して既に説明したレジスタ２１４－１及び２１４－２であり得る。セキュアメモリアレイ３０１は、例えば、図２に関連して既に説明したメモリアレイ２０１であり得る。例えば、図３Ｂに示すように、セキュアメモリアレイ３０１は、図１に関連して既に説明したメモリアレイ１０１と同様にして、メモリセルのいくつかの物理ブロック３０７－０、３０７－１、・・・、３０７－Ｂを含むことが可能であり、それぞれが、メモリセルのいくつかのセクタを有するいくつかの物理行３０３－０、３０３－１、・・・、３０３－Ｒを含む。
図３Ａに示すように、レジスタ３１４－１は、セキュアアレイのアドレス（例えば、セキュアアレイの異なる部分のアドレス）を設定してもよく、レジスタ３１４－２は、セキュアアレイのサイズ（例えば、セキュアアレイの異なる部分のサイズ）を設定してもよい。レジスタ３１４－１によって設定されるセキュアアレイのアドレスは、例えば、セキュアアレイの開始点（例えば、開始ＬＢＡ）（例えば、セキュアアレイの異なる部分の開始点）に対応してもよく、レジスタ３１４－２によって設定されるセキュアアレイのサイズは、例えば、セキュアアレイの終了点（例えば、終了ＬＢＡ）（例えば、セキュアアレイの異なる部分の終了点）に対応してもよい。
例えば、図３Ａに示すように、レジスタ３１４－１及び３１４－２は、Ｎペアの値を設定することが可能であり、各ペアはそれぞれ、レジスタ３１４－１によって設定されるアドレス値（例えば、ａｄｄｒ）と、レジスタ３１４－２によって設定されるサイズ値（例えば、ｓｉｚｅ）とを含む。例えば、図３Ａに示す例では、ペア０はアドレス値ａｄｄｒ０及びサイズ値ｓｉｚｅ０を含み（例えば、ペア０＝［ａｄｄｒ０，ｓｉｚｅ０］）、ペア１はアドレス値ａｄｄｒ１及びサイズ値ｓｉｚｅ１を含み（例えば、ペア１＝［ａｄｄｒ１，ｓｉｚｅ１］）、他にも同じように、ペアＮはアドレス値ａｄｄｒＮ及びサイズ値ｓｉｚｅＮを含む（例えば、ペアＮ＝［ａｄｄｒＮ，ｓｉｚｅＮ］）。ペアのアドレス値は、セキュアアレイの一部分の開始点（例えば、開始ＬＢＡ）に対応してもよく、そのペアのアドレス値とサイズ値との合計は、セキュアアレイのその部分の終了点（例えば、終了ＬＢＡ）に対応し得る。したがって、セキュアアレイ全体（例えば、セキュアアレイ全体を含む部分）を、［ａｄｄｒ０，ａｄｄｒ０＋ｓｉｚｅ０］∪［ａｄｄｒ１，ａｄｄｒ１＋ｓｉｚｅ１］∪・・・∪［ａｄｄｒＮ，ａｄｄｒＮ＋ｓｉｚｅＮ］によって指定することができる。
レジスタ３１４－２によって設定されるサイズ値がゼロである最初のペアにより、セキュアアレイの設定を終了させることができる。例えば、図３Ａに示した例では、ペア２のサイズ値がゼロである場合、セキュアアレイは、［ａｄｄｒ０，ａｄｄｒ０＋ｓｉｚｅ０］∪［ａｄｄｒ１，ａｄｄｒ１＋ｓｉｚｅ１］によって指定されることになる。
レジスタ３１４－１及び３１４－２によって（例えば、レジスタ３１４－２によって設定される全てのサイズ値を非ゼロにして）設定されたセキュアアレイの例が、図３Ｂに示されている。例えば、図３Ｂに示すように、メモリアレイ３０１のセクタ３０５－０に割り当てられたアドレス（例えば、ＬＢＡ）はａｄｄｒ０であり、メモリアレイ３０１のセクタ３０５－１に割り当てられたアドレスはａｄｄｒ０＋ｓｉｚｅ０であり、メモリアレイ３０１のセクタ３０５－２に割り当てられたアドレスはａｄｄｒ１であり、メモリアレイ３０１のセクタ３０５－３に割り当てられたアドレスはａｄｄｒ１＋ｓｉｚｅ１であり、メモリアレイ３０１のセクタ３０５－４に割り当てられたアドレスはａｄｄｒＮであり、メモリアレイ３０１のセクタ３０５－５に割り当てられたアドレスはａｄｄｒＮ＋ｓｉｚｅＮである。したがって、セキュアアレイは、セクタ（例えば、セクタに格納されたデータ）３０５－０～３０５－１、セクタ３０５－２～３０５－３、及びセクタ３０５－４～３０５－５を含む。ただし、メモリアレイ３０１のセクタ３０５－０よりも前のセクタ、及びメモリアレイ３０１のセクタ３０５－１～３０５－２は、セキュアアレイの一部ではない（例えば、セキュアアレイはアレイ３０１のサブセットを含む）。
図４は、本開示の一実施形態による、メモリアレイに格納されたデータを複数のセグメントに分割し、各セグメントにそれぞれ格納されたデータの正当性確認及び修復を行うために使用されるレジスタ４１６－１～４１６－８の例を示す。レジスタ４１６－１～４１６－８は、例えば、図２に関連して前に説明したレジスタ２１６－１～２１６－８であり得、メモリアレイは、例えば、図２に関連して前に説明したメモリアレイ２０１であり得る。
図４に図示され、本明細書で以前に説明した例に示すように、メモリアレイに格納されたデータを複数の（例えば、Ｎ個の）セグメントに分割することができ、そのうちの５つ（例えば、セグメント４２０－１、４２０－２、４２０－３、４２０－４、及び４２０－５）が図４に図示されている。さらに、本明細書で（例えば、図２に関連して）前に述べたように、複数のセグメントは、メモリへの電力供給時にデータの正当性確認及び／または修復を行い得る第１の数（例えば、Ｋ個）のセグメントと、メモリへの電力供給後にデータの正当性確認及び／または修復を行い得る第２の数（例えば、Ｎ－Ｋ個）のセグメントとを含み得る。図４に示された例では、セグメント４２０－１、４２０－２、及び４２０－３は、複数のセグメントのうちの第１の数のセグメントに含まれ、セグメント４２０－４及び４２０－５は、複数のセグメントのうちの第２の数のセグメントに含まれる。
図４に示すように、レジスタ４１６－１は、複数のセグメントの１つ１つそれぞれのアドレス（例えば、アドレス値）を設定することができ、レジスタ４１６－２は、複数のセグメントの１つ１つそれぞれのサイズ（例えば、サイズ値）を設定することができる。レジスタ４１６－１によって設定される各セグメントそれぞれのアドレスは、例えば、そのセグメントの開始点（例えば、開始ＬＢＡ）に対応してもよく、レジスタ４１６－２によって設定される各セグメントそれぞれのサイズは、例えば、そのセグメントの終了点（例えば、終了ＬＢＡ）に対応してもよい。例えば、図４に示した例では、セグメント４２０－１のアドレスは、レジスタ４１６－１によって０ｘａａｂｂｃｃと設定され、セグメント４２０－１のサイズは、レジスタ４１６－２によって０ｘ１００００と設定される。同様に、図４に示すように、セグメント４２０－２、４２０－３、４２０－４、及び４２０－５のアドレスは、レジスタ４１６－１によって、それぞれ０ｘａａ１１２２、０ｘ１２３４４４、０ｘｄｄｅｅｆｆ、及び０ｘａａ５５ｂｂと設定され、セグメント４２０－２、４２０－３、４２０－４、及び４２０－５のサイズは、レジスタ４１６－２によって、それぞれ０ｘ１００００、０ｘ２００００、０ｘ１００００、及び０ｘ２００００と設定される。
本明細書で（例えば、図２に関連して）既述のように、データの複数のセグメントの１つ１つそれぞれは、そのセグメントに格納されたデータの正当性確認用にそのセグメントに関連付けられた異なる暗号ハッシュ（例えば、ゴールデンハッシュ）を有し得る。例えば、図４に示す例では、セグメント４２０－１は、それに関連付けられたゴールデンハッシュ＃１を有し、セグメント４２０－２は、それに関連付けられたゴールデンハッシュ＃２を有し、セグメント４２０－３は、それに関連付けられたゴールデンハッシュ＃Ｋを有し、セグメント４２０－４は、それに関連付けられたゴールデンハッシュ＃Ｋ＋１を有し、セグメント４２０－５は、それに関連付けられたゴールデンハッシュＮを有する。図４に示すように、各セグメントにそれぞれ関連付けられたゴールデンハッシュを、レジスタ４１６－３に格納することができる。
図４に示すように、レジスタ４１６－４は、複数のセグメントの１つ１つにそれぞれ格納されたデータの正当性確認状況の表示（例えば、正当性確認状況を示す値）を提供してもよい。図４に示した例では、複数のセグメントのうちの第１の数のセグメントに格納されたデータの正当性確認は完了しているが、複数のセグメントのうちの第２の数のセグメントに格納されたデータの正当性確認はまだ完了していない（例えば、メモリへの電力供給は完了しているが、第２の数のセグメントに格納されたデータの正当性確認はまだ開始されていない）。したがって、レジスタ４１６－４は、図４に示すように、セグメント４２０－１に格納されたデータの正当性確認が行われたことを示す表示、セグメント４２０－２に格納されたデータの正当性確認が行われたことを示す表示、セグメント４２０－３に格納されたデータの正当性確認が行われたことを示す表示、セグメント４２０－４に格納されたデータの正当性確認が行われていないことを示す表示、及びセグメント４２０－５に格納されたデータの正当性確認が行われていないことを示す表示を提供することができる。
図４に示すように、セグメントに格納されたデータの正当性確認が（例えば、レジスタ４１６－４によって提供される、そのセグメントの値によって示されるように）行われた場合、レジスタ４１６－５は、そのセグメントに格納されたデータの正当性確認の結果の表示（例えば、結果を示す値）を提供してもよい。図４に示した例では、レジスタ４１６－５は、図４に示すように、セグメント４２０－１に格納されたデータが正当であると判定されたことを示す表示、セグメント４２０－２に格納されたデータが正当ではないと判定されたことを示す表示、及びセグメント４２０－３に格納されたデータが正当ではないと判定されたことを示す表示を提供している。さらに、セグメント４２０－４及び４２０－５に格納されたデータは（例えば、レジスタ４１６－４によって提供される、それらのセグメントの値によって示されるように）まだ正当性確認されていないので、図４に示したように、レジスタ４１６－５は、セグメント４２０－４または４２０－５の値を提供していない（例えば、値を含まない）。
本明細書で（例えば、図２に関連して）既述のように、セグメントに格納されたデータの正当性確認の結果、データが（例えば、レジスタ４１６－５によって提供される、そのセグメントの値によって示されるように）正当ではないと判定された場合、そのセグメントに格納されたデータを修復してもよい。図４に示すように、レジスタ４１６－６は、複数のセグメントの１つ１つにそれぞれ格納されたデータの修復が許可されているかどうかの表示（例えば、許可されているかどうかを示す値）を提供してもよい。例えば、図４に示した例では、レジスタ４１６－６は、セグメント４２０－１に格納されたデータの修復が許可されていることを示す表示、セグメント４２０－２に格納されたデータの修復が許可されていることを示す表示、セグメント４２０－３に格納されたデータの修復が許可されていないことを示す表示、セグメント４２０－４に格納されたデータの修復が許可されていないことを示す表示、及びセグメント４２０－５に格納されたデータの修復が許可されていることを示す表示を提供している。
図４に示すように、セグメントに格納されたデータの修復が（例えば、レジスタ４１６－６によって提供される、そのセグメントの値によって示されるように）許可されている場合、レジスタ４１６－７は、そのセグメントに格納されたデータを、修復時に、そこから回復させることができるアドレス（例えば、アドレス値）を設定してもよい。レジスタ４１６－７によって設定されるアドレスは、例えば、データを、そこから回復させることができるメモリの修復ブロック内の位置に対応し得る。例えば、図４に示した例では、セグメント４２０－１に格納されたデータを、そこから回復させることができるアドレスは、レジスタ４１６－７によってａｄｄｒ１と設定されており、セグメント４２０－２に格納されたデータを、そこから回復させることができるアドレスは、レジスタ４１６－７によってａｄｄｒ２と設定されており、セグメント４２０－５に格納されたデータを、そこから回復させることができるアドレスは、レジスタ４１６－７によってａｄｄｒ３と設定されている。さらに、セグメント４２０－３及び４２０－４に格納されたデータの修復が（例えば、レジスタ４１６－６によって提供される、それらのセグメントの値によって示されるように）許可されていないので、レジスタ４１６－７は、図４に示したように、セグメント４２０－３または４２０－４に対してはアドレス値を設定していない（例えば、含まない）。
図４に示すように、セグメントに格納されたデータの修復が（例えば、レジスタ４１６－６によって提供される、そのセグメントの値によって示されるように）許可されている場合、レジスタ４１６－８は、修復の結果の表示（例えば、結果を示す値）を提供してもよい。図４に示した例では、レジスタ４１６－８は、（例えば、セグメント４２０－１に格納されたデータが正当であると判定された結果、そのデータを修復する必要がなかったので）セグメント４２０－１に格納されたデータが修復されていないという表示、（例えば、セグメント４２０－２に格納されたデータが正当ではないと判定されたが、修復することが許可されているので）セグメント４２０－２に格納されたデータが修復されているという表示、及び（例えば、セグメント４２０－５に格納されたデータが、まだ正当性確認されていないので）セグメント４２０－５に格納されたデータが修復されていないという表示を提供している。さらに、セグメント４２０－３及び４２０－４に格納されたデータの修復が（例えば、レジスタ４１６－６によって提供される、それらのセグメントの値によって示されるように）許可されていないので、レジスタ４１６－７は、図４に示したように、セグメント４２０－３または４２０－４に対する値を提供していない（例えば、含まない）。
図５は、本開示の実施形態による、暗号ハッシュを使用して、メモリに格納されたデータのセグメントを正当性確認する（例えば、正当性確認するかどうかを判定する）方法５２５を示す。メモリは、例えば、図２に関連して既に説明したメモリアレイ２０１であり得、本明細書で既に説明したように、複数のセグメントに分割され得る。方法５２５は、例えば、図２に関連して前に説明したメモリデバイス２０６（例えば、回路２１０）によって行い得る。
ブロック５２７において、方法５２５は、複数のメモリセグメントの１つに格納されたデータをメモリから取り出すことを含む。セグメントに格納されたデータは、本明細書で（例えば、図２に関連して）既に説明したように、レジスタ２１６－１及び２１６－２で設定された、そのセグメントのアドレス及びサイズを使用して取得することができる。
ブロック５２９において、方法５２５は、メモリセグメントに格納されたデータに対して実行時暗号ハッシュを生成することを含み、ブロック５３１において、方法５２５は、メモリセグメントに関連付けられたゴールデンハッシュを取得することを含む。ゴールデンハッシュは、本明細書で（例えば、図２に関連して）前に述べたように、レジスタ２１６－３から取得することができる。
ブロック５３３において、方法５２５は、実行時暗号ハッシュをゴールデンハッシュと比較することを含み、ブロック５３５において、方法５２５は、実行時暗号ハッシュがゴールデンハッシュと一致するかどうかを判定することを含む。実行時暗号ハッシュがゴールデンハッシュと一致すると判定された場合、ブロック５３７において、メモリセグメントに格納されたデータが正当であると確認される（例えば、正当であると判定される）。実行時暗号ハッシュがゴールデンハッシュと一致しないと判定された場合、方法５２５はブロック５３９に進む。
ブロック５３９において、方法５２５は、メモリセグメントに格納されたデータの修復が許可されているかどうかを判定することを含む。メモリセグメントに格納されたデータの修復が許可されているかどうかの判定は、本明細書で（例えば、図２に関連して）既に説明したように、レジスタ２１６－６を用いて行うことができる。
メモリセグメントに格納されたデータの修復が許可されていると判定された場合、ブロック５４１においてデータが修復される。データの修復は、本明細書で（例えば、図２に関連して）既に説明したように、レジスタ２１６－７を使用してメモリからデータを回復させることを含み得る。メモリセグメントに格納されたデータの修復が許可されていないと判定された場合、ブロック５４３において、メモリセグメントに格納されたデータが正当ではないと確認される（例えば、正当ではないと判定される）。
図６は、本開示の実施形態による、ホスト６０２及びメモリデバイス６０６を含む例示的なシステムのブロック図である。ホスト６０２及びメモリデバイス６０６は、例えば、それぞれ図２に関連して既に説明したホスト２０２及びメモリデバイス２０６であり得る。
コンピューティングデバイスは、レイヤを使用して段階的に起動することができ、各レイヤが、後続のレイヤを認証してロードし、各レイヤで次第に高度化するランタイムサービスを提供する。あるレイヤが先行するレイヤからサービスを受け、後続のレイヤにサービスを提供することで、下位のレイヤの上に構築され、上位のレイヤにサービスを提供するレイヤの相互接続網が形成される。図６に示されているように、レイヤ０（「Ｌ０」）６５１とレイヤ１（「Ｌ１」）６５３とはホスト内にある。レイヤ０ ６５１は、ファームウェアデリバティブシークレット（ＦＤＳ）鍵６５２をレイヤ１ ６５３に提供し得る。ＦＤＳ鍵６５２は、レイヤ１ ６５３のコードの識別情報及びその他のセキュリティ関連データを記述し得る。例では、特定のプロトコル（ロバストなモノのインターネット（ＲＩＯＴ）コアプロトコルなど）がＦＤＳ６５２を使用して、ロードするレイヤ１ ６５３のコードの正当性を確認することができる。例では、特定のプロトコルは、デバイス識別構成エンジン（ｄｅｖｉｃｅ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ ｃｏｍｐｏｓｉｔｉｏｎ ｅｎｇｉｎｅ（ＤＩＣＥ））及び／またはＲＩＯＴコアプロトコルを含み得る。例として、ＦＤＳには、レイヤ１ファームウェアのイメージそのもの、認証されたレイヤ１ファームウェアを暗号で識別するマニフェスト、セキュアブート実装との関連で署名されたファームウェアのバージョン番号、及び／またはデバイス用のセキュリティクリティカル構成設定が含まれ得る。デバイスシークレット６５８が、ＦＤＳ６５２を作成するために使用され、ホスト６０２のメモリに格納され得る。
ホストは、矢印６５４で示されるように、データをメモリデバイス６０６に伝送し得る。伝送データには、公開されている外部識別、証明書（例えば、外部識別証明書）、及び／または外部公開鍵が含まれ得る。メモリデバイス６０６のレイヤ２（「Ｌ２」）６５５は、伝送データを受け取り、オペレーティングシステム（「ＯＳ」）６５７の動作の際に、第１のアプリケーション６５９－１及び第２のアプリケーション６５９－２でデータを実行し得る。
例示的な動作では、ホスト６０２は、デバイスシークレット６５８を読み出し、レイヤ１ ６５３の識別情報をハッシュし、
ＫＬ１＝ＫＤＦ［Ｆｓ（ｓ），Ｈａｓｈ（「不変情報」）］
を含む計算を実行し得る。
上式で、ＫＬ１は外部公開鍵であり、ＫＤＦ（例えば、Ｎａｔｉｏｎａｌ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｓｔａｎｄａｒｄｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ（ＮＩＳＴ） Ｓｐｅｃｉａｌ Ｐｕｂｌｉｃａｔｉｏｎ ８００－１０８で定義されているＫＤＦ）は、鍵導出関数（例えば、ＨＭＡＣ－ＳＨＡ２５６）であり、Ｆｓ（ｓ）はデバイスシークレット６５８である。ＦＤＳ６５２は、
ＦＤＳ＝ＨＭＡＣ－ＳＨＡ２５６［Ｆｓ（ｓ），ＳＨＡ２５６（「不変情報」）］
を実行することで決定できる。
同様に、メモリデバイス６０６は、矢印６５６で示されるように、データをホスト６０２に伝送し得る。
図７は、本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。図７は、外部公開識別、外部証明書、及び外部公開鍵を含むパラメータの決定の例であり、これらは、その後、矢印７５４によって示されるように、メモリデバイス（例えば、図６の６０６）のレイヤ２（例えば、レイヤ２ ６５５）に送られる。図７のレイヤ０（「Ｌ０」）７５１は図６のレイヤ０ ６５１に対応し、同様にＦＤＳ７５２はＦＤＳ６５２に対応し、レイヤ１ ７５３はレイヤ１ ６５３に対応し、矢印７５４及び７５６は、それぞれ矢印６５４及び６５６に対応する。
レイヤ０ ７５１からのＦＤＳ ７５２は、レイヤ１ ７５３に送られ、非対称ＩＤ生成器７６１によって使用されて、公開識別（「ＩＤｌｋ公開」）７６５及び秘密識別７６７が生成される。略された「ＩＤｌｋ公開」中、「ｌｋ」はレイヤｋ（この例ではレイヤ１）を示し、「公開」は、識別がオープンに共有されていることを示す。公開識別７６５は、ホストのレイヤ１ ７５３の右側及び外側に延びる矢印によって共有されるように図示されている。生成された秘密識別７６７は、暗号化装置７７３に入力される鍵として使用される。暗号化装置７７３は、データを暗号化するために使用される任意のプロセッサ、コンピューティングデバイスなどであり得る。
ホストのレイヤ１ ７５３は、非対称鍵生成器７６３を含み得る。少なくとも１つの例では、乱数発生器（ＲＮＤ）７３６が、非対称鍵生成器７６３に乱数を任意選択で入力し得る。非対称鍵生成器７６３は、図６のホスト６０２などのホストに関連付けられた公開鍵（「ＫＬｋ公開」）７６９（外部公開鍵と呼ばれる）及び秘密鍵（「ＫＬＫ秘密」）７７１（外部秘密鍵と呼ばれる）を生成し得る。外部公開鍵７６９は、暗号化装置７７３への（「データ」としての）入力であり得る。暗号化装置７７３は、外部秘密識別７６７及び外部公開鍵７６９の入力を用いて、結果Ｋ’７７５を生成し得る。外部秘密鍵７７１及び結果Ｋ’７７５は、追加の暗号化装置７７７に入力することができ、その結果、出力Ｋ’’７７９が得られる。出力Ｋ’’７７９は、レイヤ２（図６の６５５）に伝送される外部証明書（「ＩＤＬ１証明書」）７８１である。外部証明書７８１は、デバイスから送られたデータの出所を検証及び／または認証する機能を提供し得る。例として、ホストから送られたデータは、図９に関連してさらに説明するように、証明書を検証することにより、ホストの識別情報に関連付けられ得る。さらに、外部公開鍵（「ＫＬ１公開鍵」）７８３がレイヤ２に伝送され得る。したがって、ホストの公開識別７６５、証明書７８１、及び外部公開鍵７８３が、メモリデバイスのレイヤ２に伝送され得る。
図８は、本開示の実施形態による、いくつかのパラメータを決定するための例示的なプロセスのブロック図である。図８は、デバイス識別（「ＩＤＬ２公開」）８６６、デバイス証明書（「ＩＤＬ２証明書」）８８２、及びデバイス公開鍵（「ＫＬ２公開鍵」）８８４を生成するメモリデバイス（例えば、図６のメモリデバイス６０６）のレイヤ２ ８５５を示す。
図７で説明したように、ホストのレイヤ１からメモリデバイスのレイヤ２ ８５５に伝送された外部公開鍵（「ＫＬ１公開鍵」）８８３は、メモリデバイスの非対称ＩＤ生成器８６２によって使用されて、メモリデバイスの公開識別（「ＩＤｌｋ公開」）８６６及び秘密識別８６８を生成する。略された「ＩＤｌｋ公開」中、「ｌｋ」はレイヤｋ（この例ではレイヤ２）を示し、「公開」は、識別がオープンに共有されていることを示す。公開識別８６６は、レイヤ２ ８５５の右側及び外側に延びる矢印によって共有されるように図示されている。生成された秘密識別８６８は、暗号化装置８７４に入力される鍵として使用される。
図８に示すように、外部証明書８８１及び公開識別８６５は、外部公開鍵８８３と共に、証明書検証器８９９によって使用される。証明書検証器８９９は、ホストから受け取られた外部証明書８８１を検証し、外部証明書８８１が検証されたことまたは検証されなかったことに応答して、ホストから受け取られたデータを受け入れるかまたは破棄するかを判定することができる。外部証明書８８１の検証の追加的な詳細については、本明細書で（例えば、図９に関連して）詳述する。
メモリデバイスのレイヤ２ ８５５は、非対称鍵生成器８６４を含み得る。少なくとも１つの例では、乱数発生器（ＲＮＤ）８３８が、非対称鍵生成器８６４に乱数を任意選択で入力し得る。非対称鍵生成器８６４は、図６のメモリデバイス６０６などのメモリデバイスに関連付けられた公開鍵（「ＫＬｋ公開」）８７０（デバイス公開鍵と呼ばれる）及び秘密鍵（「ＫＬＫ秘密」）８７２（デバイス秘密鍵と呼ばれる）を生成し得る。デバイス公開鍵８７０は、暗号化装置８７４への（「データ」としての）入力であり得る。暗号化装置８７４は、デバイス秘密識別８６８及びデバイス公開鍵８７０の入力を用いて、結果Ｋ’８７６を生成し得る。デバイス秘密鍵８７２及び結果Ｋ’８７６は、追加の暗号化装置８７８に入力することができ、その結果、出力Ｋ’’８８０が得られる。出力Ｋ’’８８０は、レイヤ１（図６の６５３）に返送されるデバイス証明書（「ＩＤＬ２証明書」）８８２である。デバイス証明書８８２は、デバイスから送られたデータの出所を検証及び／または認証する機能を提供し得る。例として、メモリデバイスから送られたデータは、図９に関連してさらに説明するように、証明書を検証することにより、メモリデバイスの識別情報に関連付けられ得る。さらに、デバイス公開鍵（「ＫＬ２公開鍵」）８８４がレイヤ１に伝送され得る。したがって、メモリデバイスの公開識別８６６、証明書８８２、及びデバイス公開鍵８８４が、ホストのレイヤ１に伝送され得る。
例では、ホストがメモリデバイスから公開鍵を受け取ることに応答して、ホストは、デバイス公開鍵を使用して、メモリデバイスに送るべきデータを暗号化し得る。逆に、メモリデバイスは、外部公開鍵を使用して、ホストに送るべきデータを暗号化し得る。メモリデバイスが、デバイス公開鍵を用いて暗号化されたデータを受け取ったことに応答して、メモリデバイスは、それ自体のデバイス秘密鍵を用いてデータを復号化してもよい。同様に、ホストが、外部公開鍵を用いて暗号化されたデータを受け取ることに応答して、ホストは、それ自体の外部秘密鍵を用いてデータを復号化してもよい。デバイス秘密鍵はメモリデバイス以外の別のデバイスとは共有されず、外部秘密鍵はホスト以外の別のデバイスとは共有されないので、メモリデバイス及びホストに送られるデータはセキュアに保たれる。
図９は、本開示の実施形態による、証明書を検証するための例示的なプロセスのブロック図である。図９の図示された例では、公開鍵９８３、証明書９８１、及び公開識別９６５がホストから（例えば、図６のホスト６０２のレイヤ１ ６５３から）提供される。証明書９８１及び外部公開鍵９８３のデータは、復号器９８５への入力として使用され得る。復号器９８５は、データを復号化するために使用される任意のプロセッサ、コンピューティングデバイスなどであり得る。証明書９８１及び外部公開鍵９８３の復号化の結果は、公開された識別と共に、二次復号器９８７への入力として使用することができ、出力をもたらす。外部公開鍵９８３と復号器９８７からの出力とは、９８９に示されているように、証明書が検証されているかどうかを示すことができ、出力として「はい」または「いいえ」９９１をもたらす。証明書が検証されたことに応答して、検証されたデバイスから受け取られたデータを受け入れ、復号化し、処理することができる。証明書が検証されなかったことに応答して、検証されたデバイスから受け取られたデータを破棄し、削除し、及び／または無視することができる。このようにして、不正なデータを送る不正なデバイスを検出して回避することができる。例として、処理対象のデータを送信しているハッカーを特定し、ハッキングデータを処理しないようにすることができる。
図１０は、本開示の実施形態による、署名を検証するための例示的なプロセスのブロック図である。デバイスが後の否認を回避するために検証可能なデータを送信している場合では、署名を生成してデータと共に送信することができる。例として、第１のデバイスが第２のデバイスにリクエストを行い、第２のデバイスがそのリクエストを実行すると、第１のデバイスは、第１のデバイスがそのようなリクエストを行っていないことを示すことがある。署名を使用するなどの否認防止アプローチにより、第１のデバイスによる否認を回避し、第２のデバイスが、要求されたタスクを、その後の支障もなく実行できることを保証することができる。
メモリデバイス１００６（図２のメモリデバイス２０６など）が、データ１０９０をホスト（図２のホスト２０２など）に送り得る。メモリデバイス１００６は、１０９４で、デバイス秘密鍵１０７１を用いて、署名１０９６を生成し得る。署名１０９６は、ホスト１００２に伝送され得る。ホスト１００２は、１０９８で、以前に受け取ったデータ１０９２及び外部公開鍵１０６９を使用して署名を検証し得る。このようにして、署名は秘密鍵を使用して生成され、公開鍵を使用して検証される。このようにして、一意の署名を生成するために使用される秘密鍵は、署名を送るデバイスに対しては非公開のままにすることができ、一方で受信デバイスは、検証のために送信デバイスの公開鍵を使用して署名を復号化することができる。このことは、送信デバイスが受信デバイスの公開鍵を用いて暗号化し、受信デバイスが受信側の秘密鍵を用いて復号化するデータの暗号化／復号化とは対照的である。少なくとも１つの例では、デバイスは、内部暗号プロセス（例えば、楕円曲線デジタル署名（ＥＣＤＳＡ））または同様のプロセスを使用してデジタル署名を検証することができる。
図１１は、本開示の実施形態による、例示的なメモリデバイス１１０６のブロック図である。メモリデバイス１１０６は、例えば、図２に関連して既に説明したメモリデバイス２０６であり得る。
図１１に示すように、メモリデバイス１１０６は、いくつかのメモリアレイ１１０１－１～１１０１－７を含み得る。メモリアレイ１１０１－１～１１０１－７は、図１に関連して既に説明したメモリアレイ１０１に類似し得る。さらに、図１０に示す例では、メモリアレイ１１０１－３がセキュアアレイであり、メモリアレイ１１０１－６のサブセット１１１１がセキュアアレイを含み、メモリアレイ１１０１－７のサブセット１１１３及び１１１５がセキュアアレイを含む。サブセット１１１１、１１１３、及び１１１５はそれぞれ、例えば、４キロバイトのデータを含んでもよい。ただし、本開示の実施形態は、メモリアレイまたはセキュアアレイの特定の数または配置に限定されるものではない。
図１１に示すように、メモリデバイス１１０６は、修復（例えば、回復）ブロック１１１７を含み得る。修復ブロック１１１７は、メモリデバイス１１０６の動作中に発生する可能性のあるエラー（例えば、不一致）の場合に、及び／または本明細書で以前に説明したように、アレイ１１０１－１～１１０１－７に格納されたデータが正当ではないと判定された場合に、データのソースとして使用することができる。修復ブロック１１１７は、ホストによってアドレス指定可能なメモリデバイス１１０６の領域の外側にあってもよい。
図１１に示すように、メモリデバイス１１０６は、シリアルペリフェラルインターフェース（ＳＰＩ）１１０４及びコントローラ１１０８を含み得る。メモリデバイス１１０６は、本明細書で（例えば、図２に関連して）既に説明したように、ＳＰＩ１１０４及びコントローラ１１０８を使用して、ホスト及びメモリアレイ１１０１－１～１１０１－７と通信し得る。
図１１に示すように、メモリデバイス１１０６は、メモリデバイス１１０６のセキュリティを管理するためのセキュアレジスタ１１１９を含んでもよい。例えば、セキュアレジスタ１１１９は、アプリケーションコントローラを構成し、アプリケーションコントローラと外部的に通信し得る。さらに、セキュアレジスタ１１１９は、認証コマンドによって変更可能であってもよい。
図１１に示すように、メモリデバイス１１０６は、鍵１１２１を含み得る。例えば、メモリデバイス１１０６は、ルート鍵、ＤＩＣＥ－ＲＩＯＴ鍵、及び／または他の外部セッション鍵などの鍵を格納するために、８つの異なるスロットを含み得る。
図１１に示すように、メモリデバイス１１０６は、電子的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）１１２３を含み得る。ＥＥＰＲＯＭ１１２３は、ホストが利用できるセキュアな不揮発性領域を提供することができ、その中でデータの個々のバイトを消去し、プログラムすることが可能である。
図１１に示すように、メモリデバイス１００６は、カウンタ（例えば、単調カウンタ）１１２４を含み得る。カウンタ１１２４は、ホストから受け取られる、及び／またはホストに送られる（例えば、コマンドセットまたはシーケンスに署名する）コマンドのアンチリプレイ機構（例えば、フレッシュネス生成器）として使用することができる。例えば、メモリデバイス１１０６は、６つの異なる単調カウンタを含むことができ、そのうちの２つは、認証されたコマンドのためにメモリデバイス１１０６によって使用されてもよく、そのうちの４つは、ホストによって使用されてもよい。
図１１に示すように、メモリデバイス１１０６は、ＳＨＡ－２５６暗号ハッシュ関数１１２６、及び／またはＨＭＡＣ－ＳＨＡ２５６暗号ハッシュ関数１１２８を含み得る。ＳＨＡ－２５６及び／またはＨＭＡＣ－ＳＨＡ２５６暗号ハッシュ関数１１２６及び１１２８は、メモリデバイス１１０６によって使用されて、例えば、本明細書で既に説明したように、メモリアレイ１１０１－１～１１０１－７に格納されたデータの正当性を確認するために使用される実行時暗号ハッシュ及び／またはゴールデンハッシュなどの暗号ハッシュを生成することができる。さらに、メモリデバイス１１０６は、ＤＩＣＥ－ＲＩＯＴ１１３０のＬ０及びＬ１をサポートすることができる。
本明細書には、特定の実施形態を示して説明してきたが、当業者であれば、同じ結果を得るように意図された構成が、示した特定の実施形態の代わりになり得ることを理解するであろう。本開示は、本開示のいくつかの実施形態の適合形態または変形形態を含むことを意図する。上記の説明は、例示目的であり、限定目的ではないことを理解されたい。上記の実施形態の組み合わせ、及び本明細書に具体的に記載されていない他の実施形態は、上記の説明を検討することで、当業者には明らかとなるであろう。本開示のいくつかの実施形態の範囲は、上記の構造及び方法が使用される他の用途を含む。したがって、本開示のいくつかの実施形態の範囲は、添付の特許請求の範囲と、添付の特許請求の範囲に権利を与えられた内容と同等物の全範囲とを参照して、特定されるべきである。
前述の発明を実施するための形態では、本開示を簡素化する目的で、いくつかの特徴が単一の実施形態にまとめられている。本開示の方法は、本開示の開示された実施形態が、各請求項に明確に列挙された特徴より多くの特徴を使用する必要があるという意図を反映するものとして、解釈されるべきではない。むしろ、下記の特許請求の範囲が反映するように、発明の主題は、開示された単一の実施形態の全ての特徴よりも少ない特徴で存在する。したがって、以下の特許請求の範囲は、本明細書によって詳細な説明に組み込まれ、各請求項は別個の実施形態として自立する。

Claims (20)

  1. メモリと、
    回路であって、
    前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、
    前記メモリへの電力供給時に、前記複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、
    前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第２の数のセグメントに格納されたデータ、前記複数のセグメントのうちの第２の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと
    を行うように構成されている、前記回路と
    を備える、装置。
  2. 前記回路が、前記第１の数の前記セグメントの１つ１つにそれぞれ格納された前記データの正当性を、
    前記第１の数の前記セグメントの１つ１つにそれぞれ格納された前記データに対して異なる実行時暗号ハッシュを生成することと、
    各セグメントにそれぞれ格納された前記データに対して生成した前記実行時暗号ハッシュを、その各セグメントに関連付けられた前記暗号ハッシュと比較することと
    によって確認するように構成されている、請求項１に記載の装置。
  3. 前記回路が、前記第２の数の前記セグメントの１つ１つにそれぞれ格納された前記データの正当性を、
    前記第２の数の前記セグメントの１つ１つにそれぞれ格納された前記データに対して異なる実行時暗号ハッシュを生成することと、
    各セグメントにそれぞれ格納された前記データに対して生成した前記実行時暗号ハッシュを、その各セグメントに関連付けられた前記暗号ハッシュと比較することと
    によって確認するように構成されている、請求項１に記載の装置。
  4. 前記回路が、
    前記メモリへの前記電力供給後に、前記第１の数の前記セグメントの１つ１つにそれぞれ格納された前記データを、その前記第１の数の前記セグメントの１つ１つにそれぞれ格納された前記データの正当性を確認すると、ホストに送ることと、
    前記第２の数の前記セグメントの１つ１つにそれぞれ格納された前記データを、その前記第２の数の前記セグメントの１つ１つにそれぞれ格納された前記データの正当性を確認すると、前記ホストに送ることと
    を行うように構成されている、請求項１に記載の装置。
  5. 前記メモリが、メモリセルのセキュアアレイを備える、請求項１～４のいずれか１項に記載の装置。
  6. 前記回路が、
    前記セキュアアレイのアドレスを設定するように構成されたレジスタと、
    前記セキュアアレイのサイズを設定するように構成されたレジスタと
    を含む、請求項５に記載の装置。
  7. 前記回路が、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを格納するように構成されたレジスタを含み、
    前記レジスタが、前記メモリのユーザにとってアクセス不可能である、請求項１～４のいずれか１項に記載の装置。
  8. メモリを動作させる方法であって、
    前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、
    前記メモリへの電力供給時に、前記複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、
    前記メモリへの前記電力供給時に、前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと、
    前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第２の数のセグメントの１つ１つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、
    前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと
    を含む、前記方法。
  9. 前記方法が、
    前記複数のセグメントのうちの前記第１の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データの正当性を確認することと、
    前記複数のセグメントのうちの前記第２の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データの正当性を確認することと
    を含む、請求項８に記載の方法。
  10. 前記方法が、
    前記複数のセグメントのうちの前記第１の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データを修復することと、
    前記複数のセグメントのうちの前記第２の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データを修復することと
    を含む、請求項８に記載の方法。
  11. 前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データを修復することが、前記メモリから前記データを回復させることを含み、
    前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データを修復することが、前記メモリから前記データを回復させることを含む、請求項１０に記載の方法。
  12. メモリを動作させる方法であって、
    前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、
    前記メモリへの電力供給時に、前記複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、
    前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれに格納された前記データの正当性を確認すると、ホストに送ることと、
    前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データを前記ホストに送っている間に、前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと
    を含む、前記方法。
  13. 前記方法が、前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データを前記ホストに送った後に、前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データの正当性を確認すると、前記ホストに送ること
    を含む、請求項１２に記載の方法。
  14. 前記方法が、前記ホストから受け取った認証済みコマンドを使用して、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを生成すること
    を含む、請求項１２～１３のいずれか１項に記載の方法。
  15. メモリを有するメモリデバイスであって、
    前記メモリが複数のセグメントに分割され、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられており、
    前記メモリデバイスが、
    前記メモリへの電力供給時に、前記複数のセグメントのうちの第１の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、
    前記メモリへの電力供給後に、前記複数のセグメントのうちの第２の数のセグメントの１つ１つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと
    を行うように構成されている、
    前記メモリデバイスと、
    ホストであって、前記ホストが、
    前記複数のセグメントのうちの前記第２の数のセグメントに格納された前記データの正当性を前記メモリデバイスが確認している間に、前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取ることと、
    前記複数のセグメントのうちの前記第１の数のセグメントの１つ１つにそれぞれ格納された前記データを前記メモリデバイスから受け取った後に、前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第２の数のセグメントの１つ１つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取ることと
    を行うように構成されている、前記ホストと
    を備える、システム。
  16. 前記メモリデバイスが、
    前記複数のセグメントの１つ１つそれぞれのアドレスを設定するように構成されたレジスタと、
    前記複数のセグメントの１つ１つそれぞれのサイズを設定するように構成されたレジスタと
    を含む、請求項１５に記載のシステム。
  17. 前記メモリデバイスが、
    前記複数のセグメントの１つ１つにそれぞれ格納された前記データの前記正当性確認の状況の表示を提供するように構成されたレジスタと、
    前記複数のセグメントの１つ１つにそれぞれ格納された前記データの前記正当性確認の結果の表示を提供するように構成されたレジスタと
    を含む、請求項１５に記載のシステム。
  18. 前記メモリデバイスが、
    前記複数のセグメントの１つ１つにそれぞれ格納された前記データの修復が許可されているかどうかの表示を提供するように構成されたレジスタと、
    前記複数のセグメントの１つ１つにそれぞれ格納された前記データを、修復時に、回復させることができる前記メモリのアドレスを設定するように構成されたレジスタと、
    前記複数のセグメントの１つ１つにそれぞれ格納された前記データの前記修復の結果の表示を提供するように構成されたレジスタと
    を含む、請求項１５に記載のシステム。
  19. 前記複数のセグメントのうちの前記第１の数のセグメントが、前記ホストによって設定された特定の数量のセグメントを含み、
    前記メモリデバイスが、前記特定の数量のセグメントを格納するように構成されたレジスタを含む、請求項１５～１８のいずれか１項に記載のシステム。
  20. 前記複数のセグメントのうちの前記第１の数のセグメントが、特定の時間内に前記メモリデバイスによって正当性確認することが可能な数量のセグメントを含み、
    前記メモリデバイスが、前記特定の時間を格納するように構成されたレジスタを含む、請求項１５～１８のいずれか１項に記載のシステム。
JP2021557309A 2019-03-25 2020-03-16 暗号ハッシュを用いたメモリに格納されたデータの正当性確認 Pending JP2022527163A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/363,100 2019-03-25
US16/363,100 US11271720B2 (en) 2019-03-25 2019-03-25 Validating data stored in memory using cryptographic hashes
PCT/US2020/022931 WO2020197821A1 (en) 2019-03-25 2020-03-16 Validating data stored in memory using cryptographic hashes

Publications (1)

Publication Number Publication Date
JP2022527163A true JP2022527163A (ja) 2022-05-31

Family

ID=72605159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021557309A Pending JP2022527163A (ja) 2019-03-25 2020-03-16 暗号ハッシュを用いたメモリに格納されたデータの正当性確認

Country Status (6)

Country Link
US (2) US11271720B2 (ja)
EP (1) EP3948630A4 (ja)
JP (1) JP2022527163A (ja)
KR (1) KR20210130240A (ja)
CN (1) CN113767387A (ja)
WO (1) WO2020197821A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12001557B2 (en) * 2019-12-31 2024-06-04 Renesas Electronics America Inc. Method and system for continuously verifying integrity of secure instructions during runtime
US11900131B2 (en) * 2020-10-15 2024-02-13 EMC IP Holding Company LLC Dynamic remediation actions in response to configuration checks in an information processing system
KR102386614B1 (ko) * 2020-12-24 2022-05-09 유비벨록스(주) IoT 디바이스 펌웨어 업데이트 시스템, IoT 디바이스 펌웨어 업데이트 방법, 및 IoT 디바이스 부팅방법
US11455388B1 (en) * 2021-04-26 2022-09-27 Weeve.Network System and method for end-to-end data trust management with real-time attestation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325761A (ja) * 2003-04-24 2004-11-18 Sony Corp 情報処理装置、情報処理方法
US20100174921A1 (en) * 2009-01-07 2010-07-08 Microsoft Corporation Device side host integrity validation
JP2011501321A (ja) * 2007-10-26 2011-01-06 クゥアルコム・インコーポレイテッド 無線デバイスのためのプログレッシブブート
US20190050602A1 (en) * 2017-08-14 2019-02-14 Western Digital Technologies, Inc. Non-volatile Memory Device With Secure Read

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8788841B2 (en) 2008-10-23 2014-07-22 Samsung Electronics Co., Ltd. Representation and verification of data for safe computing environments and systems
US8738932B2 (en) 2009-01-16 2014-05-27 Teleputers, Llc System and method for processor-based security
US8625353B2 (en) * 2011-06-16 2014-01-07 Spansion Llc Method and apparatus for staggered start-up of a predefined, random, or dynamic number of flash memory devices
US10482275B2 (en) * 2014-01-27 2019-11-19 Cryptography Research, Inc. Implementing access control by system-on-chip
US9317691B2 (en) 2014-05-08 2016-04-19 Dell Products L.P. Pre-boot software verification
JP6162652B2 (ja) * 2014-06-20 2017-07-12 株式会社東芝 メモリ管理装置、プログラム、及び方法
KR102498668B1 (ko) 2017-05-17 2023-02-09 삼성전자주식회사 플래시-인지 힙 메모리 관리 방법 및 호스트 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004325761A (ja) * 2003-04-24 2004-11-18 Sony Corp 情報処理装置、情報処理方法
JP2011501321A (ja) * 2007-10-26 2011-01-06 クゥアルコム・インコーポレイテッド 無線デバイスのためのプログレッシブブート
US20100174921A1 (en) * 2009-01-07 2010-07-08 Microsoft Corporation Device side host integrity validation
US20190050602A1 (en) * 2017-08-14 2019-02-14 Western Digital Technologies, Inc. Non-volatile Memory Device With Secure Read

Also Published As

Publication number Publication date
EP3948630A1 (en) 2022-02-09
CN113767387A (zh) 2021-12-07
US11683155B2 (en) 2023-06-20
US20220158823A1 (en) 2022-05-19
US20200313861A1 (en) 2020-10-01
WO2020197821A1 (en) 2020-10-01
EP3948630A4 (en) 2022-12-21
KR20210130240A (ko) 2021-10-29
US11271720B2 (en) 2022-03-08

Similar Documents

Publication Publication Date Title
JP7101318B2 (ja) メモリ内のデータアテステーション
JP2022527163A (ja) 暗号ハッシュを用いたメモリに格納されたデータの正当性確認
CN113632084B (zh) 运行时代码执行验证方法、设备及***
CN113632066A (zh) 所执行代码中的错误识别
US11669643B2 (en) Block chain based validation of memory commands
CN113796045A (zh) 确认车辆的电子控制单元
US11228443B2 (en) Using memory as a block in a block chain
JP2022527904A (ja) 無線更新の有効性確認
US20220138114A1 (en) Using memory as a block in a block chain

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230523