JP2022527163A - 暗号ハッシュを用いたメモリに格納されたデータの正当性確認 - Google Patents
暗号ハッシュを用いたメモリに格納されたデータの正当性確認 Download PDFInfo
- Publication number
- JP2022527163A JP2022527163A JP2021557309A JP2021557309A JP2022527163A JP 2022527163 A JP2022527163 A JP 2022527163A JP 2021557309 A JP2021557309 A JP 2021557309A JP 2021557309 A JP2021557309 A JP 2021557309A JP 2022527163 A JP2022527163 A JP 2022527163A
- Authority
- JP
- Japan
- Prior art keywords
- segments
- data stored
- memory
- segment
- cryptographic hash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
- G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
- G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
- G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
- H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
- H04L9/0869—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving random numbers or seeds
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Health & Medical Sciences (AREA)
- Bioethics (AREA)
- Health & Medical Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
Description
KL1=KDF[Fs(s),Hash(「不変情報」)]
を含む計算を実行し得る。
上式で、KL1は外部公開鍵であり、KDF(例えば、National Institute of Standards and Technology(NIST) Special Publication 800-108で定義されているKDF)は、鍵導出関数(例えば、HMAC-SHA256)であり、Fs(s)はデバイスシークレット658である。FDS652は、
FDS=HMAC-SHA256[Fs(s),SHA256(「不変情報」)]
を実行することで決定できる。
同様に、メモリデバイス606は、矢印656で示されるように、データをホスト602に伝送し得る。
Claims (20)
- メモリと、
回路であって、
前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、
前記メモリへの電力供給時に、前記複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、
前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第2の数のセグメントに格納されたデータ、前記複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと
を行うように構成されている、前記回路と
を備える、装置。 - 前記回路が、前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データの正当性を、
前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データに対して異なる実行時暗号ハッシュを生成することと、
各セグメントにそれぞれ格納された前記データに対して生成した前記実行時暗号ハッシュを、その各セグメントに関連付けられた前記暗号ハッシュと比較することと
によって確認するように構成されている、請求項1に記載の装置。 - 前記回路が、前記第2の数の前記セグメントの1つ1つにそれぞれ格納された前記データの正当性を、
前記第2の数の前記セグメントの1つ1つにそれぞれ格納された前記データに対して異なる実行時暗号ハッシュを生成することと、
各セグメントにそれぞれ格納された前記データに対して生成した前記実行時暗号ハッシュを、その各セグメントに関連付けられた前記暗号ハッシュと比較することと
によって確認するように構成されている、請求項1に記載の装置。 - 前記回路が、
前記メモリへの前記電力供給後に、前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データを、その前記第1の数の前記セグメントの1つ1つにそれぞれ格納された前記データの正当性を確認すると、ホストに送ることと、
前記第2の数の前記セグメントの1つ1つにそれぞれ格納された前記データを、その前記第2の数の前記セグメントの1つ1つにそれぞれ格納された前記データの正当性を確認すると、前記ホストに送ることと
を行うように構成されている、請求項1に記載の装置。 - 前記メモリが、メモリセルのセキュアアレイを備える、請求項1~4のいずれか1項に記載の装置。
- 前記回路が、
前記セキュアアレイのアドレスを設定するように構成されたレジスタと、
前記セキュアアレイのサイズを設定するように構成されたレジスタと
を含む、請求項5に記載の装置。 - 前記回路が、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを格納するように構成されたレジスタを含み、
前記レジスタが、前記メモリのユーザにとってアクセス不可能である、請求項1~4のいずれか1項に記載の装置。 - メモリを動作させる方法であって、
前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、
前記メモリへの電力供給時に、前記複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、
前記メモリへの前記電力供給時に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと、
前記メモリへの前記電力供給後に、前記複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータに対して異なる実行時暗号ハッシュを生成することと、
前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を、その各セグメントに格納された前記データに対して生成した前記実行時暗号ハッシュと、その各セグメントに関連付けられた前記暗号ハッシュとを比較することによって確認することと
を含む、前記方法。 - 前記方法が、
前記複数のセグメントのうちの前記第1の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を確認することと、
前記複数のセグメントのうちの前記第2の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致することが示されることに基づいて、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を確認することと
を含む、請求項8に記載の方法。 - 前記方法が、
前記複数のセグメントのうちの前記第1の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを修復することと、
前記複数のセグメントのうちの前記第2の数のセグメントについての前記比較により、その各セグメントに格納された前記データに対して生成された前記実行時暗号ハッシュが、その各セグメントに関連付けられた前記暗号ハッシュと一致しないことが示されることに基づいて、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを修復することと
を含む、請求項8に記載の方法。 - 前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを修復することが、前記メモリから前記データを回復させることを含み、
前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを修復することが、前記メモリから前記データを回復させることを含む、請求項10に記載の方法。 - メモリを動作させる方法であって、
前記メモリを複数のセグメントに分割することであって、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられている、前記分割することと、
前記メモリへの電力供給時に、前記複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、
前記メモリへの前記電力供給後に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれに格納された前記データの正当性を確認すると、ホストに送ることと、
前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記ホストに送っている間に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと
を含む、前記方法。 - 前記方法が、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記ホストに送った後に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を確認すると、前記ホストに送ること
を含む、請求項12に記載の方法。 - 前記方法が、前記ホストから受け取った認証済みコマンドを使用して、各セグメントにそれぞれ関連付けられた前記暗号ハッシュを生成すること
を含む、請求項12~13のいずれか1項に記載の方法。 - メモリを有するメモリデバイスであって、
前記メモリが複数のセグメントに分割され、各セグメントがそれぞれ異なる暗号ハッシュに関連付けられており、
前記メモリデバイスが、
前記メモリへの電力供給時に、前記複数のセグメントのうちの第1の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと、
前記メモリへの電力供給後に、前記複数のセグメントのうちの第2の数のセグメントの1つ1つにそれぞれ格納されたデータの正当性を、その各セグメントに関連付けられた前記暗号ハッシュを使用して確認することと
を行うように構成されている、
前記メモリデバイスと、
ホストであって、前記ホストが、
前記複数のセグメントのうちの前記第2の数のセグメントに格納された前記データの正当性を前記メモリデバイスが確認している間に、前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取ることと、
前記複数のセグメントのうちの前記第1の数のセグメントの1つ1つにそれぞれ格納された前記データを前記メモリデバイスから受け取った後に、前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データを、その前記複数のセグメントのうちの前記第2の数のセグメントの1つ1つにそれぞれ格納された前記データの正当性を前記メモリデバイスが確認すると、前記メモリデバイスから受け取ることと
を行うように構成されている、前記ホストと
を備える、システム。 - 前記メモリデバイスが、
前記複数のセグメントの1つ1つそれぞれのアドレスを設定するように構成されたレジスタと、
前記複数のセグメントの1つ1つそれぞれのサイズを設定するように構成されたレジスタと
を含む、請求項15に記載のシステム。 - 前記メモリデバイスが、
前記複数のセグメントの1つ1つにそれぞれ格納された前記データの前記正当性確認の状況の表示を提供するように構成されたレジスタと、
前記複数のセグメントの1つ1つにそれぞれ格納された前記データの前記正当性確認の結果の表示を提供するように構成されたレジスタと
を含む、請求項15に記載のシステム。 - 前記メモリデバイスが、
前記複数のセグメントの1つ1つにそれぞれ格納された前記データの修復が許可されているかどうかの表示を提供するように構成されたレジスタと、
前記複数のセグメントの1つ1つにそれぞれ格納された前記データを、修復時に、回復させることができる前記メモリのアドレスを設定するように構成されたレジスタと、
前記複数のセグメントの1つ1つにそれぞれ格納された前記データの前記修復の結果の表示を提供するように構成されたレジスタと
を含む、請求項15に記載のシステム。 - 前記複数のセグメントのうちの前記第1の数のセグメントが、前記ホストによって設定された特定の数量のセグメントを含み、
前記メモリデバイスが、前記特定の数量のセグメントを格納するように構成されたレジスタを含む、請求項15~18のいずれか1項に記載のシステム。 - 前記複数のセグメントのうちの前記第1の数のセグメントが、特定の時間内に前記メモリデバイスによって正当性確認することが可能な数量のセグメントを含み、
前記メモリデバイスが、前記特定の時間を格納するように構成されたレジスタを含む、請求項15~18のいずれか1項に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/363,100 | 2019-03-25 | ||
US16/363,100 US11271720B2 (en) | 2019-03-25 | 2019-03-25 | Validating data stored in memory using cryptographic hashes |
PCT/US2020/022931 WO2020197821A1 (en) | 2019-03-25 | 2020-03-16 | Validating data stored in memory using cryptographic hashes |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022527163A true JP2022527163A (ja) | 2022-05-31 |
Family
ID=72605159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021557309A Pending JP2022527163A (ja) | 2019-03-25 | 2020-03-16 | 暗号ハッシュを用いたメモリに格納されたデータの正当性確認 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11271720B2 (ja) |
EP (1) | EP3948630A4 (ja) |
JP (1) | JP2022527163A (ja) |
KR (1) | KR20210130240A (ja) |
CN (1) | CN113767387A (ja) |
WO (1) | WO2020197821A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12001557B2 (en) * | 2019-12-31 | 2024-06-04 | Renesas Electronics America Inc. | Method and system for continuously verifying integrity of secure instructions during runtime |
US11900131B2 (en) * | 2020-10-15 | 2024-02-13 | EMC IP Holding Company LLC | Dynamic remediation actions in response to configuration checks in an information processing system |
KR102386614B1 (ko) * | 2020-12-24 | 2022-05-09 | 유비벨록스(주) | IoT 디바이스 펌웨어 업데이트 시스템, IoT 디바이스 펌웨어 업데이트 방법, 및 IoT 디바이스 부팅방법 |
US11455388B1 (en) * | 2021-04-26 | 2022-09-27 | Weeve.Network | System and method for end-to-end data trust management with real-time attestation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004325761A (ja) * | 2003-04-24 | 2004-11-18 | Sony Corp | 情報処理装置、情報処理方法 |
US20100174921A1 (en) * | 2009-01-07 | 2010-07-08 | Microsoft Corporation | Device side host integrity validation |
JP2011501321A (ja) * | 2007-10-26 | 2011-01-06 | クゥアルコム・インコーポレイテッド | 無線デバイスのためのプログレッシブブート |
US20190050602A1 (en) * | 2017-08-14 | 2019-02-14 | Western Digital Technologies, Inc. | Non-volatile Memory Device With Secure Read |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8788841B2 (en) | 2008-10-23 | 2014-07-22 | Samsung Electronics Co., Ltd. | Representation and verification of data for safe computing environments and systems |
US8738932B2 (en) | 2009-01-16 | 2014-05-27 | Teleputers, Llc | System and method for processor-based security |
US8625353B2 (en) * | 2011-06-16 | 2014-01-07 | Spansion Llc | Method and apparatus for staggered start-up of a predefined, random, or dynamic number of flash memory devices |
US10482275B2 (en) * | 2014-01-27 | 2019-11-19 | Cryptography Research, Inc. | Implementing access control by system-on-chip |
US9317691B2 (en) | 2014-05-08 | 2016-04-19 | Dell Products L.P. | Pre-boot software verification |
JP6162652B2 (ja) * | 2014-06-20 | 2017-07-12 | 株式会社東芝 | メモリ管理装置、プログラム、及び方法 |
KR102498668B1 (ko) | 2017-05-17 | 2023-02-09 | 삼성전자주식회사 | 플래시-인지 힙 메모리 관리 방법 및 호스트 장치 |
-
2019
- 2019-03-25 US US16/363,100 patent/US11271720B2/en active Active
-
2020
- 2020-03-16 CN CN202080030593.XA patent/CN113767387A/zh active Pending
- 2020-03-16 WO PCT/US2020/022931 patent/WO2020197821A1/en unknown
- 2020-03-16 KR KR1020217033011A patent/KR20210130240A/ko not_active Application Discontinuation
- 2020-03-16 JP JP2021557309A patent/JP2022527163A/ja active Pending
- 2020-03-16 EP EP20777201.3A patent/EP3948630A4/en not_active Withdrawn
-
2022
- 2022-02-02 US US17/591,312 patent/US11683155B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004325761A (ja) * | 2003-04-24 | 2004-11-18 | Sony Corp | 情報処理装置、情報処理方法 |
JP2011501321A (ja) * | 2007-10-26 | 2011-01-06 | クゥアルコム・インコーポレイテッド | 無線デバイスのためのプログレッシブブート |
US20100174921A1 (en) * | 2009-01-07 | 2010-07-08 | Microsoft Corporation | Device side host integrity validation |
US20190050602A1 (en) * | 2017-08-14 | 2019-02-14 | Western Digital Technologies, Inc. | Non-volatile Memory Device With Secure Read |
Also Published As
Publication number | Publication date |
---|---|
EP3948630A1 (en) | 2022-02-09 |
CN113767387A (zh) | 2021-12-07 |
US11683155B2 (en) | 2023-06-20 |
US20220158823A1 (en) | 2022-05-19 |
US20200313861A1 (en) | 2020-10-01 |
WO2020197821A1 (en) | 2020-10-01 |
EP3948630A4 (en) | 2022-12-21 |
KR20210130240A (ko) | 2021-10-29 |
US11271720B2 (en) | 2022-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7101318B2 (ja) | メモリ内のデータアテステーション | |
JP2022527163A (ja) | 暗号ハッシュを用いたメモリに格納されたデータの正当性確認 | |
CN113632084B (zh) | 运行时代码执行验证方法、设备及*** | |
CN113632066A (zh) | 所执行代码中的错误识别 | |
US11669643B2 (en) | Block chain based validation of memory commands | |
CN113796045A (zh) | 确认车辆的电子控制单元 | |
US11228443B2 (en) | Using memory as a block in a block chain | |
JP2022527904A (ja) | 無線更新の有効性確認 | |
US20220138114A1 (en) | Using memory as a block in a block chain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211122 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230523 |