JP5630889B2 - LCD data transfer system - Google Patents
LCD data transfer system Download PDFInfo
- Publication number
- JP5630889B2 JP5630889B2 JP2007084337A JP2007084337A JP5630889B2 JP 5630889 B2 JP5630889 B2 JP 5630889B2 JP 2007084337 A JP2007084337 A JP 2007084337A JP 2007084337 A JP2007084337 A JP 2007084337A JP 5630889 B2 JP5630889 B2 JP 5630889B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- lcd
- display data
- clock
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）モジュールとＬＣＤモジュールを駆動するＬＣＤコントローラからなるＬＣＤデータ転送システムに関する。 The present invention relates to an LCD data transfer system comprising an LCD (Liquid Crystal Display) module and an LCD controller for driving the LCD module.
ＬＣＤデータ転送システムは、ＬＣＤコントローラと、ＬＣＤモジュールとから構成される。ＬＣＤコントローラは、例えば特許文献１に示すように、画像データと、水平及び垂直同期信号と、駆動クロックをＬＣＤモジュールに送る。
The LCD data transfer system includes an LCD controller and an LCD module. For example, as shown in
ここで、近年、ＬＣＤモジュールの画素数が増大している。例えば、ディジタルカメラに配設されるＬＣＤモジュールとしては、従来、ＱＶＧＡ（Ｑｕａｒｔｅｒ ＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ））の画面であったが、近年、ＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）サイズのＬＣＤモジュールを搭載したものが要望されている。これに伴い、駆動クロックの周波数が上昇している。また、駆動クロックの周波数を下げるために、Ｒ（赤）Ｇ（緑）Ｂ（青）の各色データをパラレル転送すると、ＬＣＤコントローラの端子数が増加し、小型化の障害となる。 Here, in recent years, the number of pixels of the LCD module has increased. For example, as an LCD module disposed in a digital camera, a QVGA (Quarter VGA (Video Graphics Array)) screen has been used in the past, but recently, a VGA (Video Graphics Array) size LCD module is mounted. It is requested. Along with this, the frequency of the drive clock has increased. In addition, if each color data of R (red), G (green), and B (blue) is transferred in parallel in order to reduce the frequency of the drive clock, the number of terminals of the LCD controller increases, which hinders miniaturization.
図２３は、従来のＬＣＤデータ転送システムの一例を示すものである。図２３において、ＬＣＤコントローラ７０１とＬＣＤモジュール７０２との間は、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、駆動クロックＬＣＬＫ、８ビットの表示データＤＡＴＡ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号が送られる。ここで、表示データＤＡＴＡは、ＲＧＢの各色のデータが８ビット［７：０］でシリアル転送される。
FIG. 23 shows an example of a conventional LCD data transfer system. In FIG. 23, a vertical synchronization signal VSYNC, a horizontal synchronization signal HSYNC, a drive clock LCLK, 8-bit display data DATA, a CS signal, an SCK signal, and a DT signal are sent between the
図２４は、従来のＬＣＤデータ転送システムのメモリマップと、スクリーンと、ＬＣＤ画面の概要を示すものである。図２４に示すように、（３２０×２４０）のＱＶＧＡ画面を想定すると、ＲＧＢで、（９６０×２４０）の色データが送られる。表示レートは、例えば５４．７０フィールド／秒で、色データのクロック周波数は１３．５ＭＨｚとなり、駆動クロックＬＣＬＫは、これに等しい１３．５ＭＨｚのクロックである。 FIG. 24 shows an outline of a memory map, screen, and LCD screen of a conventional LCD data transfer system. As shown in FIG. 24, assuming a (320 × 240) QVGA screen, (960 × 240) color data is sent in RGB. The display rate is, for example, 54.70 fields / second, the color data clock frequency is 13.5 MHz, and the drive clock LCLK is a clock of 13.5 MHz which is equal to this.
図２５に示すように、ＬＣＤモジュール７０２では、駆動クロックＬＣＬＫの立ち上がりで、表示データＤＡＴＡをサンプリングする。これにより、１サンプルごとに、Ｒ、Ｇ、Ｂの各色のデータが取得できる。
As shown in FIG. 25, the
図２６は、従来のＬＣＤデータ転送システムの他の例を示すものである。この例では、ＬＣＤコントローラ８０１とＬＣＤモジュール８０２との間で、ＲＧＢの各色のデータをパラレルで転送するようにしている。このため、ＲＤＡＴＡの端子と、ＧＤＡＴＡの端子と、ＢＤＡＴＡの端子とが必要になり、端子数が増加する。しかしながら、ＲＧＢの各色のデータをパラレルで転送するため、駆動クロックＬＣＬＫの周波数を下げることができる。
FIG. 26 shows another example of a conventional LCD data transfer system. In this example, RGB color data is transferred in parallel between the
図２７は、従来のＬＣＤデータ転送システムの他の例のメモリマップと、スクリーンと、ＬＣＤ画面の概要を示すものである。図２７に示すように、（６４０×２４０）のＶＧＡ画面を想定すると、表示レートが例えば７９．５７フィールド／秒で、色データのクロック周波数は２７ＭＨｚとなる。 FIG. 27 shows an outline of a memory map, a screen, and an LCD screen of another example of a conventional LCD data transfer system. As shown in FIG. 27, assuming a (640 × 240) VGA screen, the display rate is, for example, 79.57 fields / second, and the clock frequency of the color data is 27 MHz.
また、図２８に示すように、ＬＣＤモジュール８０２では、駆動クロックＬＣＬＫの立ち上がりで、表示データＤＡＴＡをサンプリングする。これにより、１サンプルごとに、Ｒ、Ｇ、Ｂの各色のデータがパラレルで取得できる。
上述のように、従来のＬＣＤデータ転送システムでは、ＬＣＤモジュールの画素数が増大すると、駆動クロックが上昇するという問題がある。また、ＲＧＢの各色データをパラレル転送すると、ＬＣＤコントローラの端子数が増加するという問題が生じる。 As described above, the conventional LCD data transfer system has a problem that the drive clock increases when the number of pixels of the LCD module increases. Further, when RGB color data is transferred in parallel, there is a problem that the number of terminals of the LCD controller increases.
そこで、本発明は、上述の課題に鑑みてなされたものであり、駆動クロックの周波数の下げることができると共に、端子数の削減を図れるようにしたＬＣＤデータ転送システムを提供することを目的とする。 Accordingly, the present invention has been made in view of the above-described problems, and an object of the present invention is to provide an LCD data transfer system capable of reducing the frequency of the drive clock and reducing the number of terminals. .
本発明は、ＬＣＤモジュールと、前記ＬＣＤモジュールを駆動するＬＣＤコントローラからなるＬＣＤ駆動システムであって、所定数の色成分を含む表示データを色成分毎に分割し、この分割された各色成分の表示データを順番かつ所定の周期で周期的に転送するシリアル転送手段と、前記シリアル転送手段により分割して順番に転送される表示データを、立ち上がりエッジと立ち下がりエッジで交互にサンプリングするための駆動クロックであって、前記所定の周期×２の周期の駆動クロックを転送する駆動クロック転送手段と、前記シリアル転送手段により分割して転送された前記所定数の色成分の表示データを前記駆動クロック転送手段により転送された駆動クロックによりサンプリングするとともに、立ち上がりエッジでサンプリングされた前記所定数の色成分の表示データのタイミングを揃えるとともに、立ち下がりエッジでサンプリングされた前記所定数の色成分の表示データのタイミングを揃えて、少なくとも前記所定の周期×所定数の周期が到達するまでの間保持する保持手段と、前記シリアル転送手段により分割して転送され、前記保持手段により立ち上がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記所定数の色成分の表示データと、立ち下がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記所定数の色成分の表示データのそれぞれを前記所定の周期×所定数の周期で同時にサンプリングすることで、前記シリアル転送手段により色成分毎に分割して順番に転送された表示データを色成分毎に分割される前の表示データに変換する変換手段と、を備えることを特徴とする。 The present invention is an LCD driving system comprising an LCD module and an LCD controller for driving the LCD module, wherein display data including a predetermined number of color components is divided for each color component, and display of the divided color components is performed. Serial transfer means for transferring data in order and periodically at a predetermined cycle, and a drive clock for alternately sampling display data divided and transferred by the serial transfer means at the rising edge and falling edge Driving clock transfer means for transferring a drive clock having a period of the predetermined cycle × 2 and display data for the predetermined number of color components divided and transferred by the serial transfer means as the drive clock transfer means Sampling with the drive clock transferred by the With aligning the timing of the display data of the predetermined number of color components that is, align the timing of the display data of the color components of the predetermined number of sampled on the falling edge, it is at least the predetermined period × predetermined number of cycles Holding means for holding until reaching, display data of the predetermined number of color components that are divided and transferred by the serial transfer means, sampled at the rising edge by the holding means, and held at the same timing; The serial transfer means samples the display data of the predetermined number of color components that are sampled at the falling edge and held at the same timing , simultaneously by the predetermined period × the predetermined number of periods. Before the display data divided in each component and transferred in order is divided into color components Characterized by comprising converting means for converting the display data.
本発明は更に、前記表示データは、３つの色成分を含み、前記保持手段は、前記シリアル転送手段により転送された３つの色成分の表示データを、前記駆動クロックの立ち上がりエッジと立ち下がりエッジの両方を用いて、それぞれのエッジでサンプリングされる表示データのタイミングを揃えて、前記所定の周期×３の周期が到達するまでの間、同時に保持し、前記変換手段は、前記保持手段により立ち上がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記３つの色成分の表示データと、立ち下がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記３つの色成分の表示データのそれぞれを前記所定の周期×３の周期で同時にサンプリングする際に、前記駆動クロックの立ち上がりエッジに対応するタイミングと立ち下がりエッジに対応するタイミングで交互にサンプリングすることを特徴とする。 The present invention further provides the display data includes three color components, said holding means, the display data of the three color components that have been transferred by the serial transfer means, the rising and falling edges of the drive clock Using both, the timing of the display data sampled at each edge is aligned and held simultaneously until the period of the predetermined period × 3 arrives, and the conversion means causes the rising edge to rise. The display data of the three color components sampled at the same time and held at the same timing, and the display data of the three color components sampled at the falling edge and held at the same timing are respectively stored in the predetermined data. When sampling at the same time with a period of 3 × 3, the rising edge of the drive clock Sampling is alternately performed at the timing corresponding to the falling edge and the timing corresponding to the falling edge.
本発明は更に、前記ＬＣＤモジュールと前記ＬＣＤコントローラとは、前記表示データを転送するための所定数のデータ信号と、前記所定の周期×２の周期の前記駆動クロックを転送するための第１のクロック信号を含む複数の信号で接続されており、前記ＬＣＤモジュールは、前記保持手段と前記変換手段を含み、この変換手段は、前記駆動クロックの立ち上がりエッジと立ち下がりエッジの両方に対応するタイミングを示す第２のクロック信号を用いて、前記保持手段により保持された前記所定数の色成分の表示データを前記所定の周期×所定数の周期で同時にサンプリングすることを特徴とする。 The LCD module and the LCD controller may further include a first number for transferring the predetermined number of data signals for transferring the display data and the driving clock having a period of the predetermined period × 2. The LCD module includes the holding unit and the conversion unit, and the conversion unit has timings corresponding to both the rising edge and the falling edge of the drive clock. The display data of the predetermined number of color components held by the holding means is simultaneously sampled at the predetermined cycle × the predetermined number of cycles using the second clock signal shown.
また、本発明は更に、前記シリアル転送手段は、前記所定数の色成分を含む表示データを、更に、各色成分のデータと同期信号を含む駆動信号とに分割して順番かつ所定の周期で周期的に転送し、前記駆動クロック転送手段は、立ち上がりエッジと立ち下がりエッジで、前記各色成分のデータと同期信号を含む駆動信号とをそれぞれサンプリングするための駆動クロックを転送し、前記保持手段は、前記シリアル転送手段により転送された各色成分のデータと同期信号を含む駆動信号をサンプリングして同時に保持し、前記変換手段は、前記保持手段により保持された各色成分のデータと同期信号を含む駆動信号を前記所定の周期×所定数の周期で同時にサンプリングすることで、前記シリアル転送手段によりシリアル転送された表示データから、前記同期信号を含む駆動信号をデコードすることを特徴とする。
Further, according to the present invention, the serial transfer means further divides the display data including the predetermined number of color components into data of each color component and a drive signal including a synchronization signal, and sequentially and periodically. The drive clock transfer means transfers a drive clock for sampling each color component data and a drive signal including a synchronization signal at a rising edge and a falling edge, and the holding means Each color component data transferred by the serial transfer means and a drive signal including a synchronization signal are sampled and held simultaneously, and the conversion means is a drive signal including the data of each color component held by the holding means and the synchronization signal. the by simultaneously sampling at a period of the predetermined cycle × predetermined number, display data serially transferred by the serial transfer means Et al., Wherein the decoding the driving signal including the synchronization signal.
また、本発明は更に、前記ＬＣＤモジュールは、第１のＬＣＤモジュールと第２のＬＣＤモジュールとで構成され、前記シリアル転送手段は、前記所定数の色成分を含む表示データを、前記第１のＬＣＤモジュールに対する各色成分のデータと前記第２のＬＣＤモジュールに対する各色成分のデータとに分割して順番かつ所定の周期で周期的に転送し、前記駆動クロック転送手段は、前記第１及び第２のＬＣＤモジュールの表示データのうちの一方は、前記駆動クロックの立ち上がりエッジでサンプリングし、他方は、前記駆動クロックの立ち下がりエッジでサンプリングするための駆動クロックを転送することを特徴とする。 Further, according to the present invention, the LCD module includes a first LCD module and a second LCD module, and the serial transfer means converts the display data including the predetermined number of color components into the first LCD module. Each color component data for the LCD module and each color component data for the second LCD module are divided and transferred in order and periodically at a predetermined cycle, and the drive clock transfer means is configured to transmit the first and second data one of the display data of the LCD module, and sampled on the rising edge of the driving clock, while is characterized that you transfer a driving clock for sampling on the falling edge of the driving clock.
また、本発明は更に、前記ＬＣＤコントローラは、前記第１及び第２のＬＣＤモジュールに対して別々に同期信号を含む駆動信号を供給することを特徴とする。 The LCD controller may supply a driving signal including a synchronization signal to the first and second LCD modules separately.
また、本発明は更に、前記ＬＣＤコントローラは、前記第１及び第２のＬＣＤモジュールに対して共通に同期信号を含む駆動信号を供給することを特徴とする。 The LCD controller may supply a drive signal including a synchronization signal to the first and second LCD modules in common.
また、本発明は更に、前記表示データは、ＱＶＧＡの表示データであることを特徴とする。 Further, the present invention is further characterized in that the display data is QVGA display data.
また、本発明は更に、前記表示データは、ＶＧＡの表示データであることを特徴とする。 Further, the present invention is further characterized in that the display data is VGA display data.
本発明によれば、駆動クロックの周波数を表示データを同期化したクロックの１／２の周波数とし、駆動クロックの立ち上がりと立ち下がりの両エッジでサンプリングを行っているので、駆動クロック周波数を下げることができると共に、端子数を削減することができるという効果がある。 According to the present invention, since the frequency of the drive clock is ½ that of the clock synchronized with the display data and sampling is performed at both the rising and falling edges of the driving clock, the driving clock frequency is lowered. And the number of terminals can be reduced.
以下、本発明の実施の形態について図面を参照しながら説明する。なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.
＜第１の実施形態＞
図１は、本発明の第１の実施形態のＬＣＤデータ転送システムを示すものである。
本実施形態では、駆動クロックの両エッジによるデータサンプリングを行うことで、駆動クロックの周波数が１／２になるようにしている。
<First Embodiment>
FIG. 1 shows an LCD data transfer system according to a first embodiment of the present invention.
In this embodiment, the frequency of the drive clock is halved by performing data sampling using both edges of the drive clock.
図１において、ＬＣＤコントローラ１０１からＬＣＤモジュール１０２に対して、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、駆動クロックＬＣＬＫ、８ビットの表示データＤＡＴＡ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号が送られる。ここで、表示データＤＡＴＡは、ＲＧＢの各色のデータが８ビット［７：０］でシリアル転送される。駆動クロックＬＣＬＫは、ＬＣＤコントローラ１０１が、この表示データＤＡＴＡをシリアル転送するために用いる送出クロックの１／２の周波数となっている。
In FIG. 1, a vertical synchronization signal VSYNC, a horizontal synchronization signal HSYNC, a drive clock LCLK, 8-bit display data DATA, a CS signal, a SCK signal, and a DT signal are sent from the
図２は、本実施形態のＬＣＤ駆動システムのメモリマップと、スクリーンと、ＬＣＤ画面の概要を示すものである。
図２に示すように、（３２０×２４０）のＱＶＧＡ画面を想定すると、ＲＧＢで（９６０×２４０）の色データが送られる。表示レートは、例えば５４．７０フィールド／秒で、表示データのクロック周波数は１３．５ＭＨｚとなる。例えば、表示データＤＡＴＡのクロック周波数が１３．５ＭＨｚであるのに対して、駆動クロックＬＣＬＫは６．７５ＭＨｚである。
FIG. 2 shows an outline of the memory map, screen, and LCD screen of the LCD drive system of this embodiment.
As shown in FIG. 2, assuming a (320 × 240) QVGA screen, (960 × 240) color data is sent in RGB. The display rate is, for example, 54.70 fields / second, and the clock frequency of the display data is 13.5 MHz. For example, the clock frequency of the display data DATA is 13.5 MHz, while the drive clock LCLK is 6.75 MHz.
ＬＣＤモジュール１０２では、このように１３．５ＭＨｚの周波数のクロックで送出された８ビットシリアルの各色の表示データに対して、その１／２の周波数の６．７５ＭＨｚの駆動クロックＬＣＬＫの両エッジでサンプリングを行い、１３．５ＭＨｚの１／３の周波数の４．５ＭＨｚのクロックでシリアルパラレル変換することで、ＲＧＢ各色のパラレルの表示データを得るようにしている。
In the
図３は、駆動クロックＬＣＬＫの両エッジでサンプリングを行い、シリアル転送される表示データ周波数の３倍の周期でシリアルパラレル変換するための具体例を示す。
図３において、レジスタ１１ａは、駆動クロックＬＣＬＫの立ち上がりで、表示データＤＡＴＡをサンプリングする。レジスタ１１ｂは、駆動クロックＬＣＬＫの立ち下がりで、表示データＤＡＴＡをサンプリングする。
FIG. 3 shows a specific example for performing sampling at both edges of the drive clock LCLK and performing serial-parallel conversion at a cycle three times the display data frequency to be serially transferred.
In FIG. 3, the
レジスタ１２ａはレジスタ１１ａの出力を１クロック遅延させ、レジスタ１３ａはレジスタ１２ａの出力をさらに１クロック遅延させる。
The
レジスタ１２ｂはレジスタ１１ｂの出力を１クロック遅延させ、レジスタ１３ｂはレジスタ１２ｂの出力をさらに１クロック遅延させる。
The
セレクタ１５ａは、レジスタ１１ａの出力とレジスタ１１ｂの出力とを選択して、レジスタ１６ａに出力する。セレクタ１５ｂは、レジスタ１２ａの出力とレジスタ１２ｂの出力とを選択して、レジスタ１６ｂに出力する。セレクタ１５ｃは、レジスタ１３ａの出力とレジスタ１３ｂの出力とを選択して、レジスタ１６ｂに出力する。
The
レジスタ１６ａは、クロックＬＣＬＫ２でセレクタ１５ａの出力をサンプリングする。レジスタ１６ｂは、クロックＬＣＬＫ２でセレクタ１５ｂの出力をサンプリングする。レジスタ１６ｃはクロックＬＣＬＫ２でセレクタ１５ｃの出力をサンプリングする。
The
図４は、各部のタイミング図である。
図４（Ａ）が表示データの送出クロックＣＬＫであり、図４（Ｂ）が表示データＤＡＴＡである。ここでは、送出クロックＣＬＫの周波数は１３．５ＭＨｚである。表示データは、８ビットであり、赤色のデータＲ１、Ｒ２、Ｒ３、…、緑色Ｇ１、Ｇ２、Ｇ３、…、青色Ｂ１、Ｂ２、Ｂ３、…の各色のデータがシリアル転送され、Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２、…の順に入力される。図４（Ｃ）に示すように、駆動クロックＬＣＬＫは、送出クロックＣＬＫの１／２の周波数であり、ここでは、６．７５ＭＨｚである。
FIG. 4 is a timing chart of each part.
FIG. 4A shows display data transmission clock CLK, and FIG. 4B shows display data DATA. Here, the frequency of the transmission clock CLK is 13.5 MHz. The display data is 8 bits, red data R1, R2, R3,..., Green G1, G2, G3,..., Blue B1, B2, B3,. It is input in the order of B1, R2, G2, B2,. As shown in FIG. 4C, the drive clock LCLK is half the frequency of the transmission clock CLK, and is 6.75 MHz here.
レジスタ１１ａにより、図４（Ｄ）に示すように、駆動クロックＬＣＬＫの立ち上がりで、表示データがサンプリングされる。また、レジスタ１１ｂにより、図４（Ｅ）に示すように、駆動クロックＬＣＬＫの立ち下がりで、表示データがサンプリングされる。
As shown in FIG. 4D, display data is sampled by the
レジスタ１１ａの出力は、図４（Ｆ）に示すように、レジスタ１２ａで１クロック遅延され、図４（Ｈ）に示すように、レジスタ１３ａでさらに１クロック遅延される。レジスタ１１ｂの出力は、図４（Ｇ）に示すように、レジスタ１２ｂで１クロック遅延され、図４（Ｉ）に示すように、レジスタ１３ｂでさらに１クロック遅延される。
The output of the
クロックＬＣＫ２は、シリアルの色データをパラレルの色データに変換するクロックで、図４（Ｊ）に示すように、表示データの送出クロックＣＬＫの１／３の周波数のクロックである。ここでは、クロックＬＣＫ２は、４．５ＭＨｚ（表示データ周波数１３．５ＭＨｚの１／３）である。 The clock LCK2 is a clock for converting serial color data into parallel color data, and as shown in FIG. 4J, is a clock having a frequency of 1/3 of the display data transmission clock CLK. Here, the clock LCK2 is 4.5 MHz (1/3 of the display data frequency 13.5 MHz).
レジスタ１１ａの出力（図４（Ｄ））とレジスタ１１ｂの出力（図４（Ｅ））とは、セレクタ１５ａで交互に選択される。これにより、図４（Ｋ）に示すように、レジスタ１１ａからは、赤色のデータＲ１、Ｒ２、Ｒ３、…が出力される。
The output of the
レジスタ１２ａの出力（図４（Ｆ））とレジスタ１２ｂの出力（図４（Ｇ））とは、セレクタ１５ｂで交互に選択される。これにより、図４（Ｌ）に示すように、レジスタ１１ｂからは、緑色のデータＧ１、Ｇ２、Ｇ３、…が出力される。
The output of the
レジスタ１３ａの出力（図４（Ｈ））とレジスタ１３ｂの出力（図４（Ｉ））とは、セレクタ１５ｃで交互に選択される。これにより、図４（Ｌ）に示すように、レジスタ１１ｂからは、緑色のデータＢ１、Ｂ２、Ｂ３、…が出力される。
The output of the
このように、本実施形態では、駆動クロックＬＣＬＫの周波数を、８ビットシリアルの各色の表示データを同期化したクロックの１／２とし、駆動クロックＬＣＬＫの両エッジでサンプリングを行い、シリアル転送される表示データ周波数の１／３の周波数でシリアルパラレル変換することで、ＲＧＢ各色がパラレルの表示データを得ることができ、駆動クロック周波数の低減と、端子数の削減を図ることができる。 As described above, in this embodiment, the frequency of the drive clock LCLK is set to ½ of the clock obtained by synchronizing the display data of each color of 8-bit serial, sampling is performed at both edges of the drive clock LCLK, and serial transfer is performed. By performing serial-parallel conversion at 1/3 of the display data frequency, display data in which each color of RGB is parallel can be obtained, and the drive clock frequency and the number of terminals can be reduced.
＜第２の実施形態＞
図５は、本実施形態のＬＣＤデータ転送システムを示すものである。
本実施形態では、前述の第１の実施形態と同様に、ＬＣＤコントローラ２０１とＬＣＤモジュール２０２との間は、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、駆動クロックＬＣＬＫ、８ビットの表示データＤＡＴＡ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号が送られる。表示データＤＡＴＡは、ＲＧＢの各色のデータが８ビット［７：０］でシリアル転送される。駆動クロックＬＣＬＫは、この表示データＤＡＴＡをシリアル転送するために同期化したクロックの１／２の周波数となっている。
<Second Embodiment>
FIG. 5 shows the LCD data transfer system of this embodiment.
In the present embodiment, as in the first embodiment described above, between the
図６は、本実施形態のＬＣＤ駆動システムのメモリマップと、スクリーンと、ＬＣＤ画面の概要を示すものである。 FIG. 6 shows an overview of the memory map, screen, and LCD screen of the LCD drive system of this embodiment.
図６に示すように、（６４０×４８０）のＶＧＡ画面を想定すると、ＲＧＢで、（１９２０×４８０）の色データが送られる。表示レートは、例えば５６．４７フィールド／秒で、表示データのクロック周波数は５４ＭＨｚとなる。例えば、表示データＤＡＴＡのクロック周波数が５４ＭＨｚであるのに対して、駆動クロックＬＣＬＫは２７ＭＨｚである。 As shown in FIG. 6, assuming a (640 × 480) VGA screen, (1920 × 480) color data is transmitted in RGB. The display rate is, for example, 56.47 fields / second, and the clock frequency of display data is 54 MHz. For example, the clock frequency of the display data DATA is 54 MHz, while the drive clock LCLK is 27 MHz.
駆動クロックＬＣＬＫの両エッジでサンプリングを行い、シリアル転送される表示データ周波数の１／３の周波数でシリアルパラレル変換するための構成については、前述の第１の実施形態と同様である。図７は、各部のタイミング図である。各部の動作については、前述の第１の実施形態と同様であるので、説明を省略する。 The configuration for performing sampling at both edges of the drive clock LCLK and performing serial-parallel conversion at 1/3 of the display data frequency for serial transfer is the same as in the first embodiment. FIG. 7 is a timing chart of each part. Since the operation of each part is the same as that of the first embodiment described above, description thereof is omitted.
本実施形態では、ＲＧＢの各色のデータをシリアル転送しているため、図２６に示した従来例に比べて、端子数が（８×２＝１６）削減できる。 In the present embodiment, since the RGB color data is serially transferred, the number of terminals can be reduced by (8 × 2 = 16) compared to the conventional example shown in FIG.
＜第３の実施形態＞
図８は、本実施形態を示すものである。
本実施形態では、ＬＣＤコントローラ３０１とＬＣＤモジュール３０２との間において、表示データＤＡＴＡとして、各色のデータを上位ビットと下位ビットとに分けて、シリアル転送し、駆動クロックＬＣＬＫの立ち上がりで、各色のデータの上位ビットをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで各色のデータの下位ビットをサンプリングするようにしている。
<Third Embodiment>
FIG. 8 shows this embodiment.
In the present embodiment, between the
図９に示すように、（３２０×２４０）のＱＶＧＡ画面を想定すると、ＲＧＢで、（９６０×２４０）の色データが送られる。表示レートは、例えば５４．７０フィールド／秒で、表示データのクロック周波数は、上位ビットと下位ビットに分けているので、２７ＭＨｚとなる。例えば、上位ビットと下位ビットとに分けて表示データＤＡＴＡをシリアル転送するために同期化したクロックの周波数が２７ＭＨｚであるのに対して、駆動クロックＬＣＬＫは１３．５Ｈｚである。 As shown in FIG. 9, assuming a (320 × 240) QVGA screen, (960 × 240) color data is transmitted in RGB. The display rate is 54.70 fields / second, for example, and the clock frequency of the display data is 27 MHz because it is divided into upper bits and lower bits. For example, the clock frequency synchronized to serially transfer the display data DATA divided into upper bits and lower bits is 27 MHz, whereas the drive clock LCLK is 13.5 Hz.
図１０は、駆動クロックＬＣＬＫの立ち上がりで、各色のデータの上位ビットをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで各色のデータの下位ビットをサンプリングするための具体例を示すものである。
図１０において、レジスタ３１ａは、駆動クロックＬＣＬＫの立ち上がりで、入力表示データＤＡＴＡをサンプリングし、レジスタ３１ｂは、駆動クロックＬＣＬＫの立ち下がりで、入力表示データＤＡＴＡをサンプリングする。レジスタ３１ａ及び３１ｂの出力は、駆動クロックＬＣＬＫ２によりレジスタ３２に取り込まれ、上位ビットのデータと下位ビットのデータとが合成される。
FIG. 10 shows a specific example for sampling the upper bits of the data of each color at the rising edge of the driving clock LCLK and sampling the lower bits of the data of each color at the falling edge of the driving clock LCLK.
In FIG. 10, the
図１１は、各部のタイミング図である。
図１１（Ａ）が表示データの送出クロックＣＬＫであり、図１１（Ｂ）が表示データＤＡＴＡである。各色のデータは、８ビットのデータが上位４ビットのデータ（添え字Ｈのデータ）と下位４ビットのデータ（添え字Ｌのデータ）とに分けられて、入力される。図１１（Ｃ）に示すように、駆動クロックＬＣＬＫの周波数は、１３．５ＭＨｚである。
FIG. 11 is a timing chart of each part.
FIG. 11A shows the display data transmission clock CLK, and FIG. 11B shows the display data DATA. For each color data, 8-bit data is divided into upper 4-bit data (subscript H data) and lower 4-bit data (subscript L data). As shown in FIG. 11C, the frequency of the drive clock LCLK is 13.5 MHz.
レジスタ３１ａにより、図１１（Ｄ）に示すように、駆動クロックＬＣＬＫの立ち上がりで、上位ビットのデータがサンプリングされる。また、レジスタ３１ｂにより、図１１（Ｅ）に示すように、駆動クロックＬＣＬＫの立ち下がりで、下位ビットのデータがサンプリングされる。レジスタ３１ａの出力（図１１（Ｄ））とレジスタ３１ｂの出力（図１１（Ｅ））とは、図１３（Ｆ）に示すように、クロックＬＣＬＫ２（図１１（Ｇ））で、レジスタ３２に取り込まれ、駆動データが上位ビットのデータと下位ビットのデータとが合成される。
As shown in FIG. 11D, the upper bit data is sampled by the
なお、上述の例では、駆動クロックＬＣＬＫの立ち上がりで、各色のデータの上位ビットをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで各色のデータの下位ビットをサンプリングしているが、駆動クロックＬＣＬＫの立ち上がりで、各色のデータの下位ビットをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで各色のデータの上位ビットをサンプリングするように構成してもよい。 In the above example, the upper bits of the data of each color are sampled at the rising edge of the drive clock LCLK, and the lower bits of the data of each color are sampled at the falling edge of the drive clock LCLK. The low-order bits of the data of each color may be sampled, and the high-order bits of the data of each color may be sampled at the falling edge of the drive clock LCLK.
以上説明したように、本実施形態では、駆動クロックＬＣＬＫの立ち上がりで、各色のデータの上位ビットをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで各色のデータの下位ビットをサンプリングしているので、駆動クロックの周波数を増大や、端子数を増大させることなく、色データのビット数を増加させることができる。 As described above, in this embodiment, the upper bits of the data of each color are sampled at the rising edge of the driving clock LCLK, and the lower bits of the data of each color are sampled at the falling edge of the driving clock LCLK. The number of bits of the color data can be increased without increasing the frequency of the color or the number of terminals.
＜第４の実施形態＞
図１２は、本実施形態のＬＣＤデータ転送システムを示すものである。
本実施形態では、ＬＣＤコントローラ４０１とＬＣＤモジュール４０２との間において、表示データＤＡＴＡ中に、各色のデータと共に、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号を含めて送るようにしている。そして、駆動クロックＬＣＬＫの立ち上がりで、各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等を駆動信号としてサンプリングするようにしている。
<Fourth Embodiment>
FIG. 12 shows the LCD data transfer system of this embodiment.
In this embodiment, between the
図１３は、本実施形態のＬＣＤ駆動システムのメモリマップと、スクリーンと、ＬＣＤ画面の概要を示すものである。
図１３に示すように、（３２０×２４０）のＱＶＧＡ画面を想定すると、ＲＧＢで、（９６０×２４０）の色データが送られる。表示レートは、例えば５４．７０フィールド／秒で、表示データのクロック周波数は２７ＭＨｚとなる。例えば、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等を駆動信号含めた表示データＤＡＴＡを同期化したクロック周波数が２７ＭＨｚであるのに対して、駆動クロックＬＣＬＫは１３．５ＭＨｚである。
FIG. 13 shows an overview of the memory map, screen, and LCD screen of the LCD drive system of this embodiment.
As shown in FIG. 13, assuming a (320 × 240) QVGA screen, (960 × 240) color data is transmitted in RGB. The display rate is 54.70 fields / second, for example, and the clock frequency of the display data is 27 MHz. For example, the clock frequency for synchronizing the display data DATA including the vertical sync signal VSYNC, horizontal sync signal HSYNC, CS signal, SCK signal, DT signal and the like as the drive signal is 27 MHz, whereas the drive clock LCLK is 13.2. 5 MHz.
図１４は、駆動クロックＬＣＬＫの立ち上がりで、各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等を駆動信号としてサンプリングするための具体例を示すものである。
図１４において、レジスタ４１ａは、駆動クロックＬＣＬＫの立ち上がりで、入力表示データＤＡＴＡをサンプリングし、レジスタ４１ｂは、駆動クロックＬＣＬＫの立ち下がりで、入力表示データＤＡＴＡをサンプリングする。レジスタ４１ｂの出力信号は、デコーダ４２に取り込まれる。デコーダ４２は、駆動クロックＬＣＬＫの立ち下がりのタイミングで、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等の駆動信号をデコードして出力する。
FIG. 14 samples the data of each color at the rising edge of the driving clock LCLK, and samples the vertical synchronizing signal VSYNC, horizontal synchronizing signal HSYNC, CS signal, SCK signal, DT signal, etc. as the driving signal at the falling edge of the driving clock LCLK. This is a specific example.
In FIG. 14, the
図１５は、各部のタイミング図である。
図１５（Ａ）が表示データの送出クロックＣＬＫであり、図１５（Ｂ）が表示データＤＡＴＡである。表示データＤＡＴＡとしては、各色のデータが駆動クロックＬＣＬＫの立ち上がりで各色のデータＲ１、Ｇ１、Ｂ１、…が転送され、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等の駆動信号（ＩＦ１、ＩＦ２、…）がその立ち下がりで転送される。
FIG. 15 is a timing chart of each part.
FIG. 15A shows the display data transmission clock CLK, and FIG. 15B shows the display data DATA. As the display data DATA, each color data R1, G1, B1,... Is transferred at the rising edge of the drive clock LCLK, and the vertical sync signal VSYNC, horizontal sync signal HSYNC, CS signal, SCK signal, DT signal, etc. Drive signals (IF1, IF2,...) Are transferred at the falling edge.
レジスタ４１ａにより、図１５（Ｄ）に示すように、駆動クロックＬＣＬＫの立ち上がりで、各色のデータがサンプリングされる。また、レジスタ４１ｂにより、駆動クロックＬＣＬＫの立ち下がりで、駆動信号（ＩＦ１、ＩＦ２、…）がサンプリングされる。この駆動信号から、図１５（Ｅ）〜図１５（Ｉ）に示すように、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号がデコードされる。
As shown in FIG. 15D, the
なお、上述の実施形態では、駆動クロックＬＣＬＫの立ち上がりで、各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等を駆動信号としてサンプリングしているが、駆動クロックＬＣＬＫの立ち上がりで、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等を駆動信号としてサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、各色のデータをサンプリングするようにしてもよい。 In the above-described embodiment, data of each color is sampled at the rising edge of the driving clock LCLK, and the vertical synchronizing signal VSYNC, the horizontal synchronizing signal HSYNC, the CS signal, the SCK signal, the DT signal, and the like are sampled at the falling edge of the driving clock LCLK. Although sampling is performed as the drive signal, the vertical synchronization signal VSYNC, the horizontal synchronization signal HSYNC, the CS signal, the SCK signal, the DT signal, etc. are sampled as the drive signal at the rise of the drive clock LCLK, and at the fall of the drive clock LCLK, You may make it sample the data of each color.
本実施形態では、表示データＤＡＴＡ中に、各色のデータと共に、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号を含めて送るようにし、駆動クロックＬＣＬＫの立ち上がりで、各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号等を駆動信号としてサンプリングするようにしている。このため、端子数の削減を図ることができる。また、この例では、図１２に示すように、ＬＣＤコントローラ４０１の端子を、駆動クロックＬＣＬＫの端子と、表示データＤＡＴＡの端子だけとすることができる。
In the present embodiment, the display data DATA is sent together with the data of each color together with the vertical synchronization signal VSYNC, the horizontal synchronization signal HSYNC, the CS signal, the SCK signal, and the DT signal, and at the rising edge of the drive clock LCLK, each color is transmitted. Data is sampled, and at the falling edge of the drive clock LCLK, the vertical synchronization signal VSYNC, horizontal synchronization signal HSYNC, CS signal, SCK signal, DT signal, and the like are sampled as drive signals. For this reason, the number of terminals can be reduced. Further, in this example, as shown in FIG. 12, the terminals of the
＜第５の実施形態＞
図１６は、本実施形態を示すものである。
本実施形態では、１つのＬＣＤコントローラ５０１に対して、２つのＬＣＤモジュール５０２ａ及び５０２ｂを接続するようにしている。そして、ＬＣＤモジュール５０２ａとＬＣＤモジュール５０２ｂとに対して共通に、表示データＤＡＴＡと、駆動クロックＬＣＬＫと、ＳＣＫ信号とＤＴ信号とを送り、駆動クロックＬＣＬＫの立ち上がりで、ＬＣＤモジュール５０２ａに対する各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、ＬＣＤモジュール５０２ｂに対する各色のデータをサンプリングするようにしている。
<Fifth Embodiment>
FIG. 16 shows this embodiment.
In the present embodiment, two
図１７は、本実施形態のＬＣＤ駆動システムのメモリマップと、スクリーンと、ＬＣＤ画面の概要を示すものである。
図１７に示すように、各ＬＣＤモジュールを（３２０×２４０）のＱＶＧＡ画面と想定すると、ＲＧＢで、（９６０×２４０）の色データが送られる。表示レートは、例えば５４．７０フィールド／秒で、表示データのクロック周波数は２７ＭＨｚとなる。例えば、２つのＬＣＤモジュール分のデータを送るので、表示データＤＡＴＡを同期化したクロック周波数は２７ＭＨｚになる。これに対して、駆動クロックＬＣＬＫは、その１／２の周波数の１３．５ＭＨｚである。
FIG. 17 shows an outline of the memory map, screen, and LCD screen of the LCD drive system of this embodiment.
As shown in FIG. 17, assuming that each LCD module is a (320 × 240) QVGA screen, (960 × 240) color data is sent in RGB. The display rate is 54.70 fields / second, for example, and the clock frequency of the display data is 27 MHz. For example, since data for two LCD modules is sent, the clock frequency for synchronizing the display data DATA is 27 MHz. On the other hand, the drive clock LCLK is 13.5 MHz which is a half of the frequency.
図１８は、各ＬＣＤモジュールにおいて、各色のデータをサンプリングするための具体例を示すものである。図１８において、ＬＣＤモジュール５０２ａのレジスタ５１ａは、駆動クロックＬＣＬＫの立ち上がりで、入力表示データＤＡＴＡをサンプリングし、ＬＣＤモジュール５０２ｂのレジスタ５１ｂは、駆動クロックＬＣＬＫの立ち上がりで、入力表示データＤＡＴＡをサンプリングする。なお、この例では、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号は、ＬＣＤモジュール５０２ａとＬＣＤモジュール５０２ｂとで別々に送るようにしている。
FIG. 18 shows a specific example for sampling data of each color in each LCD module. In FIG. 18, the
図１９は、各部のタイミング図である。
図１９（Ａ）が表示データの送出クロックＣＬＫであり、図１９（Ｂ）が表示データＤＡＴＡである。表示データＤＡＴＡとしては、ＬＣＤモジュール５０２ａに対する各色のデータが駆動クロックＬＣＬＫの立ち上がりで転送され、ＬＣＤモジュール５０２ｂに対する各色のデータが駆動クロックＬＣＬＫの立ち下がりで転送される。
FIG. 19 is a timing chart of each part.
FIG. 19A shows the display data transmission clock CLK, and FIG. 19B shows the display data DATA. As the display data DATA, the data of each color for the
ＬＣＤモジュール５０２ａのレジスタ５１ａにより、図１９（Ｄ）に示すように、駆動クロックＬＣＬＫの立ち上がりで、ＬＣＤモジュール５０２ａに対する各色のデータがサンプリングされる。また、ＬＣＤモジュール５０２ｂのレジスタ５１ｂにより、図１９（Ｅ）に示すように、駆動クロックＬＣＬＫの立ち下がり、ＬＣＤモジュール５０２ｂに対する各色のデータがサンプリングされる。また、ＬＣＤモジュール５０２ａ及びＬＣＤモジュール５０２ａに対して、図１９（Ｆ）及び図１９（Ｇ）に示すように、水平同期信号ＨＳＹＮＣが送られる。
As shown in FIG. 19D, the
ＬＣＤモジュール５０２ａは、図１９（Ｈ）に示すような、クロックＬＣＬＫ１で駆動される。ＬＣＤモジュール５０２ａは、図１９（Ｉ）に示すような、１３．５ＭＨｚのクロックＬＣＬＫ２で駆動される。
The
なお、この実施形態では、駆動クロックＬＣＬＫの立ち上がりで、ＬＣＤモジュール５０２ａに対する各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、ＬＣＤモジュール５０２ｂに対する各色のデータをサンプリングしているが、駆動クロックＬＣＬＫの立ち上がりで、ＬＣＤモジュール５０２ｂに対する各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、ＬＣＤモジュール５０２ａに対する各色のデータをサンプリングするようにしてもよい。
In this embodiment, each color data for the
本実施形態では、１つのＬＣＤコントローラ５０１で、２つのＬＣＤモジュール５０２ａ及び５０２ｂを独立して駆動することができる。また、各ＬＣＤモジュール５０２ａ及び５０２ｂは、クロックの立ち上がりでデータをサンプリングするか、クロックの立ち下がりでデータをサンプリングするかを決められる機能を設けておけば、全く同様に構成できる。又は、一方のＬＣＤモジュールの駆動クロックＬＣＬＫの入力端子にインバータを設けておくようにしてもよい。
In this embodiment, one
＜第６の実施形態＞
図２０は、本実施形態を示すものである。
本実施形態では、ＬＣＤコントローラ６０１に対して、２つのＬＣＤモジュール６０２ａ及び６０２ｂを接続するようにしている。そして、ＬＣＤモジュール６０２ａとＬＣＤモジュール６０２ｂとに対して共通に、表示データＤＡＴＡと駆動クロックＬＣＬＫとを送り、駆動クロックＬＣＬＫの立ち上がりで、ＬＣＤモジュール６０２ａに対する各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、ＬＣＤモジュール６０２ｂに対する各色のデータをサンプリングするようにしている。
<Sixth Embodiment>
FIG. 20 shows this embodiment.
In the present embodiment, two
さらに、この実施形態では、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ＣＳ信号、ＳＣＫ信号、ＤＴ信号を、ＬＣＤモジュール５０２ａとＬＣＤモジュール５０２ｂとに対して共通に送るようにしている。
Further, in this embodiment, the vertical synchronization signal VSYNC, the horizontal synchronization signal HSYNC, the CS signal, the SCK signal, and the DT signal are sent in common to the
図２１は、本実施形態のＬＣＤ駆動システムのメモリマップと、スクリーンと、ＬＣＤ画面の概要を示すものである。
図２１に示すように、（３２０×２４０）のＱＶＧＡ画面を想定すると、ＲＧＢで、（９６０×２４０）の色データが送られる。表示レートは、例えば５４．７０フィールド／秒で、表示データのクロック周波数は２７ＭＨｚとなる。例えば、表示データＤＡＴＡを同期化したクロック周波数が２７ＭＨｚであるのに対して、駆動クロックＬＣＬＫは１３．５ＭＨｚである。
FIG. 21 shows an overview of the memory map, screen, and LCD screen of the LCD drive system of this embodiment.
As shown in FIG. 21, assuming a (320 × 240) QVGA screen, (960 × 240) color data is sent in RGB. The display rate is 54.70 fields / second, for example, and the clock frequency of the display data is 27 MHz. For example, the clock frequency obtained by synchronizing the display data DATA is 27 MHz, while the drive clock LCLK is 13.5 MHz.
駆動クロックＬＣＬＫの立ち上がりで、ＬＣＤモジュール６０２ａに対する各色のデータをサンプリングし、駆動クロックＬＣＬＫの立ち下がりで、ＬＣＤモジュール６０２ｂに対する各色のデータをサンプリングするための構成については、前述の第５の実施形態と同様である。また、図２２は、各部のタイミング図である。その動作は、前述の第５の実施形態と同様であるので、その説明は省略する。
The configuration for sampling the data of each color for the
本実施形態では、前述の第５の実施形態と同様に、１つのＬＣＤコントローラ５０１で、２つのＬＣＤモジュール５０２ａ及び５０２ｂを独立して駆動することができる。また、各ＬＣＤモジュール５０２ａ及び５０２ｂは、クロックの立ち上がりでデータをサンプリングするか、クロックの立ち下がりでデータをサンプリングするかを決められる機能を設けておけば、全く同様に構成できる。又は、一方のＬＣＤモジュールの駆動クロックＬＣＬＫの入力端子にインバータを設けておくようにしてもよい。本実施形態では、垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣが共通であるため、ＬＣＤモジュール５０２ａの画面とＬＣＤモジュール５０２ｂの画面とを完全に同期させることができる。
In the present embodiment, the two
本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。 The present invention is not limited to the above-described embodiments, and various modifications and applications can be made without departing from the gist of the present invention.
１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１・・・ＬＣＤコントローラ、１０２、２０２、３０２、４０２、５０２、６０２、７０２、８０２・・・ＬＣＤモジュール 101, 201, 301, 401, 501, 601, 701, 801 ... LCD controller, 102, 202, 302, 402, 502, 602, 702, 802 ... LCD module
Claims (9)
所定数の色成分を含む表示データを色成分毎に分割し、この分割された各色成分の表示データを順番かつ所定の周期で周期的に転送するシリアル転送手段と、
前記シリアル転送手段により分割して順番に転送される表示データを、立ち上がりエッジと立ち下がりエッジで交互にサンプリングするための駆動クロックであって、前記所定の周期×２の周期の駆動クロックを転送する駆動クロック転送手段と、
前記シリアル転送手段により分割して転送された前記所定数の色成分の表示データを前記駆動クロック転送手段により転送された駆動クロックによりサンプリングするとともに、立ち上がりエッジでサンプリングされた前記所定数の色成分の表示データのタイミングを揃えるとともに、立ち下がりエッジでサンプリングされた前記所定数の色成分の表示データのタイミングを揃えて、少なくとも前記所定の周期×所定数の周期が到達するまでの間保持する保持手段と、
前記シリアル転送手段により分割して転送され、前記保持手段により立ち上がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記所定数の色成分の表示データと、立ち下がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記所定数の色成分の表示データのそれぞれを前記所定の周期×所定数の周期で同時にサンプリングすることで、前記シリアル転送手段により色成分毎に分割して順番に転送された表示データを色成分毎に分割される前の表示データに変換する変換手段と、
を備えることを特徴とするＬＣＤデータ転送システム。 An LCD driving system comprising an LCD module and an LCD controller for driving the LCD module,
Serial transfer means for dividing display data including a predetermined number of color components for each color component, and transferring the divided display data for each color component in order and periodically at a predetermined cycle;
A drive clock for alternately sampling display data divided and transferred sequentially by the serial transfer means at the rising edge and the falling edge, and transferring the driving clock of the predetermined cycle × 2 cycles Drive clock transfer means;
The display data of the predetermined number of color components divided and transferred by the serial transfer means is sampled by the drive clock transferred by the drive clock transfer means, and the predetermined number of color components sampled at the rising edge. Holding means for aligning display data timing and aligning display data timings of the predetermined number of color components sampled at the falling edge, and holding the data until at least the predetermined period × predetermined period arrives When,
The data is divided and transferred by the serial transfer means, sampled at the rising edge by the holding means, and the display data of the predetermined number of color components held at the same timing, and sampled at the falling edge and the timing The display data of the predetermined number of color components held in alignment is sampled simultaneously at the predetermined period × the predetermined number of periods , so that the serial transfer unit divides the display data into color components and sequentially transfers them. Conversion means for converting the display data into display data before being divided for each color component;
An LCD data transfer system comprising:
前記保持手段は、前記シリアル転送手段により転送された３つの色成分の表示データを、前記駆動クロックの立ち上がりエッジと立ち下がりエッジの両方を用いて、それぞれのエッジでサンプリングされる表示データのタイミングを揃えて、前記所定の周期×３の周期が到達するまでの間、同時に保持し、
前記変換手段は、前記保持手段により立ち上がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記３つの色成分の表示データと、立ち下がりエッジでサンプリングされるとともにタイミングを揃えて保持された前記３つの色成分の表示データのそれぞれを前記所定の周期×３の周期で同時にサンプリングする際に、前記駆動クロックの立ち上がりエッジに対応するタイミングと立ち下がりエッジに対応するタイミングで交互にサンプリングすることを特徴とする請求項１に記載のＬＣＤデータ転送システム。 The display data includes three color components,
The holding unit uses the rising edge and the falling edge of the drive clock to display the display data of the three color components transferred by the serial transfer unit, and displays the timing of the display data sampled at each edge. And hold simultaneously until the period of the predetermined period × 3 arrives,
The conversion means is the display data of the three color components sampled at the rising edge and held at the same timing by the holding means, and the 3 data sampled at the falling edge and held at the same timing. When each of the display data of one color component is simultaneously sampled at the predetermined cycle × 3 , sampling is alternately performed at a timing corresponding to the rising edge and a falling edge of the drive clock. The LCD data transfer system according to claim 1.
前記ＬＣＤモジュールは、前記保持手段と前記変換手段を含み、この変換手段は、前記駆動クロックの立ち上がりエッジと立ち下がりエッジの両方に対応するタイミングを示す第２のクロック信号を用いて、前記保持手段により保持された前記所定数の色成分の表示データを前記所定の周期×所定数の周期で同時にサンプリングすることを特徴とする請求項１または２に記載のＬＣＤデータ転送システム。 The LCD module and the LCD controller include a plurality of data signals including a predetermined number of data signals for transferring the display data and a first clock signal for transferring the driving clock having a period of the predetermined period × 2. Connected by
The LCD module includes the holding unit and the conversion unit, and the conversion unit uses the second clock signal indicating the timing corresponding to both the rising edge and the falling edge of the drive clock, and the holding unit. 3. The LCD data transfer system according to claim 1 , wherein display data of the predetermined number of color components held by the sampling is simultaneously sampled at the predetermined period × the predetermined number of periods .
前記駆動クロック転送手段は、立ち上がりエッジと立ち下がりエッジで、前記各色成分のデータと同期信号を含む駆動信号とをそれぞれサンプリングするための駆動クロックを転送し、
前記保持手段は、前記シリアル転送手段により転送された各色成分のデータと同期信号を含む駆動信号をサンプリングして同時に保持し、
前記変換手段は、前記保持手段により保持された各色成分のデータと同期信号を含む駆動信号を前記所定の周期×所定数の周期で同時にサンプリングすることで、前記シリアル転送手段によりシリアル転送された表示データから、前記同期信号を含む駆動信号をデコードすることを特徴とする請求項１乃至３のいずれかに記載のＬＣＤデータ転送システム。 The serial transfer means further divides the display data including the predetermined number of color components into data of each color component and a drive signal including a synchronization signal and periodically and sequentially transfers them at a predetermined cycle,
The drive clock transfer means transfers a drive clock for sampling each color component data and a drive signal including a synchronization signal at a rising edge and a falling edge,
The holding means samples and holds the drive signal including the synchronization signal and the data of each color component transferred by the serial transfer means,
The conversion means simultaneously samples the drive signals including the data of the respective color components held by the holding means and the synchronization signal at the predetermined period × a predetermined number of periods , so that the display serially transferred by the serial transfer means 4. The LCD data transfer system according to claim 1, wherein a drive signal including the synchronization signal is decoded from data.
前記シリアル転送手段は、前記所定数の色成分を含む表示データを、前記第１のＬＣＤモジュールに対する各色成分のデータと前記第２のＬＣＤモジュールに対する各色成分のデータとに分割して順番かつ所定の周期で周期的に転送し、
前記駆動クロック転送手段は、前記第１及び第２のＬＣＤモジュールの表示データのうちの一方は、前記駆動クロックの立ち上がりエッジでサンプリングし、他方は、前記駆動クロックの立ち下がりエッジでサンプリングするための駆動クロックを転送することを特徴とする請求項１乃至４のいずれかに記載のＬＣＤデータ転送システム。 The LCD module is composed of a first LCD module and a second LCD module,
The serial transfer means divides display data including the predetermined number of color components into data of each color component for the first LCD module and data of each color component for the second LCD module in order and with predetermined Transfer periodically in cycles,
The drive clock transfer means is configured to sample one of the display data of the first and second LCD modules at the rising edge of the drive clock and the other at the falling edge of the drive clock. 5. The LCD data transfer system according to claim 1, wherein a drive clock is transferred.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007084337A JP5630889B2 (en) | 2007-03-28 | 2007-03-28 | LCD data transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007084337A JP5630889B2 (en) | 2007-03-28 | 2007-03-28 | LCD data transfer system |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008242209A JP2008242209A (en) | 2008-10-09 |
| JP2008242209A5 JP2008242209A5 (en) | 2010-04-22 |
| JP5630889B2 true JP5630889B2 (en) | 2014-11-26 |
Family
ID=39913630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007084337A Expired - Fee Related JP5630889B2 (en) | 2007-03-28 | 2007-03-28 | LCD data transfer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5630889B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010113138A (en) * | 2008-11-06 | 2010-05-20 | Toshiba Mobile Display Co Ltd | Method of driving display device |
| KR101696467B1 (en) * | 2009-05-29 | 2017-01-16 | 엘지디스플레이 주식회사 | Liquid crystal display |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960482A (en) * | 1982-09-30 | 1984-04-06 | キヤノン株式会社 | Crt unit |
| JP2615588B2 (en) * | 1987-02-17 | 1997-05-28 | ソニー株式会社 | Digital pulse demodulation circuit |
| JPH0695618A (en) * | 1992-09-16 | 1994-04-08 | Matsushita Electric Ind Co Ltd | Device for driving liquid crystal |
| JPH06161914A (en) * | 1992-11-24 | 1994-06-10 | Hitachi Ltd | Input/output processor and its diagnostic system |
| JP3792408B2 (en) * | 1998-09-01 | 2006-07-05 | セイコーエプソン株式会社 | Serial-parallel converter, semiconductor device, electronic device, and data transmission system |
| JP2000310976A (en) * | 1999-04-27 | 2000-11-07 | Matsushita Electric Ind Co Ltd | Driving device of liquid crystal display panel |
| JP4577923B2 (en) * | 1999-06-25 | 2010-11-10 | 三洋電機株式会社 | Display device control circuit |
| JP4056672B2 (en) * | 2000-02-29 | 2008-03-05 | シャープ株式会社 | Semiconductor device and display device module |
| JP2004109595A (en) * | 2002-09-19 | 2004-04-08 | Melco Display Technology Kk | Display device and its driving method |
| JP2004341101A (en) * | 2003-05-14 | 2004-12-02 | Nec Corp | Display panel drive unit |
| JP5207330B2 (en) * | 2003-07-07 | 2013-06-12 | 株式会社メガチップス | Image output device |
| JP4703955B2 (en) * | 2003-09-10 | 2011-06-15 | 株式会社 日立ディスプレイズ | Display device |
| JP2005142928A (en) * | 2003-11-07 | 2005-06-02 | Clarion Co Ltd | Video signal processor |
| JP2006113787A (en) * | 2004-10-14 | 2006-04-27 | Matsushita Electric Ind Co Ltd | Disused article decision method and article management system |
-
2007
- 2007-03-28 JP JP2007084337A patent/JP5630889B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008242209A (en) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101782818B1 (en) | Data processing method, data driving circuit and display device including the same | |
| US8477132B2 (en) | Device and method for driving image display device | |
| JP5689589B2 (en) | Data driving method, data driving circuit for performing the method, and display device including the data driving circuit | |
| US20040056852A1 (en) | Source driver for driver-on-panel systems | |
| KR19990077658A (en) | Liquid Crystal Display Controller, Liquid Crystal Display Unit Using the same and Information Processor | |
| US8847864B2 (en) | Color flat display panel and corresponding color flat display device having gamma reference voltages for red, green and blue colors | |
| KR19980021332A (en) | LCD panel drive circuit | |
| KR20100077325A (en) | Bias control circuit, source driver and liquid crystal display | |
| US20090085858A1 (en) | Driving circuit and related driving method of display panel | |
| JP2009015280A (en) | Display apparatus and method for driving display panel thereof | |
| JP5630889B2 (en) | LCD data transfer system | |
| US20070229422A1 (en) | Method and device for controlling delta panel | |
| TWI410934B (en) | Method for transmitting control signals and pixel data signals to source drives of anlcd | |
| US20030117350A1 (en) | Liquid crystal display apparatus and a method of controlling the same | |
| JP3044627B2 (en) | LCD panel drive circuit | |
| RU2314574C2 (en) | Device and method for controlling liquid-crystalline color display | |
| US20070236566A1 (en) | Liquid crystal display having matrix-converting circuit and method of transmitting signals therein | |
| KR101754786B1 (en) | flat display device and method of driving the same | |
| CN113660431A (en) | Multi-screen display method of vehicle-mounted display equipment, vehicle-mounted display equipment and vehicle | |
| CN102724431A (en) | Method and system for synthesis of multipicture high-definition images | |
| TWI466084B (en) | Display controllers and methods for controlling transmission | |
| US20030160748A1 (en) | Display control circuit, semiconductor device, and portable device | |
| JPH02230190A (en) | Image signal processor | |
| JP5125205B2 (en) | Data signal processing device, image processing device, image output device, and data signal processing method | |
| JP2006293056A (en) | Video signal processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120530 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120828 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121122 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121130 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140801 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141006 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5630889 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |