JP5625921B2 - 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 - Google Patents
回路設計支援プログラム、回路設計支援方法および回路設計支援装置 Download PDFInfo
- Publication number
- JP5625921B2 JP5625921B2 JP2011001013A JP2011001013A JP5625921B2 JP 5625921 B2 JP5625921 B2 JP 5625921B2 JP 2011001013 A JP2011001013 A JP 2011001013A JP 2011001013 A JP2011001013 A JP 2011001013A JP 5625921 B2 JP5625921 B2 JP 5625921B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cells
- circuit design
- design support
- axis direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
処理対象の基板モデルを複数のセルに分割する。基板モデルの平面上の少なくとも一つの方向に対して各セルに設けられる配線が基板モデルにもたらす影響を示す指標を、各セルに占める配線の割合と、前述した方向へのセルの配線の連続性を示すパラメータとに基づいて算出する。算出された指標に基づいて、配線の等価物性値を算出する。算出された等価物性値を表示装置に出力する。
まず、実施の形態の回路設計支援装置について説明し、その後、実施の形態をより具体的に説明する。
図1は、第1の実施の形態の回路設計支援装置を示す図である。
第1の実施の形態の回路設計支援装置(コンピュータ)1は、基板モデル情報格納部1aと、配線情報格納部1bと、分割部1cと、指標算出部1dと、等価物性値算出部1eと、出力部1fとを有している。
そして、指標算出部1dは、セル4a〜4fそれぞれのX軸方向に平行な辺により結ばれる頂点に存在する配線の数に応じた第1のパラメータを決定する。X軸方向に平行な辺により結ばれる頂点に存在する配線の数が0個の場合、第1のパラメータを0に決定する。1個の場合、第1のパラメータを50に決定する。2個の場合、第1のパラメータを100に決定する。指標算出部1dは、1つのセルが有するX軸方向に平行な2辺について、上記第1のパラメータをそれぞれ算出する。そして、指標算出部1dは、求めた第1のパラメータのうち、いずれか大きい方を、セルのX軸方向の連続性を示すパラメータ(以下、Xパラメータと言う)に決定する。なお、頂点に存在する配線の数に基づいて、連続性を示すパラメータを算出することで、指標算出部1dは、簡易に連続性を示すパラメータを算出することができる。
この回路設計支援装置1によれば、指標算出部1dが、配線残存率、XパラメータおよびYパラメータを用いて、X軸方向およびY軸方向それぞれについて配線3が基板モデル2にもたらす影響を示す指標を算出するようにした。そして、等価物性値算出部1eが、指標算出部1dにより算出された指標に基づいて、配線の等価物性値を算出するようにした。従って、データベースに予め配線パターンに合致するパターンを用意しておく等の処理を行わずに等価物性値を算出することができる。また、X軸方向およびY軸方向へのセルの配線の連続性を示すXパラメータおよびYパラメータを用いて、配線の等価物性値を算出するようにした。従って、シミュレーションの精度を高めることができる。また、セル4a〜4fの等価物性値を、直接有限解析法等を行って算出する場合に比べ、配線方向の影響を考慮した等価物性値の算出を迅速に行うことができる。
<第2の実施の形態>
図2は、第2の実施の形態の回路設計支援装置のハードウェアの一構成例を示す図である。
RAM102は、回路設計支援装置10の主記憶装置として使用される。RAM102には、CPU101に実行させるOS(Operating System)のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、RAM102には、CPU101による処理に使用する各種データが格納される。
このようなハードウェア構成の回路設計支援装置10内には、以下のような機能が設けられる。
ガーバーデータ格納部20には、設計対象の基板モデルが備える各層の配線の配置箇所を示すガーバーデータが格納されている。なお、図3では、ガーバーデータ格納部20が回路設計支援装置10の外部に設けられている場合を示しているが、回路設計支援装置10がガーバーデータ格納部20を有する構成としてもよい。
解析部11は、熱歪み解析にあたり、設計者による解析対象の基板モデルに対する各種条件の入力画面をモニタ104aに表示させる表示部14を有している。
図4には、モニタ104aに表示された状態の基板モデル30を示している。基板モデル30は、複数のIC(Integrated Circuit)部品モデル31、32、33が搭載されている。以下、説明の便宜上、互いに直交するX軸およびY軸を規定する。X軸は、図4中基板モデル30の一辺に平行に設けられ、Y軸は、基板モデル30の他辺に平行に設けられているものとする。
[工程4] 解析部11は、基板モデル30の層構成(何層の基板か)の入力画面をモニタ104aに表示する。そして、解析部11は、設計者の操作による基板モデル30の層構成の入力を受け付ける。また、解析部11は、導体層の材質および樹脂層の材質の入力を受け付ける。また、解析部11は、基板モデル30の表層を導体層とするか否か等の入力を受け付けることもできる。
図5に示すモニタ104aには、基板モデル名:sample1.brdの層毎の材料物性値の入力を受け付けるテーブルT1が表示されている。テーブルT1には、層構成、材料名、DB選択、ヤング率、ポアソン比、熱膨張係数の欄が設けられている。横方向に並べられた情報同士が互いに関連づけられている。
図6は、等価物性値パラメータ入力画面を説明する図である。
厚さの欄には、設計者により各層の厚さの値が設定される。
平均残銅率の欄には、残銅率算出部12が算出した基板モデル30全体の平均残銅率が設定される。
モニタ104aには、基板層選択タブTB1と、テーブルT3と、ボタンB4とが表示されている。
図8は、等価物性値パラメータ入力画面を説明する図である。
図8に示すモニタ104aに表示されたテーブルT2の平均残銅率の欄には、残銅率算出部12により算出された基板モデル30の平均残銅率が設定される。また、テーブルT2の平均残銅率の欄には、残銅率算出部12により算出されたIC部品モデル31の平均残銅率が設定される。
基板モデル30のある1層に2つの材料(図9では銅配線と樹脂)が存在するときの各パラメータを図9に示すように定義する。なお、Z軸方向は、X軸方向およびY軸方向それぞれに対し直交する方法である。また、図9中、矢印の基端側のパラメータは、計算式に入力するパラメータであり、先端側のパラメータは、算出結果を示している。また、元の材料物性値が等方性の場合は、ヤング率、ポアソン比、熱膨張係数については、X軸方向、Y軸方向、Z軸方向のパラメータの値は同じになる。
図11は、残銅率算出部が有する機能を示すブロック図である。
基板外形情報格納部121には、工程1にて解析部11が読み込んだ基板モデル30の外形情報が記憶されたファイルが格納されている。
セルサイズ決定部123は、基板外形情報格納部121に格納されている基板モデル30の各層を、複数の矩形のセルに分割する。セルサイズ決定部123は、分割するセルのサイズを決定する。
図12に示す設計対象の基板モデル30の任意の領域34を拡大して示している。領域34には、銅箔の配線35が行われている。
図13〜図17は、各種パラメータの算出方法を説明する図である。以下、紙面左側から右側に向かう方向をX軸の正方向とし、紙面下側から上側に向かう方向をY軸の正方向とする。
次に、パラメータ算出部124は、1行目の各セル36の下辺および上辺における配線の連続性を比較し、大きい方をセル36のX軸方向の連続性を示す情報としてセル36に関連づける。具体的には、パラメータ算出部124は、配列B1と配列B2の各列の値を比較する。そして、大きい方の値を記憶した配列C1を作成する。なお、配列C1の各数値は、第1の実施の形態のXパラメータに対応するものである。図14は、配列C1の作成処理を示している。図14では、配列C1の各値を〔〕で囲って示している。例えば作成した配列C1の1つ目の〔100〕を頂点P11、P12、P16、P17により囲まれるセル36に関連づける。また、配列C1の2つ目の〔50〕を頂点P12、P13、P17、P18により囲まれるセル36に関連づける。パラメータ算出部124は、作成した配列C1(100、50、0、0)を記憶する。
次に、パラメータ算出部124は、1行目の各セル36のY軸方向に隣接する頂点間、すなわち、頂点P11、P16間、頂点P12、P17間、頂点P13、P18間、頂点P14、P19間および頂点P15、P20間の頂点の配列A1値の組み合わせに応じた配列D1を作成する。この配列D1は、Y軸方向の配線35の連続性を示す情報となるものである。図15は、配列D1の作成処理を示している。パラメータ算出部124は、作成した配列A1、A2の各列の値を比較する。そして、対応する頂点の値がいずれも0の場合は「0」を設定する。対応する頂点の値のいずれか一方が0の場合は、「50」を設定する。対応する頂点の値がいずれも1の場合は「100」を設定する。図15の例では配列D1の各値を<>で囲って示している。パラメータ算出部124は作成した配列D1(100、100、0、0、0)を記憶する。なお、配列D1の各数値は、第1の実施の形態の第2のパラメータに対応するものである。パラメータ算出部124は、配列D1と同様の方法で配列D2、D3、D4を作成し、記憶する。
ここでiは、算出対象の範囲のX軸方向のセル36の数を示し、jは、算出対象の範囲のY軸方向のセル36の数を示す。
例えば式(1)のGi(j)は、領域34の左下を基点としたときにX軸方向のi個目、Y軸方向のj個目の配列Gnの値を示している。すなわち、頂点P11、P12、P16、P17に囲まれたセル36の配列G1の値はG1(1)と表記する。また、頂点P12、P13、P17、P18に囲まれたセル36の配列G1の値はG1(2)と表記する。
平均X軸方向寄与度=Σ(Ci(j)×Gi(j)/ij・・・(2)
平均Y軸方向寄与度=Σ(Ei(j)×Gi(j)/ij・・・(3)
以下、平均残銅率算出部125および寄与度算出部126の処理を、領域34のうち6つのセル36に囲まれた領域34aについて平均残銅率、平均X軸方向寄与度、平均Y軸方向寄与度を算出する場合を例に説明する。領域34aではi=3、j=2となる。このiとjを式(1)に代入すると、平均残銅率は、(G1(1)+G1(2)+G1(3)+G2(1)+G2(2)+G2(3)/2×3)=(100+60+0+40+60+40)/6=50となる。また、このiとjを式(2)に代入すると、平均X軸方向寄与度は、(C1(1)×G1(1)+C1(2)×G1(2)+C1(3)×G1(3)+C2(1)×G2(1)+C2(2)×G2(2)+C2(3)×G2(3)/2×3=(100×1.0+50×0.6+0×0+100×0.4+50×0.6+0×0.4)/6=(100+30+0+40+30+0)/6=33.3となる。また、このiとjを式(3)に代入すると、平均Y軸方向寄与度は、(E1(1)×G1(1)+E1(2)×G1(2)+E1(3)×G1(3)+E2(1)×G2(1)+E2(2)×G2(2)+E2(3)×G2(3)/2×3=(100×1.0+100×0.6+0×0+50×0.4+50×0.6+50×0.4)/6=(100+60+0+20+30+20)/6=38.3となる。
次に、残銅率算出部12の処理を、フローチャートを用いて説明する。
[ステップS1] セルサイズ決定部123は、セル36のサイズを決定する。その後、ステップS2に遷移する。
[ステップS3] パラメータ算出部124は、X軸方向の配線35の連続性を示す情報を記憶した配列Bn、配列Bn+1、・・・を作成する。その後、ステップS4に遷移する。
[ステップS8] パラメータ算出部124は、セル36の残銅率を示す配列Gn、Gn+1、・・・を作成する。その後、ステップS9に遷移する。
なお、本実施の形態では、ステップS2にて全ての行の配列An、An+1、・・・を作成した後に、ステップS3にて配列Bn、Bn+1、・・・を作成した。しかしこれに限らず、例えば、配列Anが作成された時点で(配列An+1の作成を開始する前に)、配列Bnの作成を開始してもよい。また、配列Anの隣接する2頂点の情報を取得した時点で配列Bnの対応する要素(0か50か100か)の計算を開始してもよい。
以上述べたように、回路設計支援装置10によれば、残銅率算出部12が、基板上のX軸方向およびY軸方向に連なる複数のセルにおける配線の連続性を考慮した配列Cn、Cn+1、・・・、En、En+1、・・・、Gn、Gn+1、・・・を作成した。そして、残銅率算出部12が、作成した配列に基づいて平均X軸方向寄与度および平均Y軸方向寄与度を算出した。そして、解析部11が算出された平均X軸方向寄与度および平均Y軸方向寄与度に基づいて要素材料の等価物性値を算出するようにした。これにより、有限要素解析のみを用いて要素材料の等価物性値を算出する場合に比べ、処理を高速に行うことができる。また、残銅率のみを用いて解析を行う場合に比べ、実際の製品に近い環境で解析を行うことができるため、解析の精度を向上させることができる。
なお、上記の処理機能は、コンピュータによって実現することができる。その場合、回路設計支援装置1、10が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリ等が挙げられる。磁気記憶装置には、ハードディスクドライブ、フレキシブルディスク(FD)、磁気テープ等が挙げられる。光ディスクには、DVD、DVD−RAM、CD−ROM/RW等が挙げられる。光磁気記録媒体には、MO(Magneto-Optical disk)等が挙げられる。
(付記1) コンピュータに、
処理対象の基板モデルを複数のセルに分割し、
前記基板モデルの平面上の少なくとも一つの方向に対して、前記複数のセルに設けられる配線が前記基板モデルにもたらす影響を示す指標を、前記複数のセルそれぞれに占める前記配線の割合と、前記複数のセルのうち隣接するセルにおける前記方向への配線の連続性を示すパラメータとに基づいて算出し、
算出された前記指標に基づいて、前記配線の等価物性値を算出し、
算出された前記等価物性値を表示装置に出力する、
処理を実行させることを特徴とする回路設計支援プログラム。
(付記6) 前記処理対象の基板モデルは複数の層を有しており、
前記コンピュータに、
前記層毎の前記等価物性値を前記表示装置に表示させる処理を実行させることを特徴とする付記1記載の回路設計支援プログラム。
処理対象の基板モデルを複数のセルに分割し、
前記基板モデルの平面上の少なくとも一つの方向に対して、前記複数のセルに設けられる配線が前記基板モデルにもたらす影響を示す指標を、前記複数のセルそれぞれに占める前記配線の割合と、前記複数のセルのうち隣接するセルにおける前記方向への配線の連続性を示すパラメータとに基づいて算出し、
算出された前記指標に基づいて、前記配線の等価物性値を算出し、
算出された前記等価物性値を表示装置に出力する、
ことを特徴とする回路設計支援方法。
前記基板モデルの平面上の少なくとも一つの方向に対して、前記複数のセルに設けられる配線が前記基板モデルにもたらす影響を示す指標を、前記複数のセルそれぞれに占める前記配線の割合と、前記複数のセルのうち隣接するセルにおける前記方向への配線の連続性を示すパラメータとに基づいて算出する指標算出部と、
算出された前記指標に基づいて、前記配線の等価物性値を算出する等価物性値算出部と、
算出された前記等価物性値を表示装置に出力する出力部と、
を有することを特徴とする回路設計支援装置。
1a 基板モデル情報格納部
1b 配線情報格納部
1c 分割部
1d 指標算出部
1e、13 等価物性値算出部
1f 出力部
2、30 基板モデル
3、35 配線
4a〜4f、36 セル
5 表示装置
11 解析部
12 残銅率算出部
121 基板外形情報格納部
122 評価IC領域格納部
123 セルサイズ決定部
124 パラメータ算出部
125 平均残銅率算出部
126 寄与度算出部
14 表示部
20 ガーバーデータ格納部
31、32、33 IC部品モデル
34、34a 領域
B1〜B5 ボタン
P1〜P8 頂点
T、T1、T2、T3 テーブル
Claims (7)
- コンピュータに、
処理対象の基板モデルを複数のセルに分割し、
前記基板モデルの平面上の少なくとも一つの方向に対して、前記複数のセルに設けられる配線が前記基板モデルにもたらす影響を示す指標を、前記複数のセルそれぞれに占める前記配線の割合と、前記複数のセルのうち隣接するセルにおける前記方向への配線の連続性を示すパラメータとに基づいて算出し、
算出された前記指標に基づいて、前記セルの等価物性値を算出し、
算出された前記等価物性値を表示装置に出力する、
処理を実行させることを特徴とする回路設計支援プログラム。 - 前記隣接するセルの各頂点の前記配線の有無に基づいて、前記方向への前記連続性を示すパラメータを算出することを特徴とする請求項1記載の回路設計支援プログラム。
- 前記複数のセルそれぞれの各頂点に存在する配線の個数に基づいて、前記配線の割合を算出することを特徴とする請求項1または2に記載の回路設計支援プログラム。
- 前記複数のセルの辺の長さを前記配線の幅に基づいて決定することを特徴とする請求項1記載の回路設計支援プログラム。
- 前記処理対象の基板モデルは複数の層を有しており、
前記コンピュータに、
前記層毎の前記等価物性値を前記表示装置に表示させる処理を実行させることを特徴とする請求項1記載の回路設計支援プログラム。 - コンピュータが、
処理対象の基板モデルを複数のセルに分割し、
前記基板モデルの平面上の少なくとも一つの方向に対して、前記複数のセルに設けられる配線が前記基板モデルにもたらす影響を示す指標を、前記複数のセルそれぞれに占める前記配線の割合と、前記複数のセルのうち隣接するセルにおける前記方向への配線の連続性を示すパラメータとに基づいて算出し、
算出された前記指標に基づいて、前記セルの等価物性値を算出し、
算出された前記等価物性値を表示装置に出力する、
ことを特徴とする回路設計支援方法。 - 処理対象の基板モデルを複数のセルに分割する分割部と、
前記基板モデルの平面上の少なくとも一つの方向に対して、前記複数のセルに設けられる配線が前記基板モデルにもたらす影響を示す指標を、前記複数のセルそれぞれに占める前記配線の割合と、前記複数のセルのうち隣接するセルにおける前記方向への配線の連続性を示すパラメータとに基づいて算出する指標算出部と、
算出された前記指標に基づいて、前記セルの等価物性値を算出する等価物性値算出部と、
算出された前記等価物性値を表示装置に出力する出力部と、
を有することを特徴とする回路設計支援装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011001013A JP5625921B2 (ja) | 2011-01-06 | 2011-01-06 | 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011001013A JP5625921B2 (ja) | 2011-01-06 | 2011-01-06 | 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012141920A JP2012141920A (ja) | 2012-07-26 |
JP5625921B2 true JP5625921B2 (ja) | 2014-11-19 |
Family
ID=46678119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011001013A Active JP5625921B2 (ja) | 2011-01-06 | 2011-01-06 | 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5625921B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004227337A (ja) * | 2003-01-23 | 2004-08-12 | Sharp Corp | 熱伝導率算出装置及び熱伝導率算出方法及び熱伝導率算出プログラム |
JP4579617B2 (ja) * | 2004-08-11 | 2010-11-10 | 富士通株式会社 | 基板変形予測装置、基板変形予測方法および基板変形予測プログラム |
JP4792274B2 (ja) * | 2004-10-29 | 2011-10-12 | パナソニック株式会社 | 等価材料定数算出システム、等価材料定数算出プログラム、等価材料定数算出方法、設計システムおよび構造体の製造方法 |
WO2006095498A1 (ja) * | 2005-03-10 | 2006-09-14 | Matsushita Electric Industrial Co., Ltd. | 部品実装基板用解析方法 |
JP2008052499A (ja) * | 2006-08-24 | 2008-03-06 | Sharp Corp | 熱伝導率算出装置、熱伝導率算出方法および熱伝導率算出プログラム |
JP2008157746A (ja) * | 2006-12-22 | 2008-07-10 | Digital Electronics Corp | 熱解析方法、熱解析プログラムおよびその熱解析プログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
2011
- 2011-01-06 JP JP2011001013A patent/JP5625921B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012141920A (ja) | 2012-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8775998B2 (en) | Support device of three-dimensional integrated circuit and method thereof | |
JP5062249B2 (ja) | 解析装置、解析方法及び解析プログラム | |
JP4597691B2 (ja) | 有限要素法を用いた構造解析方法 | |
US10031996B2 (en) | Timing based net constraints tagging with zero wire load validation | |
US9256707B2 (en) | Trace routing according to freeform sketches | |
JP6443117B2 (ja) | 部品配置プログラム、部位品配置方法、および情報処理装置 | |
US8260571B2 (en) | Analysis apparatus | |
JP5625921B2 (ja) | 回路設計支援プログラム、回路設計支援方法および回路設計支援装置 | |
JP5040363B2 (ja) | 解析装置、解析方法及び解析プログラム | |
US20140298278A1 (en) | Graphical method and product to assign physical attributes to entities in a high level descriptive language used for vlsi chip design | |
JP6344192B2 (ja) | 構造解析方法、構造解析装置及びプログラム | |
JP2005050137A (ja) | 自動メッシュ生成装置、自動メッシュ生成方法及びプログラム | |
JP2016085678A (ja) | 熱解析方法、熱解析装置及びプログラム | |
JP2009015462A (ja) | 構造シミュレーション装置、モデリングプログラム、及び構造シミュレーション方法 | |
JP5397901B2 (ja) | 回路情報管理装置、その方法、及びプログラム | |
JP5927690B2 (ja) | 表示制御装置、その方法及びプログラム | |
US20110235673A1 (en) | Analysis apparatus, analysis method and analysis program | |
JP5924029B2 (ja) | 設計支援装置、設計支援方法およびプログラム | |
JP7111945B2 (ja) | 構造解析シミュレーションプログラム、構造解析シミュレーション方法及び情報処理装置 | |
US9734277B2 (en) | Semiconductor device designing method, designing apparatus, and computer-readable storage medium | |
JP2021170186A (ja) | 熱抵抗推定装置、熱抵抗推定プログラム、データテーブル作成方法、及びデータ構造 | |
JP2012113453A (ja) | 回路設計支援装置、回路設計支援方法および半導体集積回路 | |
JP2014170575A (ja) | 回路設計装置および回路設計プログラム | |
JP5974651B2 (ja) | 設計支援プログラムおよび設計支援方法 | |
CN118031773A (zh) | 孔数量确定方法、装置、存储介质及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5625921 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |