JP5607023B2 - 多数の垂直磁区を含む磁気トンネル接合セル - Google Patents
多数の垂直磁区を含む磁気トンネル接合セル Download PDFInfo
- Publication number
- JP5607023B2 JP5607023B2 JP2011501882A JP2011501882A JP5607023B2 JP 5607023 B2 JP5607023 B2 JP 5607023B2 JP 2011501882 A JP2011501882 A JP 2011501882A JP 2011501882 A JP2011501882 A JP 2011501882A JP 5607023 B2 JP5607023 B2 JP 5607023B2
- Authority
- JP
- Japan
- Prior art keywords
- mtj
- magnetic
- sidewall
- domain
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
- Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
[1] 磁気トンネル接合(MTJ)ストラクチャは、多数の垂直サイドウォールを具備するMTJセルを具備する、
前記多数の垂直サイドウォールの各々は、ユニークな垂直磁区を定義する、
前記ユニークな垂直磁区の各々は、デジタル値を格納するように構成される。
[2] 第1の前記垂直サイドウォールは、前記第1の前記垂直サイドウォールの高さ未満である距離によって、第2の前記垂直サイドウォールから分離される、前記[1]のMTJストラクチャ。
[3] 前記MTJセルは、前記多数の垂直サイドウォール間に垂直に伸びるセンター電極をさらに具備する、前記[1]のMTJストラクチャ。
[4] 前記センター電極の厚さは、前記多数の垂直サイドウォールの2つの対向するサイドウォールの幅を引いた前記MTJセルの幅間の差のおよそ半分である、前記[3]のMTJストラクチャ。
[5] 前記MTJセルは、第1の磁区を有する第1の垂直サイドウォールと、第2の磁区を有する第2の垂直のサイドウォールと、第3の磁区を有する第3の垂直のサイドウォールとを具備する、前記[1]のMTJストラクチャ。
[6] 前記MTJセルは、前記多数の垂直サイドウォールにつながれたボトムウォールをさらに具備する、前記ボトムウォールは、第4の磁区を有する、前記[5]のMTJストラクチャ。
[7] 4つのターミナルストラクチャをさらに具備する、
前記4つのターミナルストラクチャのうちの3つは、前記垂直サイドウォールにつながれ、前記4つのターミナルストラクチャの4分の1は、前記ボトムウォールにつながれる、前記[6]のMTJストラクチャ、
[8] 前記MTJセルは、U字形状である、前記[1]のMTJストラクチャ。
[9] 前記MTJセルは、実質的に長方形の形状の4つの垂直サイドウォールを具備する、前記[1]のMTJストラクチャ。
[10] 前記MTJセルは、前記4つの垂直サイドウォールにつながれたボトムウォールをさらに具備する、前記[9]のMTJストラクチャ。
[11] 前記MTJストラクチャは、6つのターミナルストラクチャをさらに具備する、前記[10]のMTJストラクチャ。
[12] 多数のデジタル値を格納するように構成された1つの磁気トンネル接合(MTJ)セルと、前記多数のデジタル値の少なくとも1つは、垂直磁界を使用して格納される、
前記MTJセルにつながれた多数のターミナルと、
を具備するデバイス。
[13] 第1の前記多数のターミナルにつながれたトランジスタをさらに具備する、
前記トランジスタは、データ書き込み線および第1のソース線にさらにつながれる、前記[12]のデバイス。
[14] 第2の前記多数のターミナルにつながれた第2のトランジスタをさらに具備する、
前記第2のトランジスタは、前記データ書き込み線につながれ、第2のソース線につながれる、前記[13]のデバイス。
[15] 第3の前記多数のターミナルにつながれた第3のトランジスタをさらに具備する、
前記第3のトランジスタは、前記データ書き込み線につながれ、第3のソース線につながれる、前記[14]のデバイス。
[16] 前記第1の前記多数のターミナルは、前記MTJセルの第1のサイドウォールにつながれる、前記第2の前記多数のターミナルは、前記MTJセルの第2のサイドウォールにつながれる、前記第3の前記多数のターミナルは、前記MTJセルのボトムウォールにつながれる、前記[15]のデバイス。
[17] ビット線につながれた第4の前記多数のターミナルをさらに具備する、前記[16]のデバイス。
[18] デバイスを作る方法は、
基板内にディープトレンチを作成するために、ディープトレンチフォトおよびエッチングプロセスを行うことと、
前記ディープトレンチ内にボトム電極を堆積することと、
固定層、トンネル障壁、および自由層を含む磁気トンネル接合(MTJ)ストラクチャを形成するために層を堆積することと、前記MTJストラクチャの少なくとも第1の部分は前記ボトム電極につながれる、
前記MTJストラクチャの少なくとも第2の部分上にトップ電極を堆積することと、
水平方向および垂直方向に前記MTJストラクチャ上に磁気アニールプロセスを行うことと、前記水平方向は、前記基板の面と実質的に平行である、前記垂直方向は、前記基板の前記面に実質的に垂直である、
を具備し、
前記自由層の第1の部分は、前記垂直方向に第1の磁区を有している、前記自由層の第2の部分は、前記水平方向に第2の磁区を有している。
[19] 層間絶縁体(ILD)の堆積を行うことと、化学的機械研磨(CMP)プロセスを行うことと、をさらに具備する、前記[18]の方法。
[20] 前記MTJにつながれたビア上で、フォトレジスト、エッチング、充填およびCMPプロセスを行うことをさらに具備する、前記[19]の方法。
[21] 前記MTJストラクチャは、前記垂直方向に第1のサイドウォールおよび前記垂直方向に第2のサイドウォールを含んでいる、前記[18]の方法。
[22] キャップ膜層を堆積することと、
ボトムビアのエッチング、充填および研磨プロセスを行うことと、
層間絶縁層を堆積することと、
をさらに具備する、前記[21]の方法。
[23] 前記MTJストラクチャは、U字形状を有する、前記[18]の方法。
[24] 前記トレンチは、前記MTJストラクチャのサイドウォールの高さより大きな深さを有している、前記サイドウォールの前記高さは、前記トレンチの長さより大きくおよび前記トレンチの幅より大きい、前記[18]の方法。
Claims (19)
- コモン・センター電極の周囲に配置される、少なくとも第1、及び第2の垂直サイドウォールと、第3のウォールとを含むMTJセルを具備し、
前記第1、及び第2の垂直サイドウォールの各々は、ユニークな垂直磁区を規定し、
各ユニークな垂直磁区は、基板の平面に対して垂直方向に指向され、前記第3のウォールは、第3の磁区を規定し、
前記磁区の各々は、デジタル値を格納するように適応される、
磁気トンネル接合(MTJ)ストラクチャ。 - 前記第1の垂直サイドウォールは、前記第1の垂直サイドウォールの高さ未満の距離で、前記第2の垂直サイドウォールから分離され、前記コモン・センター電極の厚さは、前記第1の垂直サイドウォールの内側の表面と、前記第2の垂直サイドウォールの内側の表面との間の距離の約半分である、
請求項1のMTJストラクチャ。 - 前記第3のウォールは、垂直磁区を有する垂直のサイドウォールである、請求項1のMTJストラクチャ。
- 前記第3のウォールは、少なくとも二つの垂直サイドウォールに結合されたボトムウォールである、請求項1のMTJストラクチャ。
- 4つのターミナルストラクチャをさらに具備し、
前記4つのターミナルストラクチャのうちの3つのターミナルストラクチャは、前記垂直サイドウォールに結合され、前記4つのターミナルストラクチャのうちの4つめのターミナルストラクチャは、前記ボトムウォールに結合される、請求項4のMTJストラクチャ。 - 前記MTJセルは、上面から見てU字形状である、請求項1のMTJストラクチャ。
- 前記MTJセルは、実質的に長方形の形状の4つの垂直サイドウォールを具備する、請求項1のMTJストラクチャ。
- 前記MTJセルは、前記4つの垂直サイドウォールに結合されたボトムウォールをさらに具備する、請求項7のMTJストラクチャ。
- 前記MTJストラクチャは、6つのターミナルストラクチャをさらに具備する、請求項8のMTJストラクチャ。
- コモン・センター電極の周囲に配置される、少なくとも第1、及び第2のサイドウォール及び第3のウォールを備え、
前記第1、及び第2のサイドウォールの各々は、ユニークな垂直磁区を規定し、
各ユニークな垂直磁区は、基板の平面に対して垂直方向に指向され、
前記第3のウォールは、第3の磁区を規定し、
前記磁区の各々は、デジタル値を格納するように適応され、
少なくとも二つのターミナルに結合される、
1つの磁気トンネル接合(MTJ)セルと、
前記少なくとも二つのターミナルのうち第1のターミナル、データ書き込み線、及び第1のソース線に結合されるトランジスタと、
前記少なくとも二つのターミナルのうち第2のターミナル、データ書き込み線、及び第2のソース線に結合される第2のトランジスタと、
を具備するデバイス。 - 第3のターミナルに結合された第3のトランジスタをさらに具備し、
前記第3のトランジスタは、前記データ書き込み線に結合され、第3のソース線に結合される、請求項10のデバイス。 - 前記第1のターミナルは、前記MTJセルの第1のサイドウォールに結合され、
前記第2のターミナルは、前記MTJセルの第2のサイドウォールに結合され、
前記第3のターミナルは、前記MTJセルのボトムウォールに結合される、請求項11のデバイス。 - ビット線に結合された第4のターミナルをさらに具備する、請求項12のデバイス。
- 基板内にディープトレンチを作成するために、ディープトレンチフォトおよびエッチングプロセスを行うことと、
前記ディープトレンチ内にボトム電極を堆積することと、
固定層、トンネル障壁、および自由層を含み、第1の部分が前記ボトム電極に結合される磁気トンネル接合(MTJ)ストラクチャを形成するために層を堆積することと、
前記MTJストラクチャの少なくとも第2の部分上に、前記ディープトレンチ内に設けられたコモン・センター電極を含むトップ電極を堆積することと、
前記基板の面と実質的に平行な水平方向および前記基板の前記面に実質的に垂直な垂直方向に前記MTJストラクチャ上に磁気アニールプロセスを行うことと、
を具備し、
前記MTJストラクチャの前記自由層は、
前記コモン・センター電極の周囲に配置される、少なくとも第1、及び第2の垂直サイドウォールと、第3のウォールとを有し、
前記第1、及び第2の垂直サイドウォールの各々は、ユニークな垂直磁区を規定し、
各ユニークな垂直磁区は、基板の平面に対して垂直方向に指向され、
前記第3のウォールは、第3の磁区を規定し、
前記磁区の各々は、デジタル値を格納するように適応される
デバイス形成方法。 - 前記磁気アニールプロセスを実行した後に前記トップ電極上に層間絶縁体(ILD)層の堆積を行うことと、前記ILD層に化学的機械研磨(CMP)プロセスを行うことと、
をさらに具備する、請求項14の方法。 - フォトレジストパターニングを実行するために、前記層間絶縁体層上にフォトレジストを形成することと、
前記パターニングされたフォトレジストを用いて前記層間絶縁体層をエッチングすることにより、ヴィアホールを形成することと、
前記ヴィアホール内に導電層を埋め込むことと、
前記導電層に対してCMPプロセスを実行することにより、前記トップ電極に結合されるトップヴィア、及び前記ボトム電極に結合されるボトムヴィアを形成することと、
をさらに具備する、請求項15の方法。 - 前記層間絶縁体層を堆積する前に、前記トップ電極と、前記層間絶縁体層との間にキャップ膜層を堆積すること
をさらに具備する、請求項15の方法。 - 前記MTJストラクチャは、上面から見てU字形状である、請求項14の方法。
- 前記第3のウォールは、垂直磁区を有する垂直サイドウォールであり、
前記ディープトレンチは、前記第1及び第2の垂直サイドウォールの高さ及び前記第3のウォールの高さより大きな深さを有し、前記第1及び第2の垂直サイドウォールの前記高さ及び前記第3のウォールの前記高さは、前記ディープトレンチの長さより大きく、かつ前記ディープトレンチの幅より大きい、請求項14の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/054,536 US7885105B2 (en) | 2008-03-25 | 2008-03-25 | Magnetic tunnel junction cell including multiple vertical magnetic domains |
US12/054,536 | 2008-03-25 | ||
PCT/US2009/036537 WO2009120487A1 (en) | 2008-03-25 | 2009-03-09 | Magnetic tunnel junction cell including multiple vertical magnetic domains |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011517065A JP2011517065A (ja) | 2011-05-26 |
JP5607023B2 true JP5607023B2 (ja) | 2014-10-15 |
Family
ID=40626734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011501882A Active JP5607023B2 (ja) | 2008-03-25 | 2009-03-09 | 多数の垂直磁区を含む磁気トンネル接合セル |
Country Status (7)
Country | Link |
---|---|
US (2) | US7885105B2 (ja) |
EP (1) | EP2266136B1 (ja) |
JP (1) | JP5607023B2 (ja) |
KR (1) | KR101212741B1 (ja) |
CN (2) | CN102017128B (ja) |
TW (1) | TWI388075B (ja) |
WO (1) | WO2009120487A1 (ja) |
Families Citing this family (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8634231B2 (en) * | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
US7817463B2 (en) * | 2008-06-30 | 2010-10-19 | Qualcomm Incorporated | System and method to fabricate magnetic random access memory |
US8650355B2 (en) * | 2008-10-15 | 2014-02-11 | Seagate Technology Llc | Non-volatile resistive sense memory on-chip cache |
US8446243B2 (en) * | 2008-10-31 | 2013-05-21 | Infineon Technologies Austria Ag | Method of constructing inductors and transformers |
US8363460B2 (en) * | 2010-04-07 | 2013-01-29 | Avalanche Technology, Inc. | Method and apparatus for programming a magnetic tunnel junction (MTJ) |
US20110169488A1 (en) * | 2010-01-08 | 2011-07-14 | Everspin Technologies, Inc. | Method and structure for testing and calibrating magnetic field sensing device |
US9385308B2 (en) * | 2010-03-26 | 2016-07-05 | Qualcomm Incorporated | Perpendicular magnetic tunnel junction structure |
US8513771B2 (en) | 2010-06-07 | 2013-08-20 | Infineon Technologies Ag | Semiconductor package with integrated inductor |
US8674465B2 (en) * | 2010-08-05 | 2014-03-18 | Qualcomm Incorporated | MRAM device and integration techniques compatible with logic integration |
US8446757B2 (en) * | 2010-08-18 | 2013-05-21 | International Business Machines Corporation | Spin-torque transfer magneto-resistive memory architecture |
US8422287B2 (en) * | 2010-09-09 | 2013-04-16 | Magic Technologies, Inc. | Pulse field assisted spin momentum transfer MRAM design |
US8514615B2 (en) | 2010-09-30 | 2013-08-20 | Everspin Technologies, Inc. | Structures and methods for a field-reset spin-torque MRAM |
US8711612B1 (en) | 2010-12-03 | 2014-04-29 | Magsil Corporation | Memory circuit and method of forming the same using reduced mask steps |
JP5652199B2 (ja) * | 2010-12-28 | 2015-01-14 | 富士通セミコンダクター株式会社 | 磁気デバイスおよびその製造方法 |
US9082956B2 (en) | 2011-04-04 | 2015-07-14 | Micron Technology, Inc. | Confined cell structures and methods of forming confined cell structures |
US9236561B2 (en) | 2011-09-12 | 2016-01-12 | Samsung Electronics Co., Ltd. | Method and system for providing multiple self-aligned logic cells in a single stack |
CN103066198B (zh) * | 2011-10-19 | 2015-06-03 | 中芯国际集成电路制造(北京)有限公司 | 一种新型的磁隧穿结器件及其制造方法 |
CN103165454B (zh) | 2011-12-12 | 2016-08-17 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
US20130187247A1 (en) * | 2012-01-23 | 2013-07-25 | Qualcomm Incorporated | Multi-bit magnetic tunnel junction memory and method of forming same |
US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
US9196334B2 (en) | 2012-04-19 | 2015-11-24 | Qualcomm Incorporated | Hierarchical memory magnetoresistive random-access memory (MRAM) architecture |
US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9368232B2 (en) | 2013-03-07 | 2016-06-14 | Qualcomm Incorporated | Magnetic automatic test equipment (ATE) memory tester device and method employing temperature control |
US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
KR102022873B1 (ko) | 2013-03-12 | 2019-11-04 | 삼성전자 주식회사 | 비휘발성 메모리 소자 및 이의 제조 방법 |
CN104122513A (zh) * | 2013-04-24 | 2014-10-29 | 上海矽睿科技有限公司 | 高密度磁传感装置及其磁感应方法、制备工艺 |
US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
CN103359683B (zh) * | 2013-07-10 | 2016-01-20 | 华中科技大学 | 一种mtj纳米柱阵列的制备方法 |
US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US9461094B2 (en) * | 2014-07-17 | 2016-10-04 | Qualcomm Incorporated | Switching film structure for magnetic random access memory (MRAM) cell |
WO2016048378A1 (en) * | 2014-09-26 | 2016-03-31 | Intel Corporation | Magnetic diffusion barriers and filter in psttm mtj construction |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9673388B2 (en) * | 2014-10-20 | 2017-06-06 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit structures with spin torque transfer magnetic random access memory and methods for fabricating the same |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
CN104795489A (zh) * | 2015-04-20 | 2015-07-22 | 北京航空航天大学 | 一种新型的四端磁存储器件 |
WO2017052627A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Strained perpendicular magnetic tunnel junction devices |
CN106558333B (zh) * | 2015-09-29 | 2018-11-09 | 中国科学院物理研究所 | 包括环形磁性隧道结的自旋转移力矩磁随机存取存储器 |
US9905751B2 (en) | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
US9614003B1 (en) * | 2015-10-21 | 2017-04-04 | Globalfoundries Inc. | Method of forming a memory device structure and memory device structure |
US9972771B2 (en) * | 2016-03-24 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM devices and methods of forming the same |
US10269556B2 (en) * | 2017-07-14 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for cleaning semiconductor device structure with gas flow |
US10325639B2 (en) * | 2017-11-20 | 2019-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Initialization process for magnetic random access memory (MRAM) production |
US10411184B1 (en) | 2018-03-02 | 2019-09-10 | Samsung Electronics Co., Ltd. | Vertical spin orbit torque devices |
CN109243511B (zh) * | 2018-09-12 | 2021-08-20 | 山东大学 | 一种控制自由层畴结构在磁性隧道结中实现十态数据存储的方法 |
US11049537B2 (en) | 2019-07-29 | 2021-06-29 | Applied Materials, Inc. | Additive patterning of semiconductor film stacks |
CN111725394B (zh) * | 2019-09-06 | 2022-11-11 | 中国科学院上海微***与信息技术研究所 | 一种磁性存储单元的加工方法、磁性随机存储器及设备 |
US11211553B2 (en) * | 2019-09-17 | 2021-12-28 | Everspin Technologies, Inc. | Magnetoresistive devices and methods of fabricating such devices |
US11723283B2 (en) * | 2020-05-11 | 2023-08-08 | Applied Materials, Inc. | Spin-orbit torque MRAM structure and manufacture thereof |
US20220406992A1 (en) * | 2021-06-17 | 2022-12-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor Memory Device And Method Of Forming The Same |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6072718A (en) * | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
JP4488645B2 (ja) * | 2001-04-20 | 2010-06-23 | 株式会社東芝 | 磁気記憶装置 |
US6621730B1 (en) * | 2002-08-27 | 2003-09-16 | Motorola, Inc. | Magnetic random access memory having a vertical write line |
US6980469B2 (en) * | 2003-08-19 | 2005-12-27 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
US7109539B2 (en) * | 2004-03-09 | 2006-09-19 | International Business Machines Corporation | Multiple-bit magnetic random access memory cell employing adiabatic switching |
US7072208B2 (en) * | 2004-07-28 | 2006-07-04 | Headway Technologies, Inc. | Vortex magnetic random access memory |
US7221584B2 (en) * | 2004-08-13 | 2007-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM cell having shared configuration |
US7319262B2 (en) * | 2004-08-13 | 2008-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM over sloped pillar |
US7705340B2 (en) * | 2004-10-05 | 2010-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inflected magnetoresistive structures and memory cells having inflected magnetoresistive structures |
JP2007157823A (ja) * | 2005-12-01 | 2007-06-21 | Renesas Technology Corp | 磁気記憶装置 |
US7430135B2 (en) * | 2005-12-23 | 2008-09-30 | Grandis Inc. | Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density |
CN100477316C (zh) * | 2006-04-11 | 2009-04-08 | 中国科学院物理研究所 | 基于环状闭合型磁性多层膜的磁逻辑元件 |
US8070144B2 (en) * | 2006-08-31 | 2011-12-06 | Honda Motor Co., Ltd. | Assembly guide for vehicle spring and method |
US7804668B2 (en) * | 2006-11-16 | 2010-09-28 | Headway Technologies, Inc. | Enhanced hard bias in thin film magnetoresistive sensors with perpendicular easy axis growth of hard bias and strong shield-hard bias coupling |
US7936596B2 (en) * | 2008-02-01 | 2011-05-03 | Qualcomm Incorporated | Magnetic tunnel junction cell including multiple magnetic domains |
US7579197B1 (en) | 2008-03-04 | 2009-08-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
US7781231B2 (en) * | 2008-03-07 | 2010-08-24 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
-
2008
- 2008-03-25 US US12/054,536 patent/US7885105B2/en active Active
-
2009
- 2009-03-05 TW TW098107160A patent/TWI388075B/zh active
- 2009-03-09 EP EP09724118.6A patent/EP2266136B1/en not_active Not-in-force
- 2009-03-09 CN CN2009801163573A patent/CN102017128B/zh active Active
- 2009-03-09 KR KR1020107023818A patent/KR101212741B1/ko active IP Right Grant
- 2009-03-09 JP JP2011501882A patent/JP5607023B2/ja active Active
- 2009-03-09 CN CN201310594047.0A patent/CN103594424B/zh active Active
- 2009-03-09 WO PCT/US2009/036537 patent/WO2009120487A1/en active Application Filing
-
2010
- 2010-12-21 US US12/973,989 patent/US7995383B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090243009A1 (en) | 2009-10-01 |
TW200952226A (en) | 2009-12-16 |
US7885105B2 (en) | 2011-02-08 |
EP2266136B1 (en) | 2019-01-16 |
JP2011517065A (ja) | 2011-05-26 |
KR101212741B1 (ko) | 2012-12-14 |
TWI388075B (zh) | 2013-03-01 |
US7995383B2 (en) | 2011-08-09 |
CN102017128A (zh) | 2011-04-13 |
WO2009120487A1 (en) | 2009-10-01 |
KR20100125449A (ko) | 2010-11-30 |
CN103594424B (zh) | 2016-06-01 |
EP2266136A1 (en) | 2010-12-29 |
CN102017128B (zh) | 2013-12-25 |
US20110090732A1 (en) | 2011-04-21 |
CN103594424A (zh) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5607023B2 (ja) | 多数の垂直磁区を含む磁気トンネル接合セル | |
US9368718B2 (en) | Method of forming a magnetic tunnel junction device | |
JP5450460B2 (ja) | 磁気トンネル接合ストラクチャを形成する方法 | |
KR101187831B1 (ko) | 다수의 자구들을 갖는 자기 턴넬 접합 셀 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130415 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130422 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130515 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140519 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140526 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5607023 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |