JP5602941B2 - 1つおきの選択を伴う相変化メモリアレイブロック - Google Patents
1つおきの選択を伴う相変化メモリアレイブロック Download PDFInfo
- Publication number
- JP5602941B2 JP5602941B2 JP2013506425A JP2013506425A JP5602941B2 JP 5602941 B2 JP5602941 B2 JP 5602941B2 JP 2013506425 A JP2013506425 A JP 2013506425A JP 2013506425 A JP2013506425 A JP 2013506425A JP 5602941 B2 JP5602941 B2 JP 5602941B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- block
- pcm
- memory
- word line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0088—Write with the simultaneous writing of a plurality of cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Description
本出願は、参照することによりその全体が本願に組み入れられる2010年4月27日に出願された米国仮特許出願第61/328,421号明細書の利益を主張する。
i)分割されたIO、
ii)1つおきのサブブロック選択、
iii)1つおきのビット線、
iv)分割されたIOおよび1つおきのサブブロック選択、
v)分割されたIOおよび1つおきのビット線、
vi)1つおきのサブブロック選択および1つおきのビット線、
vii)分割されたIOおよび1つおきのサブブロック選択および1つおきのビット線、
のうちの1つを含むPCM(相変化メモリ)形態が提供される。
第1組のセルに接続される第1の出力と、
第2組のセルに接続される第2の出力と、
を備える。
第1組のセルに接続される第1の出力と、
第2組のセルに接続される第2の出力と、
第3組のセルに接続される第3の出力と、
第4組のセルに接続される第4の出力と、
を備える。
第1の複数のPCMブロックユニットを備える第1のメモリセルアレイであって、各PCMブロックユニットが複数のメモリセルを含み、第1の複数のPCMブロックユニットが第1のブロックセットと第2のブロックセットとに分けられて、第1のブロックセットに属する各PCMブロックユニットが第1のブロックセットの他のPCMブロックユニットのいずれにも隣接しないとともに、第2のブロックセットに属する各PCMブロックユニットが第2のブロックセットの他のPCMブロックユニットのいずれにも隣接しないようになっている、第1のメモリセルアレイと、
第1のブロックセットと第2のブロックセットとの間で選択するように構成された第1のセレクタと、
ワード線ドライバ構造と、を備え、
ワード線ドライバ構造は、
第1の複数のサブワード線ドライバと、
第1の複数のPCMブロックユニットを第1の複数のサブワード線ドライバを介して駆動させる第1のメインワード線ドライバと、を備え、
第1のセレクタが第1のブロックセットを選択すると、アクセスのための記憶場所が第1のブロックセットの各ブロックのメモリセルを含み、第1のセレクタが第2のブロックセットを選択すると、アクセスのための記憶場所が第2のメモリセットの各ブロックのメモリセルを含む、
装置を提供する。
複数の隣接するPCM(相変化メモリ)セルを備え、
第1のセレクタにより選択されるPCMブロックユニットにおいては、アクセスのための記憶場所がPCMブロックユニットのPCMセルのサブセットを含み、サブセットの各PCMセルがサブセットのそれぞれの他のPCMセルに隣接しないようになっている。
第1のセレクタが第1のブロックセットを選択するとともに第2のセレクタが第1組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第1のブロックセットの各ブロックの第1組のセルのメモリセルを含み、
第1のセレクタが第1のブロックセットを選択するとともに第2のセレクタが第2組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第1のブロックセットの各ブロックの第2組のセルのメモリセルを含み、
第1のセレクタが第2のブロックセットを選択するとともに第2のセレクタが第1組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第2のブロックセットの各ブロックの第1組のセルのメモリセルを含み、
第1のセレクタが第2のブロックセットを選択するとともに第2のセレクタが第2組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第2のブロックセットの各ブロックの第2組のセルのメモリセルを含む。
第2のセレクタは、
第1組のセルに接続される第1の出力と、
第2組のセルに接続される第2の出力と、
第3組のセルに接続される第3の出力と、
第4組のセルに接続される第4の出力と、
を備える。
第2の複数のPCMブロックユニットを備える第2のメモリセルアレイであって、第2の複数のPCMブロックユニットが第3のブロックセットと第4のブロックセットとに分けられて、第3組に属する各PCMブロックユニットが第3組の他のPCMブロックユニットのいずれにも隣接しないとともに、第4組に属する各PCMブロックユニットが第4組の他のPCMブロックユニットのいずれにも隣接しないようになっている、第2のメモリセルアレイを更に備え、
ワード線ドライバ構造は、第2の複数のサブワード線ドライバを介して第2の複数のPCMブロックユニットを駆動させる第2のメインワード線ドライバを更に備え、
第1のセレクタは、
a)第1のブロックセットおよび第3のブロックセットの両方
b)第2のブロックセットおよび第4のブロックセットの両方
のうちの一方を選択し、
セレクタが第1のブロックセットおよび第3のブロックセットを選択すると、アクセスのための記憶場所は、第1のブロックセットの各ブロックのメモリセルと第3のブロックセットの各ブロックのメモリセルとを含み、
セレクタが第2のブロックセットおよび第4のブロックセットを選択すると、アクセスのための記憶場所は、第2のブロックセットの各ブロックのメモリセルと第4のブロックセットの各ブロックのメモリセルとを含む。
アドレスデコーダを更に備え、
第1のメインワード線ドライバおよび第2のメインワード線ドライバが共通にアドレスデコーダによってアクティブにされる。
第1のセレクタが第1のブロックセットを選択するとともに第2のセレクタが第1組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第1のブロックセットの各ブロックの第1組のセルのメモリセルを含み、
第1のセレクタが第1のブロックセットを選択するとともに第2のセレクタが第2組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第1のブロックセットの各ブロックの第2組のセルのメモリセルを含み、
第1のセレクタが第2のブロックセットを選択するとともに第2のセレクタが第1組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第2のブロックセットの各ブロックの第1組のセルのメモリセルを含み、
第1のセレクタが第2のブロックセットを選択するとともに第2のセレクタが第2組のセルを選択すると、読み取り或いは書き込みのための記憶場所は、第2のブロックセットの各ブロックの第2組のセルのメモリセルを含む。
セレクタは、第1組のセルを選択するべく接続される第1の出力と、第2組のセルを選択するべく接続される第2の出力と、第3組のセルを選択するべく接続される第3の出力と、第4組のセルを選択するべく接続される第4の出力とを備える。
第1のPCMアレイと第2のPCMアレイとを備え、第1のPCMアレイが第1の複数のPCMブロックユニットを備えるとともに、第2のPCMアレイが第2の複数のPCMブロックユニットを備える、メモリセルアレイと、
複数のワード線のそれぞれに、
第1の複数のPCMブロックユニットを駆動させるように構成される第1の複数のサブワードドライバを介して第1のPCMアレイを駆動させるように構成される第1のメインワード線ドライバと、
第2の複数のPCMブロックユニットを駆動させるように構成される第2の複数のサブワードドライバを介して第2のPCMアレイを駆動させるように構成される第2のメインワード線ドライバと、
を備えるワード線ドライバ構造と、
第1のメインワード線ドライバおよび第2のメインワード線ドライバを共通にアクティブにするように構成されるアドレスデコーダと、を備え、
アクセスするための記憶場所は、第1のメモリセルアレイの選択されたメモリセルと、第2のメモリセルアレイの選択されたメモリセルとを含む、
メモリデバイスを提供する。
アクセスするための記憶場所がPCMセルのサブセットを含むように相変化メモリセルにアクセスする方法であって、サブセットの各PCMセルがサブセットのそれぞれの他のPCMセルに隣接しないようにする方法を提供する。
第1の複数のPCMブロックユニットを備える第1のメモリセルアレイであって、各PCMブロックユニットが複数のメモリセルを含み、第1の複数のPCMブロックユニットが第1のブロックセットと第2のブロックセットとに分けられて、第1のブロックセットに属する各PCMブロックユニットが第1のブロックセットの他のPCMブロックユニットのいずれにも隣接しないとともに、第2のブロックセットに属する各PCMブロックユニットが第2のブロックセットの他のPCMブロックユニットのいずれにも隣接しないようになっている、第1のメモリセルアレイにおいて、第1のブロックセットと第2のブロックセットとの間で選択するステップと、
第1のメインワード線ドライバを使用して、第1の複数のPCMブロックユニットを第1の複数のサブワード線ドライバを介して駆動させるステップと、
を含み、
第1のブロックセットが選択されると、第1のブロックセットの各ブロックのメモリセルを含む記憶場所にアクセスし、第2のブロックセットが選択されると、第2のメモリセットの各ブロックのメモリセルを含むアクセスのための記憶場所にアクセスする、
方法を提供する。
Claims (17)
- 奇数の番号が付された第1組の相変化メモリ(PCM)セルと、偶数の番号が付された第2組のPCMセルと、奇数の番号が付された第3組のPCMセルと、偶数の番号が付された第4組のPCMセルと、に分けられ、前記第1および第2組のセルは前記第1組に属するものと前記第2組に属するものとが交互になっており、前記第3および第4組のセルは前記第3組に属するものと前記第4組に属するものとが交互になっている、複数の隣接するPCMセルと、
前記第1組のセルに接続される第1の出力と、前記第2組のセルに接続される第2の出力と、前記第3組のセルに接続される第3の出力と、前記第4組のセルに接続される第4の出力と、を備え、前記第1組のセル、前記第2組のセル、前記第3組のセル、および前記第4組のセルの間で選択するためのセレクタと、を備え、
アクセスするための記憶場所がPCMセルのサブセットを含み、該サブセットのそれぞれのPCMセルが該サブセットの他のPCMセルと互いに隣接しないようになっている、装置。 - 前記セレクタが前記第1組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は前記第1組のセルを含むが前記第2組のセルを含まず、
前記セレクタが前記第2組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は前記第2組のセルを含むが前記第1組のセルを含まない、
請求項1に記載の装置。 - 第1組のビット線と、第2組のビット線とを更に備え、各ビット線がビット線を選択するための切り換え要素を備え、
前記第1組のビット線の前記切り換え要素が前記第1の出力に接続され、前記第2組のビット線の前記切り換え要素が前記第2の出力に接続される、
請求項1に記載の装置。 - 第1の複数のPCMブロックユニットを備える第1のメモリセルアレイであって、各PCMブロックユニットが奇数の番号が付された第1組のメモリセルと偶数の番号が付された第2組のメモリセルと奇数の番号が付された第3組のPCMセルと偶数の番号が付された第4組のPCMセルとに分けられる複数の隣接するメモリセルを含み、前記第1および第2組のセルは前記第1組に属するものと前記第2組に属するものとが交互になっており、前記第3および第4組のセルは前記第3組に属するものと前記第4組に属するものとが交互になっており、前記第1の複数のPCMブロックユニットが第1のブロックセットと第2のブロックセットとに分けられて、前記第1のブロックセットに属する各PCMブロックユニットが前記第1のブロックセットの他のPCMブロックユニットのいずれにも隣接しないとともに、前記第2のブロックセットに属する各PCMブロックユニットが前記第2のブロックセットの他のPCMブロックユニットのいずれにも隣接しないようになっている、第1のメモリセルアレイと、
前記第1のブロックセットと前記第2のブロックセットとの間で選択するように構成される第1のセレクタと、
前記第1組のセルに接続される第1の出力と、前記第2組のセルに接続される第2の出力と、前記第3組のセルに接続される第3の出力と、前記第4組のセルに接続される第4の出力と、を含み、前記第1組のセル、前記第2組のセル、前記第3組のセル、および前記第4組のセルの間で選択する第2のセレクタと、
ワード線ドライバ構造と、を備え、
前記ワード線ドライバ構造は、
第1の複数のサブワード線ドライバと、
前記第1の複数のPCMブロックユニットを前記第1の複数のサブワード線ドライバを介して駆動させる第1のメインワード線ドライバと、を備え、
前記第1のセレクタが前記第1のブロックセットを選択するとき、アクセスのための記憶場所が前記第1のブロックセットの各ブロックのメモリセルを含み、前記第1のセレクタが前記第2のブロックセットを選択するとき、アクセスのための記憶場所が前記第2のブロックセットの各ブロックのメモリセルを含む、装置。 - 各PCMブロックユニットは、
複数の隣接するPCM(相変化メモリ)セルを備え、
前記第1のセレクタにより選択されるPCMブロックユニットにおいては、アクセスのための記憶場所がPCMブロックユニットのPCMセルのサブセットを含み、前記サブセットの各PCMセルが前記サブセットの他のPCMセルと互いに隣接しないようになっている、請求項4に記載の装置。 - 前記第1のセレクタが前記第1のブロックセットを選択するとともに前記第2のセレクタが前記第1組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第1のブロックセットの各ブロックの前記第1組のセルのメモリセルを含み、
前記第1のセレクタが前記第1のブロックセットを選択するとともに前記第2のセレクタが前記第2組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第1のブロックセットの各ブロックの前記第2組のセルのメモリセルを含み、
前記第1のセレクタが前記第2のブロックセットを選択するとともに前記第2のセレクタが前記第1組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第2のブロックセットの各ブロックの前記第1組のセルのメモリセルを含み、
前記第1のセレクタが前記第2のブロックセットを選択するとともに前記第2のセレクタが前記第2組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第2のブロックセットの各ブロックの前記第2組のセルのメモリセルを含む、
請求項4に記載の装置。 - 第2の複数のPCMブロックユニットを備える第2のメモリセルアレイであって、前記第2の複数のPCMブロックユニットが第3のブロックセットと第4のブロックセットとに分けられて、前記第3組に属する各PCMブロックユニットが前記第3組の他のPCMブロックユニットのいずれにも隣接しないとともに、前記第4組に属する各PCMブロックユニットが前記第4組の他のPCMブロックユニットのいずれにも隣接しないようになっている、第2のメモリセルアレイを更に備え、
前記ワード線ドライバ構造は、第2の複数のサブワード線ドライバを介して前記第2の複数のPCMブロックユニットを駆動させる第2のメインワード線ドライバを更に備え、
前記第1のセレクタは、
a)前記第1のブロックセットおよび前記第3のブロックセットの両方
b)前記第2のブロックセットおよび前記第4のブロックセットの両方
のうちの一方を選択し、
前記セレクタが前記第1のブロックセットおよび前記第3のブロックセットを選択すると、アクセスのための記憶場所は、前記第1のブロックセットの各ブロックのメモリセルと前記第3のブロックセットの各ブロックのメモリセルとを備え、
前記セレクタが前記第2のブロックセットおよび前記第4のブロックセットを選択すると、アクセスのための記憶場所は、前記第2のブロックセットの各ブロックのメモリセルと前記第4のブロックセットの各ブロックのメモリセルとを備える、
請求項4に記載の装置。 - アドレスデコーダを備え、
前記第1のメインワード線ドライバおよび前記第2のメインワード線ドライバが共通に前記アドレスデコーダによってアクティブにされる、請求項7に記載の装置。 - 各PCMブロックユニットが複数の隣接するPCM(相変化メモリ)セルを備え、
前記第1のセレクタによって選択されるPCMブロックユニットにおいて、アクセスのための記憶場所が前記PCMブロックユニットのPCMセルのサブセットを含み、前記サブセットの各PCMセルが前記サブセットの他のPCMセルと互いに隣接しないようになっている、請求項7に記載の装置。 - 前記第1のセレクタが前記第1のブロックセットを選択するとともに前記第2のセレクタが前記第1組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第1のブロックセットの各ブロックの前記第1組のセルのメモリセルを含み、
前記第1のセレクタが前記第1のブロックセットを選択するとともに前記第2のセレクタが前記第2組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第1のブロックセットの各ブロックの前記第2組のセルのメモリセルを含み、
前記第1のセレクタが前記第2のブロックセットを選択するとともに前記第2のセレクタが前記第1組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第2のブロックセットの各ブロックの前記第1組のセルのメモリセルを含み、
前記第1のセレクタが前記第2のブロックセットを選択するとともに前記第2のセレクタが前記第2組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は、前記第2のブロックセットの各ブロックの前記第2組のセルのメモリセルを含む、
請求項9に記載の装置。 - アクセスするための記憶場所がPCMセルのサブセットを含み、複数の隣接する前記PCMセルは、奇数の番号が付された第1組のPCMセルと偶数の番号が付された第2組のPCMセルと奇数の番号が付された第3組のPCMセルと偶数の番号が付された第4組PCMセルとに分けられ、前記第1および第2組のセルは前記第1組に属するものと前記第2組に属するものとが交互になっており、前記第3および第4組のセルは前記第3組に属するものと前記第4組に属するものとが交互になっており、前記サブセットの各PCMセルが前記サブセットの他のPCMセルと互いに隣接しないように、相変化メモリセルにアクセスし、
前記第1組のセル、前記第2組のセル、前記第3組のセル、および前記第4組のセルの間で選択することを含む、方法。 - セレクタが前記第1組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は前記第1組のセルを含むが前記第2組のセルを含まず、
前記セレクタが前記第2組のセルを選択するとき、読み取り或いは書き込みのための記憶場所は前記第2組のセルを含むが前記第1組のセルを含まない、
請求項11に記載の方法。 - 第1の複数のPCMブロックユニットを備える第1のメモリセルアレイであって、各PCMブロックユニットが奇数の番号が付された第1組のメモリセルと偶数の番号が付された第2組のメモリセルと奇数の番号が付された第3組のPCMセルと偶数の番号が付された第4組のPCMセルとに分けられる複数の隣接するメモリセルを含み、前記第1および第2組のセルは前記第1組に属するものと前記第2組に属するものとが交互になっており、前記第3および第4組のセルは前記第3組に属するものと前記第4組に属するものとが交互になっており、前記第1の複数のPCMブロックユニットが第1のブロックセットと第2のブロックセットとに分けられて、前記第1のブロックセットに属する各PCMブロックユニットが前記第1のブロックセットの他のPCMブロックユニットのいずれにも隣接しないとともに、前記第2のブロックセットに属する各PCMブロックユニットが前記第2のブロックセットの他のPCMブロックユニットのいずれにも隣接しないようになっている、第1のメモリセルアレイにおいて、前記第1のブロックセットと前記第2のブロックセットとの間で選択するステップと、
第1のメインワード線ドライバを使用して、前記第1の複数のPCMブロックユニットを第1の複数のサブワード線ドライバを介して駆動させるステップと、
前記第1組のセル、前記第2組のセル、前記第3組のセル、および前記第4組のセルの間で選択するステップと、
を含み、
前記第1のブロックセットが選択されるとき、前記第1のブロックセットの各ブロックのメモリセルを含む記憶場所にアクセスし、前記第2のブロックセットが選択されるとき、前記第2のメモリセットの各ブロックのメモリセルを含むアクセスのための記憶場所にアクセスする、
方法。 - 各PCMブロックユニットは、
複数の隣接するPCM(相変化メモリ)セルを備え、
選択されるPCMブロックユニットにおいては、アクセスのための記憶場所が前記PCMブロックユニットの前記PCMセルのサブセットを含み、前記サブセットの各PCMセルが前記サブセットの他のPCMセルと互いに隣接しないようになっている、
請求項13に記載の方法。 - 前記第1のブロックセットおよび前記第1組のセルが選択されるとき、読み取り或いは書き込みのための記憶場所は、前記第1のブロックセットの各ブロックの前記第1組のセルのメモリセルを含み、
前記第1のブロックセットおよび前記第2組のセルが選択されるとき、読み取り或いは書き込みのための記憶場所は、前記第1のブロックセットの各ブロックの前記第2組のセルのメモリセルを含み、
前記第2のブロックセットおよび前記第1組のセルが選択されるとき、読み取り或いは書き込みのための記憶場所は、前記第2のブロックセットの各ブロックの前記第1組のセルのメモリセルを含み、
前記第2のブロックセットおよび前記第2組のセルが選択されるとき、読み取り或いは書き込みのための記憶場所は、前記第2のブロックセットの各ブロックの前記第2組のセルのメモリセルを含む、
請求項13に記載の方法。 - 第2の複数のPCMブロックユニットを備える第2のメモリセルアレイであって、前記第2の複数のPCMブロックユニットが第3のブロックセットと第4のブロックセットとに分けられて、前記第3組に属する各PCMブロックユニットが前記第3組の他のPCMブロックユニットのいずれにも隣接しないとともに、前記第4組に属する各PCMブロックユニットが前記第4組の他のPCMブロックユニットのいずれにも隣接しないようになっている、第2のメモリセルアレイにおいて、第2のメインワード線ドライバを使用して、前記第2の複数のPCMブロックユニットを第2の複数のサブワード線ドライバを介して駆動させるステップを更に含み、
選択するステップであって、
a)前記第1のブロックセットおよび前記第3のブロックセットの両方
b)前記第2のブロックセットおよび前記第4のブロックセットの両方
のうちの一方を選択することを含む選択するステップを更に含み、
前記第1のブロックセットおよび前記第3のブロックセットが選択されるとき、アクセスのための記憶場所は、前記第1のブロックセットの各ブロックのメモリセルと前記第3のブロックセットの各ブロックのメモリセルとを含み、
前記第2のブロックセットおよび前記第4のブロックセットが選択されるとき、アクセスのための記憶場所は、前記第2のブロックセットの各ブロックのメモリセルと前記第4のブロックセットの各ブロックのメモリセルとを含む、
請求項13に記載の方法。 - 前記第1のメインワード線ドライバおよび前記第2のメインワード線ドライバを共通にアクティブにするステップを更に含む、請求項16に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32842110P | 2010-04-27 | 2010-04-27 | |
US61/328,421 | 2010-04-27 | ||
PCT/CA2011/050136 WO2011134079A1 (en) | 2010-04-27 | 2011-03-10 | Phase change memory array blocks with alternate selection |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013527550A JP2013527550A (ja) | 2013-06-27 |
JP2013527550A5 JP2013527550A5 (ja) | 2014-02-13 |
JP5602941B2 true JP5602941B2 (ja) | 2014-10-08 |
Family
ID=44815698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013506425A Expired - Fee Related JP5602941B2 (ja) | 2010-04-27 | 2011-03-10 | 1つおきの選択を伴う相変化メモリアレイブロック |
Country Status (8)
Country | Link |
---|---|
US (1) | US20110261613A1 (ja) |
EP (1) | EP2564391A4 (ja) |
JP (1) | JP5602941B2 (ja) |
KR (1) | KR20130107199A (ja) |
CN (1) | CN102859603A (ja) |
CA (1) | CA2793927A1 (ja) |
TW (1) | TW201203250A (ja) |
WO (1) | WO2011134079A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014039329A1 (en) * | 2012-09-07 | 2014-03-13 | Being Advanced Memory Corporation | Systems, methods, and devices with write optimization in phase change memory |
US8913425B2 (en) * | 2013-03-12 | 2014-12-16 | Intel Corporation | Phase change memory mask |
KR102218531B1 (ko) * | 2015-01-29 | 2021-02-23 | 삼성디스플레이 주식회사 | 데이터 보상기 및 이를 포함하는 표시 장치 |
KR102493814B1 (ko) * | 2016-06-29 | 2023-02-02 | 에스케이하이닉스 주식회사 | 메모리 장치 |
KR20180047835A (ko) * | 2016-11-01 | 2018-05-10 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치 |
KR20180058060A (ko) * | 2016-11-23 | 2018-05-31 | 에스케이하이닉스 주식회사 | 피크 커런트 분산이 가능한 상변화 메모리 장치 |
US10580491B2 (en) * | 2018-03-23 | 2020-03-03 | Silicon Storage Technology, Inc. | System and method for managing peak power demand and noise in non-volatile memory array |
US10910049B2 (en) * | 2019-04-30 | 2021-02-02 | Micron Technology, Inc. | Sub-word line driver circuit |
US10867661B2 (en) | 2019-04-30 | 2020-12-15 | Micron Technology, Inc. | Main word line driver circuit |
US11183236B2 (en) | 2019-07-31 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell with built-in amplifying function, memory device and method using the same |
US20230197140A1 (en) * | 2021-12-20 | 2023-06-22 | Micron Technology, Inc. | Memory device control schemes, and associated methods, devices, and systems |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163495A (en) * | 1999-09-17 | 2000-12-19 | Cypress Semiconductor Corp. | Architecture, method(s) and circuitry for low power memories |
JP4540352B2 (ja) * | 2003-09-12 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
KR100597636B1 (ko) * | 2004-06-08 | 2006-07-05 | 삼성전자주식회사 | 상 변화 반도체 메모리 장치 |
KR100630744B1 (ko) * | 2005-03-21 | 2006-10-02 | 삼성전자주식회사 | 워드라인 구동회로의 레이아웃 면적을 감소시킨 반도체메모리 장치 |
KR100699848B1 (ko) * | 2005-06-21 | 2007-03-27 | 삼성전자주식회사 | 코어 구조가 개선된 상 변화 메모리 장치 |
KR100735525B1 (ko) * | 2006-01-04 | 2007-07-04 | 삼성전자주식회사 | 상변화 메모리 장치 |
JP2007201081A (ja) * | 2006-01-25 | 2007-08-09 | Elpida Memory Inc | 半導体記憶装置 |
KR100719383B1 (ko) * | 2006-04-12 | 2007-05-18 | 삼성전자주식회사 | 멀티 프로그램 방법을 사용하는 상 변화 메모리 장치 |
US7525866B2 (en) * | 2006-04-19 | 2009-04-28 | Freescale Semiconductor, Inc. | Memory circuit |
US7450414B2 (en) * | 2006-07-31 | 2008-11-11 | Sandisk 3D Llc | Method for using a mixed-use memory array |
KR101258983B1 (ko) * | 2006-09-19 | 2013-04-29 | 삼성전자주식회사 | 가변저항 소자를 이용한 반도체 메모리 장치 및 그 동작방법 |
US8009476B2 (en) * | 2006-09-19 | 2011-08-30 | Samsung Electronics Co., Ltd. | Semiconductor memory device using variable resistor |
KR100909627B1 (ko) * | 2007-10-10 | 2009-07-27 | 주식회사 하이닉스반도체 | 플래시 메모리소자 |
KR101317754B1 (ko) * | 2007-10-12 | 2013-10-11 | 삼성전자주식회사 | 상 변화 메모리 장치 |
JP5222619B2 (ja) * | 2008-05-02 | 2013-06-26 | 株式会社日立製作所 | 半導体装置 |
KR20090117189A (ko) * | 2008-05-09 | 2009-11-12 | 삼성전자주식회사 | 멀티 라이트를 위한 효율적인 코아 구조를 갖는 반도체메모리 장치 |
JP2010044827A (ja) * | 2008-08-13 | 2010-02-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2011
- 2011-03-10 WO PCT/CA2011/050136 patent/WO2011134079A1/en active Application Filing
- 2011-03-10 EP EP11774248.6A patent/EP2564391A4/en not_active Withdrawn
- 2011-03-10 US US13/044,701 patent/US20110261613A1/en not_active Abandoned
- 2011-03-10 CN CN2011800210004A patent/CN102859603A/zh active Pending
- 2011-03-10 TW TW100108091A patent/TW201203250A/zh unknown
- 2011-03-10 CA CA2793927A patent/CA2793927A1/en not_active Abandoned
- 2011-03-10 JP JP2013506425A patent/JP5602941B2/ja not_active Expired - Fee Related
- 2011-03-10 KR KR1020127031016A patent/KR20130107199A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
WO2011134079A8 (en) | 2012-01-12 |
EP2564391A4 (en) | 2015-09-02 |
CA2793927A1 (en) | 2011-11-03 |
WO2011134079A1 (en) | 2011-11-03 |
US20110261613A1 (en) | 2011-10-27 |
KR20130107199A (ko) | 2013-10-01 |
EP2564391A1 (en) | 2013-03-06 |
JP2013527550A (ja) | 2013-06-27 |
TW201203250A (en) | 2012-01-16 |
CN102859603A (zh) | 2013-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5602941B2 (ja) | 1つおきの選択を伴う相変化メモリアレイブロック | |
US7227776B2 (en) | Phase change random access memory (PRAM) device | |
US7463511B2 (en) | Phase change memory device using multiprogramming method | |
KR100886215B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
CN101546602B (zh) | 使用可变电阻元件的非易失性存储器设备 | |
KR100630744B1 (ko) | 워드라인 구동회로의 레이아웃 면적을 감소시킨 반도체메모리 장치 | |
US8027192B2 (en) | Resistive memory devices using assymetrical bitline charging and discharging | |
JP2010218615A (ja) | 可変抵抗素子のフォーミング方法 | |
US20130021844A1 (en) | Phase change memory with double write drivers | |
US8194447B2 (en) | Non-volatile memory device using variable resistance element with an improved write performance | |
KR101416834B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
US7852666B2 (en) | Nonvolatile memory using resistance material | |
KR20100035446A (ko) | 비휘발성 메모리 장치 및 그 구동 방법 | |
US7948794B2 (en) | Nonvolatile memory device using variable resistive element | |
KR100604935B1 (ko) | 코어 면적을 감소시킨 반도체 메모리 장치 | |
KR20100022784A (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
US8116154B2 (en) | Semiconductor memory device with a write control circuit commonly provided for a plurality of pages | |
TW202244928A (zh) | 可變電阻記憶體裝置、包括其的記憶體系統及驅動其的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131220 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20131220 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140114 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140820 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5602941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |