JP5602917B2 - Substrate processing method and substrate processing apparatus - Google Patents
Substrate processing method and substrate processing apparatus Download PDFInfo
- Publication number
- JP5602917B2 JP5602917B2 JP2013169389A JP2013169389A JP5602917B2 JP 5602917 B2 JP5602917 B2 JP 5602917B2 JP 2013169389 A JP2013169389 A JP 2013169389A JP 2013169389 A JP2013169389 A JP 2013169389A JP 5602917 B2 JP5602917 B2 JP 5602917B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- semiconductor wafer
- substrate processing
- semiconductor substrate
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、不純物を注入した半導体基板に対して光を照射して加熱処理を行う基板処理方法および基板処理装置に関する。 The present invention relates to a substrate processing method and a substrate processing apparatus for performing heat treatment by irradiating light onto a semiconductor substrate into which impurities are implanted.
従来より、不純物（イオン）注入後の半導体ウェハーの不純物活性化工程においては、ハロゲンランプを使用したランプアニール装置が一般的に使用されていた。このようなランプアニール装置においては、半導体ウェハーを、例えば、１０００℃ないし１１００℃程度の温度に加熱（アニール）することにより、半導体ウェハーの不純物活性化を実行している。そして、このような熱処理装置においては、ハロゲンランプより照射される光のエネルギーを利用することにより、毎秒数百度程度の速度で基板を昇温する構成となっている。 Conventionally, a lamp annealing apparatus using a halogen lamp has been generally used in an impurity activation process of a semiconductor wafer after impurity (ion) implantation. In such a lamp annealing apparatus, the semiconductor wafer is heated (annealed) to a temperature of about 1000 ° C. to 1100 ° C., for example, to activate the impurities of the semiconductor wafer. In such a heat treatment apparatus, the temperature of the substrate is raised at a rate of several hundred degrees per second by using the energy of light irradiated from the halogen lamp.
一方、近年、半導体デバイスの高集積化が進展し、ゲート長が短くなるにつれて接合深さも浅くすることが望まれている。しかしながら、毎秒数百度程度の速度で半導体ウェハーを昇温する上記ランプアニール装置を使用して半導体ウェハーの不純物活性化を実行した場合においても、半導体ウェハーに打ち込まれたボロンやリン等の不純物が熱によって深く拡散するという現象が生ずることが判明した。このような現象が発生した場合においては、接合深さが要求よりも深くなり過ぎ、良好なデバイス形成に支障が生じることが懸念される。 On the other hand, in recent years, as semiconductor devices have been highly integrated, it is desired to reduce the junction depth as the gate length becomes shorter. However, even when the impurity activation of the semiconductor wafer is performed using the above-described lamp annealing apparatus that raises the temperature of the semiconductor wafer at a speed of about several hundred degrees per second, impurities such as boron and phosphorus implanted in the semiconductor wafer are heated. It was found that the phenomenon of deep diffusion occurs. When such a phenomenon occurs, there is a concern that the junction depth becomes deeper than required, which hinders good device formation.
このため、キセノンフラッシュランプ（以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する）を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、不純物が注入された半導体ウェハーの表面のみを極めて短時間（数ミリセカンド以下）に昇温させる技術が提案されている（例えば、特許文献１）。キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリセカンド以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。 Therefore, the surface of the semiconductor wafer into which impurities have been implanted by irradiating the surface of the semiconductor wafer with flash light using a xenon flash lamp (hereinafter simply referred to as “flash lamp” means xenon flash lamp). Has been proposed (for example, Patent Document 1) in which the temperature is raised in a very short time (several milliseconds or less). The radiation spectral distribution of a xenon flash lamp ranges from the ultraviolet region to the near infrared region, has a shorter wavelength than the conventional halogen lamp, and almost coincides with the fundamental absorption band of a silicon semiconductor wafer. Therefore, when the semiconductor wafer is irradiated with flash light from the xenon flash lamp, the semiconductor wafer can be rapidly heated with little transmitted light. Further, it has been found that if the flash light is irradiated for a very short time of several milliseconds or less, only the vicinity of the surface of the semiconductor wafer can be selectively heated. For this reason, if the temperature is raised for a very short time by the xenon flash lamp, only the impurity activation can be performed without deeply diffusing the impurities.
通常、上述のような不純物の活性化処理が終了した後、レジスト膜等を除去するため半導体ウェハーの表面洗浄処理を行う。しかしながら、浅い接合を実現するべく、不純物は半導体ウェハーの極表層のみに注入されている。このため、表面洗浄処理を行ったときに不純物の注入層が異物とともに半導体ウェハーから剥離されることがあった。 Usually, after the impurity activation process as described above is completed, a semiconductor wafer surface cleaning process is performed in order to remove the resist film and the like. However, in order to realize a shallow junction, impurities are implanted only in the extreme surface layer of the semiconductor wafer. For this reason, when the surface cleaning process is performed, the impurity injection layer may be peeled off from the semiconductor wafer together with the foreign matter.
図１１は、従来の半導体ウェハーの表面近傍における洗浄前後の不純物濃度分布を示す図である。同図の横軸は半導体ウェハーの表面からの深さを示し、縦軸は不純物の濃度を示している。図１１に示すように、表面洗浄処理によって半導体ウェハーの表層から多量の不純物が取り去れており、洗浄後はほとんど不純物が残留していない。このように、不純物が剥離されると、半導体デバイスとして機能しなくなるという問題が生じる。 FIG. 11 is a diagram showing the impurity concentration distribution before and after cleaning near the surface of a conventional semiconductor wafer. In the figure, the horizontal axis indicates the depth from the surface of the semiconductor wafer, and the vertical axis indicates the impurity concentration. As shown in FIG. 11, a large amount of impurities are removed from the surface layer of the semiconductor wafer by the surface cleaning treatment, and almost no impurities remain after the cleaning. As described above, when the impurities are peeled off, there arises a problem that the semiconductor device does not function.
本発明は、上記課題に鑑みてなされたものであり、注入された不純物の活性化を行いつつ、その不純物の剥離を防止することができる基板処理方法および基板処理装置を提供することを目的とする。 The present invention has been made in view of the above problems, and an object thereof is to provide a substrate processing method and a substrate processing apparatus capable of preventing the separation of impurities while activating the implanted impurities. To do.
上記課題を解決するため、請求項１の発明は、不純物を注入した半導体基板の処理を行う基板処理方法において、不純物を注入した半導体基板の周辺にシリコンと反応して膜を形成する反応性ガスを導入するガス導入工程と、前記半導体基板に０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて光を照射して前記半導体基板の表面を８００℃以上１３００℃以下に加熱する光照射工程と、を備え、前記半導体基板に光を照射してから５秒以内に前記反応性ガスを前記半導体基板の周辺に導入することを特徴とする。
In order to solve the above problems, the invention of
また、請求項２の発明は、請求項１の発明に係る基板処理方法において、前記半導体基板に光を照射してから所定時間経過後に前記半導体基板の周辺雰囲気を不活性ガスにて置換することを特徴とする。 According to a second aspect of the present invention, in the substrate processing method according to the first aspect of the present invention, the ambient atmosphere of the semiconductor substrate is replaced with an inert gas after a predetermined time has elapsed since the semiconductor substrate was irradiated with light. It is characterized by.
また、請求項３の発明は、請求項１または請求項２の発明に係る基板処理方法において、前記反応性ガスとの反応によって前記半導体基板の表面に形成された膜を前記半導体基板に電極形成を行う前に剥離することを特徴とする。 According to a third aspect of the present invention, in the substrate processing method according to the first or second aspect of the present invention, a film formed on the surface of the semiconductor substrate by reaction with the reactive gas is formed on the semiconductor substrate. It peels off before performing.
また、請求項４の発明は、請求項１から請求項３のいずれかの発明に係る基板処理方法において、前記反応性ガスは、シリコンと反応して酸化膜を形成する酸化性ガスを含むことを特徴とする。 According to a fourth aspect of the present invention, in the substrate processing method according to any one of the first to third aspects, the reactive gas includes an oxidizing gas that forms an oxide film by reacting with silicon. It is characterized by.
また、請求項５の発明は、請求項１から請求項３のいずれかの発明に係る基板処理方法において、前記反応性ガスは、シリコンと反応して窒化膜を形成する窒化性ガスを含むことを特徴とする。 According to a fifth aspect of the present invention, in the substrate processing method according to any one of the first to third aspects, the reactive gas includes a nitriding gas that forms a nitride film by reacting with silicon. It is characterized by.
また、請求項６の発明は、不純物を注入した半導体基板の加熱処理を行う基板処理装置において、前記半導体基板を収容するチャンバーと、前記チャンバー内にて前記半導体基板を保持する保持手段と、前記チャンバー内にシリコンと反応して膜を形成する反応性ガスを導入するガス導入手段と、前記保持手段に保持された前記半導体基板に０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて光を照射して前記半導体基板の表面を８００℃以上１３００℃以下に加熱する光照射手段と、前記チャンバー内に前記反応性ガスを導入するタイミングを制御するガス導入制御手段と、を備え、前記ガス導入制御手段は、前記半導体基板に光を照射してから５秒以内に前記反応性ガスを前記チャンバー内に導入するように前記ガス導入手段を制御することを特徴とする。 According to a sixth aspect of the present invention, there is provided a substrate processing apparatus for performing a heat treatment of a semiconductor substrate into which impurities are implanted, a chamber for storing the semiconductor substrate, a holding unit for holding the semiconductor substrate in the chamber, A gas introduction means for introducing a reactive gas that forms a film by reacting with silicon in the chamber ; and the semiconductor substrate held by the holding means is irradiated with light at an irradiation time of 0.1 to 100 milliseconds. A light irradiation means for heating the surface of the semiconductor substrate to 800 ° C. or higher and 1300 ° C. or lower, and a gas introduction control means for controlling the timing of introducing the reactive gas into the chamber. The introduction control means is configured to introduce the reactive gas into the chamber within 5 seconds after irradiating the semiconductor substrate with light. And controlling the.
また、請求項７の発明は、請求項６の発明に係る基板処理装置において、前記反応性ガスは、シリコンと反応して酸化膜を形成する酸化性ガスを含むことを特徴とする。 According to a seventh aspect of the present invention, in the substrate processing apparatus according to the sixth aspect of the present invention, the reactive gas includes an oxidizing gas that reacts with silicon to form an oxide film.
また、請求項８の発明は、請求項６の発明に係る基板処理装置において、前記反応性ガスは、シリコンと反応して窒化膜を形成する窒化性ガスを含むことを特徴とする。 According to an eighth aspect of the present invention, in the substrate processing apparatus according to the sixth aspect of the present invention, the reactive gas includes a nitriding gas that forms a nitride film by reacting with silicon.
請求項１から請求項５の発明によれば、不純物を注入した半導体基板の周辺にシリコンと反応して膜を形成する反応性ガスを導入するとともに、その半導体基板に０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて光を照射して当該半導体基板の表面を８００℃以上１３００℃以下に加熱するため、不純物の熱拡散を抑制しつつ活性化を行うことができるとともに、半導体基板の表面に薄い保護膜が形成されて不純物の剥離を防止することもできる。 According to the first to fifth aspects of the present invention, the reactive gas that forms a film by reacting with silicon is introduced around the semiconductor substrate into which the impurity is implanted, and the semiconductor substrate has a thickness of 0.1 millisecond or more and 100 or more. Since the surface of the semiconductor substrate is heated to 800 ° C. or higher and 1300 ° C. or lower by irradiating with light for an irradiation time of less than millisecond, activation can be performed while suppressing thermal diffusion of impurities. A thin protective film can be formed on the surface to prevent separation of impurities.
特に、請求項２の発明によれば、半導体基板に光を照射してから所定時間経過後に半導体基板の周辺雰囲気を不活性ガスにて置換するため、保護膜の過度な成長を抑制することができる。 In particular, according to the second aspect of the present invention, since the ambient atmosphere of the semiconductor substrate is replaced with an inert gas after a predetermined time has elapsed since the semiconductor substrate was irradiated with light, excessive growth of the protective film can be suppressed. it can.
特に、請求項３の発明によれば、反応性ガスとの反応によって半導体基板の表面に形成された膜を半導体基板に電極形成を行う前に剥離するため、保護膜が電極形成の障害となるのを防止することができる。
In particular, according to the invention of
また、請求項６から請求項８の発明によれば、不純物を注入した半導体基板を収容するチャンバー内にシリコンと反応して膜を形成する反応性ガスを導入するとともに、その半導体基板に０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて光を照射して前記半導体基板の表面を８００℃以上１３００℃以下に加熱するため、不純物の熱拡散を抑制しつつ活性化を行うことができるとともに、半導体基板の表面に薄い保護膜が形成されて不純物の剥離を防止することもできる。
According to the sixth to eighth aspects of the present invention, a reactive gas that forms a film by reacting with silicon is introduced into a chamber that accommodates a semiconductor substrate into which an impurity has been implanted. Since the surface of the semiconductor substrate is heated to 800 ° C. or higher and 1300 ° C. or lower by irradiating light for an irradiation time of 1 millisecond or more and 100 milliseconds or less, activation can be performed while suppressing thermal diffusion of impurities. At the same time, a thin protective film can be formed on the surface of the semiconductor substrate to prevent the separation of impurities.
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
＜１．第１実施形態＞
まず、本発明に係る基板処理装置の全体構成について概説する。図１は、本発明に係る基板処理装置１の構成を示す側断面図である。基板処理装置１は基板として略円形の半導体ウェハーＷにフラッシュ光（閃光）を照射してその半導体ウェハーＷを加熱するランプアニール装置である。
<1. First Embodiment>
First, the overall configuration of the substrate processing apparatus according to the present invention will be outlined. FIG. 1 is a side sectional view showing a configuration of a
基板処理装置１は、半導体ウェハーＷを収容する略円筒形状のチャンバー６と、複数のフラッシュランプＦＬを内蔵するランプハウス５と、を備える。また、基板処理装置１は、チャンバー６およびランプハウス５に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。
The
チャンバー６は、ランプハウス５の下方に設けられており、略円筒状の内壁を有するチャンバー側部６３、および、チャンバー側部６３の下部を覆うチャンバー底部６２によって構成される。また、チャンバー側部６３およびチャンバー底部６２によって囲まれる空間が熱処理空間６５として規定される。熱処理空間６５の上方は上部開口６０とされており、上部開口６０にはチャンバー窓６１が装着されて閉塞されている。
The
チャンバー６の天井部を構成するチャンバー窓６１は、石英により形成された円板形状部材であり、ランプハウス５から出射されたフラッシュ光を熱処理空間６５に透過する石英窓として機能する。チャンバー６の本体を構成するチャンバー底部６２およびチャンバー側部６３は、例えば、ステンレススチール等の強度と耐熱性に優れた金属材料にて形成されており、チャンバー側部６３の内側面の上部のリング６３１は、光照射による劣化に対してステンレススチールより優れた耐久性を有するアルミニウム（Ａｌ）合金等で形成されている。
The
また、熱処理空間６５の気密性を維持するために、チャンバー窓６１とチャンバー側部６３とはＯリングによってシールされている。すなわち、チャンバー窓６１の下面周縁部とチャンバー側部６３との間にＯリングを挟み込むとともに、クランプリング９０をチャンバー窓６１の上面周縁部に当接させ、そのクランプリング９０をチャンバー側部６３にネジ止めすることによって、チャンバー窓６１をＯリングに押し付けている。
Further, in order to maintain the airtightness of the
チャンバー底部６２には、保持部７を貫通して半導体ウェハーＷをその下面（ランプハウス５からの光が照射される側とは反対側の面）から支持するための複数（本実施の形態では３本）の支持ピン７０が立設されている。支持ピン７０は、例えば石英により形成されており、チャンバー６の外部から固定されているため、容易に取り替えることができる。
The chamber bottom 62 has a plurality (in this embodiment) for supporting the semiconductor wafer W from the lower surface (surface opposite to the side irradiated with light from the lamp house 5) through the holding portion 7. 3) support pins 70 are provided upright. The
チャンバー側部６３は、半導体ウェハーＷの搬入および搬出を行うための搬送開口部６６を有し、搬送開口部６６は、軸６６２を中心に回動するゲートバルブ１８５により開閉可能とされる。チャンバー側部６３における搬送開口部６６とは反対側の部位には熱処理空間６５に処理ガスを導入するガス導入路８１が接続されている。ガス導入路８１の一端はチャンバー側部６３の内部に形成されるガス導入バッファ８３に接続され、他端はガス供給源８８に連通接続されている。ガス導入路８１の経路途中にはガスバルブ８２および流量調整弁８５が介挿されている。ガス供給源８８は、窒素ガス（Ｎ２）、ヘリウムガス（Ｈｅ）、アルゴンガス（Ａｒ）等の不活性ガス、または、酸素ガス（Ｏ２）、アンモニアガス（ＮＨ３）等の反応性ガスをガス導入路８１に送給する。ガス供給源８８は、これらのガスを択一的に、または、混合して供給する。また、搬送開口部６６には熱処理空間６５内の気体を排出する排出路８６が形成され、ガスバルブ８７を介して図示省略の排気機構に接続される。
The
図２は、チャンバー６をガス導入バッファ８３の位置にて水平面で切断した断面図である。図２に示すように、ガス導入バッファ８３は、図１に示す搬送開口部６６の反対側においてチャンバー側部６３の内周の約１／３に亘って形成されている。ガスバルブ８２を開放することによって処理ガスはガス供給源８８からガス導入路８１に送給されてガス導入バッファ８３へと導かれ、複数のガス供給孔８４から熱処理空間６５内へと供給される。処理ガスの供給流量は流量調整弁８５によって定められる。また、ガスバルブ８７を開放することによって熱処理空間６５内の雰囲気は排出路８６から排気される。これによって、熱処理空間６５に図２の矢印ＡＲ４にて示すような処理ガスの気流が形成される。
FIG. 2 is a cross-sectional view of the
図１に戻り、基板処理装置１は、チャンバー６の内部において半導体ウェハーＷを水平姿勢にて載置して保持しつつフラッシュ光照射前にその保持する半導体ウェハーＷの予備加熱を行う略円板状の保持部７と、保持部７をチャンバー６の底面であるチャンバー底部６２に対して昇降させる保持部昇降機構４と、を備える。図１に示す保持部昇降機構４は、略円筒状のシャフト４１、移動板４２、ガイド部材４３（本実施の形態ではシャフト４１の周りに３本配置される）、固定板４４、ボールネジ４５、ナット４６およびモータ４０を有する。チャンバー６の下部であるチャンバー底部６２には保持部７よりも小さい直径を有する略円形の下部開口６４が形成されており、ステンレススチール製のシャフト４１は、下部開口６４を挿通して、保持部７（厳密には保持部７のホットプレート７１）の下面に接続されて保持部７を支持する。
Returning to FIG. 1, the
移動板４２にはボールネジ４５と螺合するナット４６が固定されている。また、移動板４２は、チャンバー底部６２に固定されて下方へと伸びるガイド部材４３により摺動自在に案内されて上下方向に移動可能とされる。また、移動板４２は、シャフト４１を介して保持部７に連結される。
A
モータ４０は、ガイド部材４３の下端部に取り付けられる固定板４４に設置され、タイミングベルト４０１を介してボールネジ４５に接続される。保持部昇降機構４により保持部７が昇降する際には、駆動部であるモータ４０が制御部３の制御によりボールネジ４５を回転し、ナット４６が固定された移動板４２がガイド部材４３に沿って鉛直方向に移動する。この結果、移動板４２に固定されたシャフト４１が鉛直方向に沿って移動し、シャフト４１に接続された保持部７が図１に示す半導体ウェハーＷの受渡位置と図５に示す半導体ウェハーＷの処理位置との間で滑らかに昇降する。
The
移動板４２の上面には略半円筒状（円筒を長手方向に沿って半分に切断した形状）のメカストッパ４５１がボールネジ４５に沿うように立設されており、仮に何らかの異常により移動板４２が所定の上昇限界を超えて上昇しようとしても、メカストッパ４５１の上端がボールネジ４５の端部に設けられた端板４５２に突き当たることによって移動板４２の異常上昇が防止される。これにより、保持部７がチャンバー窓６１の下方の所定位置以上に上昇することはなく、保持部７とチャンバー窓６１との衝突が防止される。
On the upper surface of the moving
また、保持部昇降機構４は、チャンバー６の内部のメンテナンスを行う際に保持部７を手動にて昇降させる手動昇降部４９を有する。手動昇降部４９はハンドル４９１および回転軸４９２を有し、ハンドル４９１を介して回転軸４９２を回転することより、タイミングベルト４９５を介して回転軸４９２に接続されるボールネジ４５を回転して保持部７の昇降を行うことができる。
The holding
チャンバー底部６２の下側には、シャフト４１の周囲を囲み下方へと伸びる伸縮自在のベローズ４７が設けられ、その上端はチャンバー底部６２の下面に接続される。一方、ベローズ４７の下端はベローズ下端板４７１に取り付けられている。べローズ下端板４７１は、鍔状部材４１１によってシャフト４１にネジ止めされて取り付けられている。保持部昇降機構４により保持部７がチャンバー底部６２に対して上昇する際にはベローズ４７が収縮され、下降する際にはべローズ４７が伸張される。そして、保持部７が昇降する際にも、ベローズ４７が伸縮することによって熱処理空間６５内の気密状態が維持される。
A telescopic bellows 47 that surrounds the
図３は、保持部７の構成を示す断面図である。保持部７は、半導体ウェハーＷよりも大きな径の略円板状を有する。保持部７は、半導体ウェハーＷを予備加熱（いわゆるアシスト加熱）するホットプレート（加熱プレート）７１、および、ホットプレート７１の上面（保持部７が半導体ウェハーＷを保持する側の面）に設置されるサセプタ７２を有する。保持部７の下面には、既述のように保持部７を昇降するシャフト４１が接続される。サセプタ７２は石英（あるいは、窒化アルミニウム（ＡＩＮ）等であってもよい）により形成され、その上面には半導体ウェハーＷの位置ずれを防止するピン７５が設けられる。サセプタ７２は、その下面をホットプレート７１の上面に面接触させてホットプレート７１上に設置される。これにより、サセプタ７２は、ホットプレート７１からの熱エネルギーを拡散してサセプタ７２上面に載置された半導体ウェハーＷに伝達するとともに、メンテナンス時にはホットプレート７１から取り外して洗浄可能とされる。
FIG. 3 is a cross-sectional view showing the configuration of the holding unit 7. The holding part 7 has a substantially disk shape with a larger diameter than the semiconductor wafer W. The holding unit 7 is installed on a hot plate (heating plate) 71 that preheats the semiconductor wafer W (so-called assist heating), and an upper surface of the hot plate 71 (a surface on the side where the holding unit 7 holds the semiconductor wafer W). The
ホットプレート７１は、ステンレススチール製の上部プレート７３および下部プレート７４にて構成される。上部プレート７３と下部プレート７４との間には、ホットプレート７１を加熱するニクロム線等の抵抗加熱線７６が配設され、導電性のニッケル（Ｎｉ）ロウが充填されて封止されている。また、上部プレート７３および下部プレート７４の端部はロウ付けにより接着されている。
The
図４は、ホットプレート７１を示す平面図である。図４に示すように、ホットプレート７１は、保持される半導体ウェハーＷと対向する領域の中央部に同心円状に配置される円板状のゾーン７１１および円環状のゾーン７１２、並びに、ゾーン７１２の周囲の略円環状の領域を周方向に４等分割した４つのゾーン７１３〜７１６を備え、各ゾーン間には若干の間隙が形成されている。また、ホットプレート７１には、支持ピン７０が挿通される３つの貫通孔７７が、ゾーン７１１とゾーン７１２との隙間の周上に１２０°毎に設けられる。
FIG. 4 is a plan view showing the
６つのゾーン７１１〜７１６のそれぞれには、相互に独立した抵抗加熱線７６が周回するように配設されてヒータが個別に形成されており、各ゾーンに内蔵されたヒータにより各ゾーンが個別に加熱される。保持部７に保持された半導体ウェハーＷは、６つのゾーン７１１〜７１６に内蔵されたヒータにより加熱される。また、ゾーン７１１〜７１６のそれぞれには、熱電対を用いて各ゾーンの温度を計測するセンサ７１０が設けられている。各センサ７１０は略円筒状のシャフト４１の内部を通り制御部３に接続される。
In each of the six
ホットプレート７１が加熱される際には、センサ７１０により計測される６つのゾーン７１１〜７１６のそれぞれの温度が予め設定された所定の温度になるように、各ゾーンに配設された抵抗加熱線７６への電力供給量が制御部３により制御される。制御部３による各ゾーンの温度制御はＰＩＤ(Proportional,Integral,Derivative)制御により行われる。ホットプレート７１では、半導体ウェハーＷの熱処理（複数の半導体ウェハーＷを連続的に処理する場合は、全ての半導体ウェハーＷの熱処理）が終了するまでゾーン７１１〜７１６のそれぞれの温度が継続的に計測され、各ゾーンに配設された抵抗加熱線７６への電力供給量が個別に制御されて、すなわち、各ゾーンに内蔵されたヒータの温度が個別に制御されて各ゾーンの温度が設定温度に維持される。なお、各ゾーンの設定温度は、基準となる温度から個別に設定されたオフセット値だけ変更することが可能とされる。
When the
６つのゾーン７１１〜７１６にそれぞれ配設される抵抗加熱線７６は、シャフト４１の内部を通る電力線を介してプレート電源９８（図６参照）に接続されている。プレート電源９８から各ゾーンに至る経路途中において、プレート電源９８からの電力線は、マグネシア（マグネシウム酸化物）等の絶縁体を充填したステンレスチューブの内部に互いに電気的に絶縁状態となるように配置される。なお、シャフト４１の内部は大気開放されている。
The
次に、ランプハウス５は、チャンバー６の上方に設けられている。ランプハウス５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、ランプハウス５の筐体５１の底部にはランプ光放射窓５３が装着されている。ランプハウス５の床部を構成するランプ光放射窓５３は、石英により形成された板状部材である。ランプハウス５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３がチャンバー窓６１と相対向することとなる。ランプハウス５は、チャンバー６内にて保持部７に保持される半導体ウェハーＷにランプ光放射窓５３およびチャンバー窓６１を介してフラッシュランプＦＬからフラッシュ光を照射することにより半導体ウェハーＷを加熱する。
Next, the
複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。複数のフラッシュランプＦＬの配列によって形成される平面の平面エリアは少なくとも保持部７に保持される半導体ウェハーＷよりも大きい。 Each of the plurality of flash lamps FL is a rod-shaped lamp having a long cylindrical shape, and the longitudinal direction of each of the flash lamps FL is along the main surface of the semiconductor wafer W held by the holding unit 7 (that is, along the horizontal direction). They are arranged in a plane so as to be parallel to each other. Therefore, the plane formed by the arrangement of the flash lamps FL is also a horizontal plane. The plane area of the plane formed by the arrangement of the plurality of flash lamps FL is at least larger than the semiconductor wafer W held by the holding unit 7.
キセノンフラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部にコンデンサーに接続された陽極および陰極が配設された棒状のガラス管（放電管）と、該ガラス管の外周面上に付設されたトリガー電極とを備える。キセノンガスは電気的には絶縁体であることから、コンデンサーに電荷が蓄積されていたとしても通常の状態ではガラス管内に電気は流れない。しかしながら、トリガー電極に高電圧を印加して絶縁を破壊した場合には、コンデンサーに蓄えられた電気がガラス管内に瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。このようなキセノンフラッシュランプＦＬにおいては、予めコンデンサーに蓄えられていた静電エネルギーが０．１ミリセカンドないし１００ミリセカンドという極めて短い光パルスに変換されることから、連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。フラッシュランプＦＬの発光時間は、フラッシュランプＦＬに電力供給を行うランプ電源９９（図６参照）のコイル定数によって調整することができる。 The xenon flash lamp FL has a rod-shaped glass tube (discharge tube) in which xenon gas is sealed and an anode and a cathode connected to a capacitor at both ends thereof, and an outer peripheral surface of the glass tube. And a triggered electrode. Since xenon gas is an electrical insulator, electricity does not flow into the glass tube under normal conditions even if electric charges are accumulated in the capacitor. However, when the insulation is broken by applying a high voltage to the trigger electrode, the electricity stored in the capacitor flows instantaneously in the glass tube, and light is emitted by excitation of atoms or molecules of xenon at that time. In such a xenon flash lamp FL, the electrostatic energy stored in the capacitor in advance is converted into an extremely short light pulse of 0.1 millisecond to 100 millisecond. It has the feature that it can irradiate strong light. The light emission time of the flash lamp FL can be adjusted by the coil constant of a lamp power source 99 (see FIG. 6) that supplies power to the flash lamp FL.
また、リフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を保持部７の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されて梨地模様を呈する。このような粗面化加工を施しているのは、リフレクタ５２の表面が完全な鏡面であると、複数のフラッシュランプＦＬからの反射光の強度に規則パターンが生じて半導体ウェハーＷの表面温度分布の均一性が低下するためである。
In addition, the
制御部３は、基板処理装置１に設けられた上記の種々の動作機構を制御する。図６は、制御部３の構成を示すブロック図である。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行うＣＰＵ３１、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ３２、各種情報を記憶する読み書き自在のメモリであるＲＡＭ３３および制御用ソフトウェアやデータなどを記憶しておく磁気ディスク３４をバスライン３９に接続して構成されている。
The
また、バスライン３９には、チャンバー６内にて保持部７を昇降させる保持部昇降機構４のモータ４０、フラッシュランプＦＬに電力供給を行うランプ電源９９、チャンバー６内への処理ガスの給排を行うガスバルブ８２，８７、流量調整弁８５、搬送開口部６６を開閉するゲートバルブ１８５およびホットプレート７１のゾーン７１１〜７１６への電力供給を行うプレート電源９８等が電気的に接続されている。制御部３のＣＰＵ３１は、磁気ディスク３４に格納された制御用ソフトウェアを実行することにより、これらの各動作機構を制御して、半導体ウェハーＷの加熱処理を進行する。
Further, the
さらに、バスライン３９には、表示部３５および入力部３６が電気的に接続されている。表示部３５は、例えば液晶ディスプレイ等を用いて構成されており、処理結果やレシピ内容等の種々の情報を表示する。入力部３６は、例えばキーボードやマウス等を用いて構成されており、コマンドやパラメータ等の入力を受け付ける。装置のオペレータは、表示部３５に表示された内容を確認しつつ入力部３６からコマンドやパラメータ等の入力を行うことができる。なお、表示部３５と入力部３６とを一体化してタッチパネルとして構成するようにしても良い。
Further, the display unit 35 and the
上記の構成以外にも基板処理装置１は、半導体ウェハーＷの熱処理時にフラッシュランプＦＬおよびホットプレート７１から発生する熱エネルギーによるチャンバー６およびランプハウス５の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６のチャンバー側部６３およびチャンバー底部６２には水冷管（図示省略）が設けられている。また、ランプハウス５は、内部に気体流を形成して排熱するための気体供給管５５および排気管５６が設けられて空冷構造とされている（図１，５参照）。また、チャンバー窓６１とランプ光放射窓５３との間隙にも空気が供給され、ランプハウス５およびチャンバー窓６１を冷却する。
In addition to the above-described configuration, the
次に、半導体ウェハーＷの処理手順について説明する。図７は、半導体ウェハーＷに対する処理フローの一部を示すフローチャートである。シリコンの半導体ウェハーＷの表面にフォトリソグラフィー技術を用いてパターンを形成し、必要な領域にボロン（Ｂ）等の不純物を注入する（ステップＳ１）。不純物の注入はイオン打ち込み法によって実行される。注入された不純物は基板処理装置１での光照射熱処理（アニール処理）によって活性化される（ステップＳ２）。なお、基板処理装置１における半導体ウェハーＷの光照射熱処理についてはさらに後述する。
Next, a processing procedure for the semiconductor wafer W will be described. FIG. 7 is a flowchart showing a part of the processing flow for the semiconductor wafer W. A pattern is formed on the surface of the silicon semiconductor wafer W by using a photolithography technique, and an impurity such as boron (B) is implanted into a necessary region (step S1). Impurity implantation is performed by an ion implantation method. The implanted impurities are activated by light irradiation heat treatment (annealing) in the substrate processing apparatus 1 (step S2). The light irradiation heat treatment of the semiconductor wafer W in the
基板処理装置１でのアニール処理が終了した半導体ウェハーＷには洗浄処理が行われる（ステップＳ３）。ここでの洗浄処理は、いわゆるＲＣＡ洗浄処理であり、アンモニア水＋過酸化水素水からなるＳＣ１(Standard Clean 1)洗浄液や塩酸＋過酸化水素水からなるＳＣ２(Standard Clean 2)洗浄液を用いて半導体ウェハーＷから異物を除去する。その後、電極形成（ステップＳ５）がなされるのであるが、本実施形態においては電極形成を行う前に半導体ウェハーＷの表面に形成された保護膜の剥離処理を行っている（ステップＳ４）。この剥離処理についても後述する。 A cleaning process is performed on the semiconductor wafer W that has been annealed in the substrate processing apparatus 1 (step S3). The cleaning process here is a so-called RCA cleaning process, which uses a SC1 (Standard Clean 1) cleaning solution composed of ammonia water + hydrogen peroxide solution and a SC2 (Standard Clean 2) cleaning solution composed of hydrochloric acid + hydrogen peroxide solution for semiconductors. Foreign matter is removed from the wafer W. Thereafter, an electrode is formed (step S5). In this embodiment, the protective film formed on the surface of the semiconductor wafer W is peeled off before the electrode is formed (step S4). This peeling process will also be described later.
図８は、基板処理装置１における半導体ウェハーＷの処理手順を示すフローチャートである。図８に示す半導体ウェハーＷの処理手順は、制御部３が基板処理装置１の各動作機構を制御することによって実行される。
FIG. 8 is a flowchart showing a processing procedure for the semiconductor wafer W in the
まず、保持部７が図５に示す処理位置から図１に示す受渡位置に下降する（ステップＳ２０）。「処理位置」とは、フラッシュランプＦＬから半導体ウェハーＷに光照射が行われるときの保持部７の位置であり、図５に示す保持部７のチャンバー６内における位置である。また、「受渡位置」とは、チャンバー６に半導体ウェハーＷの搬出入が行われるときの保持部７の位置であり、図１に示す保持部７のチャンバー６内における位置である。基板処理装置１における保持部７の基準位置は処理位置であり、処理前にあっては保持部７は処理位置に位置しており、これが処理開始に際して受渡位置に下降するのである。
First, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. 1 (step S20). The “processing position” is the position of the holding unit 7 when the semiconductor wafer W is irradiated with light from the flash lamp FL, and is the position in the
保持部７はチャンバー６に固定設置された支持ピン７０に対して昇降するものであり、図１に示すように、保持部７が受渡位置にまで下降するとチャンバー底部６２に近接し、支持ピン７０の先端が保持部７を貫通して保持部７の上方に突出する。
The holding unit 7 is moved up and down with respect to the
次に、保持部７が受渡位置に下降した後、ガスバルブ８２が開かれてガス供給源８８からチャンバー６の熱処理空間６５内に不活性ガス（本実施形態では、窒素ガス）が供給される。それと同時に、ガスバルブ８７が開かれて熱処理空間６５内の気体が排気される（ステップＳ２１）。チャンバー６に供給された窒素ガスは、熱処理空間６５においてガス導入バッファ８３から図２中に示す矢印ＡＲ４の方向へと流れ、排出路８６およびガスバルブ８７を介してユーティリティ排気により排気される。また、チャンバー６に供給された窒素ガスの一部は、べローズ４７の内側に設けられる排出口（図示省略）からも排出される。
Next, after the holding unit 7 is lowered to the delivery position, the
続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介して半導体ウェハーＷがチャンバー６内に搬入され、複数の支持ピン７０上に載置される（ステップＳ２２）。なお、半導体ウェハーＷの搬入時におけるチャンバー６への窒素ガスのパージ量は流量調整弁８５によって約４０リットル／分とされている。
Subsequently, the
半導体ウェハーＷがチャンバー６内に搬入されると、ゲートバルブ１８５により搬送開口部６６が閉鎖される。そして、保持部昇降機構４により保持部７が受渡位置からチャンバー窓６１に近接した処理位置にまで上昇する（ステップＳ２３）。保持部７が受渡位置から上昇する過程において、半導体ウェハーＷは支持ピン７０から保持部７のサセプタ７２へと渡され、サセプタ７２の上面に載置・保持される。保持部７が処理位置にまで上昇するとサセプタ７２に保持された半導体ウェハーＷも処理位置に保持されることとなる。
When the semiconductor wafer W is loaded into the
ホットプレート７１の６つのゾーン７１１〜７１６のそれぞれは、各ゾーンの内部（上部プレート７３と下部プレート７４との間）に個別に内蔵されたヒータ（抵抗加熱線７６）により所定の温度まで加熱されている。保持部７が処理位置まで上昇して半導体ウェハーＷが保持部７と接触することにより、その半導体ウェハーＷはホットプレート７１に内蔵されたヒータによって予備加熱されて温度が次第に上昇する（ステップＳ２４）。
Each of the six
この処理位置にて約６０秒間の予備加熱が行われ、半導体ウェハーＷの温度が予め設定された予備加熱温度Ｔ１まで上昇する。予備加熱温度Ｔ１は、半導体ウェハーＷに添加された不純物が熱により拡散する恐れのない、２００℃ないし６００℃程度、好ましくは３５０℃ないし５５０℃程度とされる。また、保持部７とチャンバー窓６１との間の距離は、保持部昇降機構４のモータ４０の回転量を制御することにより任意に調整することが可能とされている。
Preheating for about 60 seconds is performed at this processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 600 ° C., preferably about 350 ° C. to 550 ° C., in which impurities added to the semiconductor wafer W are not likely to diffuse due to heat. Further, the distance between the holding unit 7 and the
また、処理位置にて半導体ウェハーＷの予備加熱が行われているときに、チャンバー６の熱処理空間６５に酸素ガスが導入される（ステップＳ２５）。すなわち、ガス供給源８８からガス導入路８１を経由して熱処理空間６５に酸素ガスが供給される。このときに、酸素ガスのみを供給しても良いし、酸素ガスを窒素ガスに混合した混合ガスとして供給するようにしても良い。いずれの場合であっても、熱処理空間６５に供給される酸素ガスは極微量であり、具体的には処理位置の保持部７に保持された半導体ウェハーＷの周辺雰囲気中の酸素濃度が１００ｐｐｍ〜１０％となるように制御部３がガスバルブ８２および流量調整弁８５を制御する。また、酸素ガスを導入するときには排気のガスバルブ８７は閉止しておく。
Further, when the semiconductor wafer W is preheated at the processing position, oxygen gas is introduced into the
約６０秒間の予備加熱時間が経過した後、処理位置の保持部７に保持された半導体ウェハーＷの周辺に酸素ガスが導入された状態にて制御部３の制御によりランプハウス５のフラッシュランプＦＬから半導体ウェハーＷへ向けてフラッシュ光が照射される（ステップＳ２６）。このとき、フラッシュランプＦＬから放射されるフラッシュ光の一部は直接にチャンバー６内の保持部７へと向かい、他の一部は一旦リフレクタ５２により反射されてからチャンバー６内へと向かい、これらのフラッシュ光の照射により半導体ウェハーＷのフラッシュ加熱が行われる。フラッシュ加熱は、フラッシュランプＦＬからの閃光照射により行われるため、半導体ウェハーＷの表面温度を短時間で上昇することができる。
After the preheating time of about 60 seconds has elapsed, the flash lamp FL of the
すなわち、ランプハウス５のフラッシュランプＦＬから照射されるフラッシュ光は、予め蓄えられていた静電エネルギーが極めて短い光パルスに変換された、照射時間が０．１ミリセカンド以上１００ミリセカンド以下程度の極めて短く強い閃光である。そして、フラッシュランプＦＬからの閃光照射によりフラッシュ加熱される半導体ウェハーＷの表面温度は、瞬間的に８００℃以上１３００℃以下程度の処理温度Ｔ２まで上昇し、半導体ウェハーＷに注入された不純物が活性化された後、表面温度が急速に下降する。このように、基板処理装置１では、半導体ウェハーＷの表面温度を極めて短時間で昇降することができるため、半導体ウェハーＷに注入された不純物の熱による拡散を抑制しつつ不純物の活性化を行うことができる。なお、不純物の活性化に必要な時間はその熱拡散に必要な時間に比較して極めて短いため、０．１ミリセカンドないし１００ミリセカンド程度の拡散が生じない短時間であっても活性化は完了する。
That is, the flash light irradiated from the flash lamp FL of the
また、フラッシュ加熱によって、半導体ウェハーＷの表面には薄い酸化膜が形成される。シリコンの酸化膜が形成される温度は８００℃以上であるが、フラッシュランプＦＬの照射時間が０．１ミリセカンド以上１００ミリセカンド以下と極めて短いため、半導体ウェハーＷの表面温度が８００℃以上となっている時間も極めて短い。このため、半導体ウェハーＷ周辺の酸素濃度にかかわらず、形成される酸化膜の厚さは約２ｎｍ程度のごく薄いものである。 Further, a thin oxide film is formed on the surface of the semiconductor wafer W by flash heating. The temperature at which the silicon oxide film is formed is 800 ° C. or higher, but the irradiation time of the flash lamp FL is as short as 0.1 to 100 milliseconds, so that the surface temperature of the semiconductor wafer W is 800 ° C. or higher. The time that has become very short. For this reason, regardless of the oxygen concentration around the semiconductor wafer W, the thickness of the formed oxide film is as thin as about 2 nm.
フラッシュ加熱が終了して所定時間（数秒）が経過した時点で再びガス供給源８８から熱処理空間６５に窒素ガスを供給するとともに、排出路８６から熱処理空間６５内の酸素ガスを含む気体を排気する。これによって、熱処理空間６５内の半導体ウェハーＷの周辺雰囲気が窒素ガスにて置換される（ステップＳ２７）。その結果、半導体ウェハーＷの表面における酸化膜の成長が確実に停止する。
When a predetermined time (several seconds) has elapsed after the end of the flash heating, nitrogen gas is again supplied from the
その後、保持部７が保持部昇降機構４により再び図１に示す受渡位置まで下降し、半導体ウェハーＷが保持部７から支持ピン７０へと渡される（ステップＳ２８）。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、支持ピン７０上に載置された半導体ウェハーＷは装置外部の搬送ロボットにより搬出され、基板処理装置１における半導体ウェハーＷのフラッシュ加熱処理（アニール処理）が完了する（ステップＳ２９）。
Thereafter, the holding unit 7 is lowered again to the delivery position shown in FIG. 1 by the holding
以上のように、第１実施形態においては、不純物を注入した半導体ウェハーＷの周辺に酸素ガスを導入した後にフラッシュランプＦＬから０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて閃光照射を行い、半導体ウェハーＷの表面温度を瞬間的に８００℃以上１３００℃以下に昇温している。これにより、不純物の熱拡散を抑制しつつ活性化を行い、同時に半導体ウェハーＷの表面にごく薄い酸化膜を形成している。 As described above, in the first embodiment, after introducing oxygen gas around the semiconductor wafer W into which impurities are implanted, the flash lamp FL is irradiated with flash light for an irradiation time of 0.1 to 100 milliseconds. The surface temperature of the semiconductor wafer W is instantaneously raised to 800 ° C. or higher and 1300 ° C. or lower. Thus, activation is performed while suppressing thermal diffusion of impurities, and at the same time, a very thin oxide film is formed on the surface of the semiconductor wafer W.
基板処理装置１におけるアニール処理が終了した半導体ウェハーＷには洗浄処理（図７のステップＳ３）が行われるが、半導体ウェハーＷの表面には酸化膜が形成されており、これが保護膜として機能するため、洗浄処理時の不純物の剥離を防止することができる。
The semiconductor wafer W that has been annealed in the
図９は、保護膜を形成した半導体ウェハーＷの表面近傍における洗浄前後の不純物濃度分布を示す図である。図１１と同様に、図９の横軸は半導体ウェハーＷの表面からの深さを示し、縦軸は不純物の濃度を示している。図９および図１１は、ＳＩＭＳ（二次イオン質量分析）によって半導体ウェハーＷの表面分析を行って得られた不純物の濃度プロファイルである。図９と図１１とを対比すれば明らかなように、半導体ウェハーＷの表面に保護膜（酸化膜）を形成することによって、洗浄処理時における不純物の剥離が顕著に抑制される。また、保護膜を形成した半導体ウェハーＷについては洗浄前後でシート抵抗値の変動もなく、ＳＩＭＳによる分析結果と整合する。 FIG. 9 is a diagram showing the impurity concentration distribution before and after cleaning near the surface of the semiconductor wafer W on which the protective film is formed. Similarly to FIG. 11, the horizontal axis of FIG. 9 indicates the depth from the surface of the semiconductor wafer W, and the vertical axis indicates the impurity concentration. 9 and 11 are impurity concentration profiles obtained by performing surface analysis of the semiconductor wafer W by SIMS (secondary ion mass spectrometry). As is clear from a comparison between FIG. 9 and FIG. 11, by forming a protective film (oxide film) on the surface of the semiconductor wafer W, the separation of impurities during the cleaning process is remarkably suppressed. Further, the semiconductor wafer W on which the protective film is formed does not change the sheet resistance value before and after cleaning, and matches the analysis result by SIMS.
従来のように、ハロゲンランプを使用して１秒を超える照射時間にて光照射を行って半導体ウェハーＷの温度を８００℃以上に昇温しても表面に酸化膜を形成することは可能である。しかし、１秒を超えるような長時間の加熱を行うと不純物の熱拡散が生じて浅い接合が実現できないことは既述した通りである。さらに、１秒を超える長時間の加熱を行うと、酸化膜の厚さも第１実施形態にて形成される酸化膜よりも著しく厚くなる。酸化膜は半導体ウェハーＷ表面のシリコンを消費して成長するため、酸化膜が著しく厚くなると不純物も酸化膜中に取り込まれて半導体デバイスとしての機能が損なわれるという問題が生じる。 It is possible to form an oxide film on the surface even if the temperature of the semiconductor wafer W is raised to 800 ° C. or higher by irradiating light with an irradiation time exceeding 1 second using a halogen lamp as in the past. is there. However, as described above, if a long time heating exceeding 1 second is performed, thermal diffusion of impurities occurs and a shallow junction cannot be realized. Further, when heating for a long time exceeding 1 second is performed, the thickness of the oxide film becomes significantly thicker than that of the oxide film formed in the first embodiment. Since the oxide film grows by consuming silicon on the surface of the semiconductor wafer W, when the oxide film becomes extremely thick, there is a problem that impurities are also taken into the oxide film and the function as a semiconductor device is impaired.
第１実施形態のように、不純物を注入した半導体ウェハーＷの周辺に酸素ガスを導入した後にフラッシュランプＦＬから０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて閃光照射を行えば、不純物の熱拡散を抑制しつつ活性化ができるだけでなく、厚さ約２ｎｍ程度のごく薄い酸化膜を形成することができる。この程度の薄い酸化膜であれば、不純物の注入層はほとんど消費されないため、酸化膜中に取り込まれる不純物は極微量である。また、図９に示す通り、ごく薄い酸化膜であったとしても洗浄処理に対する保護膜としては十分に機能し、不純物の剥離を防止することができる。 As in the first embodiment, if oxygen gas is introduced into the periphery of the semiconductor wafer W into which impurities are implanted and then flash irradiation is performed from the flash lamp FL for an irradiation time of 0.1 to 100 milliseconds, the impurities In addition to being able to be activated while suppressing thermal diffusion, a very thin oxide film having a thickness of about 2 nm can be formed. With such a thin oxide film, the impurity injection layer is hardly consumed, so the amount of impurities taken into the oxide film is extremely small. Further, as shown in FIG. 9, even if it is a very thin oxide film, it functions sufficiently as a protective film against the cleaning treatment, and can prevent the separation of impurities.
但し、薄い酸化膜であったとしても電極形成（図７のステップＳ５）には障害となるため、その前に酸化膜の剥離処理を行う（図７のステップＳ４）。酸化膜の剥離処理は、ドライエッチングまたは５％程度の濃度のフッ酸溶液（ＨＦ）を用いたウェットエッチングによって行う。 However, even if it is a thin oxide film, it becomes an obstacle to electrode formation (step S5 in FIG. 7), and therefore, an oxide film peeling process is performed before that (step S4 in FIG. 7). The oxide film is removed by dry etching or wet etching using a hydrofluoric acid solution (HF) having a concentration of about 5%.
＜２．第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態の基板処理装置１の構成は第１実施形態と全く同じである。また、半導体ウェハーＷに対する処理フローも第１実施形態の図７に示したのと同様である。第２実施形態が第１実施形態と相違するのは基板処理装置１における半導体ウェハーＷの処理手順である。図１０は、基板処理装置１における半導体ウェハーＷの処理手順の他の例を示すフローチャートである。
<2. Second Embodiment>
Next, a second embodiment of the present invention will be described. The configuration of the
図１０のステップＳ１２０からステップＳ１２４までは図８のステップＳ２０からステップＳ２４までと同じである。すなわち、保持部７が図５に示す処理位置から図１に示す受渡位置に下降し（ステップＳ１２０）、熱処理空間６５に対する窒素ガスの給排気が開始される（ステップＳ１２１）。そして、ゲートバルブ１８５が開いて搬送開口部６６が開放され、半導体ウェハーＷがチャンバー６内に搬入されて複数の支持ピン７０上に載置される（ステップＳ１２２）。その後、ゲートバルブ１８５により搬送開口部６６が閉鎖され、保持部７が受渡位置から処理位置にまで上昇する（ステップＳ１２３）。保持部７が受渡位置から上昇する過程において、半導体ウェハーＷは支持ピン７０から保持部７のサセプタ７２へと渡され、ホットプレート７１に内蔵されたヒータによって予備加熱される（ステップＳ１２４）。
Steps S120 to S124 in FIG. 10 are the same as steps S20 to S24 in FIG. That is, the holding unit 7 is lowered from the processing position shown in FIG. 5 to the delivery position shown in FIG. 1 (step S120), and supply / exhaust of nitrogen gas to the
処理位置にて約６０秒間の予備加熱が行われ、半導体ウェハーＷの温度が予め設定された予備加熱温度Ｔ１まで上昇する。予備加熱温度Ｔ１は、半導体ウェハーＷに添加された不純物が熱により拡散する恐れのない、２００℃ないし６００℃程度、好ましくは３５０℃ないし５５０℃程度とされる。 Preheating for about 60 seconds is performed at the processing position, and the temperature of the semiconductor wafer W rises to a preset preheating temperature T1. The preheating temperature T1 is set to about 200 ° C. to 600 ° C., preferably about 350 ° C. to 550 ° C., in which impurities added to the semiconductor wafer W are not likely to diffuse due to heat.
第２実施形態においては、約６０秒間の予備加熱時間が経過した後、保持部７が処理位置に位置したまま制御部３の制御によりランプハウス５のフラッシュランプＦＬから半導体ウェハーＷへ向けてフラッシュ光が照射される（ステップＳ１２５）。このときには、保持部７に保持された半導体ウェハーＷの周辺は窒素ガス雰囲気である。
In the second embodiment, after the preheating time of about 60 seconds elapses, the flash unit FL is flashed from the flash lamp FL of the
第２実施形態では、処理位置の保持部７に保持された半導体ウェハーＷにフラッシュ光を照射してから５秒以内に熱処理空間６５に酸素ガスを導入する（ステップＳ１２６）。このときに、酸素ガスのみを供給しても良いし、酸素ガスを窒素ガスに混合した混合ガスとして供給するようにしても良い。いずれの場合であっても、第１実施形態と同様に、熱処理空間６５に供給される酸素ガスは極微量であり、具体的には処理位置の保持部７に保持された半導体ウェハーＷの周辺雰囲気中の酸素濃度が１００ｐｐｍ〜１０％となるように制御部３がガスバルブ８２および流量調整弁８５を制御する。また、酸素ガスを導入するときには排気のガスバルブ８７は閉止しておく。
In the second embodiment, oxygen gas is introduced into the
ランプハウス５のフラッシュランプＦＬから照射されるフラッシュ光は、予め蓄えられていた静電エネルギーが極めて短い光パルスに変換された、照射時間が０．１ミリセカンド以上１００ミリセカンド以下程度の極めて短く強い閃光である。そして、フラッシュランプＦＬからの閃光照射によりフラッシュ加熱される半導体ウェハーＷの表面温度は、瞬間的に８００℃以上１３００℃以下程度の処理温度Ｔ２まで上昇し、半導体ウェハーＷに注入された不純物が活性化された後、表面温度が急速に下降する。第１実施形態と同様に、基板処理装置１では、半導体ウェハーＷの表面温度を極めて短時間で昇降することができるため、半導体ウェハーＷに注入された不純物の熱による拡散を抑制しつつ不純物の活性化を行うことができる。
The flash light irradiated from the flash lamp FL of the
また、フラッシュ光を照射してから５秒以内であれば、フラッシュ加熱の熱が半導体ウェハーＷの表面に残留している。このためフラッシュ光照射から５秒以内に半導体ウェハーＷの周辺に酸素ガスを導入すれば、残留する熱によって半導体ウェハーＷの表面に薄い酸化膜が形成される。形成される酸化膜の厚さは第１実施形態と同じく約２ｎｍ程度のごく薄いものである。 Further, the heat of flash heating remains on the surface of the semiconductor wafer W within 5 seconds after irradiation with flash light. For this reason, if oxygen gas is introduced into the periphery of the semiconductor wafer W within 5 seconds from the flash light irradiation, a thin oxide film is formed on the surface of the semiconductor wafer W by the remaining heat. The thickness of the oxide film to be formed is as thin as about 2 nm as in the first embodiment.
フラッシュ光照射から５秒を超えて経過してから酸素ガスを導入しても、半導体ウェハーＷの表面温度が低下しすぎているため表面に酸化膜は成長しない。このため、酸化膜を形成するためにはフラッシュ光照射からなるべく短時間で半導体ウェハーＷの周辺に酸素ガスを導入するのが好ましく、フラッシュ光の照射から５秒以内であれば酸化膜が形成可能であるが、２秒以内が望ましい。 Even if oxygen gas is introduced after elapse of more than 5 seconds from flash light irradiation, an oxide film does not grow on the surface because the surface temperature of the semiconductor wafer W is too low. For this reason, in order to form an oxide film, it is preferable to introduce oxygen gas into the periphery of the semiconductor wafer W in as short a time as possible from the flash light irradiation, and the oxide film can be formed within 5 seconds from the flash light irradiation. However, within 2 seconds is desirable.
その後、フラッシュ加熱が終了して所定時間（数秒）が経過した時点で再びガス供給源８８から熱処理空間６５に窒素ガスを供給するとともに、排出路８６から熱処理空間６５内の酸素ガスを含む気体を排気する。これによって、熱処理空間６５内の半導体ウェハーＷの周辺雰囲気が窒素ガスにて置換される（ステップＳ１２７）。その結果、半導体ウェハーＷの表面における酸化膜の成長が確実に停止する。なお、第２実施形態においては、フラッシュ加熱が終了してから５秒を超えて経過した後に熱処理空間６５を窒素ガスに置換する。
Thereafter, nitrogen gas is again supplied from the
次に、保持部７が再び図１に示す受渡位置まで下降し、半導体ウェハーＷが保持部７から支持ピン７０へと渡される（ステップＳ１２８）。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、支持ピン７０上に載置された半導体ウェハーＷは装置外部の搬送ロボットにより搬出され、基板処理装置１における半導体ウェハーＷのフラッシュ加熱処理が完了する（ステップＳ１２９）。
Next, the holding unit 7 is lowered again to the delivery position shown in FIG. 1, and the semiconductor wafer W is transferred from the holding unit 7 to the support pins 70 (step S128). Subsequently, the transfer opening 66 closed by the
以上のように、第２実施形態においては、不純物を注入した半導体ウェハーＷにフラッシュランプＦＬから０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて閃光照射を行った後、５秒以内に半導体ウェハーＷの周辺に酸素ガスを導入している。このようにしても、不純物の熱拡散を抑制しつつ活性化ができるだけでなく、半導体ウェハーＷの表面に厚さ約２ｎｍ程度のごく薄い酸化膜を形成することができる。この程度の薄い酸化膜であれば、不純物の注入層はほとんど消費されないため、半導体ウェハーＷの表面から不純物が欠乏することは無い。また、上述の通り、約２ｎｍ程度のごく薄い酸化膜であったとしても洗浄処理に対する保護膜としては十分に機能し、不純物の剥離を防止することができる。 As described above, in the second embodiment, the semiconductor wafer W into which impurities are implanted is irradiated with flash light from the flash lamp FL for an irradiation time of 0.1 to 100 milliseconds within 5 seconds. Oxygen gas is introduced around the semiconductor wafer W. Even in this case, activation can be performed while suppressing thermal diffusion of impurities, and a very thin oxide film having a thickness of about 2 nm can be formed on the surface of the semiconductor wafer W. With such a thin oxide film, the impurity injection layer is hardly consumed, so that the impurity is not deficient from the surface of the semiconductor wafer W. Further, as described above, even if it is a very thin oxide film having a thickness of about 2 nm, it functions sufficiently as a protective film for the cleaning process, and can prevent the separation of impurities.
＜３．変形例＞
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記各実施形態においては、半導体ウェハーＷの周辺に酸素ガスを導入していたが、これに限定されるものではなく、シリコンと反応して膜を形成する反応性ガスであれば良い。反応性ガスには、シリコンと反応して酸化膜を形成する酸化性ガスおよびシリコンと反応して窒化膜を形成する窒化性ガスが含まれる。酸化性ガスとしては、上記各実施形態にて述べた酸素ガスの他にオゾンガス（Ｏ３）が含まれる。また、窒化性ガスとしては、アンモニアガス（ＮＨ３）や二酸化窒素（ＮＯ２）が含まれる。さらに、反応性ガスとしては、シラン（ＳｉＨ４）やジシラン（Ｓｉ２Ｈ６）であっても良い。第１実施形態と同様に不純物を注入した半導体ウェハーＷの周辺にこれらの反応性ガスを導入した後にフラッシュランプＦＬから０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて閃光照射を行うことにより、または、第２実施形態と同様に不純物を注入した半導体ウェハーＷに閃光照射を行った後、５秒以内にこれらの反応性ガスを導入することにより、半導体ウェハーＷの表面には薄い保護膜を形成することができる。その結果、半導体ウェハーＷに注入された不純物の熱による拡散を抑制しつつ不純物の活性化を行うことができ、しかも洗浄処理時の不純物の剥離を防止することができる。
<3. Modification>
While the embodiments of the present invention have been described above, the present invention can be modified in various ways other than those described above without departing from the spirit of the present invention. For example, in each of the above embodiments, oxygen gas is introduced around the semiconductor wafer W. However, the present invention is not limited to this, and any reactive gas that reacts with silicon to form a film may be used. The reactive gas includes an oxidizing gas that forms an oxide film by reacting with silicon and a nitriding gas that forms a nitride film by reacting with silicon. The oxidizing gas includes ozone gas (O 3 ) in addition to the oxygen gas described in the above embodiments. The nitriding gas includes ammonia gas (NH 3 ) and nitrogen dioxide (NO 2 ). Furthermore, the reactive gas may be silane (SiH 4 ) or disilane (Si 2 H 6 ). In the same manner as in the first embodiment, after introducing these reactive gases around the semiconductor wafer W into which impurities are implanted, flash irradiation is performed from the flash lamp FL for an irradiation time of 0.1 to 100 milliseconds. Alternatively, the surface of the semiconductor wafer W is thinly protected by introducing these reactive gases within 5 seconds after the flash irradiation is performed on the semiconductor wafer W into which impurities are implanted in the same manner as in the second embodiment. A film can be formed. As a result, it is possible to activate the impurities while suppressing diffusion of the impurities injected into the semiconductor wafer W due to heat, and to prevent the separation of the impurities during the cleaning process.
また、上記各実施形態においては、窒素ガス等の不活性ガスと酸素ガス等の反応性ガスとを同じ経路にてチャンバー６に導入するようにしていたが、これらは異なる供給源から別経路にてそれぞれ供給するようにしても良い。
Further, in each of the above embodiments, an inert gas such as nitrogen gas and a reactive gas such as oxygen gas are introduced into the
また、上記各実施形態においては、不活性ガスを窒素ガスとしていたが、これをアルゴンガスやヘリウムガスとしても良い。もっとも、プロセスのコスト上昇を抑制する観点からは窒素ガスを用いるのが好ましい。 Moreover, in each said embodiment, although inert gas was used as nitrogen gas, this is good also as argon gas and helium gas. However, it is preferable to use nitrogen gas from the viewpoint of suppressing an increase in process cost.
また、光照射を行う光源としてはフラッシュランプＦＬに限定されるものではなく、０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて光照射が可能なものであれば良く、例えばレーザであっても良い。 Further, the light source for irradiating light is not limited to the flash lamp FL, and any light source capable of irradiating light for an irradiation time of 0.1 to 100 milliseconds may be used, for example, a laser. May be.
また、第１実施形態ではフラッシュランプＦＬからの閃光照射の前に反応性ガスを導入し、第２実施形態では閃光照射から５秒以内に反応性ガスを導入していたが、フラッシュランプＦＬの閃光照射と同時に半導体ウェハーＷの周辺に反応性ガスを導入するようにしても良い。 In the first embodiment, the reactive gas is introduced before the flash irradiation from the flash lamp FL. In the second embodiment, the reactive gas is introduced within 5 seconds from the flash irradiation. A reactive gas may be introduced around the semiconductor wafer W simultaneously with the flash irradiation.
また、上記各実施形態においては、ランプハウス５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。
In the above embodiments, the
また、上記各実施形態においては、ホットプレート７１を含む保持部７からの伝熱によって半導体ウェハーＷの予備加熱を行っていたが、チャンバー６の底部にハロゲンランプを設け、そのハロゲンランプからの光照射によって半導体ウェハーＷの予備加熱を行うようにしても良い。
In each of the above embodiments, the semiconductor wafer W is preheated by heat transfer from the holding unit 7 including the
また、本発明に係る技術は、アモルファス化したソース・ドレイン領域に注入された不純物を活性化するときにも有効である。すなわち、パターンの微細化にともなって、ソース・ドレイン領域に予めゲルマニウム（Ｇｅ）等の重い不純物を打ち込んでアモルファス化することにより、ボロン等を浅く注入することが必須となっている。この場合に、酸化膜を形成した後にアモルファス化のための不純物打ち込みを行うと、ソース・ドレイン領域に酸素が入り込むという不都合が生じる。本発明に係る技術を適用すれば、ソース・ドレイン領域に注入したボロン等の不純物の活性化を行いつつ、その表面に酸化膜（または窒化膜）を形成することができ、その後の薬液洗浄によるソース・ドレイン領域の腐食を防ぐことができる。 The technique according to the present invention is also effective when activating impurities implanted into the amorphized source / drain regions. That is, along with the miniaturization of the pattern, it is essential to implant boron or the like shallowly by implanting a heavy impurity such as germanium (Ge) into the source / drain region in advance to make it amorphous. In this case, if impurity implantation for amorphization is performed after the oxide film is formed, there is a disadvantage that oxygen enters the source / drain regions. When the technique according to the present invention is applied, an oxide film (or nitride film) can be formed on the surface of the source / drain region while activating impurities such as boron implanted therein. Corrosion of the source / drain region can be prevented.
また、本発明に係る技術は、シリコン膜が形成されたガラス基板に対して適用することもできる。 The technique according to the present invention can also be applied to a glass substrate on which a silicon film is formed.
１ 熱処理装置
３ 制御部
４ 保持部昇降機構
５ ランプハウス
６ チャンバー
７ 保持部
６０ 上部開口
６１ チャンバー窓
６５ 熱処理空間
７１ ホットプレート
７２ サセプタ
８１ ガス導入路
８２，８７ ガスバルブ
８３ ガス導入バッファ
８５ 流量調整弁
８８ ガス供給源
ＦＬ フラッシュランプ
Ｗ 半導体ウェハー
DESCRIPTION OF
Claims (8)
不純物を注入した半導体基板の周辺にシリコンと反応して膜を形成する反応性ガスを導入するガス導入工程と、
前記半導体基板に０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて光を照射して前記半導体基板の表面を８００℃以上１３００℃以下に加熱する光照射工程と、
を備え、
前記半導体基板に光を照射してから５秒以内に前記反応性ガスを前記半導体基板の周辺に導入することを特徴とする基板処理方法。 A substrate processing method for processing a semiconductor substrate implanted with impurities,
A gas introduction step of introducing a reactive gas that forms a film by reacting with silicon around a semiconductor substrate into which impurities are implanted;
A light irradiation step of irradiating the semiconductor substrate with light at an irradiation time of not less than 0.1 milliseconds and not more than 100 milliseconds to heat the surface of the semiconductor substrate to 800 ° C. or more and 1300 ° C. or less ;
With
A substrate processing method comprising introducing the reactive gas into the periphery of the semiconductor substrate within 5 seconds after irradiating the semiconductor substrate with light.
前記半導体基板に光を照射してから所定時間経過後に前記半導体基板の周辺雰囲気を不活性ガスにて置換することを特徴とする基板処理方法。 The substrate processing method according to claim 1,
A substrate processing method comprising replacing an ambient atmosphere of the semiconductor substrate with an inert gas after a predetermined time has elapsed since the semiconductor substrate was irradiated with light.
前記反応性ガスとの反応によって前記半導体基板の表面に形成された膜を前記半導体基板に電極形成を行う前に剥離することを特徴とする基板処理方法。 In the substrate processing method of Claim 1 or Claim 2,
A substrate processing method , wherein a film formed on a surface of the semiconductor substrate by reaction with the reactive gas is removed before electrode formation on the semiconductor substrate .
前記反応性ガスは、シリコンと反応して酸化膜を形成する酸化性ガスを含むことを特徴とする基板処理方法。 In the substrate processing method in any one of Claims 1-3,
The substrate processing method , wherein the reactive gas includes an oxidizing gas that forms an oxide film by reacting with silicon .
前記反応性ガスは、シリコンと反応して窒化膜を形成する窒化性ガスを含むことを特徴とする基板処理方法。 In the substrate processing method in any one of Claims 1-3 ,
The substrate processing method, wherein the reactive gas includes a nitriding gas that reacts with silicon to form a nitride film .
前記半導体基板を収容するチャンバーと、A chamber for housing the semiconductor substrate;
前記チャンバー内にて前記半導体基板を保持する保持手段と、Holding means for holding the semiconductor substrate in the chamber;
前記チャンバー内にシリコンと反応して膜を形成する反応性ガスを導入するガス導入手段と、A gas introduction means for introducing a reactive gas that forms a film by reacting with silicon in the chamber;
前記保持手段に保持された前記半導体基板に０．１ミリセカンド以上１００ミリセカンド以下の照射時間にて光を照射して前記半導体基板の表面を８００℃以上１３００℃以下に加熱する光照射手段と、Light irradiation means for irradiating the semiconductor substrate held by the holding means with light for an irradiation time of 0.1 to 100 milliseconds and heating the surface of the semiconductor substrate to 800 to 1300 ° C .; ,
前記チャンバー内に前記反応性ガスを導入するタイミングを制御するガス導入制御手段と、Gas introduction control means for controlling the timing of introducing the reactive gas into the chamber;
を備え、With
前記ガス導入制御手段は、前記半導体基板に光を照射してから５秒以内に前記反応性ガスを前記チャンバー内に導入するように前記ガス導入手段を制御することを特徴とする基板処理装置。The substrate processing apparatus, wherein the gas introduction control unit controls the gas introduction unit so that the reactive gas is introduced into the chamber within 5 seconds after the semiconductor substrate is irradiated with light.
前記反応性ガスは、シリコンと反応して酸化膜を形成する酸化性ガスを含むことを特徴とする基板処理装置。 The substrate processing apparatus according to claim 6, wherein
The substrate processing apparatus , wherein the reactive gas includes an oxidizing gas that reacts with silicon to form an oxide film .
前記反応性ガスは、シリコンと反応して窒化膜を形成する窒化性ガスを含むことを特徴とする基板処理装置。 The substrate processing apparatus according to claim 6 , wherein
The substrate processing apparatus, wherein the reactive gas includes a nitriding gas that reacts with silicon to form a nitride film .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013169389A JP5602917B2 (en) | 2013-08-19 | 2013-08-19 | Substrate processing method and substrate processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013169389A JP5602917B2 (en) | 2013-08-19 | 2013-08-19 | Substrate processing method and substrate processing apparatus |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008120411A Division JP2009272402A (en) | 2008-05-02 | 2008-05-02 | Substrate treatment method and substrate-treating device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014007413A JP2014007413A (en) | 2014-01-16 |
| JP5602917B2 true JP5602917B2 (en) | 2014-10-08 |
Family
ID=50104832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013169389A Active JP5602917B2 (en) | 2013-08-19 | 2013-08-19 | Substrate processing method and substrate processing apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5602917B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3205985B2 (en) * | 1998-09-18 | 2001-09-04 | 日本電気株式会社 | Method of forming diffusion layer |
| JP3348070B2 (en) * | 1999-04-21 | 2002-11-20 | 松下電器産業株式会社 | Method for manufacturing semiconductor device |
| JP2001297995A (en) * | 2000-04-13 | 2001-10-26 | Nec Corp | Manufacturing method of circuit and manufacturing device of circuit |
| US6849831B2 (en) * | 2002-03-29 | 2005-02-01 | Mattson Technology, Inc. | Pulsed processing semiconductor heating methods using combinations of heating sources |
| JP4112330B2 (en) * | 2002-10-02 | 2008-07-02 | 富士通株式会社 | Manufacturing method of semiconductor device |
| US20040235281A1 (en) * | 2003-04-25 | 2004-11-25 | Downey Daniel F. | Apparatus and methods for junction formation using optical illumination |
| JP2005167005A (en) * | 2003-12-03 | 2005-06-23 | Semiconductor Leading Edge Technologies Inc | Heat treatment method of semiconductor substrate, manufacturing method of semiconductor device and heat treatment device |
-
2013
- 2013-08-19 JP JP2013169389A patent/JP5602917B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014007413A (en) | 2014-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8787741B2 (en) | Heat treatment method and heat treatment apparatus for heating substrate by light irradiation | |
| US9437456B2 (en) | Heat treatment apparatus emitting flash of light | |
| US20060291835A1 (en) | Susceptor for heat treatment and heat treatment apparatus | |
| US20080017114A1 (en) | Heat treatment apparatus of light emission type | |
| JP2009099758A (en) | Heat treatment equipment and heat treatment method | |
| JP2009277759A (en) | Heat treatment method, and heat treatment apparatus | |
| JP5036274B2 (en) | Heat treatment apparatus and heat treatment method | |
| JP2009260018A (en) | Thermal processing method and thermal processing device | |
| JP2009272402A (en) | Substrate treatment method and substrate-treating device | |
| US8355624B2 (en) | Susceptor for heat treatment and heat treatment apparatus | |
| JP5318455B2 (en) | Heat treatment equipment | |
| JP5523735B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP2010114145A (en) | Heat treatment method and heat treatment apparatus | |
| JP5437863B2 (en) | Heat treatment equipment | |
| JP5052970B2 (en) | Heat treatment apparatus and method of manufacturing heat treatment apparatus | |
| JP5602917B2 (en) | Substrate processing method and substrate processing apparatus | |
| JP2010225646A (en) | Susceptor for heat treatment and heat treatment apparatus | |
| JP5507195B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP5770880B2 (en) | Heat treatment method | |
| JP5620114B2 (en) | Heat treatment method and heat treatment apparatus | |
| JP5813291B2 (en) | Heat treatment apparatus and heat treatment method | |
| JP5143436B2 (en) | Heat treatment equipment | |
| JP2010165713A (en) | Thermal treatment method and thermal treatment apparatus | |
| JP2014146831A (en) | Heat treatment method | |
| JP2009099787A (en) | Heat treatment apparatus, and heat treatment method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140820 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5602917 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |