JP5601334B2

JP5601334B2 - 電子部品

Info

Publication number: JP5601334B2
Application number: JP2012034769A
Authority: JP
Inventors: 博志増田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-02-21
Filing date: 2012-02-21
Publication date: 2014-10-08
Anticipated expiration: 2032-02-21
Also published as: US20130214880A1; US9083070B2; JP2013172283A

Description

本発明は、電子部品に関し、共振器を内蔵している電子部品に関する。

従来の電子部品としては、例えば、特許文献１に記載の積層型誘電体フィルタが知られている。図９は、特許文献１に記載の積層型誘電体フィルタ５００の外観斜視図である。図９において、積層型誘電体フィルタ５００の積層方向をｚ軸方向と定義する。積層型誘電体フィルタ５００をｚ軸方向から平面視したときに、長辺が延在する方向をｘ軸方向と定義し、短辺が延在する方向をｙ軸方向と定義する。

積層型誘電体フィルタ５００は、例えば、バンドパスフィルタとして用いられ、積層体５０２、平板電極５０４及びストリップライン共振器Ｆ５０１〜Ｆ５０３を備えている。積層体５０２は、複数の絶縁体層が積層されて構成されている。ストリップライン共振器Ｆ５０１〜Ｆ５０３は、ｘ軸方向にこの順に並んでいる。また、平板電極５０４は、ｚ軸方向から平面視したときに、ストリップライン共振器Ｆ５０１，Ｆ５０３と重なるように、ｘ軸方向に延在している。これにより、平板電極５０４は、ストリップライン共振器Ｆ５０１とストリップライン共振器Ｆ５０３とを容量結合させている。以上のような積層型誘電体フィルタ５００では、ストリップライン共振器Ｆ５０１とストリップライン共振器Ｆ５０３との結合容量を調整することによって、積層型誘電体フィルタ５００の高周波信号の通過特性を調整することができる。

しかしながら、特許文献１に記載の積層型誘電体フィルタ５００では、平板電極５０４は、ｚ軸方向から平面視したときに、ストリップライン共振器Ｆ５０１，Ｆ５０３に加えて、ストリップライン共振器Ｆ５０２と重なっている。そのため、平板電極５０４により、ストリップライン共振器Ｆ５０１とストリップライン共振器Ｆ５０２とが容量結合していると共に、ストリップライン共振器Ｆ５０２とストリップライン共振器Ｆ５０３とが容量結合している。これにより、ストリップライン共振器Ｆ５０１，Ｆ５０２間の結合容量及びストリップライン共振器Ｆ５０２，Ｆ５０３間の結合容量を変化させることなく、ストリップライン共振器Ｆ５０１，Ｆ５０３間の結合容量を調整することが困難である。したがって、平板電極５０４の形状を設計する際には、ストリップライン共振器Ｆ５０１，Ｆ５０２間の結合容量及びストリップライン共振器Ｆ５０２，Ｆ５０３間の結合容量を考慮する必要がある。よって、積層型誘電体フィルタ５００の設計が複雑になってしまう。

特開２００６−６７２２２号公報

そこで、本発明の目的は、設計を容易に行うことができる電子部品を提供することである。

本発明の第１の形態に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、前記積層体において第１の領域内に設けられている第１の共振器と、前記積層体において前記第１の領域とは積層方向に異なる第２の領域内に設けられている第２の共振器と、前記積層体において前記第１の領域内に設けられている第３の共振器であって、積層方向から平面視したときに、前記第１の共振器と共に前記第２の共振器を挟んでいる第３の共振器と、前記第１の共振器と前記第３の共振器とを容量結合させる第１の結合導体と、を備えており、前記第１の結合導体は、積層方向において、前記第１の共振器及び前記第３の共振器に関して前記第２の共振器の反対側に設けられていること、を特徴とする。
本発明の第２の形態に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、前記積層体において第１の領域内に設けられている第１の共振器と、前記積層体において前記第１の領域とは積層方向に異なる第２の領域内に設けられている第２の共振器と、前記積層体において前記第１の領域内に設けられている第３の共振器であって、積層方向から平面視したときに、前記第１の共振器と共に前記第２の共振器を挟んでいる第３の共振器と、前記第１の共振器と前記第３の共振器とを容量結合させる第１の結合導体と、前記第１の共振器と前記第２の共振器とを容量結合させる第２の結合導体と、前記第２の共振器と前記第３の共振器とを容量結合させる第３の結合導体と、を備えていること、を特徴とする。
本発明の第３の形態に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、前記積層体において第１の領域内に設けられている第１の共振器と、前記積層体において前記第１の領域とは積層方向に異なる第２の領域内に設けられている第２の共振器と、前記積層体において前記第１の領域内に設けられている第３の共振器であって、積層方向から平面視したときに、前記第１の共振器と共に前記第２の共振器を挟んでいる第３の共振器と、前記第１の共振器と前記第３の共振器とを容量結合させる第１の結合導体と、前記積層体において前記第２の領域内に設けられている第４の共振器であって、積層方向から平面視したときに、前記第２の共振器と共に前記第３の共振器を挟んでいる第４の共振器と、前記第２の共振器と前記第４の共振器とを容量結合させる第４の結合導体と、を備えていること、を特徴とする。

本発明によれば、電子部品の設計を容易に行うことができる。

一実施形態に係る電子部品の外観斜視図である。一実施形態に係る電子部品の分解斜視図である。一実施形態に係る電子部品の断面構造図である。一実施形態に係る電子部品の等価回路図である。第１の変形例に係る電子部品の断面構造図である。第１の変形例に係る電子部品の等価回路図である。第２の変形例に係る電子部品の断面構造図である。第２の変形例に係る電子部品の等価回路図である。特許文献１に記載の積層型誘電体フィルタの外観斜視図である。

以下に、本発明の実施形態に係る電子部品について説明する。

（電子部品の構造）
以下に、本発明の一実施形態に係る電子部品の構造について図面を参照しながら説明する。図１は、一実施形態に係る電子部品１０の外観斜視図である。図２は、一実施形態に係る電子部品１０の分解斜視図である。図３は、一実施形態に係る電子部品１０の断面構造図である。図４は、一実施形態に係る電子部品１０の等価回路図である。

電子部品１０は、例えば、バンドパスフィルタとして用いられ、図１ないし図３に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ），１５（１５ａ，１５ｂ）、方向識別マーク１８、結合導体２０，３４，３６、共振導体２２，２４，３０，３２，３８，４２、波長短縮導体２６，２８，４０及びグランド導体４４を備えている。

積層体１２は、図１ないし図３に示すように、直方体状をなしており、長方形状をなす複数の絶縁体層１６（１６ａ〜１６ｊ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。以下では、絶縁体層１６のｚ軸方向の正方向側の面を表面と称し、絶縁体層１６のｚ軸方向の負方向側の面を裏面と称す。

また、図３に示すように、積層体１２において、絶縁体層１６ｂ〜１６ｅが設けられている領域を領域Ａ１とする。また、積層体１２において、絶縁体層１６ｆ〜１６ｉが設けられている領域を領域Ａ２とする。領域Ａ２は、領域Ａ１とは積層方向に異なる位置（すなわち、ｚ軸方向の負方向側）に位置している。

外部電極１４ａは、図１及び図３に示すように、積層体１２のｘ軸方向の負方向側の端面に設けられており、ｚ軸方向に延在する長方形状をなしている。また、外部電極１４ａは、積層体１２のｚ軸方向の正方向側及び負方向側の主面に対して折り返されている。外部電極１４ｂは、図１及び図３に示すように、積層体１２のｘ軸方向の正方向側の端面に設けられており、ｚ軸方向に延在する長方形状をなしている。また、外部電極１４ｂは、積層体１２のｚ軸方向の正方向側及び負方向側の主面に対して折り返されている。外部電極１４ａ，１４ｂは、積層体１２を挟んで対向している。

外部電極１５ａは、図１及び図３に示すように、積層体１２のｙ軸方向の負方向側の側面に設けられており、ｚ軸方向に延在する長方形状をなしている。また、外部電極１５ａは、積層体１２のｚ軸方向の正方向側及び負方向側の主面に対して折り返されている。外部電極１５ｂは、図１及び図３に示すように、積層体１２のｙ軸方向の正方向側の側面に設けられており、ｚ軸方向に延在する長方形状をなしている。また、外部電極１５ｂは、積層体１２のｚ軸方向の正方向側及び負方向側の主面に対して折り返されている。外部電極１５ａ，１５ｂは、積層体１２を挟んで対向している。

共振導体２２は、絶縁体層１６ｃの表面に設けられており、共振部２２ａ及び引き出し部２２ｂを含んでいる。共振部２２ａは、絶縁体層１６ｃのｙ軸方向の負方向側の長辺からｙ軸方向の正方向側に向かって延在している線状の導体である。これにより、共振部２２ａのｙ軸方向の負方向側の端部は、外部電極１５ａに接続されている。

引き出し部２２ｂは、共振部２２ａに接続されており、絶縁体層１６ｃのｘ軸方向の負方向側の短辺に引き出されている。これにより、引き出し部２２ｂのｘ軸方向の負方向側の端部は、外部電極１４ａに接続されている。

共振導体２４は、絶縁体層１６ｃの表面に設けられており、共振部２４ａ及び引き出し部２４ｂを含んでいる。共振導体２４は、共振導体２２よりもｘ軸方向の正方向側に設けられている。共振部２４ａは、絶縁体層１６ｃのｙ軸方向の負方向側の長辺からｙ軸方向の正方向側に向かって延在している線状の導体である。これにより、共振部２４ａのｙ軸方向の負方向側の端部は、外部電極１５ａに接続されている。

引き出し部２４ｂは、共振部２４ａに接続されており、絶縁体層１６ｃのｘ軸方向の正方向側の短辺に引き出されている。これにより、引き出し部２４ｂのｘ軸方向の正方向側の端部は、外部電極１４ｂに接続されている。

共振導体３０は、絶縁体層１６ｅの表面に設けられており、共振部３０ａ及び引き出し部３０ｂを含んでいる。共振導体３０の構造は、共振導体２２の構造と同じであるので説明を省略する。また、共振導体３０は、ｚ軸方向から平面視したときに共振導体２２と一致した状態で重なっている。

共振導体３２は、絶縁体層１６ｅの表面に設けられており、共振部３２ａ及び引き出し部３２ｂを含んでいる。共振導体３２の構造は、共振導体２４の構造と同じであるので説明を省略する。また、共振導体３２は、ｚ軸方向から平面視したときに共振導体２４と一致した状態で重なっている。

以上のように構成された共振導体２２，３０は、図４のストリップライン共振器Ｓ１を構成している。また、共振導体２４，３２は、図４のストリップライン共振器Ｓ３を構成している。ストリップライン共振器Ｓ１，Ｓ３は、λ／４共振器である。そして、ストリップライン共振器Ｓ１，Ｓ３は、図３に示すように、積層体１２の領域Ａ１内に設けられている。

波長短縮導体２６は、絶縁体層１６ｄの表面に設けられており、絶縁体層１６ｄのｙ軸方向の正方向側の長辺からｙ軸方向の負方向側に向かって延在している線状の導体である。これにより、波長短縮導体２６のｙ軸方向の正方向側の端部は、外部電極１５ｂに接続されている。また、波長短縮導体２６のｙ軸方向の負方向側の端部は、共振導体２２，３０の共振部２２ａ，３０ａのｙ軸方向の正方向側の端部と絶縁体層１６ｃ，１６ｄを介して対向している。これにより、波長短縮導体２６と共振導体２２，３０との間には、図４に示すコンデンサＣ１が形成されている。ストリップライン共振器Ｓ１は、線状の導体により構成され、インダクタンス成分を有する。よって、コンデンサＣ１とストリップライン共振器Ｓ１とは並列共振回路を構成している。並列共振回路のコンデンサＣ１の値を適切に設定することで、並列共振回路の共振周波数における誘電体内の波長が見かけ上短くなる。このため、ストリップライン共振器Ｓ１の長さを短くすることができる。

波長短縮導体２８は、絶縁体層１６ｄの表面に設けられており、絶縁体層１６ｄのｙ軸方向の正方向側の長辺からｙ軸方向の負方向側に向かって延在している線状の導体である。波長短縮導体２８は、波長短縮導体２６よりもｘ軸方向の正方向側に設けられている。波長短縮導体２８のｙ軸方向の正方向側の端部は、外部電極１５ｂに接続されている。また、波長短縮導体２８のｙ軸方向の負方向側の端部は、共振導体２４，３２の共振部２４ａ，３２ａのｙ軸方向の正方向側の端部と絶縁体層１６ｃ，１６ｄを介して対向している。これにより、波長短縮導体２８と共振導体２４，３２との間には、図４に示すコンデンサＣ３が形成されている。ストリップライン共振器Ｓ３は、線状の導体により構成されているのでインダクタンス成分を有する。よって、コンデンサＣ３とストリップライン共振器Ｓ３とは並列共振回路を構成している。並列共振回路のコンデンサＣ３の値を適切に設定することで、並列共振回路の共振周波数における波長が見かけ上短くなる。このため、ストリップライン共振器Ｓ３の長さを短くすることができる。。

共振導体３８は、絶縁体層１６ｇの表面に設けられており、絶縁体層１６ｇのｙ軸方向の負方向側の長辺からｙ軸方向の正方向側に向かって延在している線状の導体である。これにより、共振導体３８のｙ軸方向の負方向側の端部は、外部電極１５ａに接続されている。また、共振導体３８は、ｚ軸方向から平面視したときに、ｘ軸方向において、共振導体２２，３０と共振導体２４，３２との間に設けられている。

共振導体４２は、絶縁体層１６ｉの表面に設けられており、絶縁体層１６ｉのｙ軸方向の負方向側の長辺からｙ軸方向の正方向側に向かって延在している線状の導体である。共振導体４２の構造は、共振導体３８の構造と同じであるので説明を省略する。また、共振導体４２は、ｚ軸方向から平面視したときに共振導体３８と一致した状態で重なっている。

以上のように構成された共振導体３８，４２は、図４のストリップライン共振器Ｓ２を構成している。ストリップライン共振器Ｓ２は、λ／４共振器である。そして、ストリップライン共振器Ｓ２は、図３に示すように、積層体１２の領域Ａ２内に設けられている。また、ストリップライン共振器Ｓ２は、ｚ軸方向から平面視したときに、ストリップライン共振器Ｓ１，Ｓ３によりｘ軸方向の両側から挟まれている。

波長短縮導体４０は、絶縁体層１６ｈの表面に設けられており、絶縁体層１６ｈのｙ軸方向の正方向側の長辺からｙ軸方向の負方向側に向かって延在している線状の導体である。これにより、波長短縮導体４０のｙ軸方向の正方向側の端部は、外部電極１５ｂに接続されている。また、波長短縮導体４０のｙ軸方向の負方向側の端部は、共振導体３８，４２のｙ軸方向の正方向側の端部と絶縁体層１６ｇ，１６ｈを介して対向している。これにより、波長短縮導体４０と共振導体３８，４２との間には、図４に示すコンデンサＣ２が形成されている。ストリップライン共振器Ｓ２は、線状の導体により構成されているのでインダクタンス成分を有する。よって、コンデンサＣ２とストリップライン共振器Ｓ２とは並列共振回路を構成している。並列共振回路のコンデンサＣ２の値を適切に設定することで、並列共振回路の共振周波数における波長が見かけ上短くなる。このため、ストリップライン共振器の長さを短くすることができる。

結合導体２０は、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ３とを容量結合させている。結合導体２０は、絶縁体層１６ｂの表面に設けられており、ストリップライン共振器Ｓ１，Ｓ３に関してストリップライン共振器Ｓ２の反対側（すなわち、ストリップライン共振器Ｓ１，Ｓ３よりもｚ軸方向の正方向側）に設けられている。結合導体２０は、Ｈ型をなしており、結合部２０ａ，２０ｂ及び接続部２０ｃを含んでいる。

結合部２０ａは、ｙ軸方向に延在している線状の導体であり、共振部２２ａと絶縁体層１６ｂを介して対向している。これにより、結合部２０ａと共振部２２ａとの間には静電容量が形成されている。結合部２０ｂは、ｙ軸方向に延在している線状の導体であり、共振部２４ａと絶縁体層１６ｂを介して対向している。これにより、結合部２０ｂと共振部２４ａとの間には静電容量が形成されている。結合部２０ｂは、結合部２０ａよりもｘ軸方向の正方向側に設けられている。接続部２０ｃは、ｘ軸方向に延在しており、結合部２０ａのｙ軸方向の中央と結合部２０ｂのｙ軸方向の中央とを接続している。これにより、共振導体２２，２４間に２つの静電容量が直列接続されている。

以上のように構成された結合導体２０は、共振導体２２，２４と共に、図４に示すコンデンサＣ４を構成している。

結合導体３４は、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ２とを容量結合させている。結合導体３４は、絶縁体層１６ｆの表面に設けられており、ｚ軸方向において、ストリップライン共振器Ｓ１，Ｓ３とストリップライン共振器Ｓ２との間に設けられている。結合導体３４は、Ｈ型をなしており、結合部３４ａ，３４ｂ及び接続部３４ｃを含んでいる。

結合部３４ａは、ｙ軸方向に延在している線状の導体であり、共振部３０ａと絶縁体層１６ｅを介して対向している。これにより、結合部３４ａと共振部３０ａとの間には静電容量が形成されている。結合部３４ｂは、ｙ軸方向に延在している線状の導体であり、共振導体３８と絶縁体層１６ｆを介して対向している。これにより、結合部３４ｂと共振導体３８との間には静電容量が形成されている。結合部３４ｂは、結合部３４ａよりもｘ軸方向の正方向側に設けられている。接続部３４ｃは、ｘ軸方向に延在しており、結合部３４ａのｙ軸方向の中央と結合部３４ｂのｙ軸方向の中央とを接続している。これにより、共振導体３０，３８間に２つの静電容量が直列接続されている。

以上のように構成された結合導体３４は、共振導体３０，３８と共に、図４に示すコンデンサＣ５を構成している。

結合導体３６は、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ３とを容量結合させている。結合導体３６は、絶縁体層１６ｆの表面に設けられており、ｚ軸方向において、ストリップライン共振器Ｓ１，Ｓ３とストリップライン共振器Ｓ２との間に設けられている。結合導体３６は、結合導体３４よりもｘ軸方向の正方向側に設けられている。結合導体３６は、Ｈ型をなしており、結合部３６ａ，３６ｂ及び接続部３６ｃを含んでいる。

結合部３６ａは、ｙ軸方向に延在している線状の導体であり、共振導体３８と絶縁体層１６ｆを介して対向している。これにより、結合部３６ａと共振導体３８との間には静電容量が形成されている。結合部３６ｂは、ｙ軸方向に延在している線状の導体であり、共振部３２ａと絶縁体層１６ｅを介して対向している。これにより、結合部３６ｂと共振部３２ａとの間には静電容量が形成されている。結合部３６ｂは、結合部３６ａよりもｘ軸方向の正方向側に設けられている。接続部３６ｃは、ｘ軸方向に延在しており、結合部３６ａのｙ軸方向の中央と結合部３６ｂのｙ軸方向の中央とを接続している。これにより、共振導体３２，３８間に２つの静電容量が直列接続されている。

以上のように構成された結合導体３６は、共振導体３２，３８と共に、図４に示すコンデンサＣ６を構成している。

グランド導体４４は、絶縁体層１６ｊの表面に設けられており、本体部４４ａ及び引き出し部４４ｂ，４４ｃを含んでいる。本体部４４ａは、絶縁体層１６ｊの略全面を覆う長方形状の導体である。ただし、本体部４４ａは、絶縁体層１６ｊの外縁には接触していない。引き出し部４４ｂは、本体部４４ａに接続されており、絶縁体層１６ｊのｙ軸方向の負方向側の長辺に引き出されている。これにより、引き出し部４４ｂは、外部電極１５ａに接続されている。引き出し部４４ｃは、本体部４４ａに接続されており、絶縁体層１６ｊのｙ軸方向の正方向側の長辺に引き出されている。これにより、引き出し部４４ｃは、外部電極１５ｂに接続されている。

方向識別マーク１８は、絶縁体層１６ａの表面に設けられている。方向識別マーク１８は、電子部品１０の向きを識別する際に用いられる。

以上のように構成された電子部品１０は、図４に示す回路構成を有している。より詳細には、外部電極１４ａ，１４ｂ間には、コンデンサＣ５，Ｃ６が直列に接続されている。コンデンサＣ４は、コンデンサＣ５，Ｃ６に対して並列に接続されている。

また、ストリップライン共振器Ｓ１は、外部電極１４ａと外部電極１５ａとの間に接続されている。コンデンサＣ１は、外部電極１４ａと外部電極１５ｂとの間に接続されている。

また、ストリップライン共振器Ｓ２は、コンデンサＣ５，Ｃ６の間と外部電極１５ａとの間に接続されている。コンデンサＣ２は、コンデンサＣ５，Ｃ６の間と外部電極１５ｂとの間に接続されている。

また、ストリップライン共振器Ｓ３は、外部電極１４ｂと外部電極１５ａとの間に接続されている。コンデンサＣ３は、外部電極１４ｂと外部電極１５ｂとの間に接続されている。

以上のように構成された電子部品１０がバンドパスフィルタとして用いられる際には、外部電極１４ａが入力端子として用いられ、外部電極１４ｂが出力端子として用いられ、外部電極１５ａ，１５ｂが接地端子として用いられる。

ストリップライン共振器Ｓ１とストリップライン共振器Ｓ２とは、磁気結合するとともに、コンデンサＣ５を介して容量結合する。また、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ３とは、磁気結合するともに、コンデンサＣ６を介して容量結合する。従って、外部端子１４ａから高周波信号が入力されると、前述したストリップライン共振器Ｓ１〜Ｓ３間の磁界結合と容量結合との作用により、ストリップライン共振器Ｓ１〜Ｓ３と、コンデンサＣ１〜Ｃ３とで決まる共振周波数の信号が外部端子１４ｂに出力され、電子部品１０がバンドパスフィルタとして作用する。なお、コンデンサＣ４は電子部品１０の通過帯域外の減衰特性を改善するために設置されている。

（電子部品の製造方法）
以下に、電子部品１０の製造方法について図１及び図２を参照しながら説明する。

まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。

次に、絶縁体層１６ａ〜１６ｊとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、方向識別マーク１８、結合導体２０，３４，３６、共振導体２２，２４，３０，３２，３８，４２、波長短縮導体２６，２８，４０及びグランド導体４４を形成する。

次に、絶縁体層１６ａ〜１６ｊとなるべきセラミックグリーンシートをｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層及び圧着する。以上の工程により、マザー積層体が形成される。このマザー積層体には、静水圧プレスなどにより本圧着が施される。

次に、マザー積層体をカット刃により所定寸法の積層体１２にカットする。この未焼成の積層体１２には、脱バインダー処理及び焼成がなされる。

以上の工程により、焼成された積層体１２が得られる。積層体１２には、バレル加工が施されて、面取りが行われる。

次に、積層体１２の側面及び端面に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストを塗布することにより、外部電極１４ａ，１４ｂ，１５ａ，１５ｂとなるべき下地電極を形成する。

最後に、外部電極１４ａ，１４ｂ，１５ａ，１５ｂとなるべき下地電極の表面に、Ｎｉめっき／Ｓｎめっきを施す。以上の工程を経て、図１に示すような電子部品１０が完成する。

（効果）
以上のように構成された電子部品１０は、電子部品１０の設計を容易に行うことができる。より詳細には、特許文献１に記載の積層型誘電体フィルタ５００では、平板電極５０４は、ｚ軸方向から平面視したときに、ストリップライン共振器Ｆ５０１，Ｆ５０３に加えて、ストリップライン共振器Ｆ５０２と重なっている。そのため、平板電極５０４により、ストリップライン共振器Ｆ５０１とストリップライン共振器Ｆ５０２とが容量結合していると共に、ストリップライン共振器Ｆ５０２とストリップライン共振器Ｆ５０３とが容量結合している。そのため、ストリップライン共振器Ｆ５０１，Ｆ５０２間の結合容量及びストリップライン共振器Ｆ５０２，Ｆ５０３間の結合容量を変化させることなく、ストリップライン共振器Ｆ５０１，Ｆ５０３間の結合容量を調整することが困難である。したがって、平板電極５０４の形状を設計する際には、ストリップライン共振器Ｆ５０１，Ｆ５０２間の結合容量及びストリップライン共振器Ｆ５０２，Ｆ５０３間の結合容量を考慮する必要がある。よって、積層型誘電体フィルタ５００の設計が複雑になってしまう。

一方、電子部品１０では、ストリップライン共振器Ｓ２をｙ軸方向から挟んでいるストリップライン共振器Ｓ１，Ｓ３が領域Ａ１に設けられ、ストリップライン共振器Ｓ２が領域Ａ２に設けられている。結合導体２０は、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ２とを容量結合させている。領域Ａ１と領域Ａ２とはｚ軸方向において重なっていない。そのため、ストリップライン共振器Ｓ１，Ｓ３とストリップライン共振器Ｓ２とが離れている。これにより、結合導体２０により、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ２とを殆ど容量結合させず、かつ、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ３とを殆ど容量結合させないで、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ３とを容量結合させることができる。よって、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ３との間に形成されているコンデンサＣ４の結合容量を設計する際に、ストリップライン共振器Ｓ１，Ｓ２間の結合容量及びストリップライン共振器Ｓ２，Ｓ３間の結合容量を殆ど考慮する必要がなくなる。その結果、電子部品１０の設計が容易となる。

更に、電子部品１０では、ストリップライン共振器Ｓ２は、ストリップライン共振器Ｓ１，Ｓ３よりもｚ軸方向の負方向側の設けられており、結合導体２０は、ストリップライン共振器Ｓ１，Ｓ３よりもｚ軸方向の正方向側に設けられている。これにより、結合導体２０を介して、ストリップライン共振器Ｓ１，Ｓ３とストリップライン共振器Ｓ２とが容量結合することをより効果的に抑制できるようになる。

（第１の変形例）
以下に、第１の変形例に係る電子部品について図面を参照しながら説明する。図５は、第１の変形例に係る電子部品１０ａの断面構造図である。図６は、第１の変形例に係る電子部品１０ａの等価回路図である。

電子部品１０ａは、図５及び図６に示すように、電子部品１０に対して、ストリップライン共振器Ｓ４及び結合導体５０，５２を更に備えている。ストリップライン共振器Ｓ４は、図５に示すように、積層体１２において領域Ａ２内に設けられており、ｚ軸方向から平面視したときに、ｘ軸方向にストリップライン共振器Ｓ２と共にストリップライン共振器Ｓ３を挟んでいる。

また、結合導体５０は、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ４とを容量結合させている。より詳細には、結合導体５０は、図５に示すように、ストリップライン共振器Ｓ２，Ｓ４よりもｚ軸方向の負方向側に設けられており、ｚ軸方向から平面視したときに、ストリップライン共振器Ｓ２，Ｓ４と重なっている。これにより、ストリップライン共振器Ｓ２，Ｓ４間にコンデンサＣ９が形成されている。

また、結合導体５２は、ストリップライン共振器Ｓ３とストリップライン共振器Ｓ４とを容量結合させている。より詳細には、結合導体５２は、ｚ軸方向においてストリップライン共振器Ｓ３とストリップライン共振器Ｓ４との間に設けられており、ｚ軸方向から平面視したときに、ストリップライン共振器Ｓ３、Ｓ４と重なっている。これにより、ストリップライン共振器Ｓ３，Ｓ４間にコンデンサＣ８が形成されている。

以上のように構成された電子部品１０ａでは、結合導体５０を介して、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ４は容量結合し、ストリップラインＳ２，Ｓ４とストリップライン共振器Ｓ３とは殆ど容量結合しない。そのため、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ４との間に形成されているコンデンサＣ９の結合容量を設計する際に、ストリップライン共振器Ｓ２，Ｓ３間の結合容量及びストリップライン共振器Ｓ３，Ｓ４間の結合容量を殆ど考慮する必要がなくなる。その結果、電子部品１０ａの設計が容易となる。

（第２の変形例）
以下に、第２の変形例に係る電子部品について図面を参照しながら説明する。図７は、第２の変形例に係る電子部品１０ｂの断面構造図である。図８は、第２の変形例に係る電子部品１０ｂの等価回路図である。

電子部品１０ｂは、図７及び図８に示すように、電子部品１０ａに対して、ストリップライン共振器Ｓ５及び結合導体５４，５６を更に備えている。また、電子部品１０ｂは、結合導体２０の代わりに、結合導体２０’を備えている。

ストリップライン共振器Ｓ５は、図７に示すように、積層体１２において領域Ａ１内に設けられており、ｚ軸方向から平面視したときに、ストリップライン共振器Ｓ３と共にストリップライン共振器Ｓ４を挟んでいる。

また、結合導体５４は、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ２とを容量結合させている。更に、結合導体５４は、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ３とを容量結合させている。結合導体５４は、ストリップライン共振器Ｓ２とストリップライン共振器Ｓ３とを容量結合させている。より詳細には、結合導体５４は、図７に示すように、ｚ軸方向において、ストリップライン共振器Ｓ１，Ｓ３とストリップライン共振器Ｓ２との間に設けられており、ｚ軸方向から平面視したときに、ストリップライン共振器Ｓ１〜Ｓ３と重なっている。これにより、ストリップライン共振器Ｓ１，Ｓ２間にコンデンサＣ５が形成されている。ストリップライン共振器Ｓ２，Ｓ３間にコンデンサＣ６が形成されている。

また、結合導体５６は、ストリップライン共振器Ｓ３とストリップライン共振器Ｓ４とを容量結合させている。更に、結合導体５６は、ストリップライン共振器Ｓ４とストリップライン共振器Ｓ５とを容量結合させている。結合導体５６は、ストリップライン共振器Ｓ４とストリップライン共振器Ｓ５とを容量結合させている。より詳細には、結合導体５６は、図７に示すように、ｚ軸方向において、ストリップライン共振器Ｓ３，Ｓ５とストリップライン共振器Ｓ４との間に設けられており、ｚ軸方向から平面視したときに、ストリップライン共振器Ｓ３〜Ｓ５と重なっている。これにより、ストリップライン共振器Ｓ３，Ｓ４間にコンデンサＣ８が形成されている。ストリップライン共振器Ｓ４，Ｓ５間にコンデンサＣ１１が形成されている。

また、結合導体２０’は、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ３とを容量結合させている。更に、結合導体２０’は、ストリップライン共振器Ｓ３とストリップライン共振器Ｓ５とを容量結合させている。より詳細には、結合導体２０’は、図７に示すように、ストリップライン共振器Ｓ１，Ｓ３，Ｓ５よりもｚ軸方向の正方向側に設けられており、ｚ軸方向から平面視したときに、ストリップライン共振器Ｓ１，Ｓ３，Ｓ５と重なっている。これにより、ストリップライン共振器Ｓ１，Ｓ３間にコンデンサＣ４が形成されている。ストリップライン共振器Ｓ３，Ｓ５間にコンデンサＣ１２が形成されている。

以上のように構成された電子部品１０ｂでは、結合導体２０’を介して、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ３とは容量結合し、ストリップライン共振器Ｓ１、Ｓ３とストリップライン共振器Ｓ２とは殆ど容量結合しない。そのため、ストリップライン共振器Ｓ１とストリップライン共振器Ｓ３との間に形成されているコンデンサＣ４の結合容量を設計する際に、ストリップライン共振器Ｓ１，Ｓ２間の結合容量及びストリップライン共振器Ｓ２，Ｓ３間の結合容量を殆ど考慮する必要がなくなる。

更に、結合導体２０’を介して、ストリップライン共振器Ｓ３とストリップライン共振器Ｓ５とは容量結合し、ストリップライン共振器Ｓ３、Ｓ５とストリップライン共振器Ｓ４とは殆ど容量結合しない。そのため、ストリップライン共振器Ｓ３とストリップライン共振器Ｓ５との間に形成されているコンデンサＣ１２の結合容量を設計する際に、ストリップライン共振器Ｓ３，Ｓ４間の結合容量及びストリップライン共振器Ｓ４，Ｓ５間の結合容量を殆ど考慮する必要がなくなる。以上より、電子部品１０ｂの設計が容易となる。

以上のように、本発明は、電子部品に有用であり、特に、電子部品の設計を容易に行うことができる点において優れている。

Ａ１，Ａ２領域
Ｃ１〜Ｃ１２コンデンサ
Ｓ１〜Ｓ５ストリップライン共振器
１０，１０ａ，１０ｂ電子部品
１２積層体
１４ａ，１４ｂ，１５ａ，１５ｂ外部電極
１６ａ〜１６ｊ絶縁体層
２０，２０’，３４，３６，５０，５２，５４，５６結合導体
２２，２４，３０，３２，３８，４２共振導体
２６，２８，４０波長短縮導体

Claims

複数の絶縁体層が積層されて構成されている積層体と、
前記積層体において第１の領域内に設けられている第１の共振器と、
前記積層体において前記第１の領域とは積層方向に異なる第２の領域内に設けられている第２の共振器と、
前記積層体において前記第１の領域内に設けられている第３の共振器であって、積層方向から平面視したときに、前記第１の共振器と共に前記第２の共振器を挟んでいる第３の共振器と、
前記第１の共振器と前記第３の共振器とを容量結合させる第１の結合導体と、
を備えており、
前記第１の結合導体は、積層方向において、前記第１の共振器及び前記第３の共振器に関して前記第２の共振器の反対側に設けられていること、
を特徴とする電子部品。
複数の絶縁体層が積層されて構成されている積層体と、
前記積層体において第１の領域内に設けられている第１の共振器と、
前記積層体において前記第１の領域とは積層方向に異なる第２の領域内に設けられている第２の共振器と、
前記積層体において前記第１の領域内に設けられている第３の共振器であって、積層方向から平面視したときに、前記第１の共振器と共に前記第２の共振器を挟んでいる第３の共振器と、
前記第１の共振器と前記第３の共振器とを容量結合させる第１の結合導体と、
前記第１の共振器と前記第２の共振器とを容量結合させる第２の結合導体と、
前記第２の共振器と前記第３の共振器とを容量結合させる第３の結合導体と、
を備えていること、
を特徴とする電子部品。
複数の絶縁体層が積層されて構成されている積層体と、
前記積層体において第１の領域内に設けられている第１の共振器と、
前記積層体において前記第１の領域とは積層方向に異なる第２の領域内に設けられている第２の共振器と、
前記積層体において前記第１の領域内に設けられている第３の共振器であって、積層方向から平面視したときに、前記第１の共振器と共に前記第２の共振器を挟んでいる第３の共振器と、
前記第１の共振器と前記第３の共振器とを容量結合させる第１の結合導体と、
前記積層体において前記第２の領域内に設けられている第４の共振器であって、積層方向から平面視したときに、前記第２の共振器と共に前記第３の共振器を挟んでいる第４の共振器と、
前記第２の共振器と前記第４の共振器とを容量結合させる第４の結合導体と、
を備えていること、
を特徴とする電子部品。
前記第２の結合導体及び前記第３の結合導体は、積層方向において、前記第１の共振器及び前記第３の共振器と前記第２の共振器との間に設けられていること、
を特徴とする請求項２に記載の電子部品。
前記第１の共振器ないし前記第４の共振器は、ストリップライン共振器であること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。