JP5593647B2 - 情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム - Google Patents
情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム Download PDFInfo
- Publication number
- JP5593647B2 JP5593647B2 JP2009178378A JP2009178378A JP5593647B2 JP 5593647 B2 JP5593647 B2 JP 5593647B2 JP 2009178378 A JP2009178378 A JP 2009178378A JP 2009178378 A JP2009178378 A JP 2009178378A JP 5593647 B2 JP5593647 B2 JP 5593647B2
- Authority
- JP
- Japan
- Prior art keywords
- cache
- instruction
- load instruction
- prefetch
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
来の研究、開発、論文は、このタイミングが自動で適切になるように制御するハードウェア機構、言語翻訳装置(コンパイラ)を提案している。
本発明の目的は、上述した課題である、プリフェッチ命令に基づくキャッシュフィルの実行中によりロード命令に遅延が発生する場合を個別に計測できないという問題を解決し、プログラムを作成するユーザにプリフェッチ命令の挿入位置を修正するための指標を与える情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラムに関する。
図1は、本発明の第1の実施の形態の構成を示す図であり、図2は、キャッシュ装置12の構成を示す図である。また、図3は、演算装置11の構成を示す図である。
次に、本実施の形態の動作について、図面を参照して詳細に説明する。
まず、本実施の形態によるキャッシュ検索の動作を、図2、及び図4に示すフローチャートを参照して説明する。
次に、命令フィッチ100の送出からプリフェッチ命令106送出までの動作を、図5に示すフローチャートを参照して説明する。なお、命令コード301は、既に主記憶装置13へ格納されているものとする。
次いで、上述したプリフェッチ命令の動作の説明において、キャッシュミスによりプリフェッチ命令106を主記憶装置13へ送出した(ステップS508)後、プリフェッチ命令106によるキャッシュフィルが完了する前に、ロード命令107が送出された場合の動作を、図6に示すフローチャートを用いて説明する。
次に、検出信号110受信時の演算装置11の動作について、図7に示すフローチャートを参照して説明する。
次に本実施の形態の効果について説明する。
10:情報処理装置
11:演算装置
12:キャッシュ装置
13:主記憶装置
100、101:命令フィッチ
103、104、301:命令コード
105、106:プリフェッチ命令
107、107b、107c、108:ロード命令
109:プリフェッチデータ
110:検出信号
111、112:ロードデータ
113:キャッシュエントリ
114:微分回路出力信号
1000:タグ
1001:インデックス
1002:オフセット
1003:命令アドレス
1004:バリッドフラグ
1005:キャッシュフィルフラグ
1006:検出信号生成部
1007:キャッシュタグ部
1008:キャッシュデータ部
1010:カウンタ
1011:微分回路
1012:セレクタ
1013:微分回路有効モード
1014:タイマ
20:プログラムコード
30:コンパイラ
Claims (15)
- 演算装置と主記憶装置とキャッシュ装置を含む情報処理装置であって、
前記演算装置からのプリフェッチ命令によるキャッシュフィル実行中により遅延が発生した前記キャッシュ装置に対するロード命令を検出し、少なくとも検出した前記ロード命令がプリフェッチ命令によるキャッシュフィルによって待機した時間を計測する機能を有することを特徴する情報処理装置。 - 前記キャッシュ装置が、プリフェッチ命令によるキャッシュフィル実行中により遅延が発生した前記ロード命令を検出する遅延検出手段を備えることを特徴とする請求項1に記載の情報処理装置。
- 前記キャッシュ装置の前記遅延検出手段が、
キャッシュヒットした前記ロード命令が、プリフェッチ命令によるキャッシュフィル実行中のエントリを参照した場合に、当該ロード命令を、プリフェッチ命令によるキャッシュフィル実行中により遅延が発生したロード命令として検出し、前記演算装置に検出信号を出力することを特徴とする請求項2に記載の情報処理装置。 - 前記キャッシュ装置の各エントリに、前記各エントリがキャッシュフィル実行中であるかどうかを示すフラグと、前記各エントリがプリフェッチ実行中であるかどうかを示すフラグを設け、
前記遅延検出手段は、キャッシュフィル実行中であるかどうかを示す前記フラグと、前記プリフェッチ実行中であるかどうかを示す前記フラグに基づいて前記ロード命令がプリフェッチ命令によるキャッシュフィル実行中のエントリを参照したかどうかを検出することを特徴とする請求項3に記載の情報処理装置。 - 前記演算装置が、前記キャッシュ装置の遅延検出手段からの検出信号の継続時間を計時するタイマを備えることを特徴とする請求項1から請求項4の何れかに記載の情報処理装置。
- 演算装置と主記憶装置とキャッシュ装置を含む情報処理装置におけるロード命令の遅延判定方法であって、
前記演算装置からのプリフェッチ命令によるキャッシュフィル実行中により遅延が発生した前記キャッシュ装置に対するロード命令を検出するステップと、
少なくとも検出したロード命令がプリフェッチ命令によるキャッシュフィルによって待機した時間を計測するステップと
を有することを特徴するロード命令の遅延判定方法。 - 前記キャッシュ装置によって、プリフェッチ命令によるキャッシュフィル実行中により遅延が発生した前記ロード命令を検出する遅延検出ステップを有することを特徴とする請求項6に記載のロード命令の遅延判定方法。
- 前記遅延検出ステップで、
キャッシュヒットした前記ロード命令が、プリフェッチ命令によるキャッシュフィル実行中のエントリを参照した場合に、当該ロード命令を、プリフェッチ命令によるキャッシュフィル実行中により遅延が発生したロード命令として検出し、前記演算装置に検出信号を出力することを特徴とする請求項7に記載のロード命令の遅延判定方法。 - 前記キャッシュ装置の各エントリに、前記各エントリがキャッシュフィル実行中であるかどうかを示すフラグと、前記各エントリがプリフェッチ実行中であるかどうかを示すフラグを設け、
前記遅延検出ステップで、キャッシュフィル実行中であるかどうかを示す前記フラグと、前記プリフェッチ実行中であるかどうかを示す前記フラグに基づいて前記ロード命令がプリフェッチ命令によるキャッシュフィル実行中のエントリを参照したかどうかを検出することを特徴とする請求項8に記載のロード命令の遅延判定方法。 - 前記演算装置が、
前記キャッシュ装置の遅延検出手段からの検出信号の継続時間を計時するステップを有することを特徴とする請求項6から請求項9の何れかに記載のロード命令の遅延判定方法。 - 演算装置と主記憶装置とキャッシュ装置を含む情報処理装置で実行されるロード命令の遅延判定プログラムであって、
前記演算装置からのプリフェッチ命令によるキャッシュフィル実行中により遅延が発生した前記キャッシュ装置に対するロード命令を検出する機能と、
少なくとも検出した前記ロード命令がプリフェッチ命令によるキャッシュフィルによって待機した時間を計測する機能とを、前記情報処理装置に実行させることを特徴するロード命令の遅延判定プログラム。 - 前記キャッシュ装置に、プリフェッチ命令によるキャッシュフィル実行中により遅延が発生した前記ロード命令の発生を検出する遅延検出機能を実行させることを特徴とする請求項11に記載のロード命令の遅延判定プログラム。
- 前記遅延検出機能で、
キャッシュヒットした前記ロード命令が、プリフェッチ命令によるキャッシュフィル実行中のエントリを参照した場合に、当該ロード命令を、プリフェッチ命令によるキャッシュフィル実行中により遅延が発生したロード命令として検出し、前記演算装置に検出信号を出力することを特徴とする請求項12に記載のロード命令の遅延判定プログラム。 - 前記キャッシュ装置の各エントリに、前記各エントリがキャッシュフィル実行中であるかどうかを示すフラグと、前記各エントリがプリフェッチ実行中であるかどうかを示すフラグを設け、
前記遅延検出機能で、キャッシュフィル実行中であるかどうかを示す前記フラグと、プリフェッチ実行中であるかどうかを示す前記フラグに基づいて前記ロード命令がプリフェッチ命令によるキャッシュフィル実行中のエントリを参照したかどうかを検出することを特徴とする請求項13に記載のロード命令の遅延判定プログラム。 - 前記演算装置に、
前記キャッシュ装置の遅延検出機能からの検出信号の継続時間を計時する機能を実行させることを特徴とする請求項11から請求項14の何れかに記載のロード命令の遅延判定プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178378A JP5593647B2 (ja) | 2009-07-30 | 2009-07-30 | 情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009178378A JP5593647B2 (ja) | 2009-07-30 | 2009-07-30 | 情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011034239A JP2011034239A (ja) | 2011-02-17 |
JP5593647B2 true JP5593647B2 (ja) | 2014-09-24 |
Family
ID=43763269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009178378A Expired - Fee Related JP5593647B2 (ja) | 2009-07-30 | 2009-07-30 | 情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5593647B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS601655B2 (ja) * | 1977-11-30 | 1985-01-16 | 株式会社東芝 | デ−タプリフェツチ方式 |
JPS63318652A (ja) * | 1987-06-23 | 1988-12-27 | Fujitsu Ltd | バッファ制御方式 |
JP3078293B2 (ja) * | 1989-10-03 | 2000-08-21 | 富士通株式会社 | 記憶制御装置 |
JPH05143451A (ja) * | 1991-11-20 | 1993-06-11 | Kisaburo Nakazawa | データ処理装置 |
JP5040121B2 (ja) * | 2006-02-24 | 2012-10-03 | 日本電気株式会社 | 情報処理装置、キャッシュ制御方法及びプログラム |
-
2009
- 2009-07-30 JP JP2009178378A patent/JP5593647B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011034239A (ja) | 2011-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6523109B1 (en) | Store queue multimatch detection | |
CN106537362B (zh) | 数据处理装置和在数据处理装置中处理地址转换的方法 | |
US5490261A (en) | Interlock for controlling processor ownership of pipelined data for a store in cache | |
US5983325A (en) | Dataless touch to open a memory page | |
EP1388065B1 (en) | Method and system for speculatively invalidating lines in a cache | |
CN104636270B (zh) | 数据处理装置和数据处理方法 | |
US7627722B2 (en) | Method for denying probes during proactive synchronization within a computer system | |
US9280474B2 (en) | Adaptive data prefetching | |
US9684606B2 (en) | Translation lookaside buffer invalidation suppression | |
US6775749B1 (en) | System and method for performing a speculative cache fill | |
EP3335124B1 (en) | Register files for i/o packet compression | |
US11023410B2 (en) | Instructions for performing multi-line memory accesses | |
EP1782218B1 (en) | Processing apparatus with burst read and write operations | |
EP2159706B1 (en) | Operation processing apparatus and operation processing method | |
CN112416437B (zh) | 信息处理方法、信息处理装置和电子设备 | |
WO2009054959A1 (en) | Coherent dram prefetcher | |
US8352646B2 (en) | Direct access to cache memory | |
US10229066B2 (en) | Queuing memory access requests | |
CN110291507B (zh) | 用于提供对存储器***的加速访问的方法和装置 | |
CN114238167B (zh) | 信息预取方法、处理器、电子设备 | |
US9507725B2 (en) | Store forwarding for data caches | |
JP5593647B2 (ja) | 情報処理装置、ロード命令の遅延判定方法、ロード命令の遅延判定プログラム | |
US10635591B1 (en) | Systems and methods for selectively filtering, buffering, and processing cache coherency probes | |
US20180225208A1 (en) | Information processing device | |
US11182294B2 (en) | Apparatus and method for providing an atomic set of data accesses |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120606 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131008 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20131010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5593647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |