JP5592526B2 - 樹脂封止型半導体装置の製造方法 - Google Patents

樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP5592526B2
JP5592526B2 JP2013080191A JP2013080191A JP5592526B2 JP 5592526 B2 JP5592526 B2 JP 5592526B2 JP 2013080191 A JP2013080191 A JP 2013080191A JP 2013080191 A JP2013080191 A JP 2013080191A JP 5592526 B2 JP5592526 B2 JP 5592526B2
Authority
JP
Japan
Prior art keywords
resin
matrix substrate
semiconductor device
manufacturing
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2013080191A
Other languages
English (en)
Other versions
JP2013138263A (ja
Inventor
勉 和田
正親 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013080191A priority Critical patent/JP5592526B2/ja
Publication of JP2013138263A publication Critical patent/JP2013138263A/ja
Application granted granted Critical
Publication of JP5592526B2 publication Critical patent/JP5592526B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、樹脂封止型半導体装置に関し、特に、配線基板上に搭載した複数の半導体チップを一括モールドした後、配線基板を分割することによって複数の樹脂封止型半導体装置を得る半導体装置に適用して有効な技術に関する。
特開平１１−２１４５８８号公報（特許文献１）には、ＴＡＢテープに複数の半導体チップを搭載して樹脂封止した後、樹脂およびＴＡＢテープを切断して個々に切り出すことによって複数の樹脂封止型半導体装置を製造する方法が記載されている。
また、上記公報には、樹脂およびＴＡＢテープの切断位置がずれるのを防止する対策として、ＴＡＢテープのランド部外周に形成された銅配線の一部を利用し、その銅配線で光を反射させることによって切断位置を表示し、その位置を正確に認識する技術が開示されている。
特開平１１−２１４５８８号公報
本発明者は、配線基板上にマトリクス状に搭載した複数の半導体チップを一括して樹脂封止した後、この配線基板を分割することによって複数の樹脂封止型半導体装置を製造する技術を開発中である。
このような製造方法を採用する場合、製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行うためには、完成品となった個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにしておく必要がある。
その方法として、例えば半導体チップの樹脂封止に用いるモールド金型のイジェクタピンなどにアドレス情報を刻印し、配線基板上に搭載した複数の半導体チップを一括して樹脂封止する際、樹脂封止型半導体装置一個分の領域のそれぞれに異なるパターンのアドレス情報が付与されるようにしておくことが考えられる。
しかし、上記の方法は、製品の種類毎に異なるパターンのアドレス情報をモールド金型に刻印しなければならないといった煩雑さがあり、依頼メーカの標準仕様（既存）の金型を使用する場合には適用することができない。
本発明の目的は、配線基板上に搭載した複数の半導体チップを樹脂封止した後、配線基板を分割することによって複数の樹脂封止型半導体装置を製造する際、個々の樹脂封止型半導体装置が元の配線基板のどの位置にあったかを配線基板の分割後においても容易に識別できるようにする技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願の一発明である樹脂封止型半導体装置は、上面、前記上面に形成された複数の第１パッド、前記上面に形成された第１ソルダレジスト、前記上面とは反対側の下面、前記下面に形成された複数の第２パッド、前記下面に形成されたインデックスパターン、前記下面に形成されたアドレス情報パターン、前記下面に形成された第２ソルダレジスト、および前記上面と前記下面との間の側面を有する配線基板と、
主面、前記主面に形成された複数のボンディングパッド、および前記主面とは反対側の裏面を有し、前記配線基板の前記上面に搭載された半導体チップと、
主面、および側面を有し、前記半導体チップを封止する樹脂と、を含み、
前記配線基板の前記上面および前記樹脂の前記主面のそれぞれは、四角形であり、
前記樹脂の各側面は、前記配線基板の各側面とそれぞれ面一であり、
前記複数の第１パッドのそれぞれは、前記第１ソルダレジストから露出しており、
前記複数の第２パッドのそれぞれと前記インデックスパターンとは、前記第２ソルダレジストから露出しており、
前記アドレス情報パターンは、前記第２ソルダレジストで覆われている。
本願の一発明である半導体装置の製造方法は、（ａ）上面、前記上面に設けられた複数の半導体チップ搭載領域、および前記上面とは反対側の下面を有する配線基板を準備する工程と、（ｂ）前記（ａ）工程の後、複数の半導体チップを前記複数の半導体チップ搭載領域に、それぞれ搭載する工程と、（ｃ）前記（ｂ）工程の後、前記複数の半導体チップのうちの複数の第１半導体チップが第１キャビティ内に位置し、かつ、前記複数の半導体チップのうちの複数の第２半導体チップが第２キャビティ内に位置するように、前記配線基板を第１金型と第２金型との間に配置し、前記第１および第２キャビティ内のそれぞれに樹脂を供給することで前記複数の半導体チップを樹脂で封止し、前記複数の第１半導体チップを封止する第１樹脂ブロックと前記複数の第２半導体チップを封止する第２樹脂ブロックを形成する工程とを含んでいる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
複数の半導体チップを封止する樹脂の収縮などによる配線基板の反りを抑制することができる。
本発明の実施の形態１である樹脂封止型半導体装置の製造に用いるマトリクス基板（上面）の一部拡大平面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造に用いるマトリクス基板（下面）の一部拡大平面図である。 （ａ）は、樹脂封止型半導体装置一個分の領域を示すマトリクス基板（上面）の拡大平面図、（ｂ）は、同じく下面の拡大平面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造に用いるマトリクス基板（下面）の一部拡大平面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造に用いるマトリクス基板一部拡大断面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板（上面）の平面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板（下面）の平面図である。 本発明の実施形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板の平面図および概略断面図である。 本発明の実施形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板の平面図および概略断面図である。 本発明の実施形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板の平面図および概略断面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造方法を示すモールド金型の概略断面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板（上面）の平面図である。 本発明の実施形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板の平面図および概略断面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板の概略断面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造方法を示すマトリクス基板（下面）の平面図である。 （ａ）は、樹脂封止型半導体装置の平面図、（ｂ）は、同じく概略断面図である。 本発明の実施の形態１である樹脂封止型半導体装置の製造方法を示すフロー図である。 本発明の樹脂封止型半導体装置を組み込んだ電子機器の一例を示す機能ブロック図である。 本発明の実施の形態２である樹脂封止型半導体装置の製造に用いるマトリクス基板（下面）の一部拡大平面図である。 本発明の実施の形態２である樹脂封止型半導体装置の製造方法を示すマトリクス基板の平面図および概略断面図である。 （ａ）は、樹脂封止型半導体装置の平面図、（ｂ）は、同じく概略断面図である。 本発明の実施の形態２である樹脂封止型半導体装置の製造方法を示すフロー図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
図１、図２は、本実施形態の樹脂封止型半導体装置の製造に用いるマトリクス基板の一部を拡大して示す図であり、図１はそのチップ搭載面（上面）、図２は実装面（下面）をそれぞれ示している。
マトリクス基板１Ａは、例えば縦×横＝５００ｍｍ×５００ｍｍ、厚さ０．２２ｍｍ〜０．６ｍｍ程度の薄い樹脂製の配線基板からなり、その上面には後述するペレット付け工程で複数の半導体チップが縦方向および横方向に沿ってマトリクス状に搭載される。このマトリクス基板１Ａは、周知の配線基板材料、例えばガラス・エポキシ樹脂、ＢＴレジン、ポリイミド樹脂などで構成されるが、特にガラス・エポキシ樹脂のような安価な配線基板材料で構成することにより、樹脂封止型半導体装置の製造原価を抑えることができる。マトリクス基板１Ａは、例えばフレキシブル基板（ＦＰＣ）のような可撓性を有する配線基板で構成することもできる。
図１に示すように、マトリクス基板１Ａの上面には複数のパッド２、後述するペレット付け工程で半導体チップをマトリクス基板１Ａに搭載する際の位置決めガイドとなるアライメントターゲット３、上記パッド２と電気的に接続された図示しない配線などが形成されている。
図２に示すように、マトリクス基板１Ａの下面には後述するボール付け工程で半田バンプが接続される複数のパッド４およびそれらと一体に形成された配線５、半田バンプをパッド４に接続する際の位置決めガイドとなるアライメントターゲット６、樹脂封止型半導体装置を実装基板に実装する際の方向を示すインデックスパターン７、樹脂封止型半導体装置のアドレス情報を示すアドレス情報パターン８などが形成されている。
図３（ａ）は、図１の一点鎖線で囲んだ矩形の領域、すなわち樹脂封止型半導体装置一個分の領域を示すマトリクス基板１Ａの上面の拡大図であり、その寸法は、例えば縦×横＝６. ４〜６．６ｍｍ×６. ４〜６．６ｍｍ程度である。マトリクス基板１Ａの上面のパッド２、アライメントターゲット３および図示しない配線は、マトリクス基板１Ａの上面に貼り付けた厚さ２０μｍ程度の電解銅箔（または圧延銅箔）をエッチングすることによって形成される。パッド２およびアライメントターゲット３は、図３（ａ）に示すパターンを一単位とし、この単位パターンをマトリクス基板１Ａの縦および横方向に沿って繰り返し配置した構成になっている。また、図示しない配線も同様の構成になっている。
図３（ｂ）は、樹脂封止型半導体装置一個分の領域を示すマトリクス基板１Ａの下面の拡大図である。マトリクス基板１Ａの下面のパッド４、配線５、アライメントターゲット６、インデックスパターン７およびアドレス情報パターン８は、マトリクス基板１Ａの下面に貼り付けた厚さ２０μｍ程度の電解銅箔（または圧延銅箔）をエッチングすることによって形成される。これらのパターンのうち、アドレス情報パターン８を除いたパターンは、図３（ｂ）に示すパターンを一単位とし、この単位パターンをマトリクス基板１Ａの縦および横方向に沿って繰り返し配置した構成になっている。なお、パッド４および配線５は、マトリクス基板１Ａに形成されたスルーホール（図示せず）を通じて前記パッド２と電気的に接続されている。
上記樹脂封止型半導体装置一個分の領域に形成されたパッド４の数は、例えば縦×横＝６個×８個の合計４８個である。また、これらのパッド４の縦方向および横方向のピッチは、例えばそれぞれ０．７５ｍｍである。図示のアライメントターゲット６およびインデックスパターン７は、それぞれ十字形および三角形のパターンで構成されているが、これらの形状に限定されるものではない。
アドレス情報パターン８は、マトリクス基板１Ａを使って得られる樹脂封止型半導体装置のマトリクス基板１Ａ内における位置を示す情報を含んでおり、樹脂封止型半導体装置一個分の領域毎に例えばＡ１１、Ａ１２…、Ａ２１、Ａ２２…といった異なるパターンによって構成されている。図にはアライメントターゲット６、インデックスパターン７およびアドレス情報パターン８を互いに異なる位置に配置した例を示したが、それらを一箇所に配置して機能を共用させることも可能である。例えば図４は、インデックスパターン７とアドレス情報パターン８とを一体に形成して機能を共用させた例を示している。この場合も、インデックスパターン７として機能する部分（三角形のパターン）は、上記領域（樹脂封止型半導体装置一個分の領域）のそれぞれで同一のパターンとし、アドレス情報パターン８として機能する部分（文字パターン）は、上記領域のそれぞれで異なるパターンとする。
図にはアドレス情報パターン８をＡ１１、Ａ１２…、Ａ２１、Ａ２２…といった３桁の文字パターンで構成した例を示したが、これに限定されるものではなく、上記領域（樹脂封止型半導体装置一個分の領域）のそれぞれで異なるパターンとなるものであれば任意のパターンで構成することができる。また、アドレス情報パターン８には、上記位置情報以外の情報、例えばマトリクス基板１Ａの製造ロットや後述するモールド工程で使用する金型の型番などを示す各種の情報を含ませることもできる。
図５は、上記マトリクス基板１Ａの一部を示す断面図である。図示のように、マトリクス基板１Ａの両面には、例えば膜厚数十μｍ程度の薄いエポキシ樹脂などからなる周知のソルダレジスト９がコーティングされており、半田による配線５、５間のショートなどが防止されるようになっている。前述した各種パターンのうち、例えばパッド２、パッド４およびインデックスパターン７の表面はソルダレジスト８が除去され、必要に応じてＡｕメッキなどが施されている。また、アドレス情報パターン８の表面は、このパターン８を認識する手段（カメラ、顕微鏡など）に応じてソルダレジスト９で覆われ、あるいはソルダレジスト９が除去される。
次に、上記マトリクス基板１Ａを用いた樹脂封止型半導体装置の製造方法を図６〜図１６を用いて工程順に説明する。
まず、上記マトリクス基板１Ａを切断して複数の小片に分割することにより、図６および図７に示すようなモールド用のマトリクス基板１Ｂを得る。このマトリクス基板１Ｂの寸法は、例えば縦×横＝３０ｍｍ〜７０ｍｍ×１５０ｍｍ〜２３０ｍｍ程度である。モールド用のマトリクス基板１Ｂは、後述するモールド工程で使用する金型の寸法によってその寸法が規定されるので、当初から金型の寸法に合わせてマトリクス基板１Ａを製造した場合には、それを切断、分割する工程は不要である。マトリクス基板１Ａの切断には、樹脂製の配線基板の切断に使用されている周知のダイシング装置（ダイサー）を使用する。なお、マトリクス基板１Ｂの四隅などには、モールド工程でマトリクス基板１Ｂを金型にローディングする際の位置決めに使用されるガイドホール１１が設けられる。
次に、図８に示すように、マトリクス基板１Ｂの上面に複数の半導体チップ（以下、単にチップという）１２を搭載する。チップ１２は、例えばその主面にＳＲＡＭ(Static Random Access Memory)などのメモリＬＳＩが形成され、対向する二辺に複数のボンディングパッドＢＰが形成された縦×横＝４．５ｍｍ〜５．０ｍｍ×５．５ｍｍ〜６．０ｍｍ程度の単結晶シリコンからなる。このチップ１２をマトリクス基板１Ｂに搭載する際には、前述したアライメントターゲット３の位置をカメラなどで認識して位置合わせを行う。また、チップ１２とマトリクス基板１Ｂとの接合には、周知のアクリル／エポキシ樹脂系接着剤やＡｇペーストなどを使用する。
次に、図９に示すように、マトリクス基板１Ｂのパッド２とチップ１２のボンディングパッドＢＰとをワイヤ１３で電気的に接続する。ワイヤ１３は、例えば金（Ａｕ）ワイヤを使用する。また、ワイヤ１３による接続には、例えば熱圧着と超音波振動とを併用した周知のワイヤボンディング装置を使用する。
次に、図１０に示すように、マトリクス基板１Ｂ上のすべてのチップ１２を樹脂１４で封止する。チップ１２を樹脂１４で封止するには、図１１に示すように、マトリクス基板１Ｂをモールド装置の金型１５にローディングし、例えばマトリクス基板１Ｂの四隅などに設けたガイドホール１１（図６、図７参照）に金型１５のピン（図示せず）を挿入して位置決めを行った後、上型１５ａと下型１５ｂとの隙間（キャビティ）に樹脂を供給することによって、マトリクス基板１Ｂに搭載されたすべてのチップ１２を一括して樹脂封止する。封止用の樹脂１４は、例えばシリカが含有された周知のエポキシ系樹脂を使用する。また、モールド装置は、例えばＱＦＰ(Quad Flat Package)やウエハレベルＣＳＰ(Chip Size Package)などの製造に使用されている周知のモールド装置を使用する。
マトリクス基板１Ｂの寸法は、通常の樹脂封止型半導体装置（例えばＱＦＰ）に比べて大きいため、マトリクス基板１Ｂに搭載されたすべてのチップ１２を一括して樹脂封止した場合、モールド工程後の樹脂１４の収縮などによってマトリクス基板１Ｂに反りが発生し、後述するボール付け工程でパッド４と半田バンプとの接続が取れなくなることがある。このような虞れがある場合には、図１２に示すように、複数のキャビティを備えた金型を使用して樹脂１４を複数のブロックに分割したり、マトリクス基板１Ｂにスリット１６を形成したりすることによってマトリクス基板１Ｂの反りを抑制することが望ましい。
次に、図１３に示すように、マトリクス基板１Ｂの下面に形成されたパッド４に半田バンプ１７を接続する。半田バンプ１７は、例えば周知のＳｎ／Ｐｂ共晶合金半田などからなる。パッド４と半田バンプ１７との接続は、例えばＢＧＡ(Ball Grid Array)などの製造に用いられている周知のボール付け治具に複数の半田ボールを搭載し、マトリクス基板１Ｂに形成されたすべてのパッド４にこれらの半田ボールを一括して接続した後、加熱炉内で半田ボールをリフローさせることによって行う。半田ボールをパッド４に接続する際には、前述したアライメントターゲット６の位置をカメラなどで認識して位置合わせを行う。
次に、図１４に示すように、マトリクス基板１Ｂおよび樹脂１４をチップ単位で切断して複数の小片に分割することにより、ＢＧＡ型の樹脂封止型半導体装置２０が得られる。マトリクス基板１Ａおよび樹脂１４を切断するには、例えば樹脂製の配線基板の切断に使用されている周知のダイシング装置（ダイサー）に幅２００μｍ程度のダイシングブレードを取り付けたものを使用する。このとき、図１５に示すように、マトリクス基板１Ｂの下面にダイシング用のアライメントターゲット１８を形成しておくことにより、寸法精度の高い切断を行うことができる。このアライメントターゲット１８は、例えば配線材料（銅）で構成し、他のアライメントターゲット３、６と同時に形成すればよい。
マトリクス基板１Ｂを切断して得られた複数の樹脂封止型半導体装置２０は、テスタを使った選別試験に付された後、図１６に示すように、樹脂１４の表面に製品名や製造ロットなどの（表面インデックスマークを含む）マーク１９が印字される。マーク１９の印字は、周知のレーザ加工による刻印やインクによる捺印によって行われる。
その後、上記樹脂封止型半導体装置２０は、テスタを使った選別試験および外観検査などに付され、良品のみが梱包されて依頼メーカなどに出荷された後、各種電子機器の基板に実装される。樹脂封止型半導体装置２０を基板に実装する際には、実装面に形成された前記インデックスパターン７をカメラなどで認識することによって位置合わせを行う。
図１７は、上述した製造工程のフローである。また図１８は、上記樹脂封止型半導体装置２０が組み込まれた電子機器（例えば携帯電話）の機能ブロック図である。
上述した本実施形態の製造方法によれば、マトリクス基板１Ａ上に形成されたアドレス情報パターン８をカメラ、顕微鏡あるいは目視によって認識することにより、完成品となった個々の樹脂封止型半導体装置２０が元のマトリクス基板１Ａのどの位置にあったかをマトリクス基板１Ｂの分割後においても容易に識別できるため、製造プロセスに起因する製品の不良解析や不良発生箇所の特定を迅速に行うことができる。
（実施の形態２）
前記実施の形態１では、配線材料を使ってマトリクス基板１Ａの実装面にアドレス情報パターン８を形成したが、これに限定されるものではなく、例えば次のような方法でアドレス情報パターン８を形成することもできる。
まず、図１９に示すようなマトリクス基板１Ａを用意する。このマトリクス基板１Ａは、アドレス情報パターン８が形成されていない点を除けば、前記実施の形態１のマトリクス基板１Ａと同一の構成になっている。
次に、前記実施の形態１の図６〜図１１に示した工程に従って、モールド用マトリクス基板１Ｂの形成、チップ１２の搭載、ワイヤ１３のボンディング、樹脂１４によるチップ１２の一括封止を行った後、図２０に示すように、樹脂１４の表面に製品名や製造ロットなどのマーク１９を印字する。本実施形態では、このとき同時に、樹脂１４の表面にアドレス情報パターン８を印字する。マーク１９およびアドレス情報パターン８の印字は、周知のレーザ加工による刻印やインクによる捺印によって行う。マーク１９は、樹脂封止型半導体装置一個分の領域のそれぞれで同一のパターンとし、アドレス情報パターン８は、上記領域のそれぞれで異なるパターンとする。
次に、前記実施の形態１の図１３〜図１４に示した工程に従って、半田バンプ１７の接続およびマトリクス基板１Ｂの切断を行うことにより、図２１に示すような樹脂封止型半導体装置２０が得られる。なお、樹脂１４の表面へのマーク１９およびアドレス情報パターン８の印字は、半田バンプ１７の接続を行った後に行ってもよい。その後、上記樹脂封止型半導体装置２０は、テスタを使った選別試験および外観検査などに付され、良品のみが梱包されて出荷された後、各種電子機器の基板に実装される。図２２は、上述した製造工程のフローである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明はＢＧＡ型の樹脂封止型半導体装置に限定されるものではなく、例えばＴＳＯＪ、ＬＧＡ、ミニカードなど、半田バンプ以外の外部接続端子を有する各種樹脂封止型半導体装置に適用することができる。また、チップはＳＲＡＭに限定されるものではなく、例えばＤＲＡＭやフラッシュメモリなどの各種メモリＬＳＩを形成したチップを使用することができる。
本発明は、樹脂封止型半導体装置の製造に適用することができる。
１Ａ、１Ｂ マトリクス基板（配線基板）
２ パッド
３ アライメントターゲット
４ パッド
５ 配線
６ アライメントターゲット
７ インデックスパターン
８ アドレス情報パターン
９ ソルダレジスト
１１ ガイドホール
１２ 半導体チップ
１３ ワイヤ
１４ 樹脂
１５ 金型
１５ａ 上型
１５ｂ 下型
１６ スリット
１７ 半田バンプ
１８ アライメントターゲット
１９ マーク
２０ 樹脂封止型半導体装置
ＢＰ ボンディングパッド

Claims (2)

  1. 以下の工程を含む樹脂封止型半導体装置の製造方法：
    （ａ）上面と、前記上面に形成された複数のパッドと、前記上面に形成されたアライメントターゲットと、前記アライメントターゲットを覆うように前記上面上に形成されたソルダレジストと、前記上面とは反対側の下面と、を有する配線基板を準備する工程；
    （ｂ）主面、前記主面に形成された複数のボンディングパッド、および前記主面とは反対側の裏面を有する半導体チップを、前記半導体チップの前記裏面が前記配線基板の前記上面と対向するように、前記配線基板の前記上面上に搭載する工程；
    （ｃ）前記半導体チップの前記複数のボンディングパッドと前記配線基板の前記複数のパッドとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
    （ｄ）前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程；
    ここで、
    前記アライメントターゲットは、平面視において、前記配線基板の前記複数のパッドで囲まれる領域内に設けられており、
    前記（ｂ）工程では、前記アライメントターゲットを認識して前記配線基板に対する前記半導体チップの位置合わせを行ってから、前記アライメントターゲット上に前記半導体チップを搭載する。
  2. 前記アライメントターゲットは、前記配線基板の前記上面に複数個形成されており、
    複数の前記アライメントターゲットは、平面視において、前記配線基板の前記複数のパッドで囲まれる領域内に設けられている、請求項１に記載の樹脂封止型半導体装置の製造方法。
JP2013080191A 2013-04-08 2013-04-08 樹脂封止型半導体装置の製造方法 Expired - Lifetime JP5592526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013080191A JP5592526B2 (ja) 2013-04-08 2013-04-08 樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013080191A JP5592526B2 (ja) 2013-04-08 2013-04-08 樹脂封止型半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012005939A Division JP5444382B2 (ja) 2012-01-16 2012-01-16 樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014051375A Division JP2014132682A (ja) 2014-03-14 2014-03-14 樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013138263A JP2013138263A (ja) 2013-07-11
JP5592526B2 true JP5592526B2 (ja) 2014-09-17

Family

ID=48913667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013080191A Expired - Lifetime JP5592526B2 (ja) 2013-04-08 2013-04-08 樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5592526B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047836A (ja) 2018-09-20 2020-03-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02253649A (ja) * 1989-03-27 1990-10-12 Nec Kyushu Ltd 半導体装置用リードフレーム
JPH065729A (ja) * 1992-06-17 1994-01-14 Sony Corp プリント配線板および半導体素子の位置合わせ方法
JPH06104315A (ja) * 1992-09-18 1994-04-15 Fujitsu Ltd 半導体パッケージとその製造方法
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
JPH08111475A (ja) * 1994-10-12 1996-04-30 Sony Corp 基台およびこれを用いた半導体装置の製造方法
JPH11274357A (ja) * 1998-03-20 1999-10-08 Sony Corp 電子部品の分割方法および分割装置
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2013138263A (ja) 2013-07-11

Similar Documents

Publication Publication Date Title
JP3827497B2 (ja) 半導体装置の製造方法
US20020180040A1 (en) Super thin/super thermal ball grid array package
JP2000200859A (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
JP3074264B2 (ja) 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
JP2012129452A (ja) 半導体装置、半導体パッケージおよび半導体装置の製造方法
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000040676A (ja) 半導体装置の製造方法
JP5308464B2 (ja) 半導体装置の製造方法
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
JP5885332B2 (ja) 半導体装置の製造方法
JP5444382B2 (ja) 樹脂封止型半導体装置
JP4889359B2 (ja) 電子装置
JP2007173606A (ja) 電子装置及びその製造方法
JP2015097297A (ja) 樹脂封止型半導体装置およびその製造方法
JP2014132682A (ja) 樹脂封止型半導体装置の製造方法
KR20110137060A (ko) 반도체 패키지
KR20080084075A (ko) 적층 반도체 패키지
TW202312405A (zh) 引線框架、半導體裝置、檢查方法及引線框架的製造方法
KR100900229B1 (ko) Ｆｂｇａ 패키지
JP2004172647A (ja) 半導体装置
KR20060075431A (ko) Ｆｂｇａ 패키지의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140731

R150 Certificate of patent or registration of utility model

Ref document number: 5592526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term