JP5584179B2 - 接続機器の検出回路 - Google Patents

Description

本発明は、電子機器に接続された接続機器の検出回路に係り、特にＵＳＢ端子を有する電子機器に接続された接続機器の検出回路に関する。

現在、コンピュータや携帯電話機にマイクロフォンを接続し、コンピュータ等に音声を入力することができる。コンピュータ等とマイクロフォンとを接続した場合、コンピュータは、マイクロフォンが接続されたことを自動的に検出し、音声処理用のアプリケーションソフトウェアを起動している。
コンピュータ等とマイクロフォンとが接続されたことを自動的に検出する従来技術としては、例えば、特許文献１がある。特許文献１には、マイクロフォンのジャックのピン数からコンピュータにマイクが接続されたことを検出する技術が記載されている。また、このような技術は、構成が同一のジャックを使ってコンピュータ等に接続されるステレオ・ヘッドフォンとマイクロフォンとを区別することができない。この点を解消するため、ジャックに入力される信号が音声信号であるか否かを検出する発明が記載されている。

特許文献１記載の発明では、ジャックに音声信号が入力されていると判断された場合、コンピュータにマイクロフォンが接続されたものと判断する。

特開２００２−１０１４９１号公報

ところで、近年、ＵＳＢ（Universal Serial Bus）端子は、信号端子としてばかりでなく、コンピュータや携帯電話機から周辺機器に電力を供給する電源端子としても使用されている。ＵＳＢ端子を使ってコンピュータから電力の供給を受ける周辺機器としては、マイクロフォン等がある。ただし、将来的にはさらに多くの周辺機器が、ＵＳＢ端子を使ってコンピュータと信号や電力を授受するようになる可能性がある。

ＵＳＢ端子は、ジャック／プラグのコネクタよりも汎用性があり、また、小型、薄型のものもあるため、コンピュータ等の薄型化、小型化の傾向に即したものである。
しかしながら、上記した特許文献１に記載されている発明は、ジャックに入力される信号が音声信号であるか否かの判定に、信号の時間変化を利用している。このため、特許文献１記載の発明は、信号の時間変化を検出するためのコーデックやＣＰＵが必要になるため、回路構成が複雑化するとともに大型化する。

このような従来技術を適用すると、ＵＳＢ端子を使ってマイクロフォンをコンピュータに接続するようにしても、マイクロフォンの検出回路がコンピュータ等の小型化、薄型化を妨げる可能性がある。
本発明は、以上の点に鑑みてなされたものであり、小型、簡易な構成でありながら、マイクロフォン等の周辺機器がコンピュータに接続されたことを検出することが可能な接続機器の検出回路を提供することを目的とする。

上記した課題を解決するため、本発明の接続機器の検出回路は、入力端子（例えば図２に示した入力端子１０１）と、該入力端子から入力された電気信号に基づく信号を検出する電圧検出回路（例えば図２に示した電圧検出回路１０４）との間に設けられる第１スイッチ（例えば図２に示したＮチャネルＭＯＳトランジスタ１０３）と、前記第１スイッチと前記電圧検出回路との間のノードに接続され、前記ノードに電力を供給する電源端子（例えば図２に示した端子１１１）と、前記電源端子と前記ノードとの間に設けられ、前記入力端子に接続された接続機器に電流を流すインピーダンス素子（例えば図２に示した抵抗素子１０９）と、を含み、前記電圧検出回路は、前記入力端子に入力される入力電圧が前記接続機器の抵抗値と前記インピーダンス素子の抵抗値とによって分圧された分圧電圧の値を検出することを特徴とする。

また、本発明の接続機器の検出回路は、上記した発明において、前記インピーダンス素子とグラウンド電源との間に設けられ、前記入力端子から予め設定されている電圧値以上の電圧が入力された場合にオンし、前記入力端子に入力された電圧を前記グラウンド電源に放電する第２スイッチ（例えば図２に示したＰチャネルＭＯＳトランジスタ１０８）をさらに備えることが望ましい。

また、本発明の接続機器の検出回路は、上記した発明において、前記第１スイッチが、前記電源端子から前記入力端子に向かう方向を順方向とするボディダイオードを有する第１ＭＯＳトランジスタ（例えば図２に示したＮチャネルＭＯＳトランジスタ１０３）であることが望ましい。
また、本発明の接続機器の検出回路は、上記した発明において、前記第１スイッチが、前記入力端子から前記電源端子に向かう方向を順方向とするボディダイオードを有し、前記第１ＭＯＳトランジスタと前記インピーダンス素子との間に設けられた第２ＭＯＳトランジスタ（例えば図８に示したＮチャネルＭＯＳトランジスタ７０３）をさらに含むことが望ましい。

また、本発明の接続機器の検出回路は、上記した発明において、前記第２スイッチが、前記第１ＭＯＳトランジスタのソースと前記第２ＭＯＳトランジスタのソースとの間にソースが接続される第３ＭＯＳトランジスタ（例えば図２に示したＰチャネルＭＯＳトランジスタ）を含むことが望ましい。
また、本発明の接続機器の検出回路は、上記した発明において、前記インピーダンス素子が、抵抗素子（例えば図２に示した抵抗素子１０９）であることが望ましい。
また、本発明の接続機器の検出回路は、上記した発明において、前記インピーダンス素子が、ＭＯＳトランジスタ（例えば図１１に示したＰチャネルＭＯＳトランジスタ１１８）であることが望ましい。

本発明によれば、小型、簡易な構成でありながら、マイクロフォン等の周辺機器がコンピュータに接続されたことを検出することが可能な接続機器の検出回路を提供できる、という効果を奏する。

本発明の実施形態１の接続機器の検出回路が内蔵されるＵＳＢデバイスを説明するための模式図である。 本発明の実施形態１の検出回路を説明するための図である。 図２に示した電圧検出回路の回路構成を例示した図である。 図２に示した電圧検出回路の他の回路構成を例示した図である。 図２に示したゲート電圧生成回路を説明するための図である。 図２に示した基準電圧生成回路を説明するための図である。 本発明の実施形態１の検出回路の動作を説明するためのタイミングチャートである。 本発明の実施形態２の検出回路を説明するための回路図である。 本発明の実施形態２の検出回路の動作を説明するためのタイミングチャートである。 本発明の実施形態３の検出回路を説明するための回路図である。 本発明の実施形態４の検出回路を説明するための回路図である。 図１１に示した基準電圧生成回路の構成を説明するための回路図である。 図１１に示した他の基準電圧生成回路の構成を説明するための回路図である。 本発明の実施形態４の検出回路の動作を説明するためのタイミングチャートである。 本発明の実施形態５の検出回路を説明するための図である。 本発明の実施形態６の検出回路を説明するための図である。

以下、図面を参照して本発明の接続機器の検出回路の実施形態１〜６を説明する。なお、以下に説明する実施形態１〜６においては、いずれもＵＳＢ端子を使ってマイクロフォンをコンピュータ等の電子機器（以下、ＵＳＢデバイスと記す）に接続したものとする。検出回路は、ＵＳＢデバイス内部に設けられている。
（実施形態１）
・回路構成
図１は、本発明の実施形態１の接続機器の検出回路（以下、単に検出回路と記す）が内蔵されるＵＳＢデバイスを説明するための模式図である。ＵＳＢデバイスは、ＵＳＢ端子と接続される入力端子１０１を備えている。また、ＵＳＢデバイスは、回路Ａ、回路Ｂ、回路Ｃといった用途や機能が異なる複数の回路を備えている。回路Ａ、回路Ｂ、回路Ｃは、いずれもＵＳＢ端子から信号や電力の供給を受けて、それぞれの用途や機能に応じた信号を、対応する出力端子に出力する。

図２は、本発明の実施形態１の検出回路を説明するための図であって、図１に示した回路Ｃに対応する。なお、本明細書では、図２に示した構成について実施形態１で説明し、以降の実施形態では図２に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
実施形態１に係る検出回路は、マイク抵抗ＲMICを検出するための抵抗素子１０９を備えている。抵抗素子１０９の一端には電源電圧ＶCCが接続されている。また、抵抗素子１０９の他方の端子は、検出回路のノード１０７と接続されている。

実施形態１の検出回路は、マイク抵抗ＲMICと抵抗素子１０９の抵抗値Ｒ1とによって分圧された入力電圧ＶINを検出する電圧検出回路１０４を備えている。電圧検出回路１０４が入力電圧Ｖinに基づいて出力した信号ＶOUTは、出力端子１０２から出力される。
また、実施形態１の検出回路は、入力端子１０１、電圧検出回路１０４間の信号伝送ノード１０７上でオンオフし、信号伝送ノード１０７ａと１０７ｂとを離接するＮチャネルＭＯＳトランジスタ１０３を備えている。ＮチャネルＭＯＳトランジスタ１０３には、ボディダイオード１０３ａが形成されている。入力端子１０１には、ＵＳＢ端子が接続されている。

また、実施形態１の検出回路は、ＮチャネルＭＯＳトランジスタ１０３のゲート電圧ＶGを生成するゲート電圧生成回路１０５を備えている。ゲート電圧生成回路１０５は、ＮチャネルＭＯＳトランジスタ１０３を低オン抵抗で導通させるためのゲート電圧ＶGを出力する。ゲート電圧ＶGは、電源電圧ＶCCを昇圧して生成された電圧である。ゲート電圧ＶGの出力は、ＵＳＢデバイスがマイク抵抗ＲMICを検出するように指示したタイミングに応じて行われる。マイク抵抗ＲMICの検出は、所定の時間間隔で定期的に行われている。
以上の構成において、電源電圧ＶCCは、マイク抵抗ＲMICと抵抗素子１０９の抵抗値Ｒ1とによって分圧される。電圧検出回路１０４は、分圧電圧ＶSNSが予め設定されている閾値を超えているか否かを検出する。そして、分圧電圧が閾値に満たない場合、ＵＳＢデバイスにマイクロフォンが接続されていることを検出する。

ところで、ＵＳＢ端子は、そのピンが露出していて、ピン同士の空間に空気が存在するため、サージ電圧が発生するおそれがある。さらに、ＵＳＢ端子の外形状は、ＵＳＢ規格で統一されているから、マイク用のＵＳＢ端子にユーザが誤って電源用のＵＳＢ端子を挿入する可能性がある。これらの場合にも、マイクロフォン用のＵＳＢ端子から高電圧が入力するおそれがある。

図２に示したＵＳＢデバイスにサージ電圧が印加されると、何ら対策を施さない場合には、電源電圧ＶCCを供給する端子１１１に電流が逆流して、電源に接続される他の内部回路の破壊や誤動作を引き起こすおそれがある。このようなことを防ぐため、実施形態１の検出回路は、マイク抵抗ＲMICを検出するときにＵＳＢ端子にサージ電圧が入力された場合、サージ電圧を放電してＵＳＢデバイスの内部回路を保護する機能（以下、保護回路とも記す）を備えている。

・保護回路
実施形態１の保護回路は、入力端子１０１に入力されるサージ電圧を放電するためのスイッチとして機能するＰチャネルＭＯＳトランジスタ１０８と、ＰチャネルＭＯＳトランジスタ１０８のオン、オフを制御するための基準電圧ＶRを生成する基準電圧生成回路１０６と、によって構成される。

・電圧検出回路
図３、図４は、電圧検出回路１０４の回路構成を例示した図である。図３に示した電圧検出回路１０４は、コンパレータ２０１を備えている。コンパレータ２０１の反転入力端子には分圧電圧ＶSNSが入力されていて、非反転入力端子には電源２０２から基準電圧ＶREFが供給されている。コンパレータ２０１は、分圧電圧ＶSNSが基準電圧ＶREF以上か否か判定する。分圧電圧ＶSNSが基準電圧ＶREF以上の値を持つ場合、電圧検出回路１０４は、マイク抵抗ＲMICを検出できなかった（オープン状態）であるとして、Ｌｏｗレベルの信号（以下、Ｌレベルの信号と記す）を出力端子１０２に出力する。また、分圧電圧ＶSNSが基準電圧ＶREFに満たない場合、電圧検出回路１０４は、マイク抵抗ＲMICを検出したとしてＨｉｇｈレベルの信号（以下、Ｈレベルの信号と記す）を出力端子１０２に出力する。

図４に示した電圧検出回路１０４は、電流源３０１と、ＰチャネルＭＯＳトランジスタ３０２、ＮチャネルＭＯＳトランジスタ３０３によって構成されるインバータを備えている。分圧電圧ＶSNSが基準電圧ＶREFに満たない場合、ＮチャネルＭＯＳトランジスタ３０３がオフして、ＰチャネルＭＯＳトランジスタ３０２がオンしてＨレベルの信号を出力端子１０２に出力する。図４に示した電圧検出回路１０４では、基準電圧ＶREFの値は電流源３０１を流れる電流Ｉ0によって決まる。

・ゲート電圧生成回路
図５（ａ）、（ｂ）は、図２に示したゲート電圧生成回路１０５の構成例を説明するための図である。図５（ａ）に示した回路は、アンド回路４１１と、２つのインバータ４１２、４１３によって構成される。アンド回路４１１、インバータ４１２、４１３は互いに直列に接続されていて、アンド回路４１１には、クロック信号ＣＬＫと、ＮチャネルＭＯＳトランジスタ１０３をオンするためのイネーブル信号ＳＷＯＮとが入力されている。インバータ４１２はアンド回路４１１の出力からクロック信号ＣＬＫ_Ｂを出力し、インバータ４１３はクロック信号ＣＬＫ_Ｂを反転してクロック信号ＣＬＫ_ＢＢを出力する。

図５（ｂ）に示したゲート電圧生成回路１０５は、チャージポンプ回路（昇圧回路）として構成される。ゲート電圧生成回路１０５は、直列に接続されたスイッチ４０１、スイッチ４０２、直列に接続されたスイッチ４０３、４０４を有し、スイッチ４０１、４０２とスイッチ４０３、４０４とが互いに並列に接続されている。スイッチ４０１とスイッチ４０２との間と、スイッチ４０３とスイッチ４０４との間には、容量素子４０５が接続されていて、スイッチ４０２とゲート電圧生成回路１０５の出力端子とグラウンド電源との間に容量素子４０６が接続されている。また、ゲート電圧生成回路１０５の出力端子とグラウンド電源との間に抵抗素子４０９とＮチャネルＭＯＳトランジスタ４０８が直列接続されている。そして、ＮチャネルＭＯＳトランジスタ４０８のゲートにインバータ４０７の出力が接続され、インバータ４０７には、イネーブル信号ＳＷＯＮが入力される。

スイッチ４０１〜４０４は、図５（ａ）に示した回路から出力されるクロック信号ＣＬＫ_Ｂまたはクロック信号ＣＬＫ_ＢＢによってオン、オフする。また、容量素子４０５の容量値Ｃ1、容量素子４０６の容量値Ｃ2は等しいものとする。
電源電圧ＶCCの投入後、図示しないマイコンからクロック信号ＣＬＫ（図中にＣＬＫ_ＢＢと記す）がスイッチ４０１、４０４に与えられ、クロック信号ＣＬＫを反転した反転クロック信号ＣＬＫ（図中にＣＬＫ_Ｂと記す）がスイッチ４０２、４０３に与えられる。スイッチ４０１、４０４がオンしたときに容量素子４０５に電荷が蓄えられ、スイッチ４０２、４０３がオンしたとき、容量素子４０５に蓄えられた電荷が容量素子４０６に転送される。以上の動作を繰り返すことにより、ゲート電圧生成回路１０５は、電源電圧ＶCCを昇圧する。一方、ＮチャネルＭＯＳトランジスタ１０３をオフするとき、イネーブル信号ＳＷＯＮはＬｏｗレベルになり、インバータ４０７で反転されて、ＮチャネルＭＯＳトランジスタ４０８のゲートに入力される。そして、ＮチャネルＭＯＳトランジスタ４０８は、オンして、容量素子４０５、４０６に蓄えられた電荷が、抵抗素子４０９、ＮチャネルＭＯＳトランジスタ４０８を介して、グラウンド電源に放電され、０Ｖとなる。

・基準電圧生成回路
図６は、図２に示した基準電圧生成回路１０６を説明するための図である。基準電圧生成回路１０６は、電流源５０１と、電流源５０１と直列に接続された抵抗素子５０２とを有し、電流源５０１と抵抗素子５０２との接続点から基準電圧ＶRを出力する。基準電圧ＶRは、電流源５０１を流れる電流ＩREFを抵抗素子５０２に流すことによって生成される。

基準電圧生成回路１０６では、電圧検出回路１０４の入力電圧の許容最大電圧を許容最大電圧ＶLIM、ＰチャネルＭＯＳトランジスタ１０８の閾値電圧をＶthとしたとき、ＶR＝ＶLIM−Ｖthとなるように電流ＩREF、抵抗素子５０２の抵抗値Ｒ2が設定される。つまり、ＰチャネルＭＯＳトランジスタ１０８のソース電圧が、ＶR＋Ｖthを超えたとき、ゲートソース間電圧ＶGSは、Ｖthを超える。

このとき、ＰチャネルＭＯＳトランジスタ１０８がオンする。そして、許容最大電圧ＶLIMを超えた入力電圧ＶINがＰチャネルＭＯＳトランジスタ１０８を介して放電される。基準電圧生成回路１０６とＰチャネルＭＯＳトランジスタ１０８は、クランプ回路を構成している。
実施形態１では、ＶCC＝１．８Ｖ、ＶR＝０．３Ｖ、ＰチャネルＭＯＳトランジスタ１０８のＶth＝０．７Ｖ、許容最大電圧ＶLIM＝１．０Ｖ、電圧検出回路１０４が、マイクロフォンが接続されていると判断する際の閾値を０．５Ｖとする。また、抵抗素子１０９の抵抗値Ｒ1の抵抗値に比べて、ＮチャネルＭＯＳトランジスタ１０３のオン抵抗、ＰチャネルＭＯＳトランジスタ１０８のオン抵抗は十分小さいものとする。

・動作
以下、以上説明した実施形態１の検出回路の動作を説明する。
図７は、実施形態１の検出回路の動作を説明するためのタイミングチャートである。図７の縦軸は電圧レベルであって、横軸は時間である。このタイミングチャートは、電源電圧ＶCC、基準電圧ＶR、ＵＳＢデバイスにマイクロフォンが接続されているか否かを検出するように指示するＭＩＣＣＨＫ信号、ゲート電圧生成回路１０５に入力されるクロック信号ＣＬＫ、ＮチャネルＭＯＳトランジスタ１０３をオンするためのイネーブル信号ＳＷＯＮ、ＮチャネルＭＯＳトランジスタ１０３のゲートに入力されるゲート電圧ＶG、入力電圧ＶIN、分圧電圧ＶSNS、出力電圧ＶOUT、ＰチャネルＭＯＳトランジスタ１０８を流れる電流Ｉ_ＭＰ１を示している。

図２に示した端子１１１に電源が投入され、電源電圧ＶCCが０Ｖから１．８Ｖまで上昇する。基準電圧生成回路１０６から出力される基準電圧ＶRは、０Ｖから０．３Ｖまで上昇する。そして、図示しないマイコンよりマイクロフォンが接続されているかをチェックするためのＭＩＣＣＨＫ信号がＨｉｇｈレベルになる。ＭＩＣＣＨＫ信号の立ち上がりに同期して、ゲート電圧生成回路１０５にクロック信号ＣＬＫが供給され、昇圧動作を開始する。また、ＭＩＣＣＨＫ信号の立ち上がりに同期して、ＮチャネルＭＯＳトランジスタ１０３をオンするためのイネーブル信号ＳＷＯＮがＨｉｇｈレベルになる。

図５（ｂ）に示したゲート電圧生成回路１０５の容量素子４０５、４０６の容量値Ｃ1、Ｃ2は等しいので、ゲート電圧ＶGは、０Ｖから３．６Ｖまで上昇する。ゲート電圧ＶGの上昇に伴ってＮチャネルＭＯＳトランジスタ１０３がオンする。入力電圧ＶINは、抵抗素子１０９とマイク抵抗ＲMICとによって構成される分圧回路によって上昇する。一方、電圧検出回路１０４に入力される分圧電圧ＶSNSは、入力電圧ＶINが０Ｖのときの分圧電圧ＶSNSは、Ｒ１＞＞ＲMICの時、ＮチャネルＭＯＳトランジスタ１０３のボディダイオードの閾値電圧ＶＦとなるため、入力電圧ＶINまで降圧する。

ゲート電圧生成回路１０５は、イネーブル信号ＳＷＯＮによって昇圧動作を開始する。昇圧動作により、ゲート電圧ＶGが上昇する。ＮチャネルＭＯＳトランジスタ１０３がオンした瞬間に電圧検出回路１０４に分圧電圧ＶSNSが入力される。例えば図３に示した電圧検出回路１０４は、分圧電圧ＶSNSを基準電圧ＶREFと比較する。分圧電圧ＶSNSが基準電圧ＶREF（＝０．５Ｖ）に満たない場合、Ｈレベルの信号を出力信号ＶOUTとして出力する。ＵＳＢデバイスは、Ｈレベルの信号の出力によってマイクロフォンが接続されていることを検出する。

ここで、３０Ｖのサージ電圧が入力端子１０１に入力されたとき、ＰチャネルＭＯＳトランジスタ１０８ではソース電圧がＶR＋Ｖthを超えることになる。このため、ＰチャネルＭＯＳトランジスタ１０８がオンしてサージ電圧がグラウンドに放電される。また、分圧電圧ＶSNSは、電圧検出回路１０４の許容最大電圧ＶLIM（１Ｖ）を超える。このため、分圧電圧が電圧検出回路１０４における閾値を超えるので、出力端子１０２からはＬレベルの信号が出力される。

サージ電圧は、ＰチャネルＭＯＳトランジスタ１０８によって放電される。このため、分圧電圧ＶSNSは、低電圧１．０Ｖを保つ。つまり、分圧電圧ＶSNSが電源電圧ＶCCを超えないので、端子１１１を介して電源電圧ＶCCを供給する電源へ電流が逆流することなく、ＵＳＢデバイス内部の他の回路を保護することができる。
さらに、実施形態１では、ＮチャネルＭＯＳトランジスタ１０３がオフしているときにも、分圧電圧ＶSNSが許容最大電圧ＶLIMを超え、ＰチャネルＭＯＳトランジスタ１０８に電流が流れることが問題となる。

これを解消するため、実施形態１では、イネーブル信号ＳＷＯＮがＬｏｗレベルのとき、ＶR＝ＶCCとなるように検出回路を設計、あるいは制御する。このような制御によれば、ＮチャネルＭＯＳトランジスタ１０３がオフしているときＰチャネルＭＯＳトランジスタ１０８に電流が流れなくなり、検出回路の消費電力を低減することができる。
以上説明した実施形態１は、入力端子１０１に周辺機器が接続された場合、周辺機器が接続されたことによって生じる抵抗（電圧）の変化を受動的に検出して周辺機器接続の有無を判定することができる。このため、ＵＳＢデバイスの小型化、低廉化に有効な検出回路を適用することができる。

また、実施形態１は、上記構成において、入力端子にサージ電圧が入力された場合、このサージ電圧を受動的に放電することができる。このため、入力端子を比較的サージ電圧が発生しやすいＵＳＢ端子としても、検出回路が内蔵されているデバイス内部の回路を保護することができる。特に実施形態１は、本発明の検出回路を必要最小限の構成で実現することができる。このため、検出回路、ひいては検出回路を内蔵するＵＳＢデバイスの小型化を実現することができる。

また、実施形態１は、以上説明した構成に限定されるものではない。例えば、実施形態１の接続機器の検出装置は、ＵＳＢデバイス端子に接続された機器を検出する構成に限定されるものではなく、電源あるいは信号を入力する他の端子を有するデバイスの内部回路を保護することにも適用できる。
さらに、実施形態１は、マイクロフォンを入力端子に接続する構成に限定されるものではない。入力端子に接続される周辺機器であれば、どのような機器の接続にも適用することができる。

（実施形態２）
・回路構成
図８は、本発明の実施形態２の検出回路を説明するための回路図である。図８に示した実施形態２の検出回路は、図２に示したＮチャネルＭＯＳトランジスタ１０３と電圧検出回路１０４との間にＮチャネルＭＯＳトランジスタ７０３をさらに設けた点で実施形態１の検出回路と相違する。ＮチャネルＭＯＳトランジスタ７０３には、ボディダイオード（ドレインバルク間ダイオード）７０３ａが形成され、ボディダイオード７０３ａの順方向の向きは、ボディダイオード１０３ａの順方向の向きと反対である。すなわち、ボディダイオード１０３ａ、７０３ａは互いにアノード同士が連続するようになるので、ＮチャネルＭＯＳトランジスタ１０３、７０３を介して電流が流れることがない。

このような構成によれば、ＮチャネルＭＯＳトランジスタ１０３、７０３がオフしているときのボディダイオード１０３ａ、７０３ａの閾値電圧を互いに打ち消す（キャンセルする）ことができる。したがって、実施形態２では、ＮチャネルＭＯＳトランジスタ１０３、７０３のボディダイオードにより、ＮチャネルＭＯＳトランジスタ１０３、７０３がオフしているとき、入力端子１０１に電流が流れることをも抑えることができる。

・動作
図９は、実施形態２の検出回路の動作を説明するためのタイミングチャートである。図９の縦軸は電圧レベルであって、横軸は時間である。このタイミングチャートは、電源電圧ＶCC、基準電圧ＶR、ＵＳＢデバイスにマイクロフォンが接続されているか否かを検出するように指示するＭＩＣＣＨＫ信号、ゲート電圧生成回路１０５に入力されるクロック信号ＣＬＫ、ＮチャネルＭＯＳトランジスタ１０３をオンするためのイネーブル信号ＳＷＯＮ、ＮチャネルＭＯＳトランジスタ１０３のゲートに入力されるゲート電圧ＶG、入力電圧ＶIN、分圧電圧ＶSNS、出力電圧ＶOUT、ＰチャネルＭＯＳトランジスタ１０８を流れる電流Ｉ_ＭＰ１を示している。

ゲート電圧生成回路１０５は、イネーブル信号ＳＷＯＮによって昇圧動作を開始する。昇圧動作により、ゲート電圧ＶGが上昇する。ＮチャネルＭＯＳトランジスタ１０３、７０３がオンした瞬間に電圧検出回路１０４に分圧電圧ＶSNSが入力される。分圧電圧ＶSNSが基準電圧ＶREF（＝０．５Ｖ）以下であるとき、Ｈレベルの信号が出力信号ＶOUTとして出力される。ＵＳＢデバイスは、Ｈレベルの信号の出力によってマイクロフォンが接続されていることを検出する。

また、実施形態２においても、３０Ｖのサージ電圧が入力端子１０１に入力されたとき、ＰチャネルＭＯＳトランジスタ１０８がオンしてサージ電圧がグラウンドに放電される。また、分圧電圧が電圧検出回路１０４におけるマイクロフォン検出の閾値を超えるので、出力端子１０２からはＬレベルの信号が出力される。
サージ電圧は、ＰチャネルＭＯＳトランジスタ１０８によって放電される。このため、分圧電圧ＶSNSは、低電圧１．０Ｖを保つ。つまり、分圧電圧ＶSNSが電源電圧ＶCCを超えないので、端子１１１に電流が逆流することなく、電源に接続されているＵＳＢデバイスの他の回路を保護することができる。

さらに、実施形態２では、ＮチャネルＭＯＳトランジスタ１０３、７０３がオフしているときにも、分圧電圧ＶSNSが許容最大電圧ＶLIMを超え、ＰチャネルＭＯＳトランジスタ１０８に電流が流れることが問題となる。実施形態２でも、実施形態１と同様に、ＳＷＯＮがＬのとき、ＶR＝ＶCCとなるように検出回路を設計、あるいは制御することによって検出回路の消費電力を低減することができる。

（実施形態３）
・回路構成
図１０は、本発明の実施形態３の検出回路を説明するための回路図である。図１０に示した実施形態３の検出回路と図８に示した実施形態２の検出回路との相違は、ＰチャネルＭＯＳトランジスタ１０８のソースがＮチャネルＭＯＳトランジスタ１０３のソースと、ＮチャネルＭＯＳトランジスタ７０３のソースとの間に接続された点である。

このような実施形態３によれば、ＮチャネルＭＯＳトランジスタ１０３のボディダイオード１０３ａと、ＮチャネルＭＯＳトランジスタ７０３のボディダイオード７０３ａの順方向の向きが、端子１１１から見て互いに逆方向となる。またＰチャネルＭＯＳトランジスタ１０８のソース端子は、ボディダイオード１０３ａのアノードとボディダイオード７０３ａのアノードとの間に接続されている。このため、電流は、信号伝送ノード１０７からＰチャネルＭＯＳトランジスタ１０８に流れない。このような実施形態３は、実施形態１、２において、イネーブル信号ＳＷＯＮがＬレベルのとき、ＶR＝ＶCCとなるように検出回路を設計、あるいは制御しない場合よりも検出回路の消費電流をさらに低減することができる。

なお、実施形態３の検出回路は、実施形態２の検出回路と同様に動作する。実施形態３の動作と実施形態２の動作の相違は、電源電圧ＶＣＣが１．８Ｖであり、ゲート電圧ＶＧが０Ｖのとき、分圧電圧ＶSNSが１．８Ｖとなる点だけである。このため、実施形態３では検出回路の動作についての図示及び説明を省くものとする。

（実施形態４）
・回路構成
図１１は、本発明の実施形態４の検出回路を説明するための回路図である。図１１に示した実施形態４の検出回路と図２に示した実施形態１の検出回路との相違は、図２に示した抵抗素子１０９に代えて、ＰチャネルＭＯＳトランジスタ１１８が、電源電圧ＶCCと分圧電圧ＶSNSが印加されるノード１０７ａとの間に接続されている点である。

ＰチャネルＭＯＳトランジスタ１１８のゲートには、基準電圧生成回路１６２が接続されていて、ＰチャネルＭＯＳトランジスタのゲートに基準電圧を入力している。このため、ＰチャネルＭＯＳトランジスタ１１８は、電流源として機能する。
実施形態４では、ＰチャネルＭＯＳトランジスタ１１８に供給される基準電圧とＰチャネルＭＯＳトランジスタ１０８に供給される基準電圧とを区別するため、ＰチャネルＭＯＳトランジスタ１０８のゲートに接続された基準電圧生成回路を基準電圧生成回路１６１とする。また、ＰチャネルＭＯＳトランジスタ１１８のゲートに接続された基準電圧生成回路を基準電圧生成回路１６２とする。また、基準電圧生成回路１６１から出力される基準電圧をＶR1、基準電圧生成回路１６２から出力される基準電圧をＶR2とする。

・基準電圧生成回路
図１２は、基準電圧生成回路１６１の構成例を説明するための回路図である。また、図１３は、基準電圧生成回路１６２の構成例を説明するための回路図である。図１２に示すように、基準電圧生成回路１６１は、図２に示した基準電圧生成回路１０６と同様に構成されていて、電源電圧ＶCCを供給する電源とグラウンドとの間に電流源１１０１と抵抗素子１１０２とが直列に接続された構成を有している。基準電圧ＶR1は、電流源１１０１を流れる電流ＩREF1を抵抗素子１１０２に流すことによって生成される。

図１３に示すように、基準電圧生成回路１６２は、電源電圧ＶCCを供給する電源とグラウンドとの間にＰチャネルＭＯＳトランジスタ１２０１と電流源１２０２とが直列に接続された構成を有している。基準電圧生成回路１６２は、電流源１２０２を流れる電流ＩREF2に応じた電圧ＶR２を生成し、ＰチャネルＭＯＳトランジスタ１１８のゲートにＶR２を与えている。このような基準電圧生成回路１６２は、ＰチャネルＭＯＳトランジスタ１１８とカレントミラー回路を構成している。
また、実施形態４では、マイク抵抗ＲMICとＰチャネルＭＯＳトランジスタ１１８とで電圧発生回路を構成し、ＰチャネルＭＯＳトランジスタ１１８からマイク抵抗ＲMICに電流が流れることで、電圧検出回路１０４への分圧電圧ＶSNSが生成される。

・動作
図１４は、実施形態４の検出回路の動作を説明するためのタイミングチャートである。図１４の縦軸は電圧レベルであって、横軸は時間である。このタイミングチャートは、電源電圧ＶCC、基準電圧ＶR1、ＶR2、ＵＳＢデバイスにマイクロフォンが接続されているか否かを検出するように指示するＭＩＣＣＨＫ信号、ゲート電圧生成回路１０５に入力されるクロック信号ＣＬＫ、ＮチャネルＭＯＳトランジスタ１０３をオンするためのイネーブル信号ＳＷＯＮ、ＮチャネルＭＯＳトランジスタ１０３のゲートに入力されるゲート電圧ＶG、入力電圧ＶIN、分圧電圧ＶSNS、出力電圧ＶOUT、ＰチャネルＭＯＳトランジスタ１０８を流れる電流Ｉ_ＭＰ1を示している。

電源が投入され、図２に示した電源電圧ＶCCが０Ｖから１．８Ｖまで上昇する。基準電圧生成回路１６１の基準電圧ＶR1は、０Ｖから０．３Ｖまで上昇する。そして、図示しないマイコンよりマイクロフォンが接続されているかをチェックするためのＭＩＣＣＨＫ信号がＨｉｇｈレベルになる。ＭＩＣＣＨＫの立ち上がりに同期して、ゲート電圧生成回路１０５にクロック信号ＣＬＫが供給され、昇圧動作を開始する。また、ＭＩＣＣＨＫ信号の立ち上がりに同期して、ＮチャネルＭＯＳトランジスタ１０３をオンするためのイネーブル信号ＳＷＯＮがＨｉｇｈレベルになる。

図５（ｂ）に示したゲート電圧生成回路１０５の容量素子４０５、４０６の容量値が同じであるから、ゲート電圧ＶGは、０Ｖから３．６Ｖまで上昇する。ゲート電圧ＶGの上昇に伴い、ＮチャネルＭＯＳトランジスタ１０３がオンし、入力電圧ＶINは、ＰチャネルＭＯＳトランジスタ１１８を流れる電流とマイク抵抗ＲMICとによる電圧発生回路により上昇する。一方、電圧検出回路１０４へ入力する分圧電圧ＶSNSは、電源電圧ＶCCから入力電圧ＶINまで降圧する。図１４中の入力電圧ＶＩＮが０Ｖのときの分圧電圧ＶＳＮＳは、Ｒ１＞＞ＲMICの時、ＮチャネルＭＯＳトランジスタ１０３のボディダイオードの閾値電圧ＶＦとなる。

入力電圧ＶINは、閾値電圧０．５Ｖ以下である。このため、電圧検出回路１０４は、ゲート電圧ＶGが上昇してＮチャネルＭＯＳトランジスタ１０３がオンした瞬間に出力信号ＶOUTとしてＨを出力し、マイクロフォンが接続されていることを検出する。
ここで、３０Ｖのサージ電圧が入力端子１０１に入力されたとき、分圧電圧ＶSNSは、許容最大電圧ＶLIM（１Ｖ）を超える。このため、ＰチャネルＭＯＳトランジスタ１０８がオンし、サージ電圧がグラウンドに放電される。また、分圧電圧ＶSNSが閾値を超えるので、ＶOUTはＬとなる。サージ電圧は、ＰチャネルＭＯＳトランジスタ１０８によってグラウンドに放電されるため、分圧電圧ＶSNSは、低電圧１．０Ｖを保つ。つまり、分圧電圧ＶSNSがＶCCを超えないので、端子１１１に電流が逆流することなく、ＵＳＢデバイス内部の回路を保護することができる。
このような実施形態４によれば、ＭＯＳトランジスタを抵抗素子として使用しているから、図２に示した抵抗素子１０９を用いるよりも小さい面積で任意の抵抗値の抵抗素子を実現することができる。

（実施形態５）
・回路構成
図１５は、本発明の実施形態５の検出回路を説明するための図である。実施形態５の検出回路は、実施形態４で説明した検出回路のＮチャネルＭＯＳトランジスタ１０３と電圧検出回路１０４との間に、ＮチャネルＭＯＳトランジスタ１４３を設けたものである。ＮチャネルＭＯＳトランジスタ１４３に生成されるボディダイオードを、ボディダイオード１４３ａとして図中に示す。

実施形態５では、ＮチャネルＭＯＳトランジスタ１０３のボディダイオード１０３ａの順方向の向きと、ＮチャネルＭＯＳトランジスタ１４３のボディダイオード１４３ａの順方向の向きとが反対である。このため、ＮチャネルＭＯＳトランジスタ１０３、１４３がオフしているとき、ボディダイオードの閾値電圧ＶFを打ち消すことができる。したがって、実施形態５では、ＮチャネルＭＯＳトランジスタ１０３、１４３のボディダイオードにより、ＮチャネルＭＯＳトランジスタ１０３、１４３がオフしているとき、入力端子１０１に電流が流れることをも抑えることができる。

さらに、実施形態５では、ＮチャネルＭＯＳトランジスタ１０３、１４３がオフしているとき、分圧電圧ＶSNSは許容最大電圧ＶLIMを超え、ＰチャネルＭＯＳトランジスタ１０８に電流が流れる。ただし、実施形態５では、イネーブル信号ＳＷＯＮがＬｏｗレベルのとき、ＶR1＝ＶCCとなるように、制御すれば、ＰチャネルＭＯＳトランジスタ１０８はオフして電流が流れなくなり、消費電力を低減することができる。
なお、実施形態５の検出回路の動作は、上記した実施形態２の検出回路と同様に動作する。このとき、ＮチャネルＭＯＳトランジスタ１４３はＮチャネルＭＯＳトランジスタ１０３と同様に動作する。このため、実施形態５の検出回路の動作については図示及び説明を省くものとする。

（実施形態６）
・回路構成
図１６は、本発明の実施形態６の検出回路を説明するための図である。実施形態６の検出回路は、実施形態５の検出回路のＰチャネルＭＯＳトランジスタ１０８のソースを、ＮチャネルＭＯＳトランジスタ１０３のソースとＮチャネルＭＯＳトランジスタ１４３のソースとの間に接続した点が実施形態５との相違である。このような実施形態６の構成によれば、ＮチャネルＭＯＳトランジスタ１０３、１４３がオフしているとき、ＮチャネルＭＯＳトランジスタ１４３のボディダイオードの向きが端子１１１から見て逆方向になる。このため、電流は信号伝送ノード１０７からＰチャネルＭＯＳトランジスタ１０８に流れない。このような実施形態６は、実施形態４、５において、ＳＷＯＮがＬのとき、ＶR＝ＶCCとなるように検出回路を設計、あるいは制御しない場合よりも検出回路の消費電流を低減することができる。

なお、実施形態６の検出回路の動作は、上記した実施形態３の検出回路と同様に動作する。このとき、ＮチャネルＭＯＳトランジスタ１４３はＮチャネルＭＯＳトランジスタ１０３と同様に動作する。このため、実施形態６の検出回路の動作については図示及び説明を省くものとする。

本発明の接続機器の検出回路は、ＵＳＢ端子を有するＵＳＢデバイスの分野で特に好適に利用できる。

１０１ 入力端子
１０２ 出力端子
１０３、７０３ ＮチャネルＭＯＳトランジスタ
１０３ａ、７０３ａ ボディダイオード
１０４ 電圧検出回路
１０５ ゲート電圧生成回路
１０６、１６１、１６２ 基準電圧生成回路
１０７ 信号伝送ノード
１０８、１１８ ＰチャネルＭＯＳトランジスタ
１０９ 抵抗素子
１１１ 端子

Claims (7)

1. 入力端子と、該入力端子から入力された電気信号に基づく信号を検出する電圧検出回路との間に設けられる第１スイッチと、
   前記第１スイッチと前記電圧検出回路との間のノードに接続され、前記ノードに電力を供給する電源端子と、
   前記電源端子と前記ノードとの間に設けられ、前記入力端子に接続された接続機器に電流を流すインピーダンス素子と、を含み、
   前記電圧検出回路は、前記入力端子に入力される入力電圧が前記接続機器の抵抗値と前記インピーダンス素子の抵抗値とによって分圧された分圧電圧の値を検出することを特徴とする接続機器の検出回路。
2. 前記インピーダンス素子とグラウンド電源との間に設けられ、前記入力端子から予め設定されている電圧値以上の電圧が入力された場合にオンし、前記入力端子に入力された電圧を前記グラウンド電源に放電する第２スイッチをさらに備えることを特徴とする請求項１に記載の接続機器の検出回路。
3. 前記第１スイッチが、前記電源端子から前記入力端子に向かう方向を順方向とするボディダイオードを有する第１ＭＯＳトランジスタであることを特徴とする請求項１または２に記載の接続機器の検出回路。
4. 前記第１スイッチが、前記入力端子から前記電源端子に向かう方向を順方向とするボディダイオードを有し、前記第１ＭＯＳトランジスタと前記インピーダンス素子との間に設けられた第２ＭＯＳトランジスタをさらに含むことを特徴とする請求項３に記載の接続機器の検出回路。
5. 前記第２スイッチが、前記第１ＭＯＳトランジスタのソースと前記第２ＭＯＳトランジスタのソースとの間にソースが接続される第３ＭＯＳトランジスタを含むことを特徴とする請求項４に記載の接続機器の検出回路。
6. 前記インピーダンス素子は、抵抗素子であることを特徴とする請求項１から５のいずれか１項に記載の接続機器の検出回路。
7. 前記インピーダンス素子は、ＭＯＳトランジスタであることを特徴とする請求項１から５のいずれか１項に記載の接続機器の検出回路。

Images