JP2011223829A - 負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム - Google Patents
負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム Download PDFInfo
- Publication number
- JP2011223829A JP2011223829A JP2010093132A JP2010093132A JP2011223829A JP 2011223829 A JP2011223829 A JP 2011223829A JP 2010093132 A JP2010093132 A JP 2010093132A JP 2010093132 A JP2010093132 A JP 2010093132A JP 2011223829 A JP2011223829 A JP 2011223829A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch
- output
- control circuit
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】動作中の過電流を防止可能なチャージポンプ回路を提供する。
【解決手段】制御部10は、第1スイッチSW1および第3スイッチSW3をオンする第1状態φ1と、第2スイッチSW2および第4スイッチSW4をオンする第2状態φ2と、を交互に繰り返す。電圧検出部20は、出力キャパシタCHの一端(OUT端子)に生ずる出力電圧Voutを所定の負のしきい値電圧Vtと比較し、出力電圧Voutがしきい値電圧Vtより高いときにアサートされる異常検出信号S1を生成する。制御部10は異常検出信号S1がアサートされると第1スイッチSW1のオン抵抗RSW1を通常よりも高くする。
【選択図】図2
【解決手段】制御部10は、第1スイッチSW1および第3スイッチSW3をオンする第1状態φ1と、第2スイッチSW2および第4スイッチSW4をオンする第2状態φ2と、を交互に繰り返す。電圧検出部20は、出力キャパシタCHの一端(OUT端子)に生ずる出力電圧Voutを所定の負のしきい値電圧Vtと比較し、出力電圧Voutがしきい値電圧Vtより高いときにアサートされる異常検出信号S1を生成する。制御部10は異常検出信号S1がアサートされると第1スイッチSW1のオン抵抗RSW1を通常よりも高くする。
【選択図】図2
Description
本発明は、負電圧を生成するチャージポンプ回路に関し、特にその過電流保護に関する。
あるレベルを有する直流電圧を、別のレベルの直流電圧に変換するために、チャージポンプ回路が利用される。チャージポンプ回路は、いくつかのキャパシタと、いくつかのスイッチで構成され、入力電圧によってあるキャパシタ(フライングキャパシタともいう)を充電し、フライングキャパシタに蓄えられたエネルギー(電荷)を別のキャパシタ(出力キャパシタともいう)に転送することにより、入力電圧を昇圧、降圧、もしくは極性反転した電圧を発生する。
図1は、負電圧を生成するチャージポンプ回路の構成を示す回路図である。チャージポンプ回路1002は、フライングキャパシタCF、出力キャパシタCH、第1スイッチSW1〜第4スイッチSW4を備える。チャージポンプ回路1002は、第1状態φ1と第2状態φ2を交互に繰り返すことにより、入力端子P1に入力された正の電圧Vinの極性を反転して負の電圧Voutを生成し、出力端子P2から出力する。
第1状態φ1において、第1スイッチSW1、第3スイッチSW3がオンし、残りのスイッチがオフする。この状態においてフライングキャパシタCFが入力電圧Vinで充電される。続いて第2状態φ2において、第2スイッチSW2、第4スイッチSW4がオンし、残りのスイッチがオフする。この状態において、出力キャパシタCHが、負の電圧(−Vin)で充電される。第1状態φ1と第2状態φ2を交互に繰り返すことにより、出力キャパシタCHには負の出力電圧Voutが発生する。
このようなチャージポンプ回路1002においては、起動直後に、電荷量ゼロのフライングキャパシタCFおよび出力キャパシタCHに非常に大きな突入電流(ラッシュカレント)が流れることが知られており、さまざまな対策がなされている。しかしながら、チャージポンプ回路1002の出力電圧Voutが安定した後に生じうるさまざまな回路異常に対しては、何らの対策もなされていないのが現状である。
たとえばチャージポンプ回路1002の動作中に、フライングキャパシタCFの正側の一端(CP端子)が地絡したとする。この場合、第1状態φ1において、入力端子P1に接続される電源(たとえば電池)が第1スイッチSW1を介して地絡することになるため、過電流が発生するおそれがある。
また出力キャパシタCHが接続される出力端子(OUT端子)が地絡した場合には、第2状態φ2においてフライングキャパシタCFに蓄えられた電荷がすべて流出する。そのため、次に第1状態φ1に遷移したときに、入力端子P1からフライングキャパシタCFに過電流が流れてしまう。
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、動作中の過電流を防止可能なチャージポンプ回路の提供にある。
本発明のある態様は、入力電圧を受け、負の出力電圧を生成する負電圧チャージポンプ回路の制御回路に関する。制御回路は、フライングキャパシタの一端と入力端子の間に設けられた第1スイッチと、フライングキャパシタの一端と接地端子の間に設けられた第2スイッチと、フライングキャパシタの他端と接地端子の間に設けられた第3スイッチと、フライングキャパシタの他端と出力キャパシタの一端の間に設けられた第4スイッチと、第1スイッチおよび第3スイッチをオンする第1状態と、第2スイッチおよび第4スイッチをオンする第2状態と、を交互に繰り返す制御部と、出力キャパシタの一端に生ずる出力電圧を所定の負のしきい値電圧と比較し、出力電圧がしきい値電圧より高いときにアサートされる異常検出信号を生成する電圧検出部と、を備える。制御部は、異常検出信号がアサートされると、第1スイッチのオン状態におけるオン抵抗を高くする。
フライングキャパシタの一端が地絡したり、出力キャパシタの一端が地絡したりする異常状態が発生すると、負電圧チャージポンプ回路の出力電圧は本来の電圧レベルより高くなる。そこで出力電圧を所定のしきい値電圧と比較することにより、異常状態を検出でき、異常状態において第1スイッチのインピーダンスを高くすることにより、過電流を防止し、回路を保護することができる。
第1スイッチは、第1のオン抵抗を有するメインスイッチと、第1のオン抵抗より高い第2のオン抵抗を有するサブスイッチを含んでもよい。制御部は第1状態において、異常検出信号がアサートされるときサブスイッチのみをオンし、異常検出信号がネゲートされるとき少なくともメインスイッチをオンしてもよい。
第1スイッチは、並列に設けられた複数のスイッチを含んでもよい。制御部は、異常検出信号に応じて、第1状態においてオンさせるスイッチを切りかえてもよい。
第1スイッチはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であり、制御部は、第1スイッチのゲート電圧を変化させることにより、そのオン抵抗を変化させてもよい。
電圧検出部は、電流源と、ドレインが電流源と接続され、ソースに出力電圧が印加され、ゲートの電位が固定されたNチャンネルMOSFETと、を含み、NチャンネルMOSFETのドレインに生ずる電圧に応じた信号を、異常検出信号として出力してもよい。
この場合、NチャンネルMOSFETのゲートソース間しきい値電圧を利用して、電圧比較を行うことができる。
この場合、NチャンネルMOSFETのゲートソース間しきい値電圧を利用して、電圧比較を行うことができる。
NチャンネルMOSFETのゲートには、接地電圧が印加されてもよい。この場合、回路を簡素化できる。
NチャンネルMOSFETのゲートには、正または負の基準電圧が印加されてもよい。この場合、基準電圧のレベルに応じてしきい値電圧を調節できる。
電圧検出部は、NチャンネルMOSFETのソースと出力電圧の間に設けられた抵抗をさらに含んでもよい。
電圧検出部は、出力電圧を所定の基準電圧と比較するコンパレータを含み、コンパレータの出力信号を異常検出信号として出力してもよい。この場合、正確な異常検出を行うことができる。
電圧検出部は、ソースが接地され、ゲートに出力電圧が印加されたPチャンネルMOSFETと、PチャンネルMOSFETのドレインと接続される電流源と、を含み、PチャンネルMOSFETのドレインに生ずる電圧に応じた信号を、異常検出信号として出力してもよい。
制御部は、異常検出信号がアサートされると、第2スイッチのオン状態におけるオン抵抗を高くしてもよい。第2スイッチのオン抵抗を制御することにより、フライングキャパシタの一端が天絡(電源端子と接続)した場合に過電流を防止できる。
本発明の別の態様は、チャージポンプ回路である。このチャージポンプ回路は、フライングキャパシタと、出力キャパシタと、フライングキャパシタおよび出力キャパシタと接続される上述のいずれかの制御回路と、を備える。
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を受け、負電圧を生成する上述のチャージポンプ回路と、を備える。
本発明のさらに別の態様は、オーディオシステムである。このオーディオシステムは、オーディオ信号を増幅するアンプと、アンプの負の電源電圧を供給する上述のチャージポンプ回路と、を備える。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、過電流を防止できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図2は、実施の形態に係るチャージポンプ回路2の構成を示す回路図である。チャージポンプ回路2は、入力端子P1に入力された入力電圧Vinの極性を反転し、出力端子P2から負の出力電圧Voutを出力する。チャージポンプ回路2は、たとえば電池駆動型の電子機器に搭載される。このような電子機器としては、ノート型PC、デジタルカメラ、デジタルビデオカメラ、オーディオプレイヤ、携帯電話端末などのうち、負電圧を必要とする回路ブロックを備えるものが例示されるが、特に限定されない。
チャージポンプ回路2は、フライングキャパシタCF、出力キャパシタCHおよび制御回路100を備える。
出力キャパシタCHは、その一端が出力端子P2と接続され、その他端が接地されている。制御回路100は、入力端子IN(IN端子)、出力端子OUT(OUT端子)、2つのキャパシタ端子(CP端子、CN端子)および接地端子GND(GND端子)を備える。IN端子は入力端子P1と接続され、図示しない電源(たとえば電池やレギュレータ)からの入力電圧Vinが印加される。CP端子はフライングキャパシタCFの一端と接続され、CN端子はフライングキャパシタCFの他端と接続される。OUT端子は、出力端子P2および出力キャパシタCHの一端と接続される。GND端子は接地される。
制御回路100は、第1スイッチSW1〜第4スイッチSW4、制御部10、電圧検出部20を備える。
第1スイッチSW1は、フライングキャパシタCFの一端(CP端子)と入力端子INとの間に設けられる。第2スイッチSW2は、フライングキャパシタCFの一端(CP端子)と接地端子(GND端子)の間に設けられる。第3スイッチSW3は、フライングキャパシタCFの他端(CN端子)と接地端子(GND端子)の間に設けられる。第4スイッチSW4は、フライングキャパシタCFの他端(CN端子)と出力キャパシタCHの一端(OUT端子)の間に設けられる。
第1スイッチSW1は、フライングキャパシタCFの一端(CP端子)と入力端子INとの間に設けられる。第2スイッチSW2は、フライングキャパシタCFの一端(CP端子)と接地端子(GND端子)の間に設けられる。第3スイッチSW3は、フライングキャパシタCFの他端(CN端子)と接地端子(GND端子)の間に設けられる。第4スイッチSW4は、フライングキャパシタCFの他端(CN端子)と出力キャパシタCHの一端(OUT端子)の間に設けられる。
制御部10は、第1スイッチSW1〜第4スイッチSW4の状態をクロック信号CLKと同期して制御する。具体的には、第1状態φ1と第2状態φ2を、クロック信号CLKと同期して交互に繰り返す。第1状態φ1において、第1スイッチSW1および第3スイッチSW3がオンし、残りのスイッチはオフする。第2状態φ2において、第2スイッチSW2および第4スイッチSW4がオンし、残りのスイッチがオフする。
第1状態φ1において、フライングキャパシタCFが入力電圧Vinによって充電され、その両端間には、ΔV=Vinとなる電位差が発生する。続く第2状態φ2において、フライングキャパシタCFの一端(CP端子)が接地されると、その他端(CN端子)には負の電圧−ΔV=−Vinが発生する。出力キャパシタCHは、第4スイッチSW4を介して負の電圧−Vinで充電される。第1状態φ1と第2状態φ2を繰り返すことにより、出力端子P2に、負電圧が発生する。
電圧検出部20は、出力キャパシタCHの一端(OUT端子)に生ずる出力電圧Voutを所定の負のしきい値電圧Vtと比較する。電圧検出部20は、出力電圧Voutがしきい値電圧Vtより高いときにアサートされる異常検出信号S1を生成する。アサートのレベルはハイレベルであってもよいし、ローレベルであってもよい。
図3(a)〜(e)は、電圧検出部20の構成例を示す回路図である。図3(a)の電圧検出部20aは、電流源22、トランジスタM10、レベルシフタ24、インバータ26を備える。
電流源22は電流Ioを生成する。トランジスタM10は、NチャンネルMOSFETであり、そのドレインは電流源22と接続され、そのゲートは接地され、そのソースには監視対象の出力電圧Voutが印加される。
電圧検出部20aは、トランジスタM10のドレイン電圧Vdに応じたレベルを有する異常検出信号S1を出力する。レベルシフタ24は、ドレイン電圧Vdのハイレベル電圧およびローレベル電圧を、それぞれ適切な電圧レベルへとシフトする。インバータ26は、レベルシフトされた電圧Vd’を反転し、異常検出信号S1を生成する。
図4は、電圧検出部20aの入出力を示す図である。横軸は出力電圧Voutを、縦軸は異常検出信号S1を示す。
トランジスタM10のゲートソース間電圧Vgsが、トランジスタM10のしきい値電圧Vthより高いとき、つまり出力電圧Voutが負のしきい値電圧Vt=−Vthより低いとき、トランジスタM10がオンし、トランジスタM10のドレインの電圧Vdはローレベルをとる。したがってそれを反転した異常検出信号S1はハイレベル(ネゲート)をとる。
反対にトランジスタM10のゲートソース間電圧Vgsが、しきい値電圧Vthより低いとき、つまり出力電圧Voutが負のしきい値電圧Vt=−Vthより高いとき、トランジスタM10がオフし、トランジスタM10のドレインの電圧Vdはハイレベルをとる。したがってそれを反転した異常検出信号S1はローレベル(アサート)をとる。
このように、図3(a)の電圧検出部20aによれば、非常に簡易な構成で、負の出力電圧Voutを負のしきい値電圧Vtと比較し、比較結果を示す異常検出信号S1を生成することができる。
なお図3(a)の構成において、ドレイン電圧Vdのハイレベル電圧VHとローレベル電圧VLが後段の回路に対して適切な電圧レベルを有する場合には、レベルシフタ24を省略してもよい。また異常検出信号S1のアサートとネゲートのレベルを反転したい場合には、インバータ26を省略してもよい。
図3(b)〜(d)には、変形例に係る電圧検出部20b〜20dが示される。これらの変形例において、レベルシフタ24、インバータ26は省略している。図3(b)の電圧検出部20bは、図3(a)の電圧検出部20aに加えて、トランジスタM10のソースとOUT端子の間に設けられた抵抗R10を備える。
図3(c)の電圧検出部20cは、図3(b)の電圧検出部20bに加えて、正または負の基準電圧Vrefを生成する電圧源23をさらに備える。トランジスタM10のゲートには、基準電圧Vrefが印加される。この構成では、電圧検出部20cのしきい値電圧Vtが、(Vth+Vref)となる。したがって基準電圧Vrefを調節することにより、しきい値電圧Vtを調節できる。図3(b)の構成から抵抗R10を省略してもよい。
図3(d)は、トランジスタM10に代えてPチャンネルMOSFETのトランジスタM12を用いた構成である。トランジスタM12のソースは接地され、そのゲートには出力電圧Voutが印加される。電流源25は、トランジスタM12のドレインと接続され、定電流Ioを生成する。
この構成によれば、トランジスタM12のゲートソース間しきい値電圧Vthをしきい値電圧Vtとして利用できる。なお、トランジスタM12のソースには、接地電圧に代えて、正または負の基準電圧Vrefを印加してもよい。この場合、しきい値電圧Vtは、(Vref+Vth)で与えられるため、基準電圧Vrefに応じてしきい値電圧Vtを決定することができる。
図3(e)の電圧検出部20eは、しきい値電圧Vtを生成する電圧源27と、出力電圧Voutをしきい値電圧Vtと比較するコンパレータ28を含む。この構成によれば、回路面積は大きくなるが、正確な電圧比較が可能となる。
なお電圧検出部20の構成は、図3(a)〜(e)のそれには限定されない。
図2に戻る。第1スイッチSW1のオン状態における抵抗値(オン抵抗)RSW1は、少なくとも2値で切りかえ可能に構成される。第1の抵抗値は、回路が正常な状態において出力端子P2に接続される負荷に十分な負荷電流ILを供給できる値に設定される。第2の抵抗値は、回路の異常状態において、負荷電流ILを制限するために、第1抵抗値より高く設定される。
異常検出信号S1は、制御部10へと入力される。制御部10は、異常検出信号S1がアサートされると、第1スイッチSW1のオン状態におけるオン抵抗RSW1を高くする。
具体的には第1スイッチSW1は、IN端子とCP端子の間に並列に設けられたメインスイッチSW1aとサブスイッチSW1bを含む。メインスイッチSW1aは、第1の抵抗値を提供するために用いられ、サブスイッチSW1bは、第2の抵抗値を提供するために用いられる。サブスイッチSW1bのオン抵抗Ron2は、メインスイッチSW1aのオン抵抗Ron1よりも高く設定される。
制御部10は、第1状態φ1において、異常検出信号S1がアサートされるとき、つまり異常状態においてサブスイッチSW1bのみをオンする。反対に異常検出信号S1がネゲートされるとき、つまり正常状態において、少なくともメインスイッチSW1aをオンする。正常な状態において、サブスイッチSW1bをメインスイッチSW1aと同時にオンしてもよい。
以上がチャージポンプ回路2の構成である。続いてその動作を説明する。図5は、図2のチャージポンプ回路2の動作を示す波形図である。
制御回路100に対してチャージポンプ回路2の起動が指示されると、制御回路100は第1状態φ1と第2状態φ2を交互に繰り返しながら出力キャパシタCHを充電する。その結果、出力電圧Voutは0Vから目標値−Vinに向かって低下していく。この際に、制御回路100は上では説明していない突入電流防止機能によって、突入電流を防止する(t0〜t1)。たとえば突入電流を防止するために、起動直後の起動期間Tsは、第1スイッチSW1のオン抵抗RSW1が高く設定される。起動期間Tsが終了すると、第1スイッチSW1のオン抵抗RSW1は通常の値に戻される。
制御回路100に対してチャージポンプ回路2の起動が指示されると、制御回路100は第1状態φ1と第2状態φ2を交互に繰り返しながら出力キャパシタCHを充電する。その結果、出力電圧Voutは0Vから目標値−Vinに向かって低下していく。この際に、制御回路100は上では説明していない突入電流防止機能によって、突入電流を防止する(t0〜t1)。たとえば突入電流を防止するために、起動直後の起動期間Tsは、第1スイッチSW1のオン抵抗RSW1が高く設定される。起動期間Tsが終了すると、第1スイッチSW1のオン抵抗RSW1は通常の値に戻される。
出力電圧Voutが目標値に達したのちには、第1状態φ1、第2状態φ2が交互に繰り返される(t1〜t2)。
時刻t1にCP端子が地絡したとする。そうすると、第1状態φ1においてフライングキャパシタCFに電荷を蓄えることができなくため、第2状態φ2において出力キャパシタCHに電荷を転送できなくなる。その結果、出力電圧Voutは時間とともに上昇していく(t2〜)。
このとき、図1に示すような従来のチャージポンプ回路では、毎サイクル、IN端子と接地されたCP端子が第1スイッチSW1を介して接続されるため、第1スイッチSW1に過電流が流れるおそれがあった。
これに対して図2のチャージポンプ回路2では、出力電圧Voutがしきい値電圧Vtまで上昇すると、第1スイッチSW1のオン抵抗を高くする(時刻t3)。その結果、第1スイッチSW1を介して流れる電流が制限され、過電流を防止することができる。
チャージポンプ回路2は、CP端子の地絡に加えて、OUT端子(出力端子P2)の地絡時において発生しうる過電流も抑制できる。従来の回路では、すなわちOUT端子が地絡すると、第2状態φ2においてフライングキャパシタCFに蓄えられた電荷がすべて流出してゼロとなる。そのため、次に第1状態φ1に遷移したときに、制限をかけないと入力端子P1からフライングキャパシタCFに過電流が流れてしまう。
OUT端子が地絡すると出力電圧Voutが上昇して、しきい値電圧Vtより高くなる。このとき図2のチャージポンプ回路2においては、異常検出信号S1がアサートされる。異常検出信号S1がアサートされると第1スイッチSW1のオン抵抗RSW1が高くなるため、フライングキャパシタCFに対する過電流を好適に抑制することができる。
以上がチャージポンプ回路2の動作および利点である。さらにチャージポンプ回路2は以下の利点を有する。図6は、チャージポンプ回路2の負荷電流ILと出力電圧Voutの関係を示す図である。チャージポンプ回路2では、負荷電流ILが大きくなるに従い、出力電圧Voutを目標値に保つことができなくなり、出力電圧Voutが上昇する。図2のチャージポンプ回路2によれば、出力電圧Voutがしきい値電圧Vtを超えると、第1スイッチSW1のオン抵抗RSW1が高くなり入力電流が制限される。チャージポンプ回路2において、入力電流と負荷電流ILは等しいため、入力電流を制限することにより、負荷電流ILを制限することができる。
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例を説明する。
実施の形態では、第1スイッチSW1のオン抵抗RSW1を制御する場合を説明したが、それに加えて第2スイッチSW2のオン抵抗RSW2を制御してもよい。具体的には第2スイッチSW2を第1スイッチSW1と同様に構成し、異常検出信号S1がアサートされると第2スイッチSW2のオン抵抗RSW2を高くしてもよい。この変形例によれば、CN端子が天絡(電源端子と接続)した場合にも、過電流を好適に防止できる。
実施の形態では、出力電圧Voutの目標値が−Vinであるチャージポンプ回路について説明したが、チャージポンプ回路2は出力電圧Voutを所望の電圧レベルにレギュレートする機能を有していてもよい。具体的には、出力電圧Voutを帰還し、それが目標値と一致するように、スイッチSW1〜SW4のいずれかのオン抵抗やオン時間を制御してもよい。
実施の形態では、第1スイッチSW1を複数のスイッチで構成する場合を説明したが、本発明はそれに限定されない。第1スイッチSW1がMOSFETで構成される場合には、そのゲート電圧を制御することにより、オン抵抗を切りかえることができる。したがって制御部10は、異常検出信号S1がネゲートされた状態において、第1スイッチSW1がフルオンするようにゲートソース間電圧を大きくし、異常検出信号S1がアサートされた状態において、オン抵抗が高くなるように第1スイッチSW1のゲートソース間電圧を小さくしてもよい。
最後に、チャージポンプ回路2の好適なアプリケーションを説明する。図7は、図2のチャージポンプ回路2を備えるオーディオシステム300の構成を示すブロック図である。
オーディオシステム300は、ヘッドアンプやスピーカアンプ(これらは、メインアンプまたはパワーアンプとも総称される)302、反転型のチャージポンプ回路2、スピーカ306を備える。メインアンプ302はたとえば反転アンプであり、入力電圧Vinを反転増幅し、出力電圧Voutをスピーカ306へと供給する。メインアンプ302は、電池電圧Vddを正の電源電圧として受ける。反転型チャージポンプ回路2は、電池電圧Vddを反転し、メインアンプ302の負の電源電圧Vssを生成する。実施の形態に係るチャージポンプ回路2は、このようなオーディオシステム300に好適に利用できる。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
CF…フライングキャパシタ、CH…出力キャパシタ、100…制御回路、2…チャージポンプ回路、P1…入力端子、P2…出力端子、SW1…第1スイッチ、SW2…第2スイッチ、SW3…第3スイッチ、SW4…第4スイッチ、10…制御部、20…電圧検出部、22…電流源、M10…トランジスタ、24…レベルシフタ、26…インバータ、S1…異常検出信号、SW1a…メインスイッチ、SW1b…サブスイッチ。
Claims (14)
- 入力電圧を受け、負の出力電圧を生成する負電圧チャージポンプ回路の制御回路であって、
フライングキャパシタの一端と入力端子の間に設けられた第1スイッチと、
前記フライングキャパシタの前記一端と接地端子の間に設けられた第2スイッチと、
前記フライングキャパシタの他端と接地端子の間に設けられた第3スイッチと、
前記フライングキャパシタの他端と出力キャパシタの一端の間に設けられた第4スイッチと、
前記第1スイッチおよび前記第3スイッチをオンする第1状態と、前記第2スイッチおよび前記第4スイッチをオンする第2状態と、を交互に繰り返す制御部と、
前記出力キャパシタの前記一端に生ずる前記出力電圧を所定の負のしきい値電圧と比較し、前記出力電圧が前記しきい値電圧より高いときにアサートされる異常検出信号を生成する電圧検出部と、
を備え、
前記制御部は、前記異常検出信号がアサートされると、前記第1スイッチのオン状態におけるオン抵抗を高くすることを特徴とする制御回路。 - 前記第1スイッチは、第1のオン抵抗を有するメインスイッチと、前記第1のオン抵抗より高い第2のオン抵抗を有するサブスイッチを含み、
前記制御部は前記第1状態において、前記異常検出信号がアサートされるとき、前記サブスイッチのみをオンし、前記異常検出信号がネゲートされるとき、少なくとも前記メインスイッチをオンすることを特徴とする請求項1に記載の制御回路。 - 前記第1スイッチは、並列に設けられた複数のスイッチを含み、
前記制御部は、前記異常検出信号に応じて、前記第1状態においてオンさせるスイッチを切りかえることを特徴とする請求項1に記載の制御回路。 - 前記第1スイッチはMOSFET(Metal Oxide Semiconductor Field Effect Transistor)であり、
前記制御部は、前記第1スイッチのゲート電圧を変化させることにより、そのオン抵抗を変化させることを特徴とする請求項1に記載の制御回路。 - 前記電圧検出部は、
電流源と、
ドレインが前記電流源と接続され、ソースに前記出力電圧が印加され、ゲートの電位が固定されたNチャンネルMOSFETと、
を含み、前記NチャンネルMOSFETのドレインに生ずる電圧に応じた信号を、前記異常検出信号として出力することを特徴とする請求項1から4のいずれかに記載の制御回路。 - 前記NチャンネルMOSFETのゲートには、接地電圧が印加されることを特徴とする請求項5に記載の制御回路。
- 前記NチャンネルMOSFETのゲートには、正または負の基準電圧が印加されることを特徴とする請求項5に記載の制御回路。
- 前記電圧検出部は、
前記NチャンネルMOSFETのソースと前記出力電圧の間に設けられた抵抗をさらに含むことを特徴とする請求項5から7のいずれかに記載の制御回路。 - 前記電圧検出部は、
前記出力電圧を所定の基準電圧と比較するコンパレータを含み、前記コンパレータの出力信号を前記異常検出信号として出力することを特徴とする請求項1から4のいずれかに記載の制御回路。 - 前記電圧検出部は、
ソースが接地され、ゲートに前記出力電圧が印加されたPチャンネルMOSFETと、
前記PチャンネルMOSFETのドレインと接続される電流源と、
を含み、前記PチャンネルMOSFETのドレインに生ずる電圧に応じた信号を、前記異常検出信号として出力することを特徴とする請求項1から4のいずれかに記載の制御回路。 - 前記制御部は、前記異常検出信号がアサートされると、前記第2スイッチのオン状態におけるオン抵抗を高くすることを特徴とする請求項1から10のいずれかに記載の制御回路。
- フライングキャパシタと、
出力キャパシタと、
前記フライングキャパシタおよび前記出力キャパシタと接続される請求項1から11のいずれかに記載の制御回路と、
を備えることを特徴とするチャージポンプ回路。 - 電池と、
前記電池の電圧を受け、負電圧を生成する請求項12に記載のチャージポンプ回路と、
を備えることを特徴とする電子機器。 - オーディオ信号を増幅するアンプと、
前記アンプの負の電源電圧を供給する請求項12に記載のチャージポンプ回路と、
を備えることを特徴とするオーディオシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093132A JP2011223829A (ja) | 2010-04-14 | 2010-04-14 | 負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム |
US13/086,607 US8742834B2 (en) | 2010-04-14 | 2011-04-14 | Negative-voltage charge pump circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093132A JP2011223829A (ja) | 2010-04-14 | 2010-04-14 | 負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011223829A true JP2011223829A (ja) | 2011-11-04 |
Family
ID=44901949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010093132A Pending JP2011223829A (ja) | 2010-04-14 | 2010-04-14 | 負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US8742834B2 (ja) |
JP (1) | JP2011223829A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013146181A (ja) * | 2011-12-16 | 2013-07-25 | Asahi Kasei Electronics Co Ltd | チャージ・ポンプ回路および負荷駆動システム |
US10749429B2 (en) | 2017-02-28 | 2020-08-18 | Linear Technology Llc | Methods and systems of reducing charge pump substrate noise |
JP7482797B2 (ja) | 2020-01-09 | 2024-05-14 | スカイワークス ソリューションズ,インコーポレイテッド | フロントエンドシステム、チャージポンプ電圧を生成する方法、及びチャージポンプ |
JP7524498B1 (ja) | 2020-01-09 | 2024-07-29 | スカイワークス ソリューションズ,インコーポレイテッド | フロントエンドシステム、パッケージ状モジュール及びチャージポンプ |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9425747B2 (en) * | 2008-03-03 | 2016-08-23 | Qualcomm Incorporated | System and method of reducing power consumption for audio playback |
US8717211B2 (en) | 2010-11-30 | 2014-05-06 | Qualcomm Incorporated | Adaptive gain adjustment system |
CN102255503B (zh) * | 2011-07-21 | 2014-07-23 | 成都芯源***有限公司 | 电荷泵电路以及包含该电路的电源装置 |
US9520774B2 (en) * | 2011-09-12 | 2016-12-13 | Infineon Technologies Ag | Power switch reliability in switched capacitor DC-DC converter |
EP2717468A1 (en) | 2012-10-02 | 2014-04-09 | Dialog Semiconductor GmbH | Area efficient single capacitor CMOS relaxation oscillator |
JP5767660B2 (ja) * | 2013-02-20 | 2015-08-19 | 株式会社東芝 | Dc−dcコンバータ |
US9608512B2 (en) * | 2013-03-15 | 2017-03-28 | Maxim Integrated Products, Inc. | Soft start systems and methods for multi-stage step-up converters |
US9343959B2 (en) * | 2013-11-26 | 2016-05-17 | Infineon Technologies Ag | Interrupt protection circuits, systems and methods for sensors and other devices |
US9729048B2 (en) | 2014-08-04 | 2017-08-08 | Skyworks Solutions, Inc. | Apparatus and methods for charge pumps for radio frequency systems |
CN106787685B (zh) * | 2015-11-20 | 2019-10-11 | 意法半导体研发(深圳)有限公司 | 使用软启动的负电荷泵 |
KR102578558B1 (ko) * | 2019-03-07 | 2023-09-13 | 삼성전기주식회사 | 듀얼 차지 펌프 기반의 네가티브 전압 회로 |
CN112803757B (zh) * | 2021-01-28 | 2022-05-03 | 维沃移动通信有限公司 | 电荷泵升压ic和电子设备 |
CN113225062B (zh) * | 2021-04-30 | 2023-07-11 | 上海磐启微电子有限公司 | 一种低成本单按键开关机电路 |
TWI764828B (zh) * | 2021-09-10 | 2022-05-11 | 禾瑞亞科技股份有限公司 | 可偵測飛跨電容短路之倍壓開關式電容電路及其偵測方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63217971A (ja) * | 1987-03-04 | 1988-09-12 | Fuji Electric Co Ltd | 電圧逓倍回路 |
WO2004025817A1 (ja) * | 2002-09-11 | 2004-03-25 | Mitsubishi Denki Kabushiki Kaisha | 電圧検出回路およびこれを用いた内部電圧発生回路 |
JP2005318787A (ja) * | 2004-03-30 | 2005-11-10 | Rohm Co Ltd | 昇圧制御装置およびそれを用いた電子装置 |
JP2007202317A (ja) * | 2006-01-27 | 2007-08-09 | Rohm Co Ltd | チャージポンプ回路及びこれを備えた電気機器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001186754A (ja) | 1999-12-28 | 2001-07-06 | Nec Kansai Ltd | 負電圧発生回路 |
JP4848692B2 (ja) | 2005-07-13 | 2011-12-28 | 日本電気株式会社 | 昇圧電源回路及び昇圧方法 |
JP2007174785A (ja) | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | 反転型チャージポンプ回路及び電源装置 |
GB2444988B (en) * | 2006-12-22 | 2011-07-20 | Wolfson Microelectronics Plc | Audio amplifier circuit and electronic apparatus including the same |
GB2444985B (en) * | 2006-12-22 | 2011-09-14 | Wolfson Microelectronics Plc | Charge pump circuit and methods of operation thereof |
US8339186B2 (en) * | 2009-12-30 | 2012-12-25 | Diodes Incorporated | Voltage level shift circuits and methods |
-
2010
- 2010-04-14 JP JP2010093132A patent/JP2011223829A/ja active Pending
-
2011
- 2011-04-14 US US13/086,607 patent/US8742834B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63217971A (ja) * | 1987-03-04 | 1988-09-12 | Fuji Electric Co Ltd | 電圧逓倍回路 |
WO2004025817A1 (ja) * | 2002-09-11 | 2004-03-25 | Mitsubishi Denki Kabushiki Kaisha | 電圧検出回路およびこれを用いた内部電圧発生回路 |
JP2005318787A (ja) * | 2004-03-30 | 2005-11-10 | Rohm Co Ltd | 昇圧制御装置およびそれを用いた電子装置 |
JP2007202317A (ja) * | 2006-01-27 | 2007-08-09 | Rohm Co Ltd | チャージポンプ回路及びこれを備えた電気機器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013146181A (ja) * | 2011-12-16 | 2013-07-25 | Asahi Kasei Electronics Co Ltd | チャージ・ポンプ回路および負荷駆動システム |
US10749429B2 (en) | 2017-02-28 | 2020-08-18 | Linear Technology Llc | Methods and systems of reducing charge pump substrate noise |
JP7482797B2 (ja) | 2020-01-09 | 2024-05-14 | スカイワークス ソリューションズ,インコーポレイテッド | フロントエンドシステム、チャージポンプ電圧を生成する方法、及びチャージポンプ |
JP7524498B1 (ja) | 2020-01-09 | 2024-07-29 | スカイワークス ソリューションズ,インコーポレイテッド | フロントエンドシステム、パッケージ状モジュール及びチャージポンプ |
Also Published As
Publication number | Publication date |
---|---|
US8742834B2 (en) | 2014-06-03 |
US20110274295A1 (en) | 2011-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011223829A (ja) | 負電圧チャージポンプ回路の制御回路および負電圧チャージポンプ回路、ならびにそれらを用いた電子機器およびオーディオシステム | |
US20210067033A1 (en) | Differential sensing and maintenance of flying capacitor voltage in a switched-mode power supply circuit | |
US8242760B2 (en) | Constant-voltage circuit device | |
JP6244005B2 (ja) | 単一インダクタ・マルチ出力(simo)dc−dcコンバータ回路のための方法及び装置 | |
KR102352890B1 (ko) | 플라잉 커패시터 전압 제어를 위한 회로들을 가지는 dc-dc 컨버터 및 그에 따른 전압 제어 방법 | |
US7764525B2 (en) | Apparatus of dynamic feedback control charge pump | |
US7741818B2 (en) | Voltage regulator including an output unit for converting input voltage into a predetermined voltage and for outputting the converted voltage | |
KR20150075034A (ko) | 스위칭 레귤레이터 및 전자 기기 | |
JP2012135190A (ja) | 電池の充電用および放電電流保護の能力を備えた電力トポロジ | |
US9525334B2 (en) | Control circuit with multiple feedback loops and switching power supply thereof | |
JP2013153288A (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
CN112087131B (zh) | 电荷泵控制电路及电池控制电路 | |
KR101701613B1 (ko) | 게이트 전위 제어 회로 | |
US10056896B2 (en) | Switching element driving device | |
JP6446181B2 (ja) | 充電回路およびそれを利用した電子機器 | |
JP2009153278A (ja) | スイッチング電源回路 | |
JP2008178257A (ja) | スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータならびに電子機器 | |
JP5189335B2 (ja) | 充電制御回路およびそれを利用した電子機器 | |
JP4571215B2 (ja) | ピーク又は零電流比較器 | |
US11424678B2 (en) | Frequency limit circuit and DC-DC converter including the same | |
JP2010017013A (ja) | チャージポンプ回路 | |
JP6718109B2 (ja) | 過電圧保護回路及び過電圧保護制御方法 | |
TW201823908A (zh) | 分壓器 | |
JP2014057476A (ja) | スイッチングレギュレータおよびその制御回路、ならびに電子機器 | |
JP2012090420A (ja) | 半導体スイッチ及び充電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130412 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140708 |