JP5568884B2 - 映像処理装置、映像処理方法 - Google Patents

映像処理装置、映像処理方法 Download PDF

Info

Publication number
JP5568884B2
JP5568884B2 JP2009090094A JP2009090094A JP5568884B2 JP 5568884 B2 JP5568884 B2 JP 5568884B2 JP 2009090094 A JP2009090094 A JP 2009090094A JP 2009090094 A JP2009090094 A JP 2009090094A JP 5568884 B2 JP5568884 B2 JP 5568884B2
Authority
JP
Japan
Prior art keywords
image
video
processing
unit
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009090094A
Other languages
English (en)
Other versions
JP2010244184A (ja
Inventor
和義 氣賀澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009090094A priority Critical patent/JP5568884B2/ja
Priority to US12/748,671 priority patent/US8305495B2/en
Priority to CN2010101557705A priority patent/CN101860662B/zh
Publication of JP2010244184A publication Critical patent/JP2010244184A/ja
Application granted granted Critical
Publication of JP5568884B2 publication Critical patent/JP5568884B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Graphics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Image Processing (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Editing Of Facsimile Originals (AREA)

Description

本発明は画像処理の技術に関する。
近年、液晶テレビ、プラズマテレビ、プロジェクターなどの映像表示機器において、ハイビジョンをはるかに超える高解像度の仕様のものが知られている。このような高解像度映像を表示する映像表示機器においては、映像の全画面を複数の領域に分割し複数のプロセッサーで並列に処理をするという方式が頻繁に採用されている。この際、従来の方式では、各プロセッサーはそれぞれが担当する映像データについて独立に映像処理を行う。しかし、このような方式において、フィルター処理のように各画素の周辺画素のデータを参照して演算を施す処理の場合、各分割画面の端部分の画素は参照する周辺画素データがない部分があるため、全画面を完全にフィルター処理することができないという不具合があった。そのような不具合を解決する方法として下記の特許文献1が知られている
特開平10−304184
この特許文献1による画像処理装置では、画像の全領域を格納した画像記憶手段から画像データを読み出し、その画像を分割入力部において複数領域に分割し、それを複数のパイプライン処理部にて並列に処理を行う。この際、各パイプライン処理部で周辺画素の参照が必要な場合には、分割入力部において、必要な周辺画素分を各分割領域がオーバーラップするように分割し、各パイプライン処理部に入力している。
しかしながら、特許文献1による方法は、多段のフィルター処理を行うことについては想定されていない。もし多段フィルター処理を行おうとする場合には、画像記憶手段からデータを読み出して、パイプライン処理部でフィルター処理を行った後、画像記憶手段に再度記憶するという作業を何度も繰り返すことになるため、記憶手段へのアクセス量やパイプライン処理部の処理量が増大してしまう。
本発明は、上述の課題の少なくとも一部を解決するために、以下の形態または適用例を取ることが可能である。
1画面分の映像を表す映像データを分割して処理する映像処理装置であって、前記映像データを入力する入力手段と、前記映像データを分割した複数の領域のそれぞれに対応して設けられ、前記領域に対応し縦横に各々2以上の画素が配列した画像データを受け取り、所定の画像処理を行なう複数の画像処理部と、前記各画像処理部の前記画像処理に先立って、前記各画像処理部が受け取った前記各領域に対応した画像データから、該領域に隣接する領域を処理する画像処理部が必要とする画像データを取得し、当該隣接する画像処理部に入力して、各画像処理部が受け取った前記領域に対応した画像データを拡張し、前記各画像処理部による前記所定の画像処理の対象とする画像データ拡張部と、前記複数の画像処理部が処理した画像データを受け取って、画面を再構成する画像合成部とを備える映像処理装置。
[適用例1]
1画面分の映像を表す映像データを分割して処理する映像処理装置であって、前記映像データを入力する入力手段と、前記映像データを分割した複数の領域のそれぞれに対応して設けられ、前記領域に対応した画像データを受け取り、所定の画像処理を行なう複数の画像処理部と、前記各画像処理部の前記画像処理に先立って、前記各画像処理部が受け取った前記各領域に対応した画像データから、該領域に隣接する領域を処理する画像処理部が必要とする画像データを取得し、当該隣接する画像処理部に入力して、各画像処理部が受け取った前記領域に対応した画像データを拡張し、前記各画像処理部による前記所定の画像処理の対象とする画像データ拡張部と、前記複数の画像処理部が処理した画像データを受け取って、画面を再構成する画像合成部とを備える映像処理装置。
この映像処理装置によると、各画像処理部は、画像処理に先立って、画像処理部が必要とする画像データを他の画像処理部から受け取り、それとは別に分割した映像データを受け取り、それら2つのデータから、それぞれの領域に対応した画像データを拡張し画像処理を行なうので、各画像処理部が各画像処理に必要な拡張した画像データを入力された映像データから一度に取得する必要がない。
[適用例2]
適用例1記載の映像処理装置であって、更に、前記入力した映像データを複数の領域毎に分割し、前記領域毎の画像データとして出力する画像分割部を備え、前記画像処理部は、前記分割された複数の領域のそれぞれに対応して設けられ、前記画像分割部から、前記領域に対応した画像データを受け取り、所定の画像処理を行う映像処理装置。
この映像処理装置によると、画像分割部を備えるので、映像処理部へのデータの入力は1画面を構成する映像データのデータ入力が可能であり、映像処理装置内で1画面分の映像データを分割し、分割した画像データとして処理を行うことができる。
[適用例3]
前記画像データ拡張部は、前記画像処理部毎に設けられた適用例1または適用例2記載の映像処理装置。
この映像処理装置によれば、画像データ拡張部は各画像処理部毎に設けられているので、各処理部毎に並列して画像データの拡張及び画像処理を行うことができる。
[適用例4]
適用例1ないし適用例3のいずれか記載の映像処理装置であって、前記画像処理部は、所定数の画素を対象としてフィルター処理を行なうフィルター処理部を有し、前記画像データ拡張部は、当該画像処理部が処理する領域に隣接する領域を処理する他の画像処理部から、前記フィルター処理に必要な画像データを取得する映像処理装置。
この映像処理装置によれば、画像処理部はフィルター処理部を備えるので、1画面を分割した画像データに対して、各画像処理部においてそれぞれにフィルター処理を行うことができる。つまり、各画像処理部において、分割した画像データに対して並列にフィルター処理が可能である。
[適用例5]
適用例4記載の映像処理装置であって、前記画像処理部は、複数の前記フィルター処理部を、前記フィルター処理が順に行なわれるよう直列的に配列して備え、前記各フィルター処理部による前記フィルター処理後の画像データであって、前記フィルター処理が適用できなかった周辺の領域の画像データを削除した画像データを、前記直列的に配列された次段のフィルター処理部に出力するデータ削除部を備える映像処理装置。
この映像処理装置によれば、直列的に配列したフィルター処理部を備え、各フィルター処理部はデータ削除部を備えているので、次段のフィルター処理部に出力する画像データのデータ容量を削減し、かつ、データ転送速度を向上させることができる。また、各フィルター処理部では、前段のフィルター処理部のデータ削除部でデータ削除後の画像データに対してフィルター処理を行うので、処理速度を高めることができる。
[適用例6]
前記画像データ拡張部は、前記複数のフィルター処理部が行なうフィルター処理に伴って削除される画像データの総和に対応した領域の画像データを、前記他の画像処理部から取得する適用例5記載の映像処理装置。
この映像処理装置によれば、各画像処理部は他の画像処理部から取得した画像データを、フィルター処理に伴って全て削除するので、各画像処理部が処理後に出力する画像データのデータ容量を最小限にすることができる。
[適用例7]
前記画像分割部は、前記映像データを、M×N(M,Nは、正の整数であり、少なくとも一方が2以上)の領域に対応した画像データに分割する適用例2記載の映像処理装置。
この映像処理装置によれば1画面分の映像をM×Nの領域に対応した画像データに分割し画像処理を行うので、様々な分割の態様で画像処理を行うことができる。
[適用例8]
1画面分の映像を分割して所定の画像処理を行なう複数の画像処理部を用いて、前記映像を処理する映像処理方法であって、前記映像のデータを入力し、該入力した映像データを複数の領域毎に分割し、該領域毎の画像データとして出力し、前記複数の画像処理部の各々の前記画像処理に先立って、前記各画像処理部が受け取った前記各領域に対応した画像データから、該領域に隣接する領域を処理する画像処理部が必要とする画像データを取得し、当該隣接する画像処理部に入力して、各画像処理部が処理する領域に対応して受け取った画像データを拡張し、該拡張された画像データに対して、前記複数の画像処理部により、前記所定の画像処理を実施し、前記複数の画像処理部が処理した画像データを受け取って、画面を再構成する映像処理方法。
この映像処理方法によると、入力した映像データを複数の領域毎に分割し、領域毎の画像データとして各画像処理部に出力する際に、画像処理部が必要とする拡張された画像データの態様で画像データを転送する必要がない。
なお、本発明は、種々の態様で実現することが可能である。例えば、映像処理方法および装置、映像処理システム、それらの方法または装置の機能を実現するための集積回路、コンピュータープログラム、そのコンピュータープログラムを記録した記録媒体等の形態で実現することができる。
第1実施例としての画像処理装置1の構成を示す構成図である。 第5映像処理部35の内部構成を示すブロック図である。 第5映像処理部35での動作を模式的に示すブロック図である。 第1,第2,第3フィルター行列について説明した説明図である。 各フィルター処理で必要な画像のブロックを説明した説明図である。 データ交換部351が取得する隣接画素データの説明をした説明図である。 第5映像処理部35が行う画像処理の工程を示したフローチャートである。 第5映像処理部35が行うフィルター処理について説明したブロック図である。 第5映像処理部35が行うフィルター処理の工程を説明するフローチャートである。 変形例5における画像処理装置1aの構成を示す構成図である。
次に、本発明の実施の形態を実施例に基づいて説明する。
A.第1実施例:
(A1)画像処理装置の構成:
本実施例では、液晶テレビに搭載された画像処理装置を例に挙げて説明を行う。図1は、液晶テレビに搭載された、本発明の第1実施例としての画像処理装置1の構成を示す構成図である。画像処理装置1は、入力されたアナログ映像信号をA/D変換によりデジタル信号に変換する映像入力部10と、デジタル化された画像データDInを複数の画像ブロックに分割する映像分割部20と、分割された画像ブロックを並列に処理する9つの映像処理部である第1映像処理部31〜第9映像処理部39と、各映像処理部で並列に処理された画像ブロックに対応した画像データDOut1〜9(以下、画像ブロックに対応した画像データを、単に画像ブロックDOut1〜9とも呼ぶ)を1画面の画像データに合成する映像合成部40と、合成された画像データDOutをD/A変換した上で、図示しない液晶テレビの映像表示部に出力信号として出力する映像出力部50と、タイミング指示部60とを備える。
映像分割部20は、内部に1フレーム分の映像信号を記憶するメモリーを備え、このメモリーに画像データDInが入力されると、順次分割して、第1ないし第9映像処理部31〜39に出力する。映像信号が1フレーム分入力するのを待つのではなく、分割可能な領域に対応した画像データDInが入力されたら順次、画像ブロックDIn1,DIn2・・と出力していく。画像データDInは、水平方向のラスタデータとして入力されるから、例えば3×3に分割する場合には、最初の1/3の映像信号が入力された時点で、画像ブロックDIn1,DIn2,DIn3が、第1ないし第3映像処理部31〜33に出力される。以下、順次、映像信号の2/3、映像信号の3/3が入力された時点で、それぞれ画像ブロックDIn4〜DIn6、DIn7〜DIn9が出力され、第4ないし第6映像処理34〜36、第7ないし第9映像処理部37〜39により受信される。なお、1/3ずつデータが蓄積されるのを待たず、各画像ブロックDIn1〜9の1ライン分に対応する画像データが映像分割部20に入力される毎に、その画像データを順次分割して各画像ブロックに対応する映像処理部に出力してもよい。
各映像処理部31〜39は、それぞれの映像処理に必要な画像データの蓄積が完了すると、これをタイミング指示部60に通知する。タイミング指示部60は、各映像処理部31〜39における画像データの蓄積の状況を解析し、第1ないし第9映像処理部31〜39のうち、データ交換が可能になった処理部に対してデータ交換の開始を指示する。データ交換の指示とその処理については、後で詳しく説明する。データ交換は、第1ないし第9映像処理部31〜39の全てが画像データを受け取った後に行なってもよいが、画像データの受信が順次行なわれていることに鑑み、データ交換可能な映像処理部間でのデータ交換から順次指示するものとしている。なお、画像データDInを、一旦、フレームメモリーに記憶してから分割して、第1ないし第9映像処理部31〜39に出力してもよい。
タイミング指示部60は、映像合成部40が映像を合成しかつ合成後の映像信号を映像出力部50が出力すべきタイミングを測って、第1ないし第9映像処理部31〜39に対して、処理後の映像信号を、映像合成部40に出力するよう指示する。この指示は、映像合成部40が、1画面分のフレームメモリーなどを有している場合には、映像処理を先に完了した映像処理部から、順次画像ブロックDOutを出力させるものとしても良い。第1ないし第9映像処理部31〜39は、それぞれ周辺の映像処理部との間で、後述するデータの交換を行なうが、第1映像処理部31が最も早くデータの交換を終えて、映像処理開始できるので、通常は、最も早く画像データDOut1を出力可能になるからである。
図1に示す9つの映像処理部31〜39間に示した縦方向の複数の矢印は、タイミング指示部60からの指示を受けて映像処理部31〜39が、処理に必要な画素データを互いに交換している様子を示している。また、ここでは、1画面の画像データDInを映像分割部20で水平方向に3分割、垂直方向に3分割、計9つのブロックに分割し、分割された画像ブロックDIn1〜9を、9つの映像処理部31〜39において並列に処理を行っている。第1映像処理部31ではDIn1を処理し、第2映像処理部32ではDIn2を処理する、と言ったように各映像処理部の番号と各画像ブロックの番号が対応して、各処理部は各画像ブロックを処理する。9つの映像処理部31〜39は、処理対象とする画像ブロックの位置が異なるだけであり、その処理内容は同一である。以下では、主として第5映像処理部35の構成と処理について説明する。
図2は、第5映像処理部35の内部構成を示すブロック図である。第5映像処理部35は、デジタル信号処理プロセッサー(DSP)としての機能を有するCPU71、動作プログラムなどを記憶したROM73、ワークエリアとして利用されるRAM75、分割画面分の画像データ、つまり画像ブロックDInより若干大きな記憶容量を有するフレームメモリー80、映像分割部20から画像データDInを受け取る入力インタフェース81、映像合成部40に画像ブロックDOutを出力する出力インタフェース83、タイミング指示部60からのタイミング信号を受け取る指示入力インタフェース85を備える。CPU71は、第5映像処理部35の全体の動作を統御するが、特にフレームメモリー80に高速にアクセスして、所定の画像処理(フィルター処理)を行なうことができる専用のプロセッサーである。なお、CPU71の機能は、FPGAや映像処理専用LSIなどを用いて実現してもよい。
次に各映像処理部31〜39の処理について具体的に説明する。図3は、第5映像処理部35での動作を模式的に示すブロック図である。第5映像処理部35は、機能的には、データ交換部351、分割画像入力部352、データ記憶部353、第1フィルター処理部354、第2フィルター処理部355、第3フィルター処理部356、分割画像出力部357を備える。第5映像処理部35は、第1,第2,第3フィルタ354〜356によって多段の画像処理を直列に行う。これらの各ブロックの動作は、実際には、CPU71が所定のプログラムを実行することにより実現される。
データ交換部351は、第5映像処理部35以外の各映像処理部が備えるデータ交換部と、各映像処理部での画像処理に必要な画素データ(以下、隣接画素データとも呼ぶ)を互いに交換する。そして、第5映像処理部35が画像処理に必要とする隣接画素データを他のデータ交換部から取得すると、データ記憶部353に出力し、データ記憶部353は隣接画素データを記憶する。
分割画像入力部352は、映像分割部20から出力された画像ブロックDIn5を受信し、受信した画像ブロックDIn5をデータ記憶部353に出力する。データ記憶部353は入力された画像ブロックDIn5を記憶する。データ記憶部353は、データ交換部351から取得した隣接画素データと、分割画像入力部352から取得した画像ブロックDIn5とから、画像処理用の画素データ(以下、第1処理用ブロックとも呼ぶ)を生成する。データ記憶部353は生成した第1処理用ブロックを第1フィルター処理部に出力する。なおデータ交換部351、分割画像入力部352、データ記憶部353が、特許請求の範囲に記載の画像データ拡張部に相当する。
第1フィルター処理部354は、データ記憶部353から取得した第1処理用ブロックの、第1のフィルター処理の対象となる画素(以下、第1注目画素とも呼ぶ)に対して第1フィルター処理を行う。第1フィルター処理部354は第1処理用ブロックに第1フィルター処理を行うと、第1フィルター処理後の画素データの内、第2フィルター処理部355でのフィルター処理に必要な画素データ(以下、第2処理用ブロックとも呼ぶ)を、第2フィルター処理部355に出力する。
第2フィルター処理部355は、第1フィルター処理部354から取得した第2処理用ブロックの、第2のフィルター処理の対象となる画素(以下、第2注目画素とも呼ぶ)に対して第2フィルター処理を行う。第2フィルター処理部355は第2処理用ブロックに第2フィルター処理を行うと、第2フィルター処理後の画素データの内、第3フィルター処理部356でのフィルター処理に必要な画素データ(以下、第3処理用ブロックとも呼ぶ)を、第3フィルター処理部356に出力する。
第3フィルター処理部356は、第2フィルター処理部355から取得した第3処理用ブロックの、第3のフィルター処理の対象となる画素(以下、第3注目画素とも呼ぶ)に対して第3フィルター処理を行う。第3フィルター処理部356は第3処理用ブロックに第3フィルター処理を行うと、第3フィルター処理後の画素データの内、画像ブロックDOut5を分割画像出力部357に出力する。分割画像出力部357は画像ブロックDout5を取得すると、画像ブロックDOut5を映像合成部40に出力する。画像ブロックDOut5は、上述したように、映像合成部40が1画面の画像データに合成するために必要とする9つの画像ブロックDOut1〜9の1つである。
(A2)映像処理:
次に、第5映像処理部35において行っている映像処理の詳細について説明する。図4は、第1,第2,第3フィルター処理部354〜356が、各々、第1,第2,第3処理用ブロックに対して行うフィルター処理に用いる第1,第2,第3フィルター行列について説明した説明図である。第1フィルター行列は9画素×9画素のフィルター行列である。第1フィルター行列の中心に位置するハッチングを施した画素がこの第1フィルター行列によって処理を行う第1注目画素である。第1フィルター処理部354は、第1注目画素に対してフィルター処理を行うために、第1フィルター行列内の第1注目画素の周辺の画素データ(第1参照画素とも呼ぶ)を参照する。
第2フィルター行列は7画素×7画素のフィルター行列である。第2フィルター行列の中心に位置するハッチングを施した画素が第2フィルター行列によって処理を行う第2注目画素である。第2フィルター処理部355は第2注目画素に対してフィルター処理を行うために、第2フィルター行列内の第2注目画素の周辺の画素データ(第2参照画素とも呼ぶ)を参照する。
第3フィルター行列は5画素×5画素のフィルター行列である。第3フィルター行列の中心に位置するハッチングを施した画素が第3フィルター行列によって処理を行う第3注目画素である。第3フィルター処理部356は第3注目画素に対してフィルター処理を行うために、第3フィルター行列内の第3注目画素の周辺の画素データ(第3参照画素とも呼ぶ)を参照する。つまり、第1フィルター処理部354では第1処理用ブロックに対して第1フィルター行列を用いて処理を行い、第2フィルター処理部355では第2処理用ブロックに対して第2フィルター行列を用いて処理を行い、第3フィルター処理部356では第3処理用ブロックに対して第3フィルター行列を用いて処理を行っている。
次に、第1,第2,第3処理用ブロックとして、必要な画素について説明する。ここで、各フィルター処理部で行われる処理を、説明のため、逆の順、つまり第3フィルター処理、第2フィルター処理、第1フィルター処理の順で考える。図5は各フィルター処理で必要な画像のブロックを説明した説明図である。図5において、DOut5は映像合成部40(図1)に出力する画素データである。DOut5は、映像合成部40で他の画像ブロックと合成され映像出力部50を介して映像として表示されるため、全画素について第3フィルター処理が行われている必要がある。ここで、第3フィルター処理部356でDOut5の全画素について第3フィルター処理を行うためには、DOut5の端部の画素についても、第3フィルター行列の第3注目画素としてフィルター処理を行う必要がある。従って、DOut5の画素に加えて、第3フィルター行列の第3参照画素分だけ多く参照画素として画素データが必要になる。つまり、第3処理用ブロックは、DOut5の画素の周辺に2画素ずつ第3参照画素を加えた画素データでなければならない。
第3処理用ブロックは、第2フィルター処理部355においてフィルター処理が行われ出力された画素データである。つまり第3処理用ブロックの全画素について第2フィルター処理が行われている必要がある。ここで、第2フィルター処理部355で第3処理用ブロックの全画素について第2フィルター処理を行うためには、第3処理用ブロックの端部の画素についても第2フィルター行列の第2注目画素としてフィルター処理を行う必要がある。従って、第3処理用ブロックの画素に加えて、第2フィルター行列の第2参照画素分だけ多く画素データが必要になる。つまり、第2処理用ブロックは、第3処理用ブロックの画素の周辺に3画素ずつ第2参照画素を加えた画素データである。
上記と同様に考えると、第1処理用ブロックは、第2処理用ブロックの画素の周辺に4画素ずつ第1参照画素を加えた画素データでなければならない。また、上述したように、画像ブロックDOut5は、第5映像処理部35に入力された画像ブロックDIn5に対してフィルター処理を行った画像なので、DIn5とDOut5とは対応関係にある。よって、第1処理用ブロックは、画像ブロックDIn5の周辺に、第1,第2,第3参照画素、つまり4画素+3画素+2画素=9画素ずつ周辺画素を加えた画素データとして理解することができる。
上述したように、第1処理用ブロックはデータ記憶部353(図3)で生成された画素データである。第1処理用ブロックは、データ交換部351から取得した隣接画素データと、分割画像入力部352から取得した画像ブロックDIn5から生成されている。画像ブロックDIn5と隣接画素データとから、第1処理用ブロックを生成するために、データ交換部351は隣接画素データとして、画像データDIn内において画像ブロックDIn5に隣接して位置していた画像ブロックDIn1〜4,6〜9から隣接画素データを取得する。
図6は、データ交換部351(図3)が周辺の画像ブロックから取得する隣接画素データの説明をした説明図である。図6に示すように、データ交換部351は、画像ブロックDIn5の周辺9画素ずつを、隣接する画像ブロックDIn1〜4,6〜9から取得する。具体的には、画像ブロックDIn1〜4,6〜9をそれぞれ取得している各映像処理部のデータ交換部から取得する。その際、タイミング指示部60が、各映像処理部のデータ交換部に対して、データ交換の指示を送信する。そして他のデータ交換部はそれぞれ、タイミング指示部60からのデータ交換指示を受信すると、第5映像処理部35が必要とする隣接画素データをデータ交換部351に送信する。また、逆に、他の映像処理部が、DIn5の画素データの一部を、処理に必要な隣接画素データとして要求する場合は、タイミング指示部60が、他の画像処理部が要求する隣接画素データの送信の指示を、第5映像処理部35のデータ交換部351に送信し、データ交換部351は、DIn5のデータのうち、他の画像処理部のデータ交換部が要求している画素データを隣接画素データとしてデータ送信する。以上、第1,第2,第3処理用ブロックとして必要な画素データ、及びデータ交換部351が隣接画素データとして、他の映像処理部のデータ交換部から取得する画素データについて説明した。
次に、第5映像処理部35に入力されたDIn5が各フィルター処理部で処理が行われ画像ブロックDOut5として分割画像出力部357から出力されるまでの処理を順を追って説明する。図7は第5映像処理部35のCPU71が行う画像処理の工程を示したフローチャートである。この処理は画像処理装置1への映像データの入力とともに開始される。この処理の実行を開始すると、第5映像処理部35に映像分割部20から画像ブロックDIn5が入力される(ステップS105)。CPU71は、画像ブロックDIn5の入力が完了すると(ステップS110)、タイミング指示部60に画像ブロックDIn5の入力が完了したことを示す「完了」信号を出力する(ステップS115)。CPU71は「完了」信号をタイミング指示部60に送信すると、タイミング指示部60からの「データ交換」の指示を受信できる状態にする(ステップS120)。タイミング指示部60は、第5映像処理部35からの「完了」信号の受信に加え、他の映像処理部から「完了」信号を受信すると、第5映像処理部35がデータ交換可能な映像処理部を特定し、その映像処理部との間でデータ交換を行うよう第5映像処理部35に対して「データ交換」の指示を送信する。第5映像処理部35は、「データ交換」の指示を受けると(ステップS125)、データ交換部351が他の映像処理部のデータ交換部と、図6を用いて上述したようにしてデータ交換(隣接画素データの交換)を行う(ステップS130)。第5映像処理部35はデータ交換終了後、データ交換によって取得した隣接データと、画像ブロックDIn5とに基づいてフィルター処理を行う(ステップS135)。第5映像処理部35はフィルター処理によって生成した画像ブロックDOut5を映像合成部40に出力する。このようにして第5映像処理部35はフィルター処理を終了する。
図8は、第5映像処理部35が行う映像処理におけるフィルター処理について説明したブロック図である。先述したように、データ記憶部353は、分割画像入力部352から画像ブロックDIn5を、データ交換部351から隣接画素データを取得し第1処理用ブロックを生成し、第1フィルター処理部354に出力する。第1フィルター処理部354では、第1処理用ブロックに対して、第1フィルター行列を用いてフィルター処理を行う。この時、先述したように、第1処理用ブロック内において第1フィルター行列が第1注目画素として処理する画素データの領域は、後で第2処理用ブロックとして用いられる画素の領域である。実際の、フィルター処理は、第1フィルター行列によって第1注目画素に位置する画素データの特性を検出し、画素の補間、画素の間引き、画素値の変更等を行うが、ここでは説明のため、画素の補間、間引き、画素値に変更等については省略して説明する。第1フィルター処理部354において、第1処理用ブロックに対してフィルター処理が終了すると、処理後の画素データの内、第2フィルター処理部が第2処理用ブロックとして使用する画素の領域以外の画素データを、第1無効画素として、第1フィルター処理後のデータから除去する。つまり、第2処理用ブロックが生成されることになる。この無効画素データの除去が、特許請求の範囲に記載のデータ削除部の機能に相当する。
第1フィルター処理部354は第2処理用ブロックを生成すると、第2フィルター処理部355に出力する。第2フィルター処理部355は第2処理用ブロックを取得すると、第2処理用ブロックに対して、第2フィルター行列を用いてフィルター処理を行う。この時、第1フィルター処理部での処理と同様に、第2処理用ブロック内において第2フィルター行列が第2注目画素として処理する画素データの領域は、後で第3処理用ブロックとして用いられる画素の領域である。第2フィルター処理部355において、第2処理用ブロックに対してフィルター処理が終了すると、処理後の画素データの内、第3フィルター処理部が第3処理用ブロックとして使用する画素の領域以外の画素データを、第2無効画素として、第2フィルター処理後のデータから除去する。つまり、第3処理用ブロックが生成される。
第2フィルター処理部355は第3処理用ブロックを生成すると、第3フィルター処理部356に出力する。第3フィルター処理部356は第3処理用ブロックを取得すると、第1,第2フィルター処理部と同様にフィルター処理を行う。そして第3フィルター処理後の画素データの内、DOut5として分割画像出力部357に出力する画素の領域以外の画素データを、第3無効画素として、第3フィルター処理後のデータから除去し、DOut5を生成する。分割画像出力部357はDOut5を受信すると、映像合成部40に出力する。以上、上記のようにして、第5映像処理部35による映像処理は終了する。なお映像合成部40が、特許請求の範囲に記載の画像合成部に相当する。
図9は、上述した第5映像処理部35が行うフィルター処理の工程を説明するフローチャートである。なお、フローチャートは、フィルター処理部の数がN個であるN段フィルタを備えるとして一般化して記載した。上述したように、第5映像処理部35では多段のフィルター処理を、1段目のフィルター処理から順に行う(ステップS205,ステップS210)。フィルター処理部では取得した処理用ブロックについて処理を行った後に、次段のフィルター処理部において必要のない無効画素データを除去する(ステップS215)。そしてN段のフィルター処理が全て終了するまで、上記の処理を繰り返し行う(ステップS225)。N段全てのフィルター処理が完了すると(ステップS220)、第5映像処理部35はフィルター処理を終了する。
画像処理装置1は、第5映像処理部35で説明した処理と同様の処理を、各映像処理部31〜39で並列に処理している。そして、各映像処理部31〜39から出力されたDOut1〜9は、映像合成部40で1画面の映像として合成され、映像出力部50を介して液晶テレビの画面に表示される。なお、1画面を構成する画像データDInの端部の画素に対するフィルター処理においては、フィルター行列が参照する参照画素が無いので、画像データDInの端部の周縁にダミーの画素を備え、参照画素として用いることによってフィルター処理を行う。
以上説明したように、第1実施例における画像処理装置1は、1画面を構成する画像データDInを9つの画像ブロックDIn1〜9に分割し、各映像処理部において並列に多段のフィルター処理(第1,第2,第3フィルター処理)を行う。その際、フィルター処理に必要な隣接画素データを、各映像処理部のデータ交換部で互いにやり取りを行う。よって、多段のフィルター処理を正しく行うために必要な画素を取得し、フィルター処理を行うので、精度の高いフィルター処理を行うことができる。また、多段のフィルター処理において、1つのフィルター処理後、後のフィルター処理に必要の無い画素データは無効画素として除去する。よって各処理部間の画素データの転送量の軽減、および転送時間の短縮をすることができる。また、各フィルター処理部において、余分な画素データに対してフィルター処理を行うことがないので処理速度を高めることができる。
B.変形例:
(B1)変形例1:
第1実施例では、画像データDInを9つに分割したが、それに限ることなく、画像データDInを1つ以上で画像処理装置が処理可能な範囲で任意の数に分割するとしてもよい。具体的には、4分割、9分割、16分割等のn2分割(nは2以上の整数)や、2分割、4分割、6分割等の偶数個分割、または、3分割、5分割、7分割等の奇数個分割等としてもよい。さらに、M×N分割(M,Nは正の整数であり、少なくとも1方が2以上)に画像データDInを分割するとしてもよい。例えば奇数個分割である5分割にする場合には、画像データDInを、水平方向もしくは垂直方向のどちらか1つの方向に5つに分割することができる。また映像信号が水平方向に入力される場合には、水平方向に分割した方が、各処理部の動作及びデータ交換のタイミングを早めることができる。このようにしても、上記第1実施例と同様の効果を得ることができる。
(B2)変形例2:
第1実施例では、各映像処理部は、3つのフィルター処理部(第1,第2,第3フィルター処理部)を備えていたが、それに限ることなく、各映像処理部はフィルター処理部を1つ以上で画像処理装置が処理可能な範囲で、任意の数の多段のフィルター処理部を備えるようにしてもよい。具体的には、画像処理装置の各映像処理部はフィルター処理部を2つ、5つ、8つ等備えるとしてもよい。
(B3)変形例3:
第1実施例では、各フィルター処理部が用いるフィルター行列のサイズは、5画素×5画素、7画素×7画素、9画素×9画素としたが、それに限らず、任意のサイズのフィルター行列を用いてフィルター処理を行うとしてもよい。
(B4)変形例4:
第1実施例では、第5映像処理部35を代表例として説明したように、第1ないし第9映像処理部31〜39のそれぞれが、データ交換部を備え、隣接する領域の画像を扱う映像処理部との間で隣接画素データの交換を行うものとした。これに対して、第4の変形例では、各映像処理部31〜39が、それぞれ隣接画素データを、映像処理部31〜39の外部に設けられた処理部(ここでは、第1実施例のタイミング指示部60)に出力し、タイミング処理部60から、各映像処理部31〜39に分配するものとしている。こうした構成を採用すれば、隣接画素データの映像処理部31〜39間での交換処理を一括化でき、各映像処理部31〜39の処理内容を簡略化することができる。また、隣接する映像処理部31〜39間で交換されるデータには、隅部のデータについては重複していることから、全体のデータ交換に供されるデータ量を低減することができる。
(B5)変形例5:
図10は、変形例5における画像処理装置1aの構成を説明する説明図である。第1実施例では、映像入力部10に1フレーム分の映像信号が入力され、映像分割部20に送信され、映像分割部20において、画像ブロックDIn1〜9に分割される構成を採用した。これに対して変形例5では、画像処理装置1aと接続された映像データ記憶部90に、1フレーム分の映像データが、分割されたデータ形式である画像ブロックDIn1〜9の形式で記憶されている。分割データ記憶部91〜99は、画像ブロックDIn1〜9を各々記憶する映像データ記憶部90内の各記憶領域を示している。画像処理装置1aは、分割データ記憶部91〜99に記憶した画像ブロックDIn1〜9を、映像入力部10a−1ないし映像入力部10a−9を介して第1映像処理部31aないし第9映像処理部39aに入力する。またこの時、画像ブロックDIn1〜9の第1映像処理部31aないし第9映像処理部39aへの入力のタイミングを同期する同期回路を設けるとしてもよい。そして、第1映像処理部31aないし第9映像処理部39aへの入力以降の画像ブロックDIn1〜9の処理、つまり各映像処理部、映像合成部、映像出力部における各処理は、第1実施例と同様の処理である。このように変形例5では、元々分割された画像ブロックDIn1〜9に対して各映像処理部で映像処理を行うので、1フレーム分の映像データを分割する処理を省略することができ、かつ、第1実施例と同様の効果を得ることができる。なお、映像データ記憶部90としては、HDD(ハードディスク)、SDD(シリコンディスクドライブ)、CD、DVD、ブルーレイディスク等の映像データを記憶可能な記憶装置及び記憶媒体を用いることができる。
1,1a…画像処理装置
10,10a−1〜9…映像入力部
20…映像分割部
31,31a…第1映像処理部
32,32a…第2映像処理部
35,35a…第5映像処理部
40,40a…映像合成部
50,50a…映像出力部
60,60a…タイミング指示部
71…CPU
80…フレームメモリー
81…入力インタフェース
83…出力インタフェース
85…指示入力インタフェース
90…映像データ記憶部
91〜99…分割データ記憶部
351…データ交換部
352…分割画像入力部
353…データ記憶部
354…第1フィルター処理部
355…第2フィルター処理部
356…第3フィルター処理部
357…分割画像出力部
DIn…画像データ
DIn1〜9…画像ブロック
DOut…画像データ
DOut1〜9…画像ブロック

Claims (6)

  1. 1画面分の映像を表す映像データを分割して処理する映像処理装置であって、
    前記映像データを入力する入力手段と、
    前記映像データを分割した複数の領域のそれぞれに対応して設けられ、前記領域に対応し縦横に各々2以上の画素が配列した画像データを受け取り、所定の画像処理を行なう複数の画像処理部と、
    前記各画像処理部の前記画像処理に先立って、前記各画像処理部が受け取った前記各領域に対応した画像データから、該領域に隣接する領域を処理する画像処理部が必要とする画像データを取得し、当該隣接する画像処理部に入力して、各画像処理部が受け取った前記領域に対応した画像データを拡張し、前記各画像処理部による前記所定の画像処理の対象とする画像データ拡張部と、
    前記複数の画像処理部が処理した画像データを受け取って、画面を再構成する画像合成部と
    を備え、
    前記画像処理部は、所定数の画素を対象としてフィルター処理を行なう複数のフィルター処理部を、前記フィルター処理が順に行なわれるよう直列的に配列して備えるとともに、前記各フィルター処理部による前記フィルター処理後の画像データであって、前記フィルター処理が適用できなかった周辺の領域の画像データを削除した画像データを、前記直列的に配列された次段のフィルター処理部に出力するデータ削除部を備え、
    前記画像データ拡張部は、当該画像処理部が処理する領域に隣接する領域を処理する他の画像処理部から、前記フィルター処理に必要な画像を取得する
    映像処理装置。
  2. 請求項1記載の映像処理装置であって、更に、
    前記入力した映像データを複数の領域毎に分割し、前記領域毎の画像データとして出力する画像分割部を備え、
    前記画像処理部は、前記分割された複数の領域のそれぞれに対応して設けられ、前記画像分割部から、前記領域に対応した画像データを受け取り、所定の画像処理を行う
    映像処理装置。
  3. 前記画像データ拡張部は、前記画像処理部毎に設けられた請求項1または請求項2記載の映像処理装置。
  4. 前記画像データ拡張部は、前記複数のフィルター処理部が行なうフィルター処理に伴って削除される画像データの総和に対応した領域の画像データを、前記他の画像処理部から取得する請求項1から3のいずれか一項に記載の映像処理装置。
  5. 前記画像分割部は、前記映像データを、M×N(M,Nは、正の整数であり、少なくとも一方が2以上)の領域に対応した画像データに分割する請求項2記載の映像処理装置。
  6. 1画面分の映像を分割して所定の画像処理を行なう複数の画像処理部を用いて、前記映像を処理する映像処理方法であって、
    前記画像処理部は、所定数の画素を対象としてフィルター処理を行なう複数のフィルター処理部を、前記フィルター処理が順に行なわれるよう直列的に配列して備え、
    前記映像のデータを入力し、
    該入力した映像データを複数の領域毎に分割し、縦横に各々2以上の画素が配列した前記領域毎の画像データとして出力し、
    前記複数の画像処理部の各々の前記画像処理に先立って、前記各画像処理部が受け取った前記各領域に対応した画像データから、該領域に隣接する領域を処理する画像処理部の前記フィルター処理部が前記フィルター処理に必要とする画像データを取得し、当該隣接する画像処理部に入力して、各画像処理部が処理する領域に対応して受け取った画像データを拡張し、
    該拡張された画像データに対して、前記各画像処理部が備える前記直列的に配置された複数のフィルター処理部によるフィルター処理を行うとともに、前記各フィルター処理部による前記フィルター処理後の画像データであって、前記フィルター処理が適用できなかった周辺の領域の画像データを削除した画像データを、前記直列的に配列された次段のフィルター処理部に出力する画像処理を前記画像処理部によって行い、
    前記複数の画像処理部が処理した画像データを受け取って、画面を再構成する
    映像処理方法。
JP2009090094A 2009-04-02 2009-04-02 映像処理装置、映像処理方法 Active JP5568884B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009090094A JP5568884B2 (ja) 2009-04-02 2009-04-02 映像処理装置、映像処理方法
US12/748,671 US8305495B2 (en) 2009-04-02 2010-03-29 Video processing device, video display device, and video processing method
CN2010101557705A CN101860662B (zh) 2009-04-02 2010-04-02 影像处理装置、影像显示装置以及影像处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009090094A JP5568884B2 (ja) 2009-04-02 2009-04-02 映像処理装置、映像処理方法

Publications (2)

Publication Number Publication Date
JP2010244184A JP2010244184A (ja) 2010-10-28
JP5568884B2 true JP5568884B2 (ja) 2014-08-13

Family

ID=42825896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009090094A Active JP5568884B2 (ja) 2009-04-02 2009-04-02 映像処理装置、映像処理方法

Country Status (3)

Country Link
US (1) US8305495B2 (ja)
JP (1) JP5568884B2 (ja)
CN (1) CN101860662B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5835942B2 (ja) 2010-06-25 2015-12-24 キヤノン株式会社 画像処理装置、その制御方法及びプログラム
CN102510448B (zh) * 2011-10-13 2015-02-18 苏州百滨电子科技有限公司 多处理器嵌入式图像采集和处理方法和装置
KR102014444B1 (ko) * 2013-02-28 2019-08-26 삼성전자주식회사 촬영 장치 및 촬영 장치를 제어하는 방법, 그리고 컴퓨터 판독가능 기록매체
JP2016058832A (ja) 2014-09-08 2016-04-21 キヤノン株式会社 画像処理装置、その制御方法、及びプログラム
WO2016163133A1 (ja) * 2015-04-09 2016-10-13 三菱電機株式会社 画像結合装置、画像読取装置及び画像結合方法
CN115100018A (zh) * 2015-06-10 2022-09-23 无比视视觉技术有限公司 用于处理图像的图像处理器和方法
US11178072B2 (en) * 2015-06-10 2021-11-16 Mobileye Vision Technologies Ltd. Image processor and methods for processing an image
JPWO2018003939A1 (ja) * 2016-06-30 2019-06-27 アイキューブド研究所株式会社 画像出力装置、画像出力方法、およびプログラム
JP6864757B2 (ja) * 2017-11-01 2021-04-28 シャープ株式会社 映像処理装置、表示装置、映像処理方法、制御プログラム、および記録媒体
JPWO2019111815A1 (ja) * 2017-12-06 2020-12-17 シャープ株式会社 映像処理装置および表示装置
JPWO2019163999A1 (ja) * 2018-02-26 2020-12-17 シャープ株式会社 映像処理装置、表示装置、映像処理方法、プログラムおよび記録媒体
US11245882B2 (en) * 2018-10-08 2022-02-08 Texas Instruments Incorporated Image slicing to generate input frames for a digital micromirror device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU573235B2 (en) * 1983-07-29 1988-06-02 Sony Corporation Multi-channel low-frequency high-definition video signal transmission system
JP2732605B2 (ja) * 1988-09-06 1998-03-30 株式会社東芝 画像処理装置
JP2841489B2 (ja) * 1989-06-26 1998-12-24 日本電気株式会社 実時間動画処理方式及び装置
JPH06214552A (ja) * 1993-01-18 1994-08-05 Mitsubishi Electric Corp 画像縮小回路
JPH0877002A (ja) * 1994-08-31 1996-03-22 Sony Corp 並列プロセッサ装置
JPH10304184A (ja) * 1997-05-02 1998-11-13 Fuji Xerox Co Ltd 画像処理装置および画像処理方法
KR100243225B1 (ko) * 1997-07-16 2000-02-01 윤종용 블록화효과 및 링잉잡음 감소를 위한 신호적응필터링방법 및신호적응필터
EP1221256A1 (en) * 1999-09-16 2002-07-10 Applied Science Fiction, Inc. Method and system for altering defects in a digital image
FI117534B (fi) * 2000-01-21 2006-11-15 Nokia Corp Menetelmä digitaalisten kuvien suodattamiseksi ja suodatin
US7450641B2 (en) * 2001-09-14 2008-11-11 Sharp Laboratories Of America, Inc. Adaptive filtering based upon boundary strength
US7581079B2 (en) * 2005-03-28 2009-08-25 Gerald George Pechanek Processor composed of memory nodes that execute memory access instructions and cooperate with execution nodes to execute function instructions
JP4710635B2 (ja) * 2006-02-07 2011-06-29 ソニー株式会社 画像処理装置および方法、記録媒体、並びに、プログラム
JP4196299B2 (ja) * 2006-05-18 2008-12-17 コニカミノルタビジネステクノロジーズ株式会社 画像処理装置
US8483283B2 (en) * 2007-03-26 2013-07-09 Cisco Technology, Inc. Real-time face detection

Also Published As

Publication number Publication date
US20100253849A1 (en) 2010-10-07
US8305495B2 (en) 2012-11-06
CN101860662B (zh) 2012-06-27
CN101860662A (zh) 2010-10-13
JP2010244184A (ja) 2010-10-28

Similar Documents

Publication Publication Date Title
JP5568884B2 (ja) 映像処理装置、映像処理方法
JP4263190B2 (ja) 映像合成回路
JP6722278B2 (ja) 画像処理装置
JP3541845B1 (ja) プロジェクタの画像補正方法及びプロジェクタ
JP3022405B2 (ja) 画像メモリ制御装置
JP2000312311A (ja) 信号処理装置
US8482438B2 (en) Data processing device and data processing method
JP2003219185A (ja) 画像処理装置及び画像処理方法
JP2011040004A (ja) 画像処理装置及び画像処理方法
JP2000324337A (ja) 画像拡大縮小装置
US7928987B2 (en) Method and apparatus for decoding video data
JP2001222270A (ja) ビデオ信号処理システム及びビデオ信号処理方法
JP4746912B2 (ja) 画像信号処理回路および画像表示装置
JP2014216668A (ja) 撮像装置
JP2016219973A (ja) 画像処理装置および画像処理方法
JP4014486B2 (ja) 画像処理方法及び画像処理装置
JP2008015565A (ja) 画像処理回路および画像処理システムならびに画像処理方法
JP4487804B2 (ja) 画像信号変換方法及び画像信号変換装置
JP6327869B2 (ja) 画像処理装置、撮像装置、制御方法、及びプログラム
JP3553376B2 (ja) 並列画像処理プロセッサ
JP2015138417A (ja) 画像処理装置および画像処理方法
JP2513185B2 (ja) 映像信号処理装置
JPS62263580A (ja) 補間拡大回路
JP2001155673A (ja) 走査型電子顕微鏡
WO2012011211A1 (ja) サムネイル画像生成装置、拡大画像生成装置、サムネイル画像生成方法、及び拡大画像生成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140609

R150 Certificate of patent or registration of utility model

Ref document number: 5568884

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350