JP5568250B2 - 銅を充填する方法 - Google Patents

銅を充填する方法 Download PDF

Info

Publication number
JP5568250B2
JP5568250B2 JP2009120133A JP2009120133A JP5568250B2 JP 5568250 B2 JP5568250 B2 JP 5568250B2 JP 2009120133 A JP2009120133 A JP 2009120133A JP 2009120133 A JP2009120133 A JP 2009120133A JP 5568250 B2 JP5568250 B2 JP 5568250B2
Authority
JP
Japan
Prior art keywords
copper
electrolysis
substrate
time
copper plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009120133A
Other languages
English (en)
Other versions
JP2010265532A (ja
Inventor
和夫 近藤
丈▲靖▼ 齊藤
尚樹 岡本
勝 文屋
実 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Boseki Co Ltd
Osaka Prefecture University
Original Assignee
Nitto Boseki Co Ltd
Osaka Prefecture University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Boseki Co Ltd, Osaka Prefecture University filed Critical Nitto Boseki Co Ltd
Priority to JP2009120133A priority Critical patent/JP5568250B2/ja
Priority to US12/782,157 priority patent/US20100307925A1/en
Priority to CN201010183443.0A priority patent/CN101892501B/zh
Publication of JP2010265532A publication Critical patent/JP2010265532A/ja
Priority to US13/974,113 priority patent/US9512534B2/en
Application granted granted Critical
Publication of JP5568250B2 publication Critical patent/JP5568250B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、基板上に存在する非貫通穴に銅を充填する方法に関する。
Mooreの法則に従って、半導体デバイスの微細化が続いている。1つのLSIチップに集積できるトランジスタの数は2年で2倍に増加しており、これに伴ってLSIチップによる演算処理性能は年率70%の割合で指数関数的に向上を続けている。しかし近年、このMooreの法則の限界が指摘されている。指摘されている問題は、チップ製造コストの増大である。製造プロセスが微細化するにつれて、マスクコストとリソグラフィ装置のコストが増大し、また、研究開発のコストも増大してきている。これに対して有効な方法として三次元実装が着目されてきており、この場合、デバイスの微細化に頼ることなく、Mooreの法則の限界を突破する”More than Moore”技術の1つとして脚光を浴びている。すなわち、チップを縦積みにして三次元に集積すれば、最先端の微細化プロセスに頼ることなく集積度を向上でき、Mooreの法則を超える集積度を実現することも可能である。
三次元実装の課題は、積層チップ間の電送技術にある。従来の三次元実装では、積層チップ間はワイヤボンディングで接続されていた。そのため、ワイヤの配線長が長いため、高周波信号時に反射ノイズを発生する。
それに対し、シリコン貫通電極(TSV)を用いた三次元実装では配線長が短く高周波信号特性が大きく改善される(例えば、特許文献1参照)。この結果、積層チップ間を貫通電極で垂直方向に短距離で接続することで配線長を短くすることができる。このようなシリコン貫通電極を用いて三次元実装し、それをデバイスに用いると、薄型化、小型化、高集積化、および高速度化が同時に可能となるので、ごく最近、急速に開発が進み実用化されてきている。
これに用いるシリコン貫通電極の作製プロセスは、(1)シリコン基板にドライエッチングで、アスペクト比(深さ/開口径)が今まで以上に高い非貫通ビアホールを形成する、(2)ビアホールを有するシリコン基板に電気めっきで銅充填を行う、(3)銅充填したシリコン基板をCMPをすることにより導電体である銅で表面と裏面を貫通したシリコンチップを製造することからなる。
このプロセスで最も問題となるのが(2)の銅充填の工程である。すなわち、アスペクト比が極めて高い、例えば、その比が5以上のビアホールを銅充填する場合、内部が完全に充填する前に有底ビアホールの開口部が閉じてしまいやすく、その結果、有底部ビアホールの中心付近に開口部から底部にかけて細長い空洞、すなわち、ボイドが発生しやすかった。このようなボイドがチップにあると、強酸性のめっき液もボイドに残りやすいので、チップの寿命が短くなりやすく実用的でない。一方、そのボイドの発生を防止するため、銅充填の工程において、電流密度を低くする(例えば1mA/cm、特許文献2参照)ことが有効であるが、この場合、めっき時間が長くなり(例えば10時間程度)、生産性が悪くなるという問題があった。
すなわち、シリコン貫通電極(TSV)の開発需要につれてシリコン基板にあるビアのアスペクト比は大きくすることが要求され、その場合、ボイドの発生とめっき時間の長さとの相反する問題があり、それを同時に解決することが求められていた。
特開2009−10311号公報 特開2003−328180号公報
本発明は、このような事情のもと、特定のカチオン系重合体を用いて、基板上に存在する、アスペクト比(深さ/開口径)が5以上の導電処理した非貫通穴に短時間で銅を良好に充填する方法を提供することを目的としている。
本発明者らは、前記目的を達成するために鋭意研究を重ねた結果、ジアリルアミン類と二酸化硫黄との共重合体を含む酸性銅めっき浴を用いて、周期的電流反転銅めっきして、基板上に存在する、アスペクト比(深さ/開口径)が5以上の導電処理した非貫通穴に、銅を充填することにより、上述の目的を達成し得ることを見出し、この知見に基づいて本発明を完成するに至った。
すなわち、本発明は、
(1) 基板上に存在する、アスペクト比(深さ/開口径)が5以上の導電処理した非貫通穴に銅を充填する方法であって、酸性銅めっき浴として、水溶性銅塩、硫酸、塩素イオン、ブライトナー及び一般式(I)

(ただし、RおよびRは独立に水素原子又は炭素数1〜2のアルキル基を示し、X塩素イオン、臭素イオン又は沃素イオンである)
で示されるジアリルアミン類構成単位と式(II)
で示される二酸化硫黄構成単位とを含むジアリルアミン類と二酸化硫黄との共重合体を含む酸性銅めっき浴を用いて、周期的電流反転銅めっきして、非貫通穴に銅を充填することからなり、
周期的電流反転めっきが、正電解、逆電解の順又は正電解、逆電解、休止の順で繰り返すように設定され、正電解時間が60〜500msec、逆電解時間が正電解時間の1/100〜1/5の時間であり、かつ、休止時間が正電解時間の0〜3倍の時間であることを特徴とする銅充填方法、
(2) 酸性銅めっき浴がさらにキャリアを含む、上記(1)に記載の銅充填方法、
(3) 基板がシリコン層を含む基板である、上記(1)に記載の銅充填方法、
(4) 基板があらかじめマイクロコンタクトプリンティング処理した基板である、上記(1)又は(3)に記載の銅充填方法、
(5) 周期的電流反転銅めっきにおける正電解時の電流密度が3.5mA/cm以上である上記(1)〜(4)のいずれかに記載の銅充填方法、
(6) 周期的電流反転銅めっきにおける逆電解時の電流密度が正電解の電流密度の1〜5倍である、上記(5)に記載の銅充填方法
提供するものである。
本発明によれば、特定のカチオン系重合体を含む酸性銅めっき浴を用いて、周期的電流反転銅めっきすることにより、基板上に存在する、アスペクト比(深さ/開口径)が5以上の導電処理した非貫通穴へ短時間で銅を良好に充填することができる。
実施例に用いた非貫通穴を有するシリコン基板の模式図である。 非貫通穴を有するシリコン基板にマイクロコンタクトプリンティング処理するときの模式図である。 実施例に用いた銅めっき装置の模式図である。 実施例1〜3および比較例1〜3で銅めっきした後のシリコン基板を走査電子顕微鏡((株)日立製作所製 FESEM S−4300)により撮影したときの断面の写真である。
本発明は、基板上に存在する、アスペクト比(深さ/開口径)が5以上の導電処理した非貫通穴に銅を充填する方法であって、酸性銅めっき浴として、水溶性銅塩、硫酸、塩素イオン、ブライトナー及び特定のジアリルアミン類と二酸化硫黄との共重合体を含む酸性銅めっき浴を用いて、周期的電流反転銅めっきして非貫通穴に銅を充填することを特徴とする。
本発明において酸性銅めっき浴に用いる水溶性銅塩としては、通常めっき浴に用いられる水溶性の銅塩であれば特に制限はなく利用することができ、無機銅塩、アルカンスルホン酸銅塩、アルカノールスルホン酸銅塩、有機酸銅塩を例示できる。無機銅塩としては、硫酸銅、酸化銅、塩化銅、炭酸銅を例示できる。アルカンスルホン酸銅塩としては、メタンスルホン酸銅、プロパンスルホン酸銅等を例示できる。アルカノールスルホン酸銅塩としては、イセチオン酸銅、プロパノールスルホン酸銅等を例示できる。有機酸銅塩としては、酢酸銅、クエン酸銅、酒石酸銅等を例示できる。これらの水溶性銅塩は、一種を単独で、又は二種以上を組み合わせて使用することができるが、濃度管理の点から単独が好ましい。
水溶性銅塩として硫酸銅を用いるときは、その濃度は、100g/L〜300g/L以下が好ましく、150g/L〜250g/Lがさらに好ましい。
本発明において酸性銅めっき浴中の硫酸の濃度は、10g/L〜80g/Lが好ましく、15g/L〜60g/Lがさらに好ましい。
本発明において酸性銅めっき浴中の塩素イオンの濃度は、0.2〜20mmol/Lが好ましく、0.4〜10mmol/Lがさらに好ましい。
本発明において酸性銅めっき浴に用いられるブライトナーとしては、非貫通穴に銅を充填するために使われることが知られているブライトナーであれば特に限定しないが、ビススルホアルカンスルホン酸塩、スルホアルキルスルホン酸塩、ジチオカルバミン酸誘導体、ビス−(スルホアルキル)ジスルフィド塩を例示できる。本発明において酸性銅めっき浴中のブライトナーの濃度は、通常、0.1〜40mmol/Lが好ましく、0.2〜20mmol/Lがさらに好ましい。
本発明において酸性銅めっき浴に用いられるジアリルアミン類と二酸化硫黄との共重合体は、一般式(I)
(ただし、RおよびRは独立に水素原子又は炭素数1〜2のアルキル基を示し、Xはカウンターイオンである)
で示されるジアリルアミン類構成単位と式(II)
で示される二酸化硫黄構成単位とを含む。ここで、一般式(I)のジアリルアミン類構成単位中のカウンターイオンXとしては、塩素イオン、臭素イオン、沃素イオンを例示できる。
ジアリルアミン類と二酸化イオンとの共重合体としては、ジアリルジメチルアンモニウムクロライドと二酸化硫黄との共重合体、ジアリルメチルアミン塩酸塩と二酸化硫黄との共重合体、ジアリルアミン塩酸塩と二酸化硫黄との共重合体を例示することができる。ジアリルアミン類構成単位(I)と二酸化硫黄構成単位(II)との比率は、1:(0.1〜1)が好ましい。本発明に用いるジアリルアミン類と二酸化硫黄との共重合体の分子量(分子量の測定は、標準物質としてポリエチレングリコールを用いたGPC法、すなわち特開平11−263813号公報に記載の分子量測定法による)は、水溶性であれば特に限定しないが、例えば、800〜100000を例示できる。
本発明においては、所望により、酸性銅めっき浴にキャリアを含ませても良い。キャリアとしては、非貫通穴に銅を充填するために使われることが知られているキャリアであれば特に限定しないが、ポリエチレングリコール、ポリプロピレングリコール、エチレングリコールとプロピレングリコールとの共重合体を例示できる。本発明において、キャリアを含ませるときには、その濃度は通常、15〜40ppmが好ましい。
本発明の銅充填方法の対象となる基板は、ビア等の非貫通穴を有するもので導電処理した基板である。
基板としては、シリコン層を含む基板、すなわちシリコン基板が好適であり、主にシリコン層からなる基板、例えば、厚さとして80%以上、より好ましくは90%以上、特に好ましくは実質的に100%のシリコン層を含む基板がさらに好適であり、ウエハプロセスされたシリコン基板で三次元実装に用いることができるものを用いることができる。
本発明において、基板上に存在する、非貫通穴のアスペクト比(深さ/開口径)は、5以上であり、6以上が好適であり、7以上が特に好適である。
基板の導電処理は、通常の方法、例えば基板を無電解金属めっき処理、スパッタリング処理、導電性微粒子吸着処理や気相めっきすることにより行われる。
基板にある非貫通穴は開口径2〜50μmが好ましく、4〜30μmが特に好ましい。
本発明においては、銅めっきする前に、導電処理した非貫通穴を有する基板に、マイクロコンタクトプリンティング処理することが、めっき時間を短縮する点から好ましい。
本発明においてマイクロコンタクトプリンティング処理を行うときは、弾性材料で構成されるスタンプの平面に、めっき阻止物質を吸着させ、スタンプを基板に押すことにより、めっき阻止物質を、非貫通穴を有する基板の表面にのみ吸着させるのが好ましい。 めっき阻止物質は、基板に吸着したときに吸着した部分がめっき阻止できるものであればよく、例えば、アルカンチオールを例示できるが、オクタデカンチオールが、接触すると膜を形成しやすいので好ましい。スタンプの弾性材料としては、ポリ(ジメチル)シロキサン(PDMS)が、ゴム状弾性の点から好ましい。
本発明においてマイクロコンタクトプリンティング処理を行うときは、例えば、めっき阻止物質を有機溶媒に溶解させ、得られる溶液に、スタンプを浸漬させ、次いで、基板にそのスタンプを接触させ、さらに基板をエタノール等の有機溶媒や水で洗浄することにより基板の表面にのみめっき阻止物質を転写させることができる。この場合、めっき阻止物質を基板の非貫通穴に転写させないこととする。本発明において、マイクロコンタクトプリンティング処理した場合、ポリエチレングリコール(PEG)等のキャリアを使わないのでめっき浴の添加成分が少なくすることができ、濃度調整が容易になるので好ましい。
本発明においては、周期的電流反転銅めっきすることを必須の要件とする。周期的電流反転銅めっきとは周期的に電流の方向を逆転しながら銅めっきを行う方法であり、正電解、逆電解の順又は正電解、逆電解、休止の順で繰り返すように設定されるものである。本発明においては、酸性銅めっき浴が特定のカチオン系重合体であるジアリルアミン類と二酸化硫黄との共重合体を含むので、アスペクト比が高いにもかかわらず正電解時の電流密度が、例えば、3.5mA/cm以上、好ましくは3.5〜20mA/cm、より好ましくは3.5〜8.5mA/cm(電解電流値として−3.5〜―8.5mA/cm)と大きくすることができ、その結果、めっき時間を短くすることができる。正電解時の電流密度は、小さすぎるとめっき時間が長くなり、大きすぎるとボイドが発生しやすくなる。
本発明においては、逆電解時の電流密度は、正電解の電流密度の1〜5倍が好ましい。逆電解時の電流密度が小さすぎるとボイドが発生しやすく、また、逆電解時の電流密度が大きすぎると、めっきした銅が溶けるため銅めっき時間が長くなりやすい。
周期的電流反転における電解の周期は、例えば、正電解時間1〜1000msec、好ましくは20〜800msec、より好ましくは60〜500msecである。正電解時間が短すぎるとめっき時間が長くなりやすく、正電解時間が長すぎるとボイドを生じやすく、いずれも効果的でない。
本発明においては、特定のカチオン系重合体を添加しているので、アスペクト比が高いにもかかわらず、正電解時間を長くすることができるのでめっき時間を短くすることができる。
本発明においては、逆電解時間は、正電解時間の1/100〜1/5の時間であることが好ましい。逆電解時間は、短すぎるとボイドを生じやすく、長すぎると一度析出した銅めっき皮膜を溶解させてしまうため、銅めっきによるブラインドビアホール充填に要する時間が長くなりやすい。
本発明において、休止時間は、正電解時間の0〜3倍の時間が好ましく、1/100〜2倍の時間であることが好ましい。
休止時間は、例えば1〜400msec、好ましくは5〜300msecである。休止時間が短すぎると、ブラインドビアホール内への銅イオンの供給を助ける効果が充分でない。休止時間が長すぎると、銅めっきによるブラインドビアホールの充填に要する時間が長すぎる傾向がある。
本発明においては、めっき温度として、例えば、好ましくは10〜40℃、より好ましくは20〜25℃等の室温で行なうことが適当である。めっき温度は、低すぎるとめっき時間が長くなりやすく、めっき温度が高すぎるとめっき浴の成分が分解しやすくなる。
本発明においては、陽極は、従来、硫酸銅めっきに用いられているものであればよく、溶解性陽極、不溶性陽極のいずれを用いることができる。
本発明においては、被めっき物表面へのめっき浴成分の濃度を一定にするために撹拌を行なうことが好ましい。更に、濾過器でめっき液を循環濾過することが好ましく、これによりめっき液中のゴミ、沈澱物等を除去することが出来る。
なお、本発明において基板としてシリコン基板を用いた場合、非貫通穴を金属銅によって充填した後は、非貫通穴の開口部の形成面とは反対の面からシリコン基板を、CMP等により研削し、非貫通穴に充填された金属銅の先端を露出させることができる。これにより、貫通電極を備えたシリコン基板を形成することができる。得られたシリコン基板は三次元実装に用いることができる。
本発明は、上述の銅充填方法とは異なる、もう1つの銅充填方法を提供するものであり、この銅充填方法は、基板上に存在するアスペクト比(深さ/開口径)が2以上、好ましくは3以上、より好ましくは5以上の導電処理した非貫通穴に銅を充填する方法であって、基板をマイクロコンタクトプリンティング処理し、得られたマイクロコンタクトプリンティング処理済みの基板を、水溶性銅塩、硫酸、塩素イオン、ブライトナー及びレベラーを含む酸性銅めっき浴を用いて、非貫通穴に銅を充填することを特徴とするものであり、この銅充填方法は、マイクロコンタクトプリンティング処理を必須の工程とすること、めっきにおいて周期的電流反転を必須としないことなどの点で上述の銅充填方法と相違する。
また、この銅充填方法は酸性銅めっき浴がレベラーを含むことを必須要件とするものであり、レベラーとしては、上述のジアリルアミン類と二酸化硫黄との共重合体、ポリエチレンイミン、特開2002−155390号公報に記載のシアニン染料などを用いることができ、ポリエチレングリコール(PEG)などのキャリアは不要であるので、めっき浴の濃度調整が容易である。
実施例1〜3、比較例1〜3(シリコン基板上の非貫通穴への銅充填)
(1) 導電処理した非貫通穴を有するシリコン基板の作製
基板として、図1に示すように開口径10μm×深さ70μm(アスペクト比7)のビア(非貫通穴)1を形成したシリコン基板2を用いた。この基板に対して銅スパッタリングによる導電処理層3を厚さ31000Åとなるように形成し、導電処理済みのシリコン基板2を作製した。実施例1、比較例1ではこの基板を酸性銅めっきによる銅充填に付した。
(2) マイクロコンタクトプリンティング処理したシリコン基板の作製
図2に示すように、ポリ(ジメチルシロキサン)スタンプ4を、めっき阻止物質であるオクタデカンチオール(ODT)5の濃度5mmol/Lエタノール溶液に1分浸漬させた後、乾燥させて、ODT5が付着したポリ(ジメチルシロキサン)スタンプ4を得、次いでこれを、上記(1)で作製した導電化処理した非貫通穴を有するシリコン基板2に5秒接触させてODTを転写し、エタノールで1分、イオン交換水で1分超音波洗浄し、凸部の表面のみにODT5の自己組織化膜を形成して、マイクロコンタクトプリンティング処理済みの基板6を作製した。実施例2、3、比較例2、3では、この基板を酸性銅めっきによる銅充填に付した。
(3) 銅めっき方法
上記(1)で作製したシリコン基板2および上記(2)で作製したシリコン基板6を酸性銅めっきし、非貫通穴に銅充墳するために用いた装置の概略図を図3に示す。電源には、ポテンショスタット/ガルバノスタット8を用いた。基板2又は6を回転円板電極11の底部に取り付けカソードとして用い、回転制御装置9で回転数を1000rpmで制御しながら酸性銅めっき浴7中で銅めっきを行った。アノード10には含リン銅を用いた。電解条件はパルスジェネレーター12を用いてPR電解(周期的電流反転電解)を以下の条件で行った。
(PR電解条件)
周期的電流反転電解波形
正電解電流値(Ion) −6mA/cm
逆電解電流値(Ioff) 12mA/cm
正電解時間(Ton) 200ms
逆電解時間(Trev) 10 ms
休止時間(Toff) 200ms又は100ms
(酸性銅めっき浴)
添加剤として 塩酸、ビス−(3−スルホプロピル)ジスルフィド(SPS)、ポリエチレングリコール(PEG)(重量平均分子量Mw10000)、ジアリルジメチルアンモニウムクロリドと二酸化硫黄との1:1共重合体(P(DADMAC/SO))(分子量 4000)を用い、これらを下記組成と表1の条件で混合して各実施例および比較例に用いる酸性銅めっき浴を調製した。
(酸性銅めっき浴の組成)
硫酸銅 200g/L
硫酸 25g/L
塩酸 70mg/L
PEG(Mw10000) 25mg/L(実施例1、比較例1)
又は0mg/L(実施例2、3、比較例2、3)
SPS 2ppm
P(DADMAC/SO) 1mg/L(実施例1、2、3)
又は0mg/L(比較例1、2、3)
(ビアフィルめっき条件)
浴温度 室温
攪拌速度 1000rpm (回転円盤電極による)
陽極 含リン銅
酸素置換 0.5L/min、50min
(めっき液300mlに対して)
(4) 結果
銅めっき終了後、ビアホール(非貫通穴)への銅充填状態を評価するため、ビアホール開口を切断し断面を鏡面研磨して、走査電子顕微鏡((株)日立製作所製FESEM S−4300)により断面観察を行った。評価結果を表1に示す。また、得られた断面の写真を図4に示す。表1および図4に示すように、カチオン系重合体であるP(DADMAC/SO)を含む酸性銅めっき浴を用いて周期的電流反転銅めっきをおこなった実施例1〜3では、ボイドがなく銅充填も短時間で進行していることが確認できた。
これに対して、カチオン系重合体であるP(DADMAC/SO)を含まない酸性銅めっき浴を用いて周期的電流反転銅めっきを行った比較例1〜3では、ボイドの発生が認められることが確認された。
本発明によれば、特定のカチオン系重合体を含む酸性銅めっき浴を用いて、周期的電流反転銅めっきすることにより、基板上に存在する、アスペクト比(深さ/開口径)が5以上の導電処理した非貫通穴へ短時間で銅を良好に充填することができる。
1 ビア(非貫通穴)
2 シリコン基板
3 導電処理層
4 ポリ(ジメチルシロキサン)スタンプ
5 めっき阻止物質 オクタデカンチオール
6 マイクロコンタクトプリンティング処理基板
7 酸性銅めっき浴
8 ポテンショスタット/ガルバノスタット
9 回転制御装置
10 アノード
11 回転円板電極
12 パルスジェネレーター

Claims (6)

  1. 基板上に存在する、アスペクト比(深さ/開口径)が5以上の導電処理した非貫通穴に銅を充填する方法であって、酸性銅めっき浴として、水溶性銅塩、硫酸、塩素イオン、ブライトナー及び一般式(I)
    (ただし、R1およびR2は独立に水素原子又は炭素数1〜2のアルキル基を示し、X塩素イオン、臭素イオン又は沃素イオンである)
    で示されるジアリルアミン類構成単位と式(II)
    で示される二酸化硫黄構成単位とを含むジアリルアミン類と二酸化硫黄との共重合体を含む酸性銅めっき浴を用いて、周期的電流反転銅めっきして、非貫通穴に銅を充填することからなり、
    周期的電流反転めっきが、正電解、逆電解の順又は正電解、逆電解、休止の順で繰り返すように設定され、正電解時間が60〜500msec、逆電解時間が正電解時間の1/100〜1/5の時間であり、かつ、休止時間が正電解時間の0〜3倍の時間であることを特徴とする銅充填方法。
  2. 酸性銅めっき浴がさらにキャリアを含む、請求項1に記載の銅充填方法。
  3. 基板がシリコン層を含む基板である、請求項1に記載の銅充填方法。
  4. 基板があらかじめマイクロコンタクトプリンティング処理した基板である、請求項1又は3に記載の銅充填方法。
  5. 周期的電流反転銅めっきにおける正電解時の電流密度が3.5mA/cm以上である、請求項1〜4のいずれかに記載の銅充填方法。
  6. 周期的電流反転銅めっきにおける逆電解時の電流密度が正電解の電流密度の1〜5倍である、請求項5に記載の銅充填方法。

JP2009120133A 2009-05-18 2009-05-18 銅を充填する方法 Active JP5568250B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009120133A JP5568250B2 (ja) 2009-05-18 2009-05-18 銅を充填する方法
US12/782,157 US20100307925A1 (en) 2009-05-18 2010-05-18 Copper filling-up method
CN201010183443.0A CN101892501B (zh) 2009-05-18 2010-05-18 铜填充方法
US13/974,113 US9512534B2 (en) 2009-05-18 2013-08-23 Copper filling-up method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009120133A JP5568250B2 (ja) 2009-05-18 2009-05-18 銅を充填する方法

Publications (2)

Publication Number Publication Date
JP2010265532A JP2010265532A (ja) 2010-11-25
JP5568250B2 true JP5568250B2 (ja) 2014-08-06

Family

ID=43101842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009120133A Active JP5568250B2 (ja) 2009-05-18 2009-05-18 銅を充填する方法

Country Status (3)

Country Link
US (2) US20100307925A1 (ja)
JP (1) JP5568250B2 (ja)
CN (1) CN101892501B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI478861B (zh) * 2012-11-22 2015-04-01 Univ Nat Chunghsing Electrodeposition of copper nanoparticles
JP5979598B2 (ja) * 2012-11-26 2016-08-24 日東紡績株式会社 4級カチオン性(メタ)アクリルアミド類−二酸化イオウ共重合体およびその製造方法
WO2014162875A1 (ja) * 2013-04-02 2014-10-09 株式会社Adeka 電解銅めっき浴用添加剤、該添加剤を含む電解銅めっき浴および該電解銅めっき浴を用いた電解銅めっき方法
EP2865787A1 (en) * 2013-10-22 2015-04-29 ATOTECH Deutschland GmbH Copper electroplating method
US20150179555A1 (en) * 2013-12-20 2015-06-25 Sung Soo Kim Integrated circuit packaging system with vialess substrate and method of manufacture thereof
CN104746112A (zh) * 2014-12-17 2015-07-01 安捷利电子科技(苏州)有限公司 一种盲孔全铜填充添加剂的制备方法
JP6421719B2 (ja) * 2015-07-31 2018-11-14 住友金属鉱山株式会社 フレキシブル配線板用の電気銅めっき液及び該電気銅めっき液により製造される積層体の製造方法
WO2017090161A1 (ja) * 2015-11-26 2017-06-01 近藤 和夫 酸性銅めっき液、酸性銅めっき物および半導体デバイスの製造方法
CN105441993A (zh) * 2015-12-22 2016-03-30 苏州禾川化学技术服务有限公司 一种电镀线路板通孔盲孔的电镀液及电镀方法
RU2630994C1 (ru) * 2016-06-28 2017-09-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Российский химико-технологический университет имени Д.И. Менделеева" (РХТУ им. Д.И. Менделеева) Способ электролитического осаждения медных покрытий
CN107723711B (zh) * 2016-08-12 2020-02-18 惠州大亚湾金盛科技有限公司 一种铜光剂
CN109385650A (zh) * 2017-08-09 2019-02-26 中南大学 一种硅通孔结构、硅通孔结构的制造方法及其装置
JP6863178B2 (ja) * 2017-08-29 2021-04-21 住友金属鉱山株式会社 めっき液、めっき膜の製造方法
CN110306214A (zh) * 2019-07-05 2019-10-08 东莞市斯坦得电子材料有限公司 一种用于高纵横比孔径印制线路板通孔电镀的反向脉冲镀铜工艺
CN111270277B (zh) * 2020-03-23 2021-05-25 东莞市康迈克电子材料有限公司 盲孔填孔电镀工艺及采用该工艺得到的镀件、镀件的应用、电子产品
CN114464570A (zh) * 2020-11-10 2022-05-10 长鑫存储技术有限公司 半导体结构的形成方法
US11410874B2 (en) 2020-11-10 2022-08-09 Changxin Memory Technologies, Inc. Method for forming semiconductor structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3686151A (en) * 1971-01-18 1972-08-22 Hercules Inc Terpolymers of diallylamine
US6946065B1 (en) * 1998-10-26 2005-09-20 Novellus Systems, Inc. Process for electroplating metal into microscopic recessed features
JP2001073182A (ja) * 1999-07-15 2001-03-21 Boc Group Inc:The 改良された酸性銅電気メッキ用溶液
US6881318B2 (en) * 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US6736953B1 (en) * 2001-09-28 2004-05-18 Lsi Logic Corporation High frequency electrochemical deposition
JP3976564B2 (ja) * 2001-12-20 2007-09-19 日本リーロナール有限会社 ビアフィリング方法
JP2003328179A (ja) * 2002-05-10 2003-11-19 Ebara Udylite Kk 酸性銅めっき浴用添加剤及び該添加剤を含有する酸性銅めっき浴並びに該めっき浴を用いるめっき方法
JP3964263B2 (ja) * 2002-05-17 2007-08-22 株式会社デンソー ブラインドビアホール充填方法及び貫通電極形成方法
JP2003328180A (ja) 2002-05-17 2003-11-19 Denso Corp 有底孔のめっき充填方法
EP1475463B2 (en) * 2002-12-20 2017-03-01 Shipley Company, L.L.C. Reverse pulse plating method
US20040118691A1 (en) * 2002-12-23 2004-06-24 Shipley Company, L.L.C. Electroplating method
US20080283405A1 (en) * 2003-05-01 2008-11-20 Johns Hopkins University Method for Producing Patterned Structures by Printing a Surfactant Resist on a Substrate for Electrodeposition
US20050157475A1 (en) * 2004-01-15 2005-07-21 Endicott Interconnect Technologies, Inc. Method of making printed circuit board with electroplated conductive through holes and board resulting therefrom
JP4499502B2 (ja) * 2004-08-05 2010-07-07 荏原ユージライト株式会社 めっき用レベリング剤、酸性銅めっき浴用添加剤組成物、酸性銅めっき浴および該めっき浴を用いるめっき方法
JP4221597B2 (ja) * 2004-08-05 2009-02-12 日東紡績株式会社 ジアリルエチルメチルアンモニウムエチルサルフェイトと二酸化イオウとの共重合体の製造方法
JP2006307279A (ja) * 2005-04-28 2006-11-09 Ebara Corp めっき膜形成方法、めっき抑制剤塗布装置、金属蒸着装置
JP4895734B2 (ja) * 2006-09-08 2012-03-14 荏原ユージライト株式会社 めっき用レベリング剤、酸性銅めっき浴用添加剤組成物、酸性銅めっき浴および該めっき浴を用いるめっき方法
JP2008088524A (ja) * 2006-10-04 2008-04-17 Ebara Udylite Kk プリント基板用硫酸銅めっき液
KR100871382B1 (ko) 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
JP5578697B2 (ja) * 2009-04-03 2014-08-27 公立大学法人大阪府立大学 銅充填方法

Also Published As

Publication number Publication date
US20130334053A1 (en) 2013-12-19
US20100307925A1 (en) 2010-12-09
CN101892501A (zh) 2010-11-24
CN101892501B (zh) 2014-11-12
JP2010265532A (ja) 2010-11-25
US9512534B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
JP5568250B2 (ja) 銅を充填する方法
KR101089618B1 (ko) 전기도금조
JP6054595B2 (ja) めっき浴および方法
JP5578697B2 (ja) 銅充填方法
JP2010535289A (ja) シリコン貫通ビア(throughsiliconvia)の銅金属被膜
JP2001003191A (ja) 電解銅メッキ溶液
JP2005029818A (ja) めっき方法
TWI673394B (zh) 在微電子件中的銅的電沉積
EP2963158B1 (en) Plating method
KR102468093B1 (ko) 구리 전기도금을 향상시키는 방법
KR20080100223A (ko) 마이크로 전자공학에서의 구리 전착
KR20150056655A (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
TW201221704A (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
JP2004250791A (ja) 電気めっき組成物
JP5419793B2 (ja) 集積回路チップ上の電気めっき相互接続構造
JP2012512967A (ja) 非水溶液からの無電解析出
JP2009065207A (ja) 集積回路チップ上の電気めっき相互接続構造
JP2002302789A (ja) 電解質
KR102277675B1 (ko) 브롬 이온을 포함한 구리 전해도금용 전해질 용액 및 이를 이용한 구리 전해도금 방법
TWI515332B (zh) 銅電鍍溶液及銅電鍍方法
JP2005136433A (ja) 集積回路チップ上の電気めっき相互接続構造
JP2008056968A (ja) 銅配線の製造方法及び銅めっき用電解液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5568250

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250