JP5565456B2 - 集積回路及びその使用方法 - Google Patents
集積回路及びその使用方法 Download PDFInfo
- Publication number
- JP5565456B2 JP5565456B2 JP2012500614A JP2012500614A JP5565456B2 JP 5565456 B2 JP5565456 B2 JP 5565456B2 JP 2012500614 A JP2012500614 A JP 2012500614A JP 2012500614 A JP2012500614 A JP 2012500614A JP 5565456 B2 JP5565456 B2 JP 5565456B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- row
- integrated circuit
- setting information
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
(1)高いスループットを実現できるが機能変更の要求に応じてその都度再設計と半導体製造プロセスが必要な専用LSI。
(2)アプリケーション毎の半導体製造プロセスは必要ないが動作周波数とコストに問題があるFPGA。
(3)汎用性があり機能変更への柔軟な対応が可能であるがビット単位の演算効率とスループットと消費電力に問題があるプロセッサおよびDSP。
(4)機能変更への柔軟な対応が可能であるがフレキシビリティと動作周波数に問題があるDRP。
2 論理コンフィグレーション用メモリ素子
3 論理データ信号チャネル
4 論理コンフィグレーション用データチャネル
5 論理コンフィグレーション用メモリ素子の制御信号チャネル
6 入力および出力信号端子
7 論理再構成可能なリーフセル
8 論理データ信号セレクタ
9 フリップフロッップ回路またはラッチ回路等の記憶素子
10 フィードバック信号セレクタ
11 前段のフィードバック信号セレクタ
12 前段の論理データ信号セレクタ
13 前段のフリップフロッップ回路またはラッチ回路等の記憶素子
14 論理再構成可能なリーフセルモジュール
15 リーフセルモジュールインタフェース回路
16 論理コンフィグレーション制御回路
17 システムバスまたはローカルバス
18 バスインタフェース回路
19 論理再構成可能なリーフセルモジュール
20 ALU
21 制御ユニット
22 インストラクション機能変更制御回路
23 リーフセルモジュールコンフィグレーション制御回路
24 システムバス
25 リコンフィギュアブルプロセッサ
26 複合リーフセルモジュール
27 メモリコントローラ
28 バスブリッジ
29 ローカルバス
30 論理再構成可能なリーフセルモジュール
31 ペリフェラル
32 高級言語
33 1次コンパイラ
34 1次オブジェクト
35 オブジェクトコード解析処理
36 機能変更可能命令の最適命令コード
37 サードパーティ製の1次オブジェクト
38 2次コンパイラ
49 2次オブジェクト
40 リンカ
41 実行可能なバイナリコード
Claims (14)
- 所定の形状を有する基本セルを行列状に敷き詰めて構成したアレイを有する集積回路において,
前記基本セルは,
第1の信号が供給される第1の入力端子と,
第2の信号が供給される第2の入力端子と,
前記第1及び第2の入力端子と対向する位置にある第1及び第2の出力端子と,
前記第1の信号及び前記第2の信号をうけて,第1の設定情報に従い前記第1の信号及び前記第2の信号の論理演算結果にかかる信号,前記第1の信号若しくはその反転信号,又は前記第2の信号若しくはその反転信号のいずれかを前記第1の出力端子に供給する第1の論理ブロックと,
前記第1の信号及び前記第2の信号をうけて,第2の設定情報に従い前記第1の信号及び前記第2の信号の論理演算結果にかかる信号,前記第1の信号若しくはその反転信号,又は前記第2の信号若しくはその反転信号のいずれかを前記第2の出力端子に供給する第2の論理ブロックと,
を具備することを特徴とする集積回路。 - 前記基本セルは,さらに,
前記第1の設定情報を記憶する第1の記憶素子群と,
前記第2の設定情報を記憶する第2の記憶素子群と
を具備することを特徴とする請求項1記載の集積回路。 - 前記第1の記憶素子群及び前記第2の記憶素子群はいずれも複数のフリップフロップ回路から構成され,
これらフリップフロップに前記第1の設定情報及び前記第2の設定情報を供給するためのデータ配線群が列方向に形成され,これらフリップフロップに前記第1の設定情報及び前記第2の設定情報をラッチするための制御信号配線が行方向に形成されていることを特徴とする請求項2記載の集積回路。 - 前記第1の論理ブロックは4つの3入力論理ゲートと,これら3入力論理ゲートの各出力が入力される4入力論理ゲートとから構成され,前記3入力論理ゲートには,いずれも,第1の設定情報,前記第1の信号又はその反転信号,及び前記第2の信号又はその反転信号がそれぞれ入力され,
前記第2の論理ブロックは4つの3入力論理ゲートと,これら3入力論理ゲートの各出力が入力される4入力論理ゲートとから構成され,前記3入力論理ゲートには,いずれも,第2の設定情報,前記第1の信号又はその反転信号,及び前記第2の信号又はその反転信号がそれぞれ入力されることを特徴とする請求項1記載の集積回路。 - 前記アレイは,
前記基本セルを第1の行において所定のピッチで配列し,
前記第1の行に隣接する第2の行において,半ピッチシフトさせつつ前記所定のピッチで配列することによって,前記第1の行の前記基本セルの第2の出力端子が前記第2の行の前記基本セルの第1の入力端子に接続され,前記第1の行の前記基本セルの第1の出力端子が前記第2の行の前記基本セルの第2の入力端子に接続されるように前記基本セルを敷き詰めて構成したことを特徴とする請求項1記載の集積回路 - 前記アレイは,
前記基本セルをn行配列した
前記基本セルを奇数行(1,3,・・・n−1行)において所定のピッチで配列し,
前記基本セルを偶数行(2,4,・・・n行)において,半ピッチシフトさせつつ前記所定のピッチで配列することによって,前記奇数行の前記基本セルの第2の出力端子が前記偶数行の前記基本セルの第1の入力端子に接続され,前記奇数行の前記基本セルの第1の出力端子が前記偶数行の前記基本セルの第2の入力端子に接続されるように前記基本セルを敷き詰めて構成したサブアレイを有し,
前記サブアレイの一端にはn行目の各基本セルの出力をラッチするラッチ回路からなるラッチ回路行を有することを特徴とする請求項1記載の集積回路 - 前記アレイは,さらに,前記ラッチ回路の出力を前記1行の基本セルの第1の入力端子又は第2の入力端子に戻すためのフィードバック配線を有することを特徴とする請求項6記載の集積回路。
- 前記アレイは,前記基本セルをm行配列してなり,
さらに,前記集積回路は,
データの転送を行うバスと,
前記アレイの第1辺に沿って形成され,前記バスから供給されるデータを,前記アレイ中の1行目の基本セルの第1の入力端子又は第2の入力端子若しくはその両者に供給する第1のバスインターフェース回路と,
前記アレイ中のm行目の基本セルの第1の出力端子又は第2の出力端子若しくはその両者から供給されるデータを,前記バスに供給する第2のバスインターフェース回路とを有することを特徴とする請求項1記載の集積回路。 - 前記集積回路は,さらに,前記バスに接続された,所定の機能を有する機能ブロックを具備することを特徴とする請求項8記載の集積回路。
- 前記アレイは,前記基本セルをm行配列してなり,
さらに,前記集積回路は,
データの転送を行う第1のデータバス,第2のデータバス及び第3のデータバスを有し,
前記第1のデータバス及び前記第2のデータバスをそれぞれ入力とし,第3のデータバスに論理演算結果を出力する論理演算回路と,
前記アレイ中の1行目の基本セルの第1の入力端子又は第2の入力端子若しくはその両者は前記第1のデータバス又は前記第2のデータバスが接続され,
前記アレイ中のm行目の基本セルの第1の出力端子又は第2の出力端子若しくはその両者は前記第3のデータバスに接続されていることを特徴とする請求項1記載の集積回路。 - 前記集積回路は,さらに,前記第1の設定情報及び前記第2の設定情報を,動的に再設定する制御回路を具備することを特徴とする請求項1記載の集積回路。
- 請求項1記載の集積回路の使用方法であって,
前記第1の論理ブロックが,前記第2の信号又はその反転信号のいずれかを前記第1の出力端子に供給するように,前記第1の設定情報を設定するか,又は,前記第2の論理ブロックが,前記第1の信号又はその反転信号のいずれかを前記第2の出力端子に供給するように,前記第1の設定情報を設定することにより,前記第1の論理ブロック又は前記第2の論理ブロックを,実質的に斜め方向に走る配線と同一の作用を呈させることを特徴とする集積回路の使用方法。 - 請求項1記載の集積回路の使用方法であって,
前記第1の設定情報及び前記第2の設定情報を,動的に再設定することを特徴とする集積回路の使用方法。 - 請求項1記載の集積回路の使用方法であって,前記方法は,
前記基本セルの動作をテストすることによって不良セルを検出し,
前記検出によって不良セルとされた前記基本セルを迂回するように前記第1の設定情報及び前記第2の設定情報を設定することを特徴とする集積回路の使用方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012500614A JP5565456B2 (ja) | 2010-02-16 | 2011-02-16 | 集積回路及びその使用方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010049803 | 2010-02-16 | ||
JP2010049803 | 2010-02-16 | ||
JP2012500614A JP5565456B2 (ja) | 2010-02-16 | 2011-02-16 | 集積回路及びその使用方法 |
PCT/JP2011/053225 WO2011102362A1 (ja) | 2010-02-16 | 2011-02-16 | 集積回路及びその使用方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011102362A1 JPWO2011102362A1 (ja) | 2013-06-17 |
JP5565456B2 true JP5565456B2 (ja) | 2014-08-06 |
Family
ID=44482947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012500614A Expired - Fee Related JP5565456B2 (ja) | 2010-02-16 | 2011-02-16 | 集積回路及びその使用方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8884647B2 (ja) |
JP (1) | JP5565456B2 (ja) |
CN (1) | CN102859878B (ja) |
DE (1) | DE112011100551T5 (ja) |
WO (1) | WO2011102362A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013024751A1 (ja) * | 2011-08-12 | 2013-02-21 | 株式会社デンソー | 集積回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194608A (ja) * | 1988-01-29 | 1989-08-04 | Hitachi Ltd | 半導体論理回路 |
JP2005057451A (ja) * | 2003-08-01 | 2005-03-03 | Matsushita Electric Ind Co Ltd | プログラマブル論理回路 |
WO2007060738A1 (ja) * | 2005-11-28 | 2007-05-31 | Taiyo Yuden Co., Ltd. | 半導体装置 |
JP2009194676A (ja) * | 2008-02-15 | 2009-08-27 | Hiroshima Industrial Promotion Organization | プログラマブル論理デバイスおよびその構築方法およびその使用方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218240A (en) * | 1990-11-02 | 1993-06-08 | Concurrent Logic, Inc. | Programmable logic cell and array with bus repeaters |
JPH0574935A (ja) | 1991-09-11 | 1993-03-26 | Kawasaki Steel Corp | プログラマブル論理回路装置 |
JPH0974351A (ja) | 1995-09-05 | 1997-03-18 | Nippon Telegr & Teleph Corp <Ntt> | プログラマブル回路装置 |
JP3576837B2 (ja) | 1998-10-30 | 2004-10-13 | 日本電気株式会社 | プログラマブルロジックlsiの基本セル及び基本セル2次元アレイ |
JP3269526B2 (ja) | 1999-02-09 | 2002-03-25 | 日本電気株式会社 | プログラマブルロジックlsi |
JP3847147B2 (ja) * | 2001-11-22 | 2006-11-15 | 富士通株式会社 | マルチスレショールド電圧mis集積回路装置及びその回路設計方法 |
-
2011
- 2011-02-16 CN CN201180009785.3A patent/CN102859878B/zh not_active Expired - Fee Related
- 2011-02-16 WO PCT/JP2011/053225 patent/WO2011102362A1/ja active Application Filing
- 2011-02-16 DE DE112011100551T patent/DE112011100551T5/de not_active Ceased
- 2011-02-16 US US13/577,949 patent/US8884647B2/en not_active Expired - Fee Related
- 2011-02-16 JP JP2012500614A patent/JP5565456B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01194608A (ja) * | 1988-01-29 | 1989-08-04 | Hitachi Ltd | 半導体論理回路 |
JP2005057451A (ja) * | 2003-08-01 | 2005-03-03 | Matsushita Electric Ind Co Ltd | プログラマブル論理回路 |
WO2007060738A1 (ja) * | 2005-11-28 | 2007-05-31 | Taiyo Yuden Co., Ltd. | 半導体装置 |
JP2009194676A (ja) * | 2008-02-15 | 2009-08-27 | Hiroshima Industrial Promotion Organization | プログラマブル論理デバイスおよびその構築方法およびその使用方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102859878B (zh) | 2015-09-02 |
CN102859878A (zh) | 2013-01-02 |
JPWO2011102362A1 (ja) | 2013-06-17 |
WO2011102362A1 (ja) | 2011-08-25 |
US20120306532A1 (en) | 2012-12-06 |
DE112011100551T5 (de) | 2013-01-03 |
US8884647B2 (en) | 2014-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100952760B1 (ko) | 집적 회로 장치 | |
US7895586B2 (en) | Data flow graph processing method, reconfigurable circuit and processing apparatus | |
US7953956B2 (en) | Reconfigurable circuit with a limitation on connection and method of determining functions of logic circuits in the reconfigurable circuit | |
WO2014080872A2 (ja) | 再構成可能な半導体装置の論理構成方法 | |
US11750195B2 (en) | Compute dataflow architecture | |
JP5704240B2 (ja) | 集積回路 | |
Lin et al. | A fine-grain dynamically reconfigurable architecture aimed at reducing the FPGA-ASIC gaps | |
US10790829B2 (en) | Logic circuits with simultaneous dual function capability | |
US7954077B2 (en) | Integrated circuit design utilizing array of functionally interchangeable dynamic logic cells | |
JP5565456B2 (ja) | 集積回路及びその使用方法 | |
US9621159B2 (en) | Reconfigurable semiconductor integrated circuit and electronic device | |
JP5678782B2 (ja) | リコンフィグ可能な集積回路装置 | |
JP4562679B2 (ja) | データフローグラフ生成装置 | |
US6650139B1 (en) | Modular collection of spare gates for use in hierarchical integrated circuit design process | |
JP2008219728A (ja) | 再構成可能な演算処理回路 | |
JP2007272394A (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、処理装置、及びリコンフィギュラブル回路 | |
Albanesi | An example of integrated circuit design based on silicon compilation: The SCPC1 (Silicon Compiler Pyramidal Chip) | |
Huang et al. | Garp—A reconfigurable coprocessor for RISC-V |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5565456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |