JP5564794B2 - Circuit board, active matrix circuit board, and image display device - Google Patents
Circuit board, active matrix circuit board, and image display device Download PDFInfo
- Publication number
- JP5564794B2 JP5564794B2 JP2009000459A JP2009000459A JP5564794B2 JP 5564794 B2 JP5564794 B2 JP 5564794B2 JP 2009000459 A JP2009000459 A JP 2009000459A JP 2009000459 A JP2009000459 A JP 2009000459A JP 5564794 B2 JP5564794 B2 JP 5564794B2
- Authority
- JP
- Japan
- Prior art keywords
- upper electrode
- circuit board
- electrode
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、層間絶縁膜に設けられた貫通孔を介して下部電極と接続された上部電極を有する回路基板に関し、特に上部電極を画素電極とするディスプレイ駆動用のアクティブマトリクス回路基板及びそのアクティブマトリクス回路基板を有する画像表示装置に関する。 The present invention relates to a circuit board having an upper electrode connected to a lower electrode through a through hole provided in an interlayer insulating film, and more particularly to an active matrix circuit board for driving a display having the upper electrode as a pixel electrode and the active matrix thereof The present invention relates to an image display device having a circuit board.
近年プリンティングエレクトロニクスと呼ばれる技術分野が着目されている。これは印刷法により微細な回路を形成することで、従来の一般的なフォトリソグラフィによる半導体プロセスに対してコストダウンを図るものである。プリンティングエレクトロニクスに用いられる印刷技術としては、インクジェット印刷、グラビア印刷、スクリーン印刷等がある。 In recent years, a technical field called printing electronics has attracted attention. In this method, a fine circuit is formed by a printing method, so that the cost is reduced with respect to a conventional semiconductor process by general photolithography. Printing techniques used for printing electronics include inkjet printing, gravure printing, screen printing, and the like.
このうち、スクリーン印刷法は、広い面積にパターニングされた厚膜を容易に形成することができるという利点を有する。微細配線を有する回路基板においては、積層した回路配線間のキャパシタンスにより高周波動作時に層間でリークが発生する。従って、キャパシタンスを低減する必要があり、層間絶縁膜の低誘電率化と厚膜化が要求されている。ここで、スクリーン印刷法を用いれば、積層された回路配線間での導通を確保するための貫通配線が配線されるスルーホール（コンタクトホール、ビアホール等を含む開口部）を有し、厚膜である層間絶縁膜を容易に形成することができる。特許文献１では、スクリーン印刷法を用いて厚膜を形成する技術が開示されている。また、特許文献２では、スクリーン印刷法を用いて層間絶縁膜を形成する技術が開示されている。
Among these, the screen printing method has an advantage that a thick film patterned in a wide area can be easily formed. In a circuit board having fine wiring, leakage occurs between layers during high-frequency operation due to the capacitance between the stacked circuit wirings. Therefore, it is necessary to reduce the capacitance, and it is required to reduce the dielectric constant and increase the thickness of the interlayer insulating film. Here, if the screen printing method is used, it has a through hole (opening including a contact hole, a via hole, etc.) through which a through wiring for ensuring conduction between the laminated circuit wirings is provided, and is a thick film. A certain interlayer insulating film can be easily formed.
また、スクリーン印刷法は、印刷面積が広い場合に、高いスループットで安定して印刷できるという利点を有する。インクジェット印刷法などの走査式の印刷方式では、大面積および高密度になると走査回数が多くなり、走査回数に比例して印刷時間が長くなってしまうという欠点を有する。また、インクジェット印刷法などの走査式の印刷方式では、各走査での再現誤差が重なり、安定性を確保することが困難であるという欠点を有する。一方、スクリーン印刷法を用いれば、スクリーン形状が安定している条件、すなわちスクリーン形状が変形しない条件での印刷であれば、再現性良く印刷することが可能である。また、スクリーン印刷法では、面積が同一であれば印刷パターンによらずほぼ同一のスループットで生産することが可能である。 Further, the screen printing method has an advantage that printing can be stably performed with high throughput when the printing area is large. A scanning printing method such as an ink jet printing method has a drawback that the number of scans increases when the area is large and the density is high, and the printing time increases in proportion to the number of scans. Further, a scanning printing method such as an inkjet printing method has a drawback that it is difficult to ensure stability due to overlapping reproduction errors in each scanning. On the other hand, if the screen printing method is used, printing can be performed with good reproducibility if the printing is performed under the condition that the screen shape is stable, that is, the condition that the screen shape is not deformed. In the screen printing method, if the area is the same, it is possible to produce with almost the same throughput regardless of the printing pattern.
更に、表面に凹凸を有する下地にも容易に印刷することが可能であることもスクリーン印刷法の利点である。ゴム製のスキージを走査することで、数１０μｍ程度の凹凸であれば、下地の表面形状に影響されずに印刷することが可能である。 Furthermore, it is also an advantage of the screen printing method that printing can be easily performed on a base having an uneven surface. By scanning a squeegee made of rubber, it is possible to print without being affected by the surface shape of the ground, if the unevenness is about several tens of μm.
上記のような利点を有するスクリーン印刷は、プラズマディスプレイの蛍光体印刷、積層セラミックコンデンサの電極印刷などに採用されており、微細配線用の技術として注目されている。特許文献３では、ディスプレイ駆動用アクティブマトリクス回路基板の画素電極をスクリーン印刷法により形成する技術が開示されている。
ところが、スクリーン印刷法を用いてアクティブマトリクス回路基板の画素電極を形成する場合、以下のような問題があった。 However, when the pixel electrodes of the active matrix circuit substrate are formed by using the screen printing method, there are the following problems.
スクリーン印刷法を用いる場合、粘性の高いペースト状の材料をスクリーンの開口部から吐出させてパターニングする。そのため、１００μｍ以下の微細なパターンになると、パターンの大きさにより吐出されるペースト量が変動してしまうという問題があった。図１２にスクリーン印刷法により配線パターンを形成する際の配線の線幅と膜厚との関係を示す。図１２に示すように、線幅が増大するのに伴って膜厚も増大する。これは、配線の線幅が増大すると吐出されるペースト量が増加し、配線の膜厚も増大するためである。 When the screen printing method is used, patterning is performed by discharging a highly viscous paste-like material from the opening of the screen. For this reason, there is a problem in that the amount of paste to be ejected varies depending on the size of the pattern when it becomes a fine pattern of 100 μm or less. FIG. 12 shows the relationship between the line width and film thickness when forming a wiring pattern by screen printing. As shown in FIG. 12, the film thickness increases as the line width increases. This is because as the line width of the wiring increases, the amount of paste to be discharged increases and the film thickness of the wiring also increases.
また、スクリーン印刷法を用いる場合、流体であるペーストを用いてパターニングする。そのため、パターンが微細な場合に、形成されるパターンの断面形状が円筒の一部を切り出したような「かまぼこ」型の形状となってしまい、パターンの表面形状を平面形状にすることが困難であるという問題があった。例えば特許文献２及び３において、ディスプレイ駆動用回路の層間絶縁膜上に画素電極をスクリーン印刷で形成する手法が開示されている。しかしながら、スクリーン印刷法により高密度に配置されたマトリクス状の画素電極を形成すると、画素電極の表面が平面にならないという問題があった。
Further, when the screen printing method is used, patterning is performed using a paste that is a fluid. Therefore, when the pattern is fine, the cross-sectional shape of the pattern to be formed becomes a “kamaboko” shape that is a part of the cylinder cut out, and it is difficult to make the surface shape of the pattern flat. There was a problem that there was. For example,
更に、このような画素電極を有する画素電極（上部電極）が形成されたアクティブマトリクス回路基板を表示パネルと貼り合わせて画像表示装置を形成する場合、表示が不均一になるという問題があった。具体的には、表示パネルのアクティブマトリクス回路基板と対向する側には透明導電材料を用いた対向電極が形成され、スイッチング素子を介して画素電極と対向電極間に電圧を印加することで表示パネルを駆動制御する。この際、表示パネルの最下面と画素電極表面との距離に不均一があると、表示パネルに印加される電界が不均一となり、表示ムラが発生するという問題があった。 Furthermore, when an active matrix circuit substrate having a pixel electrode (upper electrode) having such a pixel electrode is bonded to a display panel to form an image display device, there is a problem that display becomes non-uniform. Specifically, a counter electrode using a transparent conductive material is formed on the side of the display panel that faces the active matrix circuit substrate, and a voltage is applied between the pixel electrode and the counter electrode via the switching element, thereby displaying the display panel. Is controlled. At this time, if the distance between the lowermost surface of the display panel and the surface of the pixel electrode is non-uniform, there is a problem that the electric field applied to the display panel becomes non-uniform and display unevenness occurs.
本発明は、上記の点に鑑みてなされたものであり、コスト的な利点の多いスクリーン印刷法を用いて、平面性及びサイズの均質性に優れた上部電極を有する回路基板を提供するとともに、高密度かつ表示均一性の高いディスプレイを駆動するためのアクティブマトリクス回路基板及び画像表示装置を提供することを目的とする。 The present invention has been made in view of the above points, and provides a circuit board having an upper electrode excellent in flatness and size uniformity using a screen printing method with many cost advantages, An object of the present invention is to provide an active matrix circuit board and an image display device for driving a display with high density and high display uniformity.
第１の発明は、基板と、前記基板上に形成される複数の下部電極と、前記基板上に形成され、前記複数の下部電極のそれぞれの上に開口部を有する層間絶縁膜と、前記複数の開口部のそれぞれを埋めるよう表面が平面に形成され、前記複数の下部電極のそれぞれと電気的に接続される上部電極とを有する回路基板において、前記層間絶縁膜は、一の開口部と、該一の開口部に最も近接する開口部又は次に近接する開口部との略中間点で、前記基板表面からの高さが極大高さｄとなる極大点を備える曲面形状を有し、前記一の開口部での前記基板表面から前記上部電極の前記表面までの高さｔが、前記極大点の前記極大高さｄよりも小さいことを特徴とする。 The first invention includes a substrate, a plurality of lower electrodes formed on the substrate, an interlayer insulating film formed on the substrate and having an opening on each of the plurality of lower electrodes, and the plurality of the plurality of lower electrodes. In the circuit substrate having a flat surface that fills each of the openings, and an upper electrode that is electrically connected to each of the plurality of lower electrodes, the interlayer insulating film includes one opening, Having a curved surface shape having a maximum point at which the height from the substrate surface is a maximum height d at a substantially middle point between the opening closest to the one opening or the next closest opening; A height t from the substrate surface to the surface of the upper electrode at one opening is smaller than the maximum height d of the maximum point.
なお、基板表面からの高さとは、基板表面からの高さ又は基板表面からある所定の高さにある同一の面からの高さであることを意味する。従って、極大高さｄ及び上部電極の高さｔは、基板表面からの高さであってもよく、基板表面から同一の高さを有する面からの高さであってもよい。 In addition, the height from the substrate surface means a height from the substrate surface or a height from the same surface at a predetermined height from the substrate surface. Therefore, the maximum height d and the height t of the upper electrode may be a height from the substrate surface or a height from a surface having the same height from the substrate surface.
また、極大高さｄにばらつきがある場合には、上部電極の基板表面からの高さｔは、全ての極大点での極大高さｄの最大値ｄｍａｘよりも小さければよい。すなわち、極大高さｄの代わりに、全ての極大点での極大高さｄの最大値ｄｍａｘを用いてもよい。 When the maximum height d varies, the height t from the substrate surface of the upper electrode only needs to be smaller than the maximum value dmax of the maximum height d at all the maximum points. That is, instead of the maximum height d, the maximum value dmax of the maximum height d at all the maximum points may be used.
第２の発明は、第１の発明に係る回路基板において、前記上部電極は、マトリクスの交点に設けられ、前記上部電極の各々に対応して設けられ、所定の面積Ｓ０を有する画素領域を有し、前記基板表面から前記極大点の前記極大高さｄの１／２の高さｄ／２における前記上部電極の断面積をＳ１とすると、Ｓ１／Ｓ０≧０．２を満たすことを特徴とする。 According to a second invention, in the circuit board according to the first invention, the upper electrode is provided at an intersection of the matrix, is provided corresponding to each of the upper electrodes, and has a pixel region having a predetermined area S0. When the cross-sectional area of the upper electrode at a height d / 2 that is ½ of the maximum height d of the maximum point from the substrate surface is S1, S1 / S0 ≧ 0.2 is satisfied. To do.
第３の発明は、第２の発明に係る回路基板において、前記一の開口部の面積をＳ２とすると、Ｓ２／Ｓ１≦０．３を満たすことを特徴とする。 According to a third invention, in the circuit board according to the second invention, when the area of the one opening is S2, S2 / S1 ≦ 0.3 is satisfied.
第４の発明は、第１乃至第３のいずれか一つの発明に係る回路基板において、前記高さｔは、前記極大高さｄの０．８倍以上であることを特徴とする。 According to a fourth invention, in the circuit board according to any one of the first to third inventions, the height t is not less than 0.8 times the maximum height d.
第５の発明は、第１乃至第４のいずれか一つの発明に係る回路基板において、前記曲面形状の曲率半径が、前記極大高さｄの３０倍以上２００倍以下であることを特徴とする。 A fifth invention is characterized in that, in the circuit board according to any one of the first to fourth inventions, a curvature radius of the curved surface shape is not less than 30 times and not more than 200 times the maximum height d. .
第６の発明は、第１乃至第５のいずれか一つの発明に係る回路基板において、前記上部電極は、凸曲面形状を有することを特徴とする。 According to a sixth invention, in the circuit board according to any one of the first to fifth inventions, the upper electrode has a convex curved surface shape.
第７の発明は、第１乃至第６のいずれか一つの発明に係る回路基板を含むアクティブマトリクス回路基板であって、前記下部電極は、スイッチング素子に接続され、前記上部電極は、ディスプレイ駆動用の画素電極であることを特徴とする。 A seventh invention is an active matrix circuit board including the circuit board according to any one of the first to sixth inventions, wherein the lower electrode is connected to a switching element, and the upper electrode is for display driving. It is characterized by being a pixel electrode.
第８の発明に係る画像表示装置は、第７の発明に係るアクティブマトリクス回路基板と、前記アクティブマトリクス回路基板上に形成される表示部及び対向電極とを有する。 An image display device according to an eighth invention includes the active matrix circuit substrate according to the seventh invention, and a display unit and a counter electrode formed on the active matrix circuit substrate.
第９の発明に係る回路基板の製造方法は、複数の下部電極が形成されている基板上に、前記複数の下部電極のそれぞれの上に開口部を有し、一の開口部と、該一の開口部に最も近接する開口部又は次に近接する開口部との略中間点で前記基板表面からの高さが極大高さｄとなる極大点を備える曲面形状を有する層間絶縁膜を、スクリーン印刷を用いて形成する層間絶縁膜形成工程と、前記複数の開口部のそれぞれを埋めるように、上部電極をスクリーン印刷により印刷する部電極印刷工程と、前記上部電極を熱処理により仮硬化させる上部電極仮硬化工程と、仮硬化している前記上部電極をプレスして平坦化する上部電極プレス工程と、前記上部電極を熱処理により本硬化させ、前記一の開口部での前記上部電極の前記基板表面からの高さｔが、前記極大点の前記極大高さｄよりも小さくする上部電極本硬化工程とを有することを特徴とする回路基板の製造方法。 According to a ninth aspect of the present invention, there is provided a circuit board manufacturing method, comprising: an opening on each of the plurality of lower electrodes on a substrate on which the plurality of lower electrodes are formed; An interlayer insulating film having a curved surface shape having a maximum point where the height from the substrate surface is a maximum height d at a substantially middle point between the opening closest to the opening and the next closest opening; An interlayer insulating film forming step formed by printing, a partial electrode printing step for printing the upper electrode by screen printing so as to fill each of the plurality of openings, and an upper electrode for temporarily curing the upper electrode by heat treatment A pre-curing step, an upper electrode pressing step of pressing and flattening the pre-cured upper electrode, and a main surface of the upper electrode through the heat treatment , and the substrate surface of the upper electrode at the one opening Height from The method of the circuit board, characterized by chromatic and said maximum height upper electrode main curing step you less than d of the maximum point.
本発明によれば、コスト的な利点の多いスクリーン印刷法を用いて、平面性及びサイズの均質性に優れた上部電極を有する回路基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the circuit board which has the upper electrode excellent in planarity and the uniformity of size can be provided using the screen printing method with many cost advantages.
次に、本発明を実施するための最良の形態について図面と共に説明する。
（第１の実施の形態）
図１乃至図９を参照し、本発明の第１の実施の形態に係る回路基板及びアクティブマトリクス回路基板について説明する。
Next, the best mode for carrying out the present invention will be described with reference to the drawings.
(First embodiment)
A circuit board and an active matrix circuit board according to a first embodiment of the present invention will be described with reference to FIGS.
始めに、図１乃至図３を参照し、本実施の形態に係る回路基板及びアクティブマトリクス回路基板の構造について説明する。 First, the structure of the circuit board and the active matrix circuit board according to the present embodiment will be described with reference to FIGS.
図１は、本実施の形態に係る回路基板の構造を模式的に示す断面図である。図２は、本実施の形態に係るアクティブマトリクス回路基板の構造を模式的に示す上面図である。図２（ａ）は、スイッチング素子が形成されている状態を示し、図２（ｂ）は、スイッチング素子の上にスルーホール（開口部）を有する層間絶縁膜が形成されている状態を示し、図２（ｃ）は、スルーホール（開口部）の上に画素電極（上部電極）が形成されている状態を示す。図３は、本実施の形態に係るアクティブマトリクス回路基板の構造を、従来のアクティブマトリクス回路基板の構造と比較して模式的に示す断面図である。図３（ａ）は、図２（ｂ）のＡ−Ａ線に沿う断面図であり、図３（ｂ）及び図３（ｃ）は、比較のために従来の画素電極（上部電極）が形成されている基板上に表示パネル及び対向基板が形成されている状態を示す図である。 FIG. 1 is a cross-sectional view schematically showing the structure of the circuit board according to the present embodiment. FIG. 2 is a top view schematically showing the structure of the active matrix circuit substrate according to the present embodiment. 2A shows a state where a switching element is formed, and FIG. 2B shows a state where an interlayer insulating film having a through hole (opening) is formed on the switching element. FIG. 2C shows a state in which the pixel electrode (upper electrode) is formed on the through hole (opening). FIG. 3 is a cross-sectional view schematically showing the structure of the active matrix circuit substrate according to the present embodiment in comparison with the structure of a conventional active matrix circuit substrate. 3A is a cross-sectional view taken along line AA in FIG. 2B, and FIGS. 3B and 3C show a conventional pixel electrode (upper electrode) for comparison. It is a figure which shows the state in which the display panel and the opposing board | substrate are formed on the formed board | substrate.
図１を参照するに、本実施の形態に係る回路基板２０は、基板１、下部電極４、層間絶縁膜６、上部電極７を有する。すなわち、基板１と、基板１上に形成される複数の下部電極４と、基板１上に形成され、複数の下部電極４のそれぞれの上に複数のスルーホール（開口部）９を有する層間絶縁膜６と、複数のスルーホール（開口部）９のそれぞれを埋めるように形成され、複数の下部電極４のそれぞれと電気的に接続される上部電極７とを有する。換言すれば、基板１上に、下部電極４、層間絶縁膜６、上部電極７が形成されており、上部電極７と下部電極４は、スルーホール（開口部）９を介して導通している。
Referring to FIG. 1, a
また、図１に示すように、層間絶縁膜６は、あるスルーホール（開口部）９と、そのスルーホールに最も近接するスルーホール（開口部）９又は次に近接するスルーホール（開口部）９との略中間点で、基板表面からの高さが極大高さｄとなる極大点Ｃを備える曲面形状を有している。更に、スルーホール（開口部）９での上部電極７の基板表面からの高さｔが、極大点Ｃの極大高さｄよりも小さい。
As shown in FIG. 1, the
以下、本実施の形態では、上記のような基板１、下部電極４、層間絶縁膜６、上部電極７を有する回路基板２０の最良の形態として、ディスプレイ駆動用のアクティブマトリクス回路基板３０について例示する。なお、本発明に係る回路基板２０は、ディスプレイ駆動用のアクティブマトリクス回路基板３０と同様に、後述するような上部電極７上の電界分布の各素子間での均一性を必要とする各種デバイスの駆動回路基板として利用できるものであり、ディスプレイ駆動用に限定するものではない。また、本実施の形態に係る回路基板をディスプレイ駆動用のアクティブマトリクス回路基板として用いる場合は、マトリクス状に配列したスイッチング素子の出力端子が本発明の下部電極に相当し、ディスプレイ駆動時に表示パネル（表示部）に電界を印加する画素電極が本発明の上部電極に相当する。
Hereinafter, in the present embodiment, an active
本実施の形態では、スイッチング素子をマトリクスの交点に配置した（マトリクス状に配置した）基板として、スイッチング素子の出力端子から所定の電圧を出力できるものであれば、任意のものを用いることができる。このようなアクティブマトリクス回路基板３０として、一般的なＴＦＴ（Thin Film Transistor：薄膜トランジスタ）をスイッチング素子に用いたものが例示される。その一例として、図２（ａ）〜（ｂ）にアクティブマトリクス回路基板の上面図を示し、図３（ａ）にアクティブマトリクス回路基板の断面図を示す。基板１上にゲート電極２、ゲート絶縁膜３が順次積層され、ゲート絶縁膜３上にソース電極５、ドレイン電極４が形成されている。ドレイン電極４は、本発明の下部電極に相当する。また、ゲート絶縁膜３上であってソース電極５及びドレイン電極４との間のチャネル領域１０に、半導体８が形成されている。
In the present embodiment, any substrate can be used as long as it can output a predetermined voltage from the output terminal of the switching element as the substrate in which the switching elements are arranged at the intersections of the matrix (arranged in a matrix). . An example of such an active
基板１は、パターニングされた回路を保持する機能を有するものであれば任意のものを使用することができ、基板１に接するゲート電極２およびゲート絶縁膜３の材料と密着性の高いものが好ましい。例としては、ガラス，シリコンなどの無機物やポリエチレンナフタレート、ポリエチレンテレフタラート、ポリカーボネート、アクリルなどの任意の樹脂が挙げられる。これらの材料に隣接層との密着性を高める表面処理やコーティング層を形成しても良い。
As the
ゲート電極２、ソース電極５、ドレイン電極４の材料は、導電性の高い任意の材料を用いることができ、金属および合金が好ましい。ゲート電極２、ソース電極５、ドレイン電極４の成膜方法および形成方法として、任意のものを用いることができ、スパッタリングや真空蒸着のような真空成膜法とフォトリソグラフィを組み合わせて用いるものや、導電フィラーを分散させたインクを用いた印刷法が例として挙げられる。しかしながら、使用材料を低減することができ、製造コストを低減することができるという観点で印刷法が好ましい。印刷法としては、インクジェット法、グラビア印刷法、スクリーン印刷法を例示することができる。これらの複数の印刷法については、必要な解像度に対応して適切な方法を選択することができる。
As the material for the
ゲート絶縁膜３の材料は、任意の絶縁体材料を用いることができる。但し、ゲート絶縁膜３上にソース電極５とドレイン電極４を形成することを考慮すると、平坦性の高い材料と成膜方法を用いることが好ましい。
As the material of the
本実施の形態では、図２（ａ）に示すように、チャネル領域１０に半導体８をパターニングしてトランジスタを形成することにより、スイッチング素子を形成することができる。また図２（ａ）に示すように、スイッチング素子をマトリクス状に配置することによりアクティブマトリクス回路基板３０とすることができる。
In this embodiment, as shown in FIG. 2A, a switching element can be formed by patterning the
半導体８の材料は、公知の任意の無機半導体材料・有機半導体材料を用いることができる。また、半導体８の形成方法は、製造コストを低減することができるという理由により、有機半導体を印刷法でパターニングする方法が好ましい。図２（ａ）に例示したアクティブマトリクス回路基板３０では、ゲート電極２が選択線に相当し、ソース電極５が信号線に相当する。スイッチング素子からの出力はドレイン電極４から取り出される。
As the material of the
尚、上記のアクティブマトリクス回路基板３０は実施形態の一例であり、本発明の内容を制限するものではない。ディスプレイ駆動用の出力が可能であれば、複数のスイッチング素子を組み合わせても良く、キャパシタンスや低効率を補正するための電極を任意の方法で形成しても良い。
The active
次に、図４乃至図５を参照し、本実施の形態に係る回路基板における層間絶縁膜の構造及び製造方法について説明する。 Next, with reference to FIGS. 4 to 5, the structure and manufacturing method of the interlayer insulating film in the circuit board according to the present embodiment will be described.
図４は、本実施の形態に係るアクティブマトリクス回路基板の層間絶縁膜のパターンを模式的に示す上面図である。図５は、本実施の形態に係る回路基板の製造方法を説明するための図であり、層間絶縁膜をスクリーン印刷により形成する様子を模式的に示す図である。 FIG. 4 is a top view schematically showing the pattern of the interlayer insulating film of the active matrix circuit substrate according to the present embodiment. FIG. 5 is a diagram for explaining the method of manufacturing the circuit board according to the present embodiment, and is a diagram schematically showing how the interlayer insulating film is formed by screen printing.
本実施の形態に係るアクティブマトリクス回路基板３０を用いてディスプレイを駆動するためには、図２（ｂ）および図３（ａ）に示すように、スルーホール（開口部）９を有する層間絶縁膜６を形成し、図２（ｃ）に示すようにスルーホール（開口部）９上に画素電極（上部電極）７を形成する必要がある。それにより、ディスプレイを駆動する画素電極（上部電極）７を大面積化することができる。この際、ある画素電極（上部電極）７とその画素電極（上部電極）７に接続されていない他の電極との間の静電容量により高周波動作時にリーク電流が生じる。そのため、画素電極（上部電極）７とアクティブマトリクス回路基板３０のその画素電極（上部電極）７に接続されていない他の電極との間に生じる静電容量を低減する必要がある。従って、層間絶縁膜６は、低誘電率を有する材料よりなる厚い膜で形成されることが好ましい。
In order to drive a display using the active
層間絶縁膜６のパターンは、異なるパターンのスクリーンを用いた複数回の印刷で形成することができる。図４に層間絶縁膜のパターンを模式的に示す。図４（ａ）に示すように、ライン状のパターンの第１の層間絶縁膜６１を形成し、その上に離散的なドット状パターンである第２の層間絶縁膜６２を形成することによって、スルーホール（開口部）９を形成することができる。また、図４（ｂ）に示すように、ライン状のパターンを有する第１の層間絶縁膜６１を形成し、第１の層間絶縁膜６１の上に９０度回転させたライン状のパターンを有する第２の層間絶縁膜６３を形成することによって、スルーホール（開口部）９を形成することができる。これらの手法により、周囲の領域は印刷し、微小面積の領域だけ印刷しないようにするいわゆる「抜き印刷」に適さないスクリーン印刷の短所を補うことが可能である。
The pattern of the
このとき、層間絶縁膜６の表面形状は、図３（ａ）の断面図に示すように、上に凸の曲面である凸曲面形状であり、その頂点は隣接するスルーホール（開口部）の中間点付近に位置している。すなわち、層間絶縁膜上に平面部を有さないことが特徴である。その曲率半径は極大膜厚（頂点での膜厚）の３０倍以上２００倍以下の範囲が好ましい。層間絶縁膜の断面形状を緩やかな曲面構造とすることで、画素電極材料表面を平坦にすることができる。それにより、電極表面を対向電極と平行に保つことができ、電気力線の散逸を抑え表示品質を良好にすることができる。
At this time, as shown in the cross-sectional view of FIG. 3A, the surface shape of the
なお、図４（ａ）の場合には、図３（ａ）に示す凸曲面形状を有する断面は、図４（ａ）のＡ−Ａ線及びＢ−Ｂ線に沿う断面図となる。この場合、層間絶縁膜６は、図３（ａ）に示すように、あるスルーホール（開口部）９と、そのスルーホール（開口部）に最も近接するスルーホール（開口部）９との略中間点で、基板１の表面からの高さが極大高さｄとなる極大点Ｃを備える曲面形状を有している。
In the case of FIG. 4 (a), the cross section having the convex curved surface shape shown in FIG. 3 (a) is a cross-sectional view taken along the lines AA and BB in FIG. 4 (a). In this case, as shown in FIG. 3A, the
また、図４（ｂ）の場合には、図３（ａ）に示す凸局面形状を有する断面は、図４（ｂ）のＡ−Ａ線に沿う断面図となる。この場合、層間絶縁膜６は、図３（ａ）に示すように、あるスルーホール（開口部）９と、そのスルーホール（開口部）に最も近接するスルーホール（開口部）ではなく次に近接するスルーホール（開口部）９との略中間点で、基板１の表面からの高さが極大高さｄとなる極大点を備える曲面形状を有している。すなわち、第１の層間絶縁膜６１及び第２の層間絶縁膜６３の重なる部分である重なり部６４の中心点Ｃ付近が基板表面から層間絶縁膜の高さが極大高さｄである極大点となる。
Moreover, in the case of FIG.4 (b), the cross section which has the convex-surface shape shown to Fig.3 (a) turns into sectional drawing which follows the AA line of FIG.4 (b). In this case, as shown in FIG. 3A, the
また、層間絶縁膜６の膜厚（隣接スルーホールとの中間点Ｃでの膜厚極大値）は厚くすることが、画素電極と下地であるスイッチング素子の電極との間の電気容量を低減することができるため好ましい。一方、膜厚が厚くなると前記曲率半径が小さくなり、画素電極表面形状に影響する。その最適な範囲は１μｍ〜２０μｍの範囲であり、さらに好ましくは３μｍ〜１０μｍの範囲である。 Further, increasing the film thickness of the interlayer insulating film 6 (the film thickness maximum value at the intermediate point C with the adjacent through hole) reduces the electric capacity between the pixel electrode and the electrode of the underlying switching element. This is preferable. On the other hand, as the film thickness increases, the radius of curvature decreases, which affects the pixel electrode surface shape. The optimum range is from 1 μm to 20 μm, more preferably from 3 μm to 10 μm.
また、スルーホール（開口部）９のサイズは、接触抵抗が十分に低減できる大きさに設定される必要がある。スルーホール（開口部）９のサイズは、画素電極材料とスイッチング素子の出力電極材料によって最適な値が設定されるが、５〜８０μｍの範囲が好ましく、さらに好ましくは２０〜５０μｍの範囲である。 The size of the through hole (opening) 9 needs to be set to a size that can sufficiently reduce the contact resistance. The optimum size of the through hole (opening) 9 is set according to the pixel electrode material and the output electrode material of the switching element, but is preferably in the range of 5 to 80 μm, more preferably in the range of 20 to 50 μm.
層間絶縁膜の形成方法として任意の方法を用いることができるが、本実施の形態では、所望の形状の厚い層間絶縁膜を形成することが可能である点で、スクリーン印刷法を用いることが好ましい。スクリーン印刷法は、真空成膜法や他の印刷法と比較して１μｍ以上の厚膜を容易に形成することができる。また、スクリーン印刷法は、フォトリソグラフィによる形成方法と比較すると、適切なスクリーンさえ作成することができるのであれば、パターニングされた状態の厚膜を容易に形成することができるため、生産性が高いという大きな利点を有する。 Although any method can be used as a method for forming the interlayer insulating film, it is preferable to use a screen printing method in this embodiment because a thick interlayer insulating film having a desired shape can be formed. . The screen printing method can easily form a thick film having a thickness of 1 μm or more as compared with the vacuum film forming method or other printing methods. In addition, the screen printing method is more productive than the photolithography forming method, as long as an appropriate screen can be produced, a thick film in a patterned state can be easily formed. It has a great advantage.
層間絶縁膜の材料としては、任意の絶縁体を用いることができるが、スクリーン印刷で使用できる材料を選定する必要がある。これらの材料はスクリーン印刷用ペーストとして市販される公知のものを利用しても良い。具体的には、ポリビニルアルコール、セルロース系ポリマー、シリコンポリマー、ポリエチレン、ポリスチレン、ポリアミド、高分子量ポリエーテル、ポリビニルブチラール、メタクリル酸エステル重合体、ブチルメタクリレート樹脂等のポリマー材料を用いることができる。これらの樹脂材料に可塑剤を添加しても良く、また任意の溶媒を用いて印刷性の良い粘度に調整しても良い。また、層間絶縁膜に高硬度、高熱伝導性、パシベーション性を付与したい場合は、絶縁性の無機物フィラーをこれらの樹脂に混合しても良い。フィラーとしては、金属酸化物や金属窒化物の微粒子が好ましい。絶縁性の無機物の例としては、絶縁性のセラミックスに用いられるアルミナ、シリカ、チタニア、イットリア、ジルコニア、窒化アルミニウム、窒化珪素、窒化チタンなどの微粒子を用いることができる。 An arbitrary insulator can be used as the material for the interlayer insulating film, but it is necessary to select a material that can be used for screen printing. As these materials, known materials that are commercially available as screen printing pastes may be used. Specifically, polymer materials such as polyvinyl alcohol, cellulose polymer, silicon polymer, polyethylene, polystyrene, polyamide, high molecular weight polyether, polyvinyl butyral, methacrylic ester polymer, and butyl methacrylate resin can be used. A plasticizer may be added to these resin materials, or an arbitrary solvent may be used to adjust the viscosity to good printability. In addition, when it is desired to impart high hardness, high thermal conductivity, and passivation to the interlayer insulating film, an insulating inorganic filler may be mixed with these resins. As the filler, fine particles of metal oxide or metal nitride are preferable. As an example of the insulating inorganic substance, fine particles such as alumina, silica, titania, yttria, zirconia, aluminum nitride, silicon nitride, and titanium nitride used for insulating ceramics can be used.
ここで、図５を参照し、スクリーン印刷法によるパターン形成プロセスについて説明する。 Here, the pattern formation process by the screen printing method will be described with reference to FIG.
スクリーン印刷法を用いてスルーホールを有する層間絶縁膜を形成する場合、ペーストを透過するメッシュにペーストを透過しない乳剤をパターニングし乳剤開口部を設け、スクリーン上をスキージ走査することでペーストを塗布し乳剤開口部を通してパターニングすることができる。つまりスクリーン上に形成される乳剤開口部のパターンが層間絶縁膜のパターンとなる。従って、スルーホール（開口部）の部分に層間絶縁膜が形成されない乳剤開口部のパターンをもつスクリーンを用意すれば、スルーホール（開口部）を有する層間絶縁膜を形成することが可能となる。 When using the screen printing method to form an interlayer insulation film with through-holes, pattern the emulsion that does not transmit paste on the mesh that transmits the paste, provide an emulsion opening, and apply the paste by squeegee scanning over the screen. Patterning can be done through the emulsion openings. That is, the pattern of the emulsion opening formed on the screen becomes the pattern of the interlayer insulating film. Accordingly, if a screen having an emulsion opening pattern in which an interlayer insulating film is not formed in a through hole (opening) portion is prepared, an interlayer insulating film having a through hole (opening) can be formed.
図５（ａ）は、一般的なスクリーン印刷の概念図（断面）である。スクリーン枠２１内に張られたスクリーン２２上にペースト２３を載せ、弾性体のスキージ２４を図中の左から右へ走査することで、ステージ２８上に載置された基板１上に印刷を行う。このとき、スクリーン２２はペースト２３が通過するメッシュ２５の下にペースト２３が通過しない乳剤２６をパターニングすることでペースト吐出領域を限定することができる。
FIG. 5A is a conceptual diagram (cross section) of general screen printing. Printing is performed on the
スクリーン２２は弾性変形するため、スキージ２４に図中下方向に圧力をかけながら走査することにより、スキージ２４がある部分の近傍であるスクリーン接触部２２ａのみスクリーン２２とサンプルが接触することになる。スキージを走査することで、乳剤２６の乳剤開口部２７にペースト２３が充填され、ペースト２３下面が被印刷物である基板１に接触する（図５（ｂ））。スキージ２４通過後は、スクリーン２２の張力によりスクリーン２２は図の上方に離れていく（図５（ｃ）から図５（ｄ））。その結果、基板１上にペースト２３が残留する。この時、基板１上に残留するペースト量は乳剤２６の乳剤開口部２７の大きさに依存する。十分に広い乳剤２６の乳剤開口部２７ａがある場合は充填されたペースト２３ａのほぼ全量が基板に付着するが、乳剤２６の乳剤開口部２７ｂが小さい場合は、図５（ｄ）のように、充填されたペースト２３ｂの一部のみが基板１に残留する。このような場合、乳剤開口部２７ａと乳剤開口部２７ｂとを比較すると、残留ペースト２３ａ、２３ｂの高さ（厚さ）は、残留ペースト２３ｂの方が低く（薄く）なる傾向がある。従って、スクリーン印刷の場合、サイズの異なるパターンの膜厚を同一にすることが困難であることが分かるが、逆に同一サイズの均一なパターンの印刷には適していることが分かる。
Since the
また、図５（ｅ）に示す通り、基板１上に付着したペースト２３は、その粘性・弾性・表面張力・基板との濡れ性によって安定な形状へと推移する。特に１００μｍ以下のサイズの場合は、図５（ｅ）に示すようなドーム型の断面形状となることが一般的である。さらに、基板との濡れ性により乳剤開口部よりも平面方向に広がる傾向がある。
Moreover, as shown in FIG.5 (e), the
上記のように、スクリーン印刷法を用いて印刷した場合、印刷したパターンの断面形状は緩やかなドーム形状となりやすい。また、濡れ広がる量は被印刷物との濡れ性や表面形状に依存する。 As described above, when printing is performed using the screen printing method, the cross-sectional shape of the printed pattern tends to be a gentle dome shape. Further, the amount of spreading spread depends on the wettability with the substrate and the surface shape.
スルーホール（開口部）を配列する配列周期は、接続する下地の層であるスイッチング素子の出力電極（例えばドレイン電極）の密度に合わせる必要がある。本願発明においては８０μｍ以上が好ましい範囲である。配列周期が８０μｍ以下となると、スクリーンメッシュの影響が大きくなり、均一な膜厚を維持しづらくなる。 The arrangement period for arranging the through holes (openings) needs to match the density of the output electrodes (for example, drain electrodes) of the switching elements that are the underlying layers to be connected. In the present invention, 80 μm or more is a preferable range. When the arrangement period is 80 μm or less, the influence of the screen mesh becomes large and it becomes difficult to maintain a uniform film thickness.
層間絶縁膜を形成するためのスクリーンとして、前述したように、メッシュに乳剤をパターニングしたものを用いる。ここで、１００μｍ以下のサイズの高分解能のスクリーン印刷を行う場合には、メッシュの仕様が大きく影響する。高分解能のスクリーン印刷においては、スクリーン上のパターンの変形を抑制するため、金属よりなる金属メッシュを用いることが好ましい。金属メッシュとしては、金属よりなる金属ワイヤを編んだものや電鋳で作成したもの、金属よりなるフィルムにインプリントしたものが挙げられるが、高い開口率と高密度を実現できるように、金属ワイヤを編みこんだものが好ましい。開口率が高いと、ペーストの吐出抵抗が減少するため、高速印刷が可能となる。逆に、メッシュの開口率を低下させ、メッシュを高密度化すると、微細パターンを形成する際には有利になるが、細い金属ワイヤを用いる必要があるため強度が低下し変形しやすくなる。従って、メッシュ強度とパターンの大きさにあわせてメッシュの密度を最適化する必要がある。金属ワイヤよりなるスクリーンメッシュとしては、ステンレス製のものが上市されており、メッシュの密度がインチあたり５００本の高密度メッシュ（＃５００メッシュ）も実用化されている。本願においては、微細パターンの印刷を目的としているため、メッシュ密度としては＃２００以上、さらに好ましくは＃４００以上である。 As described above, a screen obtained by patterning an emulsion on a mesh is used as a screen for forming an interlayer insulating film. Here, when high-resolution screen printing with a size of 100 μm or less is performed, the specification of the mesh greatly affects. In high-resolution screen printing, it is preferable to use a metal mesh made of metal in order to suppress deformation of the pattern on the screen. Examples of metal mesh include knitted metal wires made of metal, those made by electroforming, and imprinted on a film made of metal. Metal wires are used to achieve high aperture ratio and high density. What weaved is preferable. When the aperture ratio is high, the discharge resistance of the paste decreases, so that high speed printing is possible. On the other hand, reducing the aperture ratio of the mesh and increasing the density of the mesh is advantageous when forming a fine pattern. However, since it is necessary to use a fine metal wire, the strength is reduced and the mesh is easily deformed. Therefore, it is necessary to optimize the mesh density in accordance with the mesh strength and the pattern size. Stainless steel screen meshes made of metal wires are commercially available, and high-density meshes (# 500 mesh) having a mesh density of 500 per inch have been put into practical use. In this application, since it aims at printing of a fine pattern, mesh density is # 200 or more, More preferably, it is # 400 or more.
このような高密度メッシュを用いる場合、開口率を高めるために細いワイヤを使用するのが一般的である。本願で用いるメッシュではワイヤ径は１０〜３０μｍの範囲であることが好ましく、前述の＃５００メッシュでは好ましくは２０μｍ以下が好ましい。ワイヤ径が小さくなると開口率を高くできるが、変形しやすくなる。一方、ワイヤ径が太くなるとメッシュ厚さが厚くなると同時に開口率が低くなってしまう。 When such a high-density mesh is used, it is common to use a thin wire in order to increase the aperture ratio. In the mesh used in the present application, the wire diameter is preferably in the range of 10 to 30 μm, and in the above-mentioned # 500 mesh, preferably 20 μm or less. When the wire diameter is reduced, the aperture ratio can be increased, but it is easily deformed. On the other hand, when the wire diameter is increased, the mesh thickness is increased and at the same time the aperture ratio is decreased.
スクリーン印刷で形成された層間絶縁膜のパターンはペースト状となっているため、ペースト材料に適したパターンの硬化処理を行うことが好ましい。熱硬化性樹脂や溶媒で流動性を持たせたペーストの場合は熱処理を行うことでパターンを硬化することができる。また、フィラーを含有するペーストの場合は、バインダ成分の一部または全部を熱処理により分解することより高密度な硬化膜を得ることができる。また光硬化性の樹脂を用いた場合は紫外線等の光照射を行うことでパターンを硬化することができる。 Since the pattern of the interlayer insulating film formed by screen printing is in a paste form, it is preferable to perform a curing process of a pattern suitable for the paste material. In the case of a paste made fluid with a thermosetting resin or a solvent, the pattern can be cured by heat treatment. In the case of a paste containing a filler, a hardened film having a higher density can be obtained by decomposing part or all of the binder component by heat treatment. When a photocurable resin is used, the pattern can be cured by irradiating light such as ultraviolet rays.
次に、図６乃至図１０を参照し、本実施の形態に係る回路基板における画素電極の構造及び製造方法について説明する。 Next, with reference to FIG. 6 to FIG. 10, the structure and manufacturing method of the pixel electrode in the circuit board according to the present embodiment will be described.
始めに、図６及び図７を参照し、本実施の形態に係る回路基板における画素電極の構造について説明する。 First, the structure of the pixel electrode in the circuit board according to the present embodiment will be described with reference to FIGS.
図６は、本実施の形態に係るアクティブマトリクス回路基板の構造を模式的に示す断面図である。図６（ａ）は、画素電極（上部電極）の表面形状が平面である例を示し、図６（ｂ）は、画素電極（上部電極）の表面形状が平面に近い例を示す。図７は、本実施の形態に係る回路基板を説明するための図であり、スルーホールが周期的に配列してできる断面形状を模式的に示す断面図である。 FIG. 6 is a cross-sectional view schematically showing the structure of the active matrix circuit substrate according to the present embodiment. 6A shows an example in which the surface shape of the pixel electrode (upper electrode) is a plane, and FIG. 6B shows an example in which the surface shape of the pixel electrode (upper electrode) is close to a plane. FIG. 7 is a view for explaining the circuit board according to the present embodiment, and is a sectional view schematically showing a sectional shape formed by periodically arranging through holes.
前述したように、層間絶縁膜６が形成された基板１上に、図２（ｃ）に示すように、スルーホール（開口部）９を埋めるように画素電極（上部電極）７を形成する。画素電極（上部電極）７は、スルーホール（開口部）９を介して下地のアクティブマトリクス回路基板３０の出力電極（図２の例ではドレイン電極４）と電気的に接続している。
As described above, the pixel electrode (upper electrode) 7 is formed on the
図６（ａ）及び図６（ｂ）の断面図に示すように、本実施の形態では、画素電極（上部電極）６の表面形状は、基板１上方に形成される表示パネル１２下面と平行な形状、すなわち平面に近い形状が好ましい。具体的には、表面上の凹凸は５μｍ以下であることが良く、さらに好ましくは１μｍ以下である。平面に近い表面形状を有する構造をとることで、画素電極（上部電極）７の表面と対向電極１４間の距離を均一にできるため、隣接する画素電極（上部電極）７による電気力線の散逸を防ぎ、表示分解能を向上することによって表示パネル１２の表示品質を高めることが可能になる。
As shown in the cross-sectional views of FIGS. 6A and 6B, in this embodiment, the surface shape of the pixel electrode (upper electrode) 6 is parallel to the lower surface of the
また、スルーホール（開口部）９での画素電極（上部電極）７の基板１の表面からの高さをｔとすると、ｔは、層間絶縁膜６の極大高さｄよりも小さい。更に、各極大点間で極大高さｄにばらつきがある場合には、画素電極（上部電極）７の基板表面からの高さｔは、全ての極大点での極大高さｄの最大値ｄｍａｘよりも小さければよい。ここで、基板１の表面からの高さとは、前述したように、基板１の表面から同一の高さを有する面からの高さであってもよく、本実施の形態では、基板１上に形成されたゲート絶縁膜３の表面の高さとしてもよい。
Further, when the height of the pixel electrode (upper electrode) 7 in the through hole (opening) 9 from the surface of the
なお、図６（ｂ）に示すように、画素電極（上部電極）７の表面の高さは、スルーホール（開口部）の真上で最も高く、外周部で低くなる形状とすることができる。すなわち、画素電極（上部電極）７の厚さは、スルーホール（開口部）の真上で最も厚く、外周部で薄くなる形状とすることができる。 Note that, as shown in FIG. 6B, the height of the surface of the pixel electrode (upper electrode) 7 can be set to be the highest right above the through hole (opening) and lower at the outer periphery. . In other words, the thickness of the pixel electrode (upper electrode) 7 can be a shape that is thickest right above the through hole (opening) and thin at the outer periphery.
また、画素電極（上部電極）７の基板表面からの高さｔは、後述するように、層間絶縁膜６の極大高さｄの０．８倍以上であることが好ましい。
The height t of the pixel electrode (upper electrode) 7 from the substrate surface is preferably 0.8 times or more the maximum height d of the
また、画素領域の面積Ｓ０は、画素電極（上部電極）およびスルーホールの縦横の配列周期を、図２（ｃ）に示すように、それぞれＰｘ、Ｐｙとすると、Ｓ０＝Ｐｘ×Ｐｙとして求めることができる。また、Ｓ１は、図７（ｃ）に示すように、基板表面から極大点の極大高さｄの１／２の高さｄ／２における画素電極（上部電極）の断面積である。また、Ｓ２は、スルーホール（開口部）の面積であり、図７（ｃ）に示すように、ドレイン電極と画素電極の接触する面積である。また、実施例で後述するように、Ｓ１／Ｓ０の比は０．２以上が好ましく、Ｓ２／Ｓ１の比は０．３以下が好ましい。 Further, the area S0 of the pixel region is obtained as S0 = Px × Py, where the vertical and horizontal arrangement periods of the pixel electrode (upper electrode) and the through holes are Px and Py, respectively, as shown in FIG. Can do. Further, S1 is a cross-sectional area of the pixel electrode (upper electrode) at a height d / 2 that is ½ of the maximum height d of the maximum point from the substrate surface, as shown in FIG. 7C. S2 is an area of the through hole (opening), and is an area where the drain electrode and the pixel electrode are in contact with each other as shown in FIG. Further, as will be described later in Examples, the ratio of S1 / S0 is preferably 0.2 or more, and the ratio of S2 / S1 is preferably 0.3 or less.
画素電極の材料としては、導電性を有する金属・合金・化合物から選定され、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ａｌ、Ｃ（グラファイト）、Ｎｉや酸化インジウム、酸化亜鉛、酸化錫、酸化ガリウムなどの透明導電体などが例として挙げられる。 The material for the pixel electrode is selected from conductive metals, alloys and compounds, such as Au, Ag, Cu, Pt, Al, C (graphite), Ni, indium oxide, zinc oxide, tin oxide, gallium oxide, etc. Examples thereof include a transparent conductor.
画素電極（上部電極）７の形成は公知の成膜方法を用いることができ、スパッタリング、蒸着、ＣＶＤなどの気相法、電鋳法、印刷法が例として挙げられるが、前述したように、有機半導体形成や層間絶縁膜形成と同じく印刷法が高い生産性を有するため好ましい。 The pixel electrode (upper electrode) 7 can be formed by a known film formation method, and examples thereof include a vapor phase method such as sputtering, vapor deposition, and CVD, an electroforming method, and a printing method. Like the organic semiconductor formation and interlayer insulating film formation, the printing method is preferable because it has high productivity.
印刷法を用いる場合、画素電極の材料として導電性インクや導電性ペーストを用いることが必要である。特にスクリーン印刷法を用いて画素電極を形成する場合は、ペースト状の導電材料を用いる必要がある。導電性のペースト材料は金属フィラーや半導体フィラーに樹脂バインダを加えたものが一般的であり、印刷後に高温焼成することで導電性を高めるものが実用化されている。これらのペーストの粘度や焼成温度を調整するために適切な溶媒を加えても良い。一般に高温で焼成することにより、電極密度や結晶粒径が高まり、電気抵抗を下げることができるが、基板材料や半導体材料に有機材料を用いている場合は、２００℃以下の熱処理とすることが好ましい。このような例としてＡｇフィラーを用いた導電ペーストが挙げられる。 When using the printing method, it is necessary to use conductive ink or conductive paste as the material of the pixel electrode. In particular, when a pixel electrode is formed using a screen printing method, it is necessary to use a paste-like conductive material. As the conductive paste material, a metal filler or a semiconductor filler added with a resin binder is generally used, and a material that enhances conductivity by baking at a high temperature after printing has been put to practical use. In order to adjust the viscosity and firing temperature of these pastes, an appropriate solvent may be added. In general, baking at a high temperature can increase the electrode density and the crystal grain size and decrease the electrical resistance. However, if an organic material is used as the substrate material or semiconductor material, the heat treatment should be 200 ° C. or lower. preferable. Examples of such a conductive paste include an Ag filler.
ここで、層間絶縁膜をスクリーン印刷法で形成する場合、その膜厚がばらつく傾向にある。これは、スクリーンメッシュのワイヤ間隔とパターンの大きさが近くなることによって、発生するものである。図７（ａ）はスルーホール配列の断面形状を模式的にあらわしたものである。図の左側から順に、１番目の層間絶縁膜６の膜厚（基板表面からの極大高さ）をｄ１、２番目の層間絶縁膜６の膜厚（基板表面からの極大高さ）をｄ２・・・としていくと、膜厚（基板表面からの極大高さ）ｄ１、ｄ２・・・はある範囲で分布する。これらの膜厚（基板表面からの極大高さ）のばらつきは、スクリーンメッシュを構成するワイヤと乳剤開口部との位置関係に起因する。スクリーンメッシュのワイヤ間隔と乳剤開口部の大きさが近い場合、乳剤開口部にワイヤが無い部分では、図７（ａ）のｄ１、ｄ５のように厚い膜となるが、乳剤開口部にワイヤがある部分は、絶縁ペーストの吐出が抑制されるために膜厚（基板表面からの極大高さ）ｄが薄くなる。特に乳剤開口部にワイヤの交点がある場合は、ペーストの吐出が最も抑制され、膜厚（基板表面からの極大高さ）が薄くなってしまう。これらの膜厚（基板表面からの極大高さ）ｄのばらつきは、乳剤の膜厚を厚くすることで対応でき、±２μｍ、さらに好ましくは±０．５μｍとするのが良い。それにより、表示パネルとの平行度を維持しやすくなる。しかし、前述の通り、膜厚（基板表面からの極大高さ）ｄが大きくなる部分は、乳剤開口部とスクリーンメッシュのワイヤの位置関係によるもののため、パターンの周期とメッシュの間隔のモアレとして生じる。スクリーンメッシュを＃５００（１インチあたり５００本）とし、パターンの周期を１３０μｍとし、パターンとメッシュの方向を約３０°傾けた（バイアス角度を設けた）スクリーンを用いると、１ｍｍ四方の範囲内に約２０個所の膜厚（基板表面からの極大高さ）ｄが大きくなる厚膜部が発生する。これら厚膜部のみの膜厚（基板表面からの極大高さ）ｄのばらつきを測定した場合（図７（ａ）のｄ１やｄ５のみを測定した場合）、ばらつきは非常に小さくなる。厚膜部の頂点のみで包括平面を作成すると、図７（ａ）に示すように、基板表面からｄｍａｘの高さを有し、基板１と平行な平面Ｐを得ることができる。図７（ｂ）に示すように、画素電極（上部電極）７を平面Ｐより下面に形成し、表示パネルを接着する場合、表示パネルの下面は平面Ｐと略同一とすることができ、画素電極（上部電極）と表示パネルの位置関係を均一にすることができる。
Here, when the interlayer insulating film is formed by screen printing, the film thickness tends to vary. This occurs when the wire spacing of the screen mesh and the pattern size become close. FIG. 7A schematically shows the cross-sectional shape of the through-hole arrangement. In order from the left side of the figure, the film thickness (maximum height from the substrate surface) of the first
次に、図８乃至図１０を参照し、本実施の形態に係る回路基板における画素電極の製造方法について説明する。 Next, with reference to FIGS. 8 to 10, a method for manufacturing a pixel electrode in the circuit board according to the present embodiment will be described.
図８は、本実施の形態に係る回路基板の製造方法を説明するための図であり、画素電極（上部電極）を形成する際の各工程の手順を説明するためのフローチャートである。図９は、本実施の形態に係る回路基板の製造方法を説明するための図であり、画素電極（上部電極）を形成する工程における画素電極（上部電極）周辺の構造を模式的に示す断面図である。図１０は、本実施の形態に係る回路基板の製造方法を説明するための図であり、加圧ローラを用いて上部電極プレス工程を行う様子を示す図である。 FIG. 8 is a diagram for explaining the method of manufacturing the circuit board according to the present embodiment, and is a flowchart for explaining the procedure of each step when the pixel electrode (upper electrode) is formed. FIG. 9 is a diagram for explaining the circuit board manufacturing method according to the present embodiment, and is a cross-sectional view schematically showing the structure around the pixel electrode (upper electrode) in the step of forming the pixel electrode (upper electrode). FIG. FIG. 10 is a diagram for explaining the circuit board manufacturing method according to the present embodiment, and is a diagram showing a state in which an upper electrode pressing process is performed using a pressure roller.
本実施の形態に係る回路基板の製造方法は、図８に示すように、層間絶縁膜形成工程と、上部電極印刷工程と、上部電極仮硬化工程と、上部電極プレス工程と、上部電極本硬化工程とを含む。層間絶縁膜形成工程はステップＳ１１乃至ステップＳ１４の工程を含み、上部電極印刷工程はステップＳ１５の工程を含み、上部電極仮硬化工程はステップＳ１６の工程を含み、上部電極プレス工程はステップＳ１７の工程を含み、上部電極本硬化工程はステップＳ１８の工程を含む。 As shown in FIG. 8, the method of manufacturing a circuit board according to the present embodiment includes an interlayer insulating film forming step, an upper electrode printing step, an upper electrode temporary curing step, an upper electrode pressing step, and an upper electrode main curing step. Process. The interlayer insulating film forming step includes steps S11 to S14, the upper electrode printing step includes step S15, the upper electrode temporary curing step includes step S16, and the upper electrode pressing step includes step S17. The upper electrode main curing process includes the process of step S18.
始めに、ステップＳ１１乃至ステップＳ１４を含む層間絶縁膜形成工程を行う。ステップＳ１１は、基板上に第１の層間絶縁膜６１を印刷する工程である。ステップＳ１２は、印刷されている第１の層間絶縁膜６１を熱処理し、硬化させる工程である。ステップＳ１３は、硬化されている第１の層間絶縁膜６１の形成されている基板上に、第２の層間絶縁膜６２を印刷する工程である。ステップＳ１４は、印刷されている第２の層間絶縁膜６２を熱処理し、硬化させる工程である。第１の層間絶縁膜６１及び第２の層間絶縁膜６２としては、前述したように、例えば図４（ａ）に示すように、ライン状の第１の層間絶縁膜６１と、ドット状の第２の層間絶縁膜６２をそれぞれ印刷、硬化することによって形成することができる。また、例えば図４（ｂ）に示すように、ライン状の第１の層間絶縁膜６１と、第１の層間絶縁膜６１と直交するライン状の第２の層間絶縁膜６３とを印刷、硬化することによって形成することができる。
First, an interlayer insulating film forming process including steps S11 to S14 is performed. Step S11 is a step of printing the first
次に、ステップＳ１５を含む上部電極印刷工程を行う。図９（ａ）は、ステップＳ１５が行われた後の画素電極（上部電極）周辺の構造を模式的に示す断面図である。 Next, an upper electrode printing process including step S15 is performed. FIG. 9A is a cross-sectional view schematically showing the structure around the pixel electrode (upper electrode) after Step S15 is performed.
図９（ａ）に示すように、層間絶縁膜６に形成されるスルーホール（開口部）９上に画素電極（上部電極）７１を形成する。この画素電極（上部電極）７１は、前述したように、電気伝導性と可塑性を有していることが必要であるため、導電性の印刷用ペーストであることが好ましく、例として市販されるＡｇペーストが挙げられる。Ａｇペーストの様なペースト状の材料を形成した場合、その表面形状は、図９（ａ）に断面形状を示すように、表面張力や下地材料との濡れ性、粘性などにより凸曲面形状の表面形状となる。このような形状とするためには、画素電極（上部電極）７１の体積は層間絶縁膜６の断面形状に合わせる必要がある。すなわち、隣接する両隣の層間絶縁膜６の頂点（表面高さが極大高さとなる極大点）よりも下側の部分の体積（層間絶縁膜の頂点（極大点）で形成される平面と、スルーホールの底面および側壁で囲まれる体積）よりも電極材料の体積を多くすると、平坦化した際に電極表面が層間絶縁膜の最厚部（極大高さｄが最大値ｄｍａｘとなる部分、すなわち極大点の最高点）よりも高くなってしまう。また、さらに多すぎる場合は、加圧平面化により、隣接する画素電極（上部電極）と短絡して導通してしまう不具合が発生する。一方、前述の隣接する層間絶縁膜６の頂点より下側の体積に比べて画素電極材料の体積が少なすぎる場合は、加圧処理後に画素電極（上部電極）７２の表面積が小さくなり、表示パネル（表示部）１２において電圧印加が可能な領域の面積が減少してしまうという不具合が発生する。これらの観点から、画素電極（上部電極）７１の体積は、隣接する層間絶縁膜６の頂点（極大点）で形成される平面と、スルーホール（開口部）９の底面および側面で囲まれる体積と略同一とすることが必要である。従って、画素電極（上部電極）７１の体積は前述の体積の８０％〜１２０％程度が好ましい。
As shown in FIG. 9A, a pixel electrode (upper electrode) 71 is formed on a through hole (opening) 9 formed in the
次に、ステップＳ１６を含む上部電極仮硬化工程を行う。図９（ａ）は、ステップＳ１６が行われた後の画素電極（上部電極）周辺の構造をも示す。 Next, an upper electrode temporary curing step including step S16 is performed. FIG. 9A also shows the structure around the pixel electrode (upper electrode) after step S16 is performed.
ステップＳ１６は、熱処理を行って、画素電極（上部電極）７１を仮硬化させる工程である。画素電極（上部電極）７１は可塑性を有していれば良く、次の上部電極平坦化工程の前に、導電ペーストを熱処理し、表面のみを硬化させるような仮硬化処理を行うことができる。なお、熱処理を行って仮硬化処理を行う代わりに、プレス板と画素電極（上部電極）との癒着を防ぐために、表面処理を施しても良い。 Step S <b> 16 is a step of performing a heat treatment to temporarily cure the pixel electrode (upper electrode) 71. The pixel electrode (upper electrode) 71 only needs to have plasticity, and before the next upper electrode flattening step, the conductive paste can be heat-treated to perform a temporary curing process in which only the surface is cured. Instead of performing a temporary curing process by performing a heat treatment, a surface treatment may be performed in order to prevent adhesion between the press plate and the pixel electrode (upper electrode).
次に、ステップＳ１７を含む上部電極平坦化工程を行う。図９（ｂ）は、ステップＳ１７が行われた後の画素電極（上部電極）周辺の構造を模式的に示す断面図である。 Next, an upper electrode flattening process including step S17 is performed. FIG. 9B is a cross-sectional view schematically showing the structure around the pixel electrode (upper electrode) after Step S17 is performed.
ステップＳ１７は、画素電極（上部電極）７１が形成されている基板をプレス板１１を用いてプレスして画素電極（上部電極）７１を平坦化し、画素電極（上部電極）７１を、層間絶縁膜の厚膜部（極大高さが周囲の極大点より大きい部分）で形成される平面より低い画素電極（上部電極）７２にする工程である。
In step S17, the substrate on which the pixel electrode (upper electrode) 71 is formed is pressed using the
ステップＳ１７の工程を行うことにより、図９（ｂ）に示す様に、プレス板１１にて圧力を印加することで画素電極（上部電極）７１の表面を平面とすることができる。その結果、プレス板１１で加圧された画素電極（上部電極）７２は、層間絶縁膜６の厚膜部（極大高さが周囲の極大点より大きい部分）と略同一の高さの平面とすることができる。このときプレス板１１は層間絶縁膜６の最厚部に突き当てるようにすることで、マトリクスの交点に配置された（マトリクス状に配置された）全ての画素電極（上部電極）７２の表面を均一な形状とすることができる。その際に従来、用いられていたリブの形成や、スペーサの分散等を行わなくても均一な表面形状を得られる利点がある。
By performing step S17, the surface of the pixel electrode (upper electrode) 71 can be made flat by applying pressure with the
プレス板１１は画素電極（上部電極）７１と癒着しない材質で作成、または表面処理を施すことが好ましい。また、加圧プロセスで変形や破損しない十分な硬度があるものがよく、これらの要件を満たせば任意の材料を用いても良い。また、プレス板１１は平面であることが好ましいが、図１０に示すように、加圧ローラ２９を用いても良い。加圧ローラ２９を用いる場合はローラ径を電極パターンに対して十分に大きいものとすることが必要である。また、加圧の際に画素電極材料の可塑性を高める目的や、加圧中に画素電極材料を硬化させるために、プレス板１１を加熱しても良い。この場合は、ステップＳ１６の上部電極仮硬化工程をステップＳ１７の上部電極平坦化工程と同時に行うことになる。また、光硬化性の材料を用いた場合は、ステップＳ１７の上部電極平坦化工程でのプレス中に光照射などを行っても良い。
The
ここで、画素電極（上部電極）７１を、層間絶縁膜の厚膜部（極大高さが周囲の極大点より大きい部分）で形成される平面より低くする方法としては、プレスする方法以外にも任意の方法を用いることができる。厚い膜を形成し最表面を研磨する方法や、可塑性の導電材料に圧力を加え平面化する方法があるが、前者は研磨の際の加工精度が低いと同時に研磨による回路の損傷が懸念されるため、好ましくない。それに対して、後者は層間絶縁膜の厚膜部（極大高さが周囲の極大点より大きい部分）に平面状のプレス板１１を突き当てることで精度が得られる利点があり、より好ましい方法である。
Here, the method of lowering the pixel electrode (upper electrode) 71 below the plane formed by the thick film portion of the interlayer insulating film (the portion where the maximum height is larger than the surrounding maximum point) is not limited to the pressing method. Any method can be used. There are a method of polishing the outermost surface by forming a thick film and a method of flattening by applying pressure to a plastic conductive material, but the former has low processing accuracy at the time of polishing and at the same time there is concern about circuit damage due to polishing Therefore, it is not preferable. On the other hand, the latter has the advantage that accuracy can be obtained by abutting the
次に、必要に応じて、ステップＳ１８を含む上部電極本硬化工程を行う。図９（ｃ）は、ステップＳ１８が行われる際の画素電極（上部電極）周辺の構造を模式的に示す断面図であり、図９（ｄ）は、ステップＳ１８が行われた後の画素電極（上部電極）周辺の構造を模式的に示す断面図である。 Next, an upper electrode main curing process including step S18 is performed as necessary. FIG. 9C is a cross-sectional view schematically showing a structure around the pixel electrode (upper electrode) when Step S18 is performed, and FIG. 9D is a pixel electrode after Step S18 is performed. It is sectional drawing which shows typically the structure of (upper electrode) periphery.
ステップＳ１８は、平坦化されている画素電極（上部電極）７２が形成されている基板を熱処理し、本硬化させる工程である。 Step S18 is a step in which the substrate on which the planarized pixel electrode (upper electrode) 72 is formed is heat-treated to be fully cured.
ステップＳ１７の上部電極平坦化工程の後、図９（ｃ）に示すようにプレス板１１を除去し、必要に応じて画素電極（上部電極）７２の上部電極硬化工程を行う。上部電極硬化工程としては、熱処理や紫外線照射などの任意の方法を用いることができるが、例えばＡｇペーストを用いた場合は熱処理を行うことができる。熱処理を行うと溶媒成分または樹脂成分が揮発または分解して密度が高くなるため、体積は減少することになる。その結果、図９（ｄ）に示すように、層間絶縁膜６の厚膜部（極大高さが周囲の極大点より大きい部分）よりも下側に画素電極（上部電極）７３の表面を形成することが可能である。
After the upper electrode flattening step in step S17, the
次に、本実施の形態に係る回路基板において、スクリーン印刷法を用いて平面性及びサイズの均質性に優れた上部電極を形成することができる作用効果について説明する。 Next, in the circuit board according to the present embodiment, an operation and effect that can form an upper electrode excellent in flatness and size uniformity using a screen printing method will be described.
スクリーン印刷法を用いてパターンを形成する場合、特に厚い塗布膜を形成する際に、高スループット、均一性、安定性に優れるという長所を有する。 When a pattern is formed using a screen printing method, particularly when a thick coating film is formed, it has an advantage of being excellent in high throughput, uniformity, and stability.
一方、スクリーン印刷法を用いてパターンを形成する場合、粘性の高いペースト状の材料をスクリーンの開口部から吐出させてパターニングするため、前述したように、１００μｍ以下の微細なパターンになると、パターンの大きさにより吐出されるペースト量が変動してしまうという短所を有する。 On the other hand, when a pattern is formed using the screen printing method, patterning is performed by discharging a highly viscous paste-like material from the opening of the screen. As described above, when the pattern becomes finer than 100 μm, There is a disadvantage in that the amount of paste discharged varies depending on the size.
また、前述したように、スクリーン印刷プロセスでは印刷したペーストの濡れ広がる量が、被印刷物との濡れ性や表面形状に依存するため、多くの場合、印刷したパターンの断面形状は緩やかなドーム形状となってしまい、矩形の断面を形成することが困難である。この結果、ディスプレイ駆動用回路の層間絶縁膜上に画素電極をスクリーン印刷で形成すると、画素電極の表面は平面にならない。 Further, as described above, in the screen printing process, the amount of wet spread of the printed paste depends on the wettability with the substrate and the surface shape, so in many cases, the cross-sectional shape of the printed pattern is a gentle dome shape. Therefore, it is difficult to form a rectangular cross section. As a result, when the pixel electrode is formed on the interlayer insulating film of the display driving circuit by screen printing, the surface of the pixel electrode is not flat.
層間絶縁膜を、従来のスクリーン印刷法を用いて形成した場合の断面図を図３（ａ）に示す。前述した通り、スクリーン印刷法を用いた場合、層間絶縁膜の断面は上に凸のゆるやかな凸曲面状形状となる。このような層間絶縁膜上に画素電極（上部電極）を形成した場合を図３（ｂ）および図３（ｃ）に示す。図３（ｂ）は、画素電極（上部電極）７を公知のフォトリソグラフィを用いて形成した例であり、図３（ｃ）は、従来のスクリーン印刷法を用いた方法で形成した例である。いずれの場合も画素電極の表面は平面にならない。 FIG. 3A shows a cross-sectional view when the interlayer insulating film is formed by using a conventional screen printing method. As described above, when the screen printing method is used, the cross section of the interlayer insulating film has a gently convex curved surface shape convex upward. The case where a pixel electrode (upper electrode) is formed on such an interlayer insulating film is shown in FIGS. FIG. 3B is an example in which the pixel electrode (upper electrode) 7 is formed by using known photolithography, and FIG. 3C is an example in which the pixel electrode (upper electrode) is formed by a method using a conventional screen printing method. . In either case, the surface of the pixel electrode is not flat.
このような画素電極を用いてディスプレイ装置とする場合、図３（ｂ）および図３（ｃ）に示す通り、接着剤１３を介して表示パネルを貼り合わせる。表示パネルの反対側には透明導電材料を用いた対向電極が形成され、スイッチング素子を介して画素電極と対向電極間に電圧を印加することで表示パネルを駆動する。この際、対向電極と画素電極表面との距離にばらつきがあるため、表示パネルに印加される電界が不均一となり、表示ムラが発生してしまう。 In the case of using such a pixel electrode as a display device, the display panel is bonded via an adhesive 13 as shown in FIGS. 3 (b) and 3 (c). A counter electrode using a transparent conductive material is formed on the opposite side of the display panel, and the display panel is driven by applying a voltage between the pixel electrode and the counter electrode via a switching element. At this time, since the distance between the counter electrode and the surface of the pixel electrode varies, the electric field applied to the display panel becomes non-uniform, resulting in display unevenness.
一方、本実施の形態に係るスクリーン印刷法を用いた回路基板の製造方法によれば、スクリーン印刷法により画素電極（上部電極）を形成した後、上部電極仮硬化工程、上部電極プレス工程、上部電極本硬化工程を行う。これらの工程により、プレス板を層間絶縁膜の厚膜部（極大高さが周囲の極大点より大きい部分）に突き当てるようにすることで、マトリクス状に配置した全ての画素電極表面を均一な形状とすることができる。また、熱処理を行って画素電極（上部電極）の体積を減少させることができ、層間絶縁膜の厚膜部（極大高さが周囲の極大点より大きい部分）よりも下側に画素電極表面を形成することが可能である。これにより、スクリーン印刷法を用いても、各画素電極が短絡して導通することなく、平面性及びサイズの均質性に優れた上部電極を形成することができる。その結果、スクリーン印刷法を用いて形成されるスルーホールを有する層間絶縁膜の形状とディスプレイに電界を印加する画素電極の断面形状を規定することにより、例えば電気泳動方式表示パネル等の表示パネルのコントラストおよび分解能を高めることができる。
（第２の実施の形態）
次に、図１１を参照し、第２の実施の形態に係る画像表示装置である電気泳動ディスプレイについて説明する。図１１は、本実施の形態に係る画像表示装置である電気泳動ディスプレイの構造を模式的に示す断面図である。
On the other hand, according to the circuit board manufacturing method using the screen printing method according to the present embodiment, after forming the pixel electrode (upper electrode) by the screen printing method, the upper electrode temporary curing step, the upper electrode pressing step, the upper portion The electrode main curing process is performed. By these steps, the surface of all the pixel electrodes arranged in a matrix is made uniform by allowing the press plate to abut against the thick part of the interlayer insulating film (the part where the maximum height is larger than the surrounding maximum point). It can be a shape. Further, the volume of the pixel electrode (upper electrode) can be reduced by performing heat treatment, and the surface of the pixel electrode is placed below the thick part of the interlayer insulating film (the part where the maximum height is larger than the surrounding maximum point). It is possible to form. Thereby, even if it uses a screen printing method, the upper electrode excellent in planarity and the uniformity of size can be formed, without each pixel electrode short-circuiting and conducting. As a result, by defining the shape of the interlayer insulating film having through holes formed by using the screen printing method and the cross-sectional shape of the pixel electrode for applying an electric field to the display, for example, a display panel such as an electrophoretic display panel can be used. Contrast and resolution can be increased.
(Second Embodiment)
Next, an electrophoretic display, which is an image display device according to the second embodiment, will be described with reference to FIG. FIG. 11 is a cross-sectional view schematically showing the structure of an electrophoretic display which is an image display device according to the present embodiment.
本実施の形態に係る画像表示装置である電気泳動ディスプレイ４０は、図１１に示すように、第１の実施の形態に係るアクティブマトリクス回路基板３０と、アクティブマトリクス回路基板上に形成される表示部３１及び対向電極が形成された対向基板３２とを有する。また、表示部３１として、電気泳動方式を用いた表示パネル３１を用いる。
As shown in FIG. 11, an
電気泳動方式を用いた表示パネル３１は公知のものを用いることができる。例えば、マイクロカプセル３３を用いた電気泳動方式表示パネルを用いることができる。分散液中に分散された着色微粒子３４がマイクロカプセル３３内に封入される。着色微粒子３４は白色の黒色の２種類を分散させ、それぞれに相反する電荷をもたせる。マイクロカプセル３３は対向電極が形成された対向基板３２と駆動用のアクティブマトリクス回路基板３０との間に封入される。このとき、マイクロカプセル３３は表示パネル３１の全面において略１層とすることが必要である。その際、マイクロカプセル３３と対向基板３２またはアクティブマトリクス回路基板３０の間にマイクロカプセル３３を支持する基板を挟んでも良く、両者を密着させる接着剤を封入しても良い。また、マイクロカプセル３３のすきまを分散液で充填しても良い。このような表示パネル３１の下面は、画素電極（上部電極）７を形成したディスプレイ駆動回路と接し、表示パネル３１の上面は、透明な対向基板３２と接することになる。対向基板３２の対向電極をアースに接続し、画素電極（上部電極）７にアクティブマトリクス回路基板３０を介して電圧を印加することで、マイクロカプセル３３内に分散された帯電微粒子３４を移動することが出来る。白色微粒子を正に帯電させ、黒色微粒子を負に帯電させた場合、画素電極（上部電極）７を対向基板３２の対向電極に対してプラスになるように電圧を印加すると、正に帯電した白色微粒子が表示パネル上面側に移動し、負に帯電した黒色微粒子が表示パネル下面側に移動する。その結果、白色に発色し、白色表示がされる。一方、画素電極（上部電極）７を対向基板３２の対向電極に対してマイナスになるように電圧を印加すると、正に帯電した白色微粒子が表示パネル下面側に移動し、負に帯電した黒色微粒子が表示パネル上面側に移動し、黒色を発色することになる。
A known
この際、着色した微粒子はマイクロカプセル３３の各壁面に付着するため、電圧を印加し続けなくても（回路をオープンしても）表示を保持できる特徴がある。
At this time, since the colored fine particles adhere to each wall surface of the
微粒子の移動は画素電極（上部電極）７と対向基板３２の対向電極との間に電圧を印加した場合に生じる電気力線に沿って移動する。しかし、画素電極（上部電極）の密度が高くなると隣接する画素が表示品質に影響する。例えば隣接する画素間で印加される電圧を反転した場合、垂直方向に向かう電気力線が隣接画素に向かってしまう。その結果、電気力線の水平方向成分が発生することで表示分解能およびコントラストが低下することになる。これらは、画素の配列周期が２００μｍ以下になると顕著になる。２００μｍ以下の配列周期（解像度）にて表示品質を良好に維持するためには画素電極（上部電極）７および層間絶縁膜６の表面形状を最適化することが必要である。
The movement of the fine particles moves along the lines of electric force generated when a voltage is applied between the pixel electrode (upper electrode) 7 and the counter electrode of the
本実施の形態では、本発明の第１の実施の形態に係るアクティブマトリクス回路基板３０に形成された画素電極（上部電極）７の上方に、図１１に示すような表示パネル３１と対向基板３２を設け、画像表示装置４０を構成することによって、画素電極（上部電極）７及び層間絶縁膜６の表面形状を適切な形状とすることができ、表示パネル３１の表示均一性を改善することができる。
In the present embodiment, a
なお、本発明によれば、アクティブマトリクス方式の電気泳動ディスプレイ、液晶ディスプレイ、有機ＥＬディスプレイ、フォトクロミックディスプレイを駆動する際のディスプレイ駆動用のアクティブマトリクス回路基板を、スクリーン印刷法等の印刷技術を用いて形成することができる。従って画像表示品質に優れた各種ディスプレイを低コストで製造することができる。 According to the present invention, an active matrix circuit substrate for driving an active matrix electrophoretic display, a liquid crystal display, an organic EL display, or a photochromic display is driven using a printing technique such as a screen printing method. Can be formed. Therefore, various displays excellent in image display quality can be manufactured at low cost.
また、本発明に係る回路基板のディスプレイ駆動用のアクティブマトリクス回路基板としての効果は前述の通りである。しかしながら、本発明に係る回路基板の用途としては、複数の上部電極において、上部電極の表面高さ及び平面形状を均一にすることができる点で、回路基板上に表示パネルを貼合わせて画像表示装置を構成するディスプレイ駆動用パネルとしての用途に限定されるものではなく、ディスプレイ駆動用パネル以外の各種用途が挙げられる。以下に、ディスプレイ駆動用パネル以外の用途について説明する。 The effect of the circuit board according to the present invention as an active matrix circuit board for driving a display is as described above. However, as a use of the circuit board according to the present invention, it is possible to make the surface height and planar shape of the upper electrode uniform in a plurality of upper electrodes, and to display an image by attaching a display panel on the circuit board. The present invention is not limited to the use as a display driving panel constituting the apparatus, and includes various uses other than the display driving panel. Hereinafter, uses other than the display driving panel will be described.
本発明の回路基板では、上部電極（の表面）の基板表面からの高さが層間絶縁膜の極大点の基板表面からの高さよりも低いことが特徴である。その結果、回路基板上に素子を接着する場合に電極と素子との距離を均一にすることが可能である。このような特徴から、静電容量を感知する２次元センサ用の電極として応用することができる。 The circuit board of the present invention is characterized in that the height of the upper electrode (the surface thereof) from the substrate surface is lower than the height from the substrate surface of the maximum point of the interlayer insulating film. As a result, the distance between the electrode and the element can be made uniform when the element is bonded onto the circuit board. Because of these characteristics, it can be applied as an electrode for a two-dimensional sensor that senses capacitance.
具体的には、例えば第１の実施の形態に係る回路基板上に絶縁体シートを接着し、絶縁体シート上に回路基板上の上部電極に対向して対向電極を形成する。これにより、対向電極と上部電極との間に、所定の静電容量が発生する。そして、対向電極と上部電極との間の電圧を計測することにより、圧力センサ等の静電容量センサを構成することが可能である。更に表示パネルと組合せれば、タッチパネル等を構成することも可能である。 Specifically, for example, an insulator sheet is bonded onto the circuit board according to the first embodiment, and a counter electrode is formed on the insulator sheet so as to face the upper electrode on the circuit board. Thereby, a predetermined capacitance is generated between the counter electrode and the upper electrode. And it is possible to comprise electrostatic capacitance sensors, such as a pressure sensor, by measuring the voltage between a counter electrode and an upper electrode. Further, if combined with a display panel, a touch panel or the like can be configured.
ここで上記のセンサを例えばタッチパネル等の２次元センサとして構成するには、マトリクス状に配列した複数の上部電極と、複数の上部電極に対向する対向電極とよりなる電極対における静電容量が均一であることが必要である。静電容量は各電極対の面積及び各電極対の電極間の絶縁体の誘電率に比例し、各電極対の電極間距離に反比例する。すなわち、各電極対における上部電極と対向電極との間の距離の均一性がセンサの感度の重要な因子になる。従って、本発明に係る回路基板を用いることにより、高感度のセンサを実現することができる。 Here, in order to configure the above sensor as a two-dimensional sensor such as a touch panel, the capacitance of the electrode pair including a plurality of upper electrodes arranged in a matrix and a counter electrode facing the plurality of upper electrodes is uniform. It is necessary to be. The capacitance is proportional to the area of each electrode pair and the dielectric constant of the insulator between the electrodes of each electrode pair, and inversely proportional to the distance between the electrodes of each electrode pair. That is, the uniformity of the distance between the upper electrode and the counter electrode in each electrode pair is an important factor for the sensitivity of the sensor. Therefore, by using the circuit board according to the present invention, a highly sensitive sensor can be realized.
更に、本発明に係る回路基板は、電極内での電界の分布の均一性に優れることから、複数の電極対の間での静電容量の均一性を向上することにも効果がある。従って、高精度を有する２次元センサ用の回路基板として用いることができる。 Furthermore, since the circuit board according to the present invention is excellent in the uniformity of the electric field distribution within the electrodes, it is also effective in improving the uniformity of the capacitance between the plurality of electrode pairs. Therefore, it can be used as a circuit board for a two-dimensional sensor having high accuracy.
以下、実施例により、本発明をさらに具体的に説明するが、本発明は、実施例により限定されて解釈されるものではない。
［実施例１］
厚さ１２０μｍのプラスチック基板上に配列周期１３０μｍでマトリクス状に薄膜トランジスタを配列したアクティブマトリクス回路基板を準備した。薄膜トランジスタの素子数は４８０×４８０個とし、約５０ｍｍ四方のアクティブマトリクスを有するアクティブマトリクス回路基板を形成した。
Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not construed as being limited to the examples.
[Example 1]
An active matrix circuit substrate was prepared in which thin film transistors were arranged in a matrix with an arrangement period of 130 μm on a plastic substrate having a thickness of 120 μm. The number of thin film transistors was 480 × 480, and an active matrix circuit substrate having an active matrix of about 50 mm square was formed.
この基板上にスクリーン印刷法を用いてスルーホールを有する層間絶縁膜を形成した。スルーホールが薄膜トランジスタのドレイン電極上に位置するようにスクリーンの乳剤のパターンを形成した。前述の通り、図４（ａ）に示すようにライン状の第１の層間絶縁膜６１とドット状の第２の層間絶縁膜６２を印刷した。本実施例のサンプル作成は、図８に示すフローチャートに従って行った。
An interlayer insulating film having a through hole was formed on the substrate by screen printing. The screen emulsion pattern was formed so that the through hole was located on the drain electrode of the thin film transistor. As described above, the line-shaped first
層間絶縁膜を形成するためのペーストとして、シリカ微粒子よりなるフィラーと、ポリビニルアルコール系樹脂よりなるバインダとを混合したものを用いた。その際、ペースト状とするためにエチレングリコール系溶媒を添加した。そのペーストのフィラーおよびバインダ濃度は５８ｗｔ％とし、粘度は２００Ｐａ・ｓとなった。 As a paste for forming an interlayer insulating film, a mixture of a filler made of silica fine particles and a binder made of polyvinyl alcohol resin was used. At that time, an ethylene glycol solvent was added to make a paste. The filler and binder concentrations of the paste were 58 wt%, and the viscosity was 200 Pa · s.
スクリーンは＃５００（１インチ当たり５００本の線密度）のステンレスメッシュ上に厚さ２５μｍの乳剤をパターニングしたものを用いた。メッシュのワイヤは高張力に対応できるステンレス線材を用い、その線径は１９μｍとした。 The screen was obtained by patterning a 25 μm thick emulsion on a # 500 (500 linear density per inch) stainless steel mesh. The mesh wire was made of a stainless steel wire capable of handling high tension, and the wire diameter was 19 μm.
乳剤のパターンとして、図４（ａ）に示すように、ライン状のパターンとドット状のパターンの２種類を用意した。ライン状のパターンにおいて、乳剤開口部の幅を７０μｍとし、その配列周期を１３０μｍとした。一方ドット状のパターンにおいて、乳剤開口部の幅を、ライン状のパターンのラインと垂直な方向に沿って４５μｍとし、ラインと平行な方向に沿って６５μｍとした。また、乳剤開口部の配列周期を、ラインに平行な方向及び垂直な方向に沿って、ともに同一の１３０μｍとした。 Two types of emulsion patterns were prepared, a line pattern and a dot pattern, as shown in FIG. In the line pattern, the width of the emulsion openings was 70 μm and the arrangement period was 130 μm. On the other hand, in the dot pattern, the width of the emulsion opening was 45 μm along the direction perpendicular to the line of the line pattern, and 65 μm along the direction parallel to the line. Further, the arrangement period of the emulsion openings was set to the same 130 μm along the direction parallel to the line and the direction perpendicular to the line.
第１の層間絶縁膜６１および第２の層間絶縁膜６２の形成には、公知のスクリーン印刷法を用いた。図５に示すスクリーン固定枠とサンプル面の距離を２．４ｍｍとし、スキージ走査速度を６０ｍｍ／ｓとした。スキージの材質は、溶媒によって溶解しにくく膨潤しにくいゴム材質を選定し、スキージとサンプル面との為す角度（スキージ走査方向側の角度）を７０°とした。各層間絶縁膜の形成後にはペースト溶媒を気化させるために熱処理を行っている。第１の層間絶縁膜６１および第２の層間絶縁膜６２ともに、熱処理の条件を１２０℃で１時間とした。
A known screen printing method was used to form the first
その結果、約３０μｍ四方の正方形の形状をしたスルーホールを有する層間絶縁膜を形成することができた。図４（ａ）におけるＡ−Ａ線及びＢ−Ｂ線に沿う断面形状を市販のレーザー顕微鏡で観察した。その結果、図７に示すように、上に凸の凸曲面形状となっていることが確認され、その頂点、すなわち高さが極大となる極大点の基板表面からの高さである極大高さｄは、おおむね４μｍ〜６μｍの範囲で分布していた。 As a result, an interlayer insulating film having through holes having a square shape of about 30 μm square could be formed. The cross-sectional shapes along the lines AA and BB in FIG. 4A were observed with a commercially available laser microscope. As a result, as shown in FIG. 7, it is confirmed that the shape is a convex curved surface that is convex upward, and the peak height, that is, the maximum height that is the height from the substrate surface of the maximum point where the height is the maximum. d was generally distributed in the range of 4 μm to 6 μm.
更に、レーザー顕微鏡を用いて層間絶縁膜の詳細な表面形状測定を行った。その結果、極大高さｄの最大値ｄｍａｘが５．８μｍ、最小値ｄｍｉｎが４．６μｍ、平均値ｄａｖｇが５．０μｍとなった。 Further, detailed surface shape measurement of the interlayer insulating film was performed using a laser microscope. As a result, the maximum value dmax of the maximum height d was 5.8 μm, the minimum value dmin was 4.6 μm, and the average value davg was 5.0 μm.
次に、形成されたスルーホール上に画素電極（上部電極）を形成した。画素電極（上部電極）の材料には、市販のスクリーン印刷用Ａｇペーストを用いた。Ａｇペースト材料は、Ａｇ微粒子にアクリル系樹脂と溶媒を添加したものとし、その粘度は約３００Ｐａ・ｓであった。印刷に用いたスクリーンは、メッシュに前述の層間絶縁膜と同じ＃５００メッシュを用い、正方形の乳剤開口部が層間絶縁膜上のスルーホールに重なる様に１３０μｍの配列周期でマトリクス状とした。その開口部は５５μｍ四方の正方形とした。画素電極（上部電極）の配列周期が１３０μｍであることを考慮すると、約４０％の大きさの開口部を設けたことになる。 Next, a pixel electrode (upper electrode) was formed on the formed through hole. A commercially available Ag paste for screen printing was used as a material for the pixel electrode (upper electrode). The Ag paste material was obtained by adding an acrylic resin and a solvent to Ag fine particles, and its viscosity was about 300 Pa · s. The screen used for printing was the same # 500 mesh as the above-mentioned interlayer insulating film as a mesh, and was formed in a matrix with an arrangement period of 130 μm so that the square emulsion openings overlapped the through holes on the interlayer insulating film. The opening was a 55 μm square. Considering that the arrangement period of the pixel electrodes (upper electrodes) is 130 μm, an opening having a size of about 40% is provided.
層間絶縁膜と同様の印刷条件で画素電極（上部電極）パターンを印刷し、７０℃の温度で５分間の熱処理を行って画素電極（上部電極）ペーストの溶媒成分の一部を揮発させ可塑性を持たせた（仮硬化処理）。熱処理を行わない場合は、ペーストは弾性と流動性を持っているため、加圧後の形状が加圧前の形状に戻ってしまう。一方、本実施例のように熱処理を行うことによって、加圧後の形状が加圧前の形状に戻ることはない。 A pixel electrode (upper electrode) pattern is printed under the same printing conditions as the interlayer insulating film, and heat treatment is performed at a temperature of 70 ° C. for 5 minutes to volatilize a part of the solvent component of the pixel electrode (upper electrode) paste, thereby increasing the plasticity Provided (temporary curing treatment). When the heat treatment is not performed, since the paste has elasticity and fluidity, the shape after pressurization returns to the shape before pressurization. On the other hand, by performing the heat treatment as in the present embodiment, the shape after pressurization does not return to the shape before pressurization.
画素電極（上部電極）の仮硬化処理を行ったサンプルを２枚のガラス板で挟み、プレス機で加圧した。その圧力は、１０ｋｇｆ／ｃｍ２に設定し、加圧時間は３分とした。その後、ガラス板を除去し、１００℃にて１時間の熱処理を行い、残留する溶媒を揮発させ画素電極（上部電極）を硬化することによって、ディスプレイ用アクティブマトリクス回路基板を得た。レーザー顕微鏡を用いて画素電極（上部電極）の表面の基板表面からの高さｔを測定した結果、５．２μｍとなった。その結果、ｔが層間絶縁膜の極大高さｄの最大値ｄｍａｘ５．８μｍよりも低くなっていることが確認できた。 The sample on which the pixel electrode (upper electrode) was temporarily cured was sandwiched between two glass plates and pressed with a press. The pressure was set to 10 kgf / cm 2 and the pressurization time was 3 minutes. Thereafter, the glass plate was removed, heat treatment was performed at 100 ° C. for 1 hour, the remaining solvent was volatilized and the pixel electrode (upper electrode) was cured to obtain an active matrix circuit substrate for display. As a result of measuring the height t of the surface of the pixel electrode (upper electrode) from the substrate surface using a laser microscope, it was 5.2 μm. As a result, it was confirmed that t was lower than the maximum value dmax 5.8 μm of the maximum height d of the interlayer insulating film.
上記のようにして得られた回路基板に、図６に示す構成で電気泳動式表示パネルとＩＴＯ透明導電膜による対向電極を形成することによって、画像表示装置とした。対向電極とアクティブマトリクス回路基板のアクティブマトリクス回路を駆動装置に接続し、動作テストを行った。その結果、均一な表示コントラストおよび解像度を得ることができた。
［比較例１］
実施例１と同様の方法で層間絶縁膜を形成した。層間絶縁膜上の画素電極（上部電極）形成に用いるスクリーンの乳剤開口部を８５μｍ四方の正方形とし、画素電極（上部電極）を印刷し、加圧処理なしに熱処理・硬化させ、同等の面積を有する画素電極（上部電極）を形成した。その断面は図３（ｃ）に示すとおり、ドーム上の曲面を有する画素電極（上部電極）形状となった。画素電極（上部電極）の表面形状をレーザー顕微鏡を用いて測定した結果、画素電極（上部電極）の表面は、スルーホール直上で極大高さを有し、極大高さは１０〜１１μｍとなった。
On the circuit board obtained as described above, an electrophoretic display panel and a counter electrode made of an ITO transparent conductive film were formed in the configuration shown in FIG. 6 to obtain an image display device. The counter electrode and the active matrix circuit of the active matrix circuit substrate were connected to a driving device, and an operation test was performed. As a result, uniform display contrast and resolution could be obtained.
[Comparative Example 1]
An interlayer insulating film was formed by the same method as in Example 1. The emulsion openings on the screen used to form the pixel electrode (upper electrode) on the interlayer insulating film are squares of 85 μm, the pixel electrode (upper electrode) is printed, heat-treated and cured without pressure treatment, and the equivalent area A pixel electrode (upper electrode) was formed. The cross section was a pixel electrode (upper electrode) shape having a curved surface on the dome, as shown in FIG. As a result of measuring the surface shape of the pixel electrode (upper electrode) using a laser microscope, the surface of the pixel electrode (upper electrode) had a maximum height immediately above the through hole, and the maximum height was 10 to 11 μm. .
実施例１と同じく表示パネル・対向電極を組み合わせて表示装置とし、駆動装置に接続して動作テストを行った。その結果、表示コントラストおよび解像性が著しく不均一となった。これは、画素電極（上部電極）の表面が曲面状になっているのと同時に、表示パネルとの距離が電極内及び電極間で不均一になっているために発生したと考えられる。
［実施例２］
実施例１と同様の手法でサンプル作成を行った。但し画素電極（上部電極）形成に用いるＡｇペーストを溶媒で希釈し、熱処理後に画素電極（上部電極）の膜厚が減少する減少量を多くし、画素電極（上部電極）の薄膜化を行った。画素電極（上部電極）の表面の基板表面からの高さｔを測定したところ、スルーホール直上部がやや凹んだ断面形状となっており、スルーホール直上でのｔは４．６μｍとなった。層間絶縁膜の極大高さの最大値ｄｍａｘ５．８μｍと比較すると、ｔはｄｍａｘの約８０％の高さとなった。実施例１と同様の手法で表示テストを行ったところ、良好な均一性を得ることができた。
［比較例２］
実施例１で得られる層間絶縁膜状にＡｇインクを用いたインクジェット法で画素電極（上部電極）を形成した。Ａｇインクは樹脂コーティングされたＡｇ超微粒子（ナノパーティクル）を溶媒中に均一分散したものであり、約１００ｎｍのＡｇ薄膜を形成できるものである。
In the same manner as in Example 1, the display panel and the counter electrode were combined to form a display device, which was connected to a driving device to perform an operation test. As a result, the display contrast and resolution became extremely nonuniform. This is considered to have occurred because the surface of the pixel electrode (upper electrode) is curved, and at the same time, the distance from the display panel is not uniform within the electrode and between the electrodes.
[Example 2]
Samples were prepared in the same manner as in Example 1. However, the Ag paste used to form the pixel electrode (upper electrode) was diluted with a solvent to increase the amount of decrease in the thickness of the pixel electrode (upper electrode) after heat treatment, and the pixel electrode (upper electrode) was thinned. . When the height t of the surface of the pixel electrode (upper electrode) from the substrate surface was measured, the cross-sectional shape was slightly recessed immediately above the through hole, and t immediately above the through hole was 4.6 μm. Compared with the maximum value dmax 5.8 μm of the maximum height of the interlayer insulating film, t was about 80% of dmax. When a display test was performed in the same manner as in Example 1, good uniformity could be obtained.
[Comparative Example 2]
A pixel electrode (upper electrode) was formed by an inkjet method using Ag ink in the interlayer insulating film obtained in Example 1. The Ag ink is obtained by uniformly dispersing resin-coated Ag ultrafine particles (nanoparticles) in a solvent, and can form an Ag thin film of about 100 nm.
インクジェット法で約１００μｍの直径の画素電極（上部電極）を形成できるように条件を設定し、画素電極（上部電極）を形成した。また、インクジェット法で形成される膜は十分に薄いためプレス工程を行って加圧を行う必要はない。 Conditions were set so that a pixel electrode (upper electrode) having a diameter of about 100 μm could be formed by an inkjet method, and a pixel electrode (upper electrode) was formed. In addition, since the film formed by the ink jet method is sufficiently thin, it is not necessary to perform pressing in the pressing step.
形成された画素電極（上部電極）の断面形状は、図３（ｂ）に示すように、層間絶縁膜に完全に沿うような形状となった。その表面形状をレーザー顕微鏡で測定したところ、スルーホール（開口部）での画素電極（上部電極）の表面の基板表面からの高さｔが１２０ｎｍとなっていた。 The cross-sectional shape of the formed pixel electrode (upper electrode) was such that it was completely along the interlayer insulating film, as shown in FIG. When the surface shape was measured with a laser microscope, the height t from the substrate surface of the surface of the pixel electrode (upper electrode) in the through hole (opening) was 120 nm.
表示パネルと組み合わせて、実施例１と同様の表示テストを行ったところ、十分な表示コントラストが得られなかった。
［実施例３］
実施例１と同様の手法で層間絶縁膜および画素電極を形成した。但し、層間絶縁膜の形成に用いる絶縁ペーストの溶媒比率を変更することで層間絶縁膜の断面形状が異なる４種類のサンプル（サンプル番号Ｎｏ．１〜４）を作成した。具体的には、実施例１で用いた層間絶縁膜を形成するためのペーストに、溶媒を０〜１０％ｗｔまでの範囲で添加したものを用いた。溶媒比率を高めることにより、粘性が低下し、乾燥プロセスでの形状の変化量も変動し、断面形状も変動するものと考えられる。得られたサンプルについて、実施例１と同様に、レーザー顕微鏡を用いて表面形状の３次元測定を行った。その結果から、層間絶縁膜の形状を測定した。その結果を表１に示す。
When the same display test as in Example 1 was performed in combination with the display panel, sufficient display contrast was not obtained.
[Example 3]
An interlayer insulating film and a pixel electrode were formed in the same manner as in Example 1. However, four types of samples (sample numbers No. 1 to 4) having different cross-sectional shapes of the interlayer insulating film were prepared by changing the solvent ratio of the insulating paste used for forming the interlayer insulating film. Specifically, the paste used for forming the interlayer insulating film used in Example 1 was added with a solvent in the range of 0 to 10% wt. By increasing the solvent ratio, it is considered that the viscosity decreases, the amount of change in shape during the drying process also changes, and the cross-sectional shape also changes. About the obtained sample, similarly to Example 1, the three-dimensional measurement of the surface shape was performed using the laser microscope. From the result, the shape of the interlayer insulating film was measured. The results are shown in Table 1.
なお、断面積Ｓ１は、図７（ｃ）に示すように、層間絶縁膜の基板表面からの極大高さｄの各頂点（極大点）の間での平均値をｄａｖｇとするとき、ｄａｖｇの１／２であるｄａｖｇ／２の高さにおける層間絶縁膜の断面積としてもよい。また、画素領域の面積Ｓ０は、画素電極（上部電極）およびスルーホールの縦横の配列周期を、図２（ｃ）に示すように、それぞれＰｘ、Ｐｙとすると、Ｓ０＝Ｐｘ×Ｐｙとして求めることができる。また、Ｓ２は、スルーホール（開口部）の面積であり、Ｓ１とＳ２の比Ｓ２／Ｓ１は、層間絶縁膜の断面形状がどれだけ緩やかな傾斜を有しているかを表す指標となる。 As shown in FIG. 7C, the cross-sectional area S1 is expressed as davg when the average value between the vertices (maximum points) of the maximum height d from the substrate surface of the interlayer insulating film is davg. The cross-sectional area of the interlayer insulating film at a height of davg / 2 that is ½ may be used. Further, the area S0 of the pixel region is obtained as S0 = Px × Py, where the vertical and horizontal arrangement periods of the pixel electrode (upper electrode) and the through holes are Px and Py, respectively, as shown in FIG. Can do. Further, S2 is the area of the through hole (opening), and the ratio S2 / S1 between S1 and S2 is an index indicating how gentle the cross-sectional shape of the interlayer insulating film is.
表１を参照するに、サンプル番号Ｎｏ．１〜３において、表示テストの結果は良好であったが、Ｓ１／Ｓ０が０．２よりも小さく、Ｓ２／Ｓ１が０．３よりも大きいサンプル番号Ｎｏ．４では、表示均一性に悪化が見られた。サンプル番号４の画素電極形状を光学顕微鏡で観察したところ、画素電極（上部電極）の大きさがサンプルの面内でばらついていることが分かった。サンプル番号４では、層間絶縁膜のスルーホール（開口部）の上方への広がり方が小さく、加圧プロセス（上部電極プレス工程）で各画素電極（上部電極）がプレスされて広がる量について、各画素電極（上部電極）間でのばらつきが大きくなり、各画素電極（上部電極）の大きさがサンプルの面内でばらついたものと考えられる。表１の結果から、層間絶縁膜の断面形状を規定する形状パラメータＳ１／Ｓ０は０．２以上、形状パラメータＳ２／Ｓ１は０．３以下が適切な範囲であると考えられる。
［実施例４］
実施例３で作成した４種類のサンプルの断面形状から層間絶縁膜の基板表面からの極大高さｄと、層間絶縁膜の曲面形状（断面形状）の曲率半径Ｒとの関係を算出した。ここで断面形状を評価する断面は、図４（ａ）に示すような層間絶縁膜では、あるスルーホール（開口部）と、そのスルーホール（開口部）に最も近接するスルーホール（開口部）との間の層間絶縁膜の断面としている。一方、図４（ｂ）に示すような層間絶縁膜では、断面形状を評価する断面は、あるスルーホール（開口部）と、そのスルーホール（開口部）に最も近接するスルーホール（開口部）ではなく、次に近接するスルーホール（開口部）との間の層間絶縁膜の断面としている。
Referring to Table 1, sample no. 1-3, the results of the display test were good, but sample numbers No. 1 and S1 / S0 were smaller than 0.2 and S2 / S1 was larger than 0.3. In No. 4, the display uniformity was deteriorated. When the shape of the pixel electrode of
[Example 4]
The relationship between the maximum height d from the substrate surface of the interlayer insulating film and the radius of curvature R of the curved surface shape (cross-sectional shape) of the interlayer insulating film was calculated from the sectional shapes of the four types of samples prepared in Example 3. Here, the cross section for evaluating the cross-sectional shape is as follows. In the interlayer insulating film as shown in FIG. 4A, a through hole (opening) and a through hole (opening) closest to the through hole (opening). The cross section of the interlayer insulating film between the two. On the other hand, in the interlayer insulating film as shown in FIG. 4B, the cross-section for evaluating the cross-sectional shape has a through hole (opening) and a through hole (opening) closest to the through hole (opening). Instead, the cross section of the interlayer insulating film between the next adjacent through hole (opening) is used.
実施例３にて表示均一性に悪化が見られたサンプル番号４では、曲率半径Ｒが極大高さｄの２０〜３０倍の範囲で分布しているのに対し、サンプル番号３では、曲率半径Ｒが極大高さｄの３０〜５０倍の範囲で分布していた。
In
上記より、層間絶縁膜の断面形状の曲率半径Ｒが少なくとも極大高さｄの３０倍以上である範囲が、適切な範囲であると考えられる。
［実施例５］
実施例１と同様の手法を用いて、薄膜トランジスタをマトリクス状に配列した基板上にスルーホール（開口部）を有する層間絶縁膜を形成した。但し、絶縁ペーストをエチレングリコール系の溶剤で１．２５倍に希釈したものと１．３５倍に希釈したものを用いた２種類のサンプルを作成した。粘度を下げると同時に固形分（フィラーとバインダ）比率を低下させることで乾燥後の膜厚を薄膜化することができる。層間絶縁膜を形成した後に、実施例４と同様の手法で断面形状の曲率半径Ｒを算出し、極大膜厚ｄの平均値ｄａｖｇで規格化した値をもとめた結果以下の通りとなった。
From the above, it is considered that the range in which the radius of curvature R of the cross-sectional shape of the interlayer insulating film is at least 30 times the maximum height d is an appropriate range.
[Example 5]
By using the same method as in Example 1, an interlayer insulating film having a through hole (opening) was formed on a substrate in which thin film transistors were arranged in a matrix. However, two types of samples were prepared using an insulating paste diluted 1.25 times with an ethylene glycol solvent and a diluted 1.35 times. The film thickness after drying can be reduced by reducing the solid content (filler and binder) ratio simultaneously with decreasing the viscosity. After the formation of the interlayer insulating film, the curvature radius R of the cross-sectional shape was calculated by the same method as in Example 4, and the result normalized with the average value davg of the maximum film thickness d was as follows.
１．２５倍希釈サンプル： Ｒ／ｄａｖｇ＝１６０〜２００
１．３５倍希釈サンプル： Ｒ／ｄａｖｇ＝２４０〜２７０
これらのサンプルに実施例１と同様に画素電極を形成したところ、１．３５倍に希釈した絶縁ペーストでスルーホールを形成したサンプルでは画素電極が隣接する画素電極と接触してしまい、電気的にショートする結果となった。曲率半径が大きすぎる場合、プレスした際の電極の拡がり量が増加したためと考えられる。従って、少なくともＲ／ｄａｖｇを２００以下とすることで、実施例１で記載するような画素電極をプレスして平坦化する工程を有する回路基板の製造方法に対応することができる。
1.25-fold diluted sample: R / davg = 160-200
1.35-fold diluted sample: R / davg = 240-270
When pixel electrodes were formed on these samples in the same manner as in Example 1, in the samples in which through holes were formed with an insulating paste diluted 1.35 times, the pixel electrodes were in contact with the adjacent pixel electrodes, and electrically The result was a short. If the radius of curvature is too large, it is considered that the amount of electrode expansion when pressed is increased. Therefore, by setting R / davg to 200 or less at least, it is possible to cope with a method for manufacturing a circuit board having a step of flattening by pressing a pixel electrode as described in the first embodiment.
また、上記のように算出した断面形状の曲率半径Ｒを、極大膜厚ｄの平均値ｄａｖｇではなく、極大膜厚ｄで規格化した場合にも、少なくともＲ／ｄを略２００以下とすることで、実施例１で記載するような画素電極をプレスして平坦化する工程を有する回路基板の製造方法に対応することができる。 Even when the radius of curvature R of the cross-sectional shape calculated as described above is normalized not by the average value davg of the maximum film thickness d but by the maximum film thickness d, at least R / d should be approximately 200 or less. Thus, it is possible to correspond to a method of manufacturing a circuit board having a step of pressing and planarizing the pixel electrode as described in the first embodiment.
以上、本発明の好ましい実施の形態について記述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described above, but the present invention is not limited to such specific embodiments, and various modifications can be made within the scope of the gist of the present invention described in the claims. Can be modified or changed.
１ 基板
２ ゲート電極
３ ゲート絶縁膜
４ ドレイン電極
５ ソース電極
６ 層間絶縁膜
７、７１ 画素電極（上部電極）
８ 半導体（有機半導体）
９ スルーホール（開口部）
１０ チャネル領域
１１ プレス板
１２ 表示パネル
１４ 対向電極
２０ 回路基板
２１ スクリーン枠
２２ スクリーン
２３ ペースト
２４ スキージ
２５ メッシュ
２６ 乳剤
２７、２７ａ、２７ｂ 乳剤開口部
２８ ステージ
２９ 加圧ローラ
３０ アクティブマトリクス回路基板
３１ 表示パネル（表示部）
３２ 対向基板
３３ マイクロカプセル
３４ 帯電微粒子
４０ 電気泳動ディスプレイ（画像表示装置）
６１ 第１の層間絶縁膜
６２、６３ 第２の層間絶縁膜
６４ 重なり部
Ｃ 極大点
ｄ 層間絶縁膜の基板表面からの極大高さ
ｔ 画素電極（上部電極）の基板表面からの高さ
DESCRIPTION OF
8 Semiconductor (organic semiconductor)
9 Through hole (opening)
10
32
61 First
C Maximum point d Maximum height of interlayer insulating film from substrate surface t Height of pixel electrode (upper electrode) from substrate surface
Claims (9)
前記基板上に形成される複数の下部電極と、
前記基板上に形成され、前記複数の下部電極のそれぞれの上に開口部を有する層間絶縁膜と、
前記複数の開口部のそれぞれを埋めるよう表面が平面に形成され、前記複数の下部電極のそれぞれと電気的に接続される上部電極と
を有する回路基板において、
前記層間絶縁膜は、一の開口部と、該一の開口部に最も近接する開口部又は次に近接する開口部との略中間点で、前記基板表面からの高さが極大高さｄとなる極大点を備える曲面形状を有し、
前記一の開口部での前記基板表面から前記上部電極の前記表面までの高さｔが、前記極大点の前記極大高さｄよりも小さいことを特徴とする回路基板。 A substrate,
A plurality of lower electrodes formed on the substrate;
An interlayer insulating film formed on the substrate and having an opening on each of the plurality of lower electrodes;
In a circuit board having a top surface formed so as to fill each of the plurality of openings, and an upper electrode electrically connected to each of the plurality of lower electrodes,
The interlayer insulating film has a maximum height d from the substrate surface at a substantially middle point between one opening and the opening closest to or next to the one opening. Has a curved surface shape with a maximal point
A circuit board , wherein a height t from the substrate surface to the surface of the upper electrode in the one opening is smaller than the maximum height d of the maximum point.
前記上部電極の各々に対応して設けられ、所定の面積Ｓ０を有する画素領域を有し、
前記基板表面から前記極大点の前記極大高さｄの１／２の高さｄ／２における前記上部電極の断面積をＳ１とすると、
Ｓ１／Ｓ０≧０．２
を満たすことを特徴とする請求項１に記載の回路基板。 The upper electrode is provided at the intersection of the matrix,
A pixel region provided corresponding to each of the upper electrodes and having a predetermined area S0;
When the cross-sectional area of the upper electrode at a height d / 2 that is ½ of the maximum height d of the maximum point from the substrate surface is S1,
S1 / S0 ≧ 0.2
The circuit board according to claim 1, wherein:
Ｓ２／Ｓ１≦０．３
を満たすことを特徴とする請求項２に記載の回路基板。 When the area of the one opening is S2,
S2 / S1 ≦ 0.3
The circuit board according to claim 2, wherein:
前記下部電極は、スイッチング素子に接続され、
前記上部電極は、ディスプレイ駆動用の画素電極であることを特徴とするアクティブマトリクス回路基板。 An active matrix circuit board comprising the circuit board according to any one of claims 1 to 6,
The lower electrode is connected to a switching element;
The active matrix circuit board, wherein the upper electrode is a pixel electrode for driving a display.
前記アクティブマトリクス回路基板上に形成される表示部及び対向電極と
を有する画像表示装置。 An active matrix circuit board according to claim 7,
An image display device having a display portion and a counter electrode formed on the active matrix circuit substrate.
前記複数の開口部のそれぞれを埋めるように、上部電極をスクリーン印刷により印刷する上部電極印刷工程と、
前記上部電極を熱処理により仮硬化させる上部電極仮硬化工程と、
仮硬化している前記上部電極をプレスして平坦化する上部電極プレス工程と、
前記上部電極を熱処理により本硬化させ、前記一の開口部での前記上部電極の前記基板表面からの高さｔが、前記極大点の前記極大高さｄよりも小さくする上部電極本硬化工程と
を有することを特徴とする回路基板の製造方法。 On a substrate on which a plurality of lower electrodes are formed, an opening is provided on each of the plurality of lower electrodes, and one opening and an opening closest to or adjacent to the one opening Forming an interlayer insulating film having a curved surface shape having a maximum point at which the height from the substrate surface is a maximum height d at a substantially middle point with the opening to be formed by using screen printing;
An upper electrode printing step of printing the upper electrode by screen printing so as to fill each of the plurality of openings;
An upper electrode temporary curing step of temporarily curing the upper electrode by heat treatment;
An upper electrode pressing step of pressing and planarizing the temporarily cured upper electrode;
Wherein by curing the upper electrode by a heat treatment, the height t from the substrate surface of the upper electrode at the one opening, the maximum height upper electrode main curing step you less than d of the maximum point method of manufacturing a circuit board, characterized in that organic and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009000459A JP5564794B2 (en) | 2009-01-05 | 2009-01-05 | Circuit board, active matrix circuit board, and image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009000459A JP5564794B2 (en) | 2009-01-05 | 2009-01-05 | Circuit board, active matrix circuit board, and image display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010156931A JP2010156931A (en) | 2010-07-15 |
| JP5564794B2 true JP5564794B2 (en) | 2014-08-06 |
Family
ID=42574888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009000459A Expired - Fee Related JP5564794B2 (en) | 2009-01-05 | 2009-01-05 | Circuit board, active matrix circuit board, and image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5564794B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5605097B2 (en) * | 2010-09-03 | 2014-10-15 | ソニー株式会社 | Manufacturing method of electronic device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2943527B2 (en) * | 1992-09-24 | 1999-08-30 | 日本電気株式会社 | Semiconductor device |
| JP2000047235A (en) * | 1998-07-27 | 2000-02-18 | Denso Corp | Electrode substrate for display element and its preparation |
| JP2001351787A (en) * | 2000-06-07 | 2001-12-21 | Sharp Corp | Organic led element, its manufacturing method and organic led display |
| JP2004227944A (en) * | 2003-01-23 | 2004-08-12 | Semiconductor Energy Lab Co Ltd | Method for manufacturing display device |
| JP4994727B2 (en) * | 2005-09-08 | 2012-08-08 | 株式会社リコー | Organic transistor active substrate, manufacturing method thereof, and electrophoretic display using the organic transistor active substrate |
| JP5352967B2 (en) * | 2006-11-17 | 2013-11-27 | 株式会社リコー | Multilayer wiring structure manufacturing method and multilayer wiring structure |
| EP2141964B1 (en) * | 2007-05-31 | 2011-09-07 | Panasonic Corporation | Organic EL element and manufacturing method thereof |
-
2009
- 2009-01-05 JP JP2009000459A patent/JP5564794B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010156931A (en) | 2010-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI258625B (en) | Method of forming alignment layer for liquid crystal display device | |
| US7884913B2 (en) | Liquid crystal display device | |
| CN108490700A (en) | Electronic device and method for manufacturing the same | |
| US8661973B2 (en) | Screen plate including dummy printing region and full surface solid printing region | |
| CN1565010A (en) | Wiring structure, display apparatus, and active device substrate | |
| KR101339170B1 (en) | Liquid crystal display panel and manufacturing method thereof | |
| US9374894B2 (en) | Imprinted micro-wire rib structure | |
| CN101183652A (en) | Wiring substrate, method of manufacturing wiring substrate, and electronic apparatus | |
| CN1237372C (en) | Method for forming figure of liquid crystal display device | |
| JP2006293291A (en) | Display device and manufacturing method therefor | |
| US20120092754A1 (en) | Electrophoretic Display Device and Method for Manufacturing the Same | |
| JP5564794B2 (en) | Circuit board, active matrix circuit board, and image display device | |
| TW200909954A (en) | Liquid crystal display | |
| KR101368392B1 (en) | An apparatus for hardening seal of electrophoretic display deivce and method of fabricating electrophoretic display deivce using thereof | |
| US8792077B2 (en) | Color filter, manufacturing method thereof, and liquid crystal panel with the same | |
| JP5434510B2 (en) | Circuit board, image display apparatus, circuit board manufacturing method, and image display apparatus manufacturing method | |
| JP4562021B2 (en) | Color filter substrate, manufacturing method thereof, and display device | |
| KR20090033067A (en) | Liquid crystal display device | |
| KR100667497B1 (en) | Electrical Paper Display Having The Third Electrode and Manufacturing Method Thereof | |
| JP4792228B2 (en) | Display device | |
| CN104570458B (en) | Liquid crystal display panel and liquid crystal display device | |
| JP2015114448A (en) | Electrophoretic display device, method of manufacturing electrophoretic display device, and electronic apparatus | |
| CN210005795U (en) | electrowetting display device based on conductive column | |
| CN112363357A (en) | Array substrate and display panel | |
| JP6877345B2 (en) | Conductors and their manufacturing methods, and laminated circuits and laminated wiring members using them |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140602 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5564794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |