JP5564509B2 - 高速シリアルインターフェイス受信器回路における自動較正 - Google Patents
高速シリアルインターフェイス受信器回路における自動較正 Download PDFInfo
- Publication number
- JP5564509B2 JP5564509B2 JP2011530046A JP2011530046A JP5564509B2 JP 5564509 B2 JP5564509 B2 JP 5564509B2 JP 2011530046 A JP2011530046 A JP 2011530046A JP 2011530046 A JP2011530046 A JP 2011530046A JP 5564509 B2 JP5564509 B2 JP 5564509B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- eye
- serial data
- gain
- data signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03878—Line equalisers; line build-out devices
- H04L25/03885—Line equalisers; line build-out devices adaptive
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は高速シリアルインターフェイス(HSSI)回路に関し、より具体的にはそのような回路の受信器部の自動較正に関する。
上記のことから考えて、本発明の可能な側面が、高速シリアルデータ信号を受け取る回路に、(1)その信号のさまざまな種類と量の損失および/またはひずみ、および/または(2)最初にその信号を受け取り、信号をさらなる損失および/またはひずみにさらす回路のいかなる傾向、を自動的に補正する能力を与える。
(項目1)
シリアルデータ信号を受け取る回路であって、
シリアルデータ信号を受け取り、該信号のイコライゼーションされたバージョンを発生させる調節可能なイコライザ回路であって、制御可能に可変な利得を有するイコライザ回路と、
該イコライゼーションされたバージョンのアイの属性をモニターするアイモニター回路であって、該アイモニター回路によって検知された該属性に少なくとも部分的に基づいて該利得を制御するアイモニター回路と
を含む回路。
(項目2)
項目1に記載の回路であって、前記制御可能に可変な利得がDC利得である、回路。
(項目3)
項目1に記載の回路であって、前記属性が高さである、回路。
(項目4)
項目1に記載の回路であって、前記制御可能に可変な利得がAC利得である、回路。
(項目5)
項目1に記載の回路であって、前記属性が幅である、回路。
(項目6)
項目3に記載の回路であって、前記アイモニター回路が、
レファレンスアイ高さの源と、
該レファレンスアイ高さを該アイモニター回路によって検知された前記高さと比較する回路と
を含む、回路。
(項目7)
項目6で定義された回路であって、レファレンスアイ高さの前記源が、
前記シリアルデータ信号のDC成分を検知する回路
を含む、回路。
(項目8)
項目7に記載の回路であって、レファレンスアイ高さの前記源が、
前記検知する回路のDC成分出力信号をフィルターする回路
をさらに含む、回路。
(項目9)
項目6に記載の回路であって、レファレンスアイ高さの前記源が、
DCレファレンス電圧の源
を含む、回路。
(項目10)
項目5に記載の回路であって、前記アイモニター回路が、
レファレンスアイ幅の源と、
該レファレンスアイ幅を該アイモニター回路によって検知された前記幅と比較する回路と
を含む、回路。
(項目11)
項目10に記載の回路であって、レファレンスアイ幅の前記源が、
前記シリアルデータ信号のAC成分を検知する回路
を含む、回路。
(項目12)
項目11に記載の回路であって、レファレンスアイ幅の前記源が、
前記検知する回路のAC成分出力信号をフィルターする回路
をさらに含む、回路。
(項目13)
項目10に記載の回路であって、レファレンスアイ高さの前記源が、
レファレンス電圧の源
を含む、回路。
(項目14)
項目2に記載の回路であって、前記イコライザ回路が、
可変な負荷抵抗器と可変な縮退抵抗器であって、該負荷抵抗器と該縮退抵抗器間の比率が前記DC利得に影響するよう、回路関係上、互いに接続されており、前記アイモニター回路が該負荷抵抗器と該縮退抵抗器の少なくとも一方の抵抗を制御する、可変な負荷抵抗器と可変な縮退抵抗器
を含む、回路。
(項目15)
項目4に記載の回路であって、前記イコライゼーション回路が、
前記AC利得に影響する可変なイコライゼーションコンデンサーであって、前記アイモニター回路が該イコライゼーションコンデンサーの静電容量を制御する、イコライゼーションコンデンサー
を含む、回路。
(項目16)
シリアルデータ信号を受け取る回路であって、
該シリアルデータ信号を受け取り、該信号のイコライゼーションされたバージョンを発生させる調節可能なイコライザ回路であって、該シリアルデータ信号と比較したときのイコライゼーションされたバージョンの利得を調節する制御可能に可変な要素を含むイコライザ回路と、
該イコライゼーションされたバージョンのアイの属性を示す出力信号を発生させるアイモニター回路と、
該制御可能に可変な要素を制御する基準としての出力信号を用いる制御回路と
を含む、回路。
(項目17)
項目16に記載の回路であって、前記属性が高さである、回路。
(項目18)
項目16に記載の回路であって、前記利得がDC利得である、回路。
(項目19)
項目16に記載の回路であって、前記属性が幅である、回路。
(項目20)
項目16に記載の回路であって、前記利得がAC利得である、回路。
(項目21)
シリアルデータ信号を受け取る方法であって、
シリアルデータ信号を受け取り、制御可能に可変な利得で該信号のイコライゼーションされたバージョンを発生させることと、
該イコライゼーションされたバージョンのアイの属性をモニターすることと、
該属性をモニターすることにおいて検知された該属性に少なくとも部分的に基づいて該利得を制御することと
を含む、方法。
(項目22)
項目21に記載の方法であって、前記制御可能に可変な利得がDC利得である、方法。
(項目23)
項目21に記載の方法であって、前記属性が高さである、方法。
(項目24)
項目21に記載の方法であって、前記制御可能に可変な利得がAC利得である、方法。
(項目25)
項目21に記載の方法であって、前記属性が幅である、方法。
(項目26)
項目23に記載の方法であって、前記利得を制御することが、
前記検知された高さをレファレンスアイ高さと比較すること
を含む、方法。
(項目27)
項目26に記載の方法であって、前記利得を制御することが、
前記シリアルデータ信号から前記レファレンスアイ高さを導出すること
をさらに含む、方法。
(項目28)
項目27に記載の方法であって、前記導出することが、
前記シリアルデータ信号のDC成分を検知することと、
該検知することの出力をフィルターすることと
を含む、方法。
(項目29)
項目25に記載の方法であって、前記利得を制御することが、
前記検知された幅をレファレンスアイ幅と比較すること
を含む、方法。
(項目30)
項目29に記載の方法であって、前記利得を制御することが、
前記シリアルデータ信号から前記レファレンスアイ幅を導出すること
をさらに含む、方法。
(項目31)
項目30に記載の方法であって、前記導出することが、
前記シリアルデータ信号のAC成分を検知することと、
該検知することの出力をフィルターすることと
を含む、方法。
(項目32)
項目22に記載の方法であって、前記DC利得を制御することが、
複数の抵抗器の抵抗の値間の比率を制御すること
を含む、方法。
(項目33)
項目24に記載の方法であって、前記AC利得を制御することが、
イコライゼーションコンデンサーの静電容量を制御すること
を含む、方法。
本発明のさらなる特徴、その性質およびさまざまな利点は、付随の図および以下の詳細な記載より、より明らかとなる。
図1に示されるように、本発明による例示的な受信器回路10は高速シリアルデータ信号を差分形式で受け取るための入力端子20a、20bのペアを含む。当業者に周知であるように、これは、高速シリアルデータ信号が実際は互いの論理的補完である信号のペアであることを意味する。例えば、バイナリ1のデータビットは、比較的ハイ電圧を有する入力端子20aに印加された信号によって示さ得るか、または信号を送られ得る。一方で、入力端子20bに印加された信号は比較的ロー電圧を有する。そのような場合、バイナリ0のデータビットは、比較的ロー電圧を有する入力端子20aに印加された信号によって示されるか、または信号を送られる。一方で、入力端子20bに印加された信号は比較的ハイ電圧を有する。
Claims (30)
- シリアルデータ信号を受け取る回路であって、
該シリアルデータ信号を受け取り、該信号のイコライゼーションされたバージョンを発生させる調節可能なイコライザ回路であって、制御可能に可変な利得を有するイコライザ回路と、
該イコライゼーションされたバージョンのアイのアイ高さおよびアイ幅のうちの少なくとも1つをモニターするアイモニター回路であって、該アイモニター回路は、該アイモニター回路によって検知された該アイ高さおよびアイ幅のうちの1つに少なくとも部分的に基づいて該利得を制御する、アイモニター回路と
を含み、
該アイモニター回路は、
該アイ高さおよびアイ幅のうちの少なくとも1つと比較されるレファレンス源を含み、
該レファレンス源は、
レファレンスアイ高さの源として該シリアルデータ信号のDC成分を検知する回路と、
レファレンスアイ幅の源として該シリアルデータ信号のAC成分を検知する回路と
のうちの少なくとも1つを含む、回路。 - 請求項1に記載の回路であって、前記制御可能に可変な利得がDC利得である、回路。
- 請求項1に記載の回路であって、前記アイ高さおよびアイ幅のうちの少なくとも1つがアイ高さである、回路。
- 請求項1に記載の回路であって、前記制御可能に可変な利得がAC利得である、回路。
- 請求項1に記載の回路であって、前記アイ高さおよびアイ幅のうちの少なくとも1つがアイ幅である、回路。
- 請求項3に記載の回路であって、前記レファレンス源は、レファレンスアイ高さの源として前記シリアルデータ信号のDC成分を検知する回路を含み、前記アイモニター回路は、該レファレンスアイ高さを該アイモニター回路によって検知された前記アイ高さと比較する回路をさらに含む、回路。
- 請求項6に記載の回路であって、前記レファレンスアイ高さの源が、
前記シリアルデータ信号のDC成分を検知する回路のDC成分出力信号をフィルターする回路
をさらに含む、回路。 - 請求項5に記載の回路であって、前記レファレンス源は、レファレンスアイ幅の源として前記シリアルデータ信号のAC成分を検知する回路を含み、前記アイモニター回路は、該レファレンスアイ幅を該アイモニター回路によって検知された前記アイ幅と比較する回路をさらに含む、回路。
- 請求項8に記載の回路であって、前記レファレンスアイ幅の源が、
前記シリアルデータ信号のAC成分を検知する回路のAC成分出力信号をフィルターする回路
をさらに含む、回路。 - 請求項2に記載の回路であって、前記イコライザ回路が、
可変な負荷抵抗器と可変な縮退抵抗器であって、該負荷抵抗器と該縮退抵抗器間の比率が前記DC利得に影響するよう、回路関係上、互いに接続されており、前記アイモニター回路が該負荷抵抗器と該縮退抵抗器の少なくとも一方の抵抗を制御する、可変な負荷抵抗器と可変な縮退抵抗器
を含む、回路。 - 請求項4に記載の回路であって、前記イコライゼーション回路が、
前記AC利得に影響する可変なイコライゼーションコンデンサーであって、前記アイモニター回路が該イコライゼーションコンデンサーの静電容量を制御する、イコライゼーションコンデンサー
を含む、回路。 - シリアルデータ信号を受け取る回路であって、
該シリアルデータ信号を受け取り、該信号のイコライゼーションされたバージョンを発生させる調節可能なイコライザ回路であって、該シリアルデータ信号と比較したときの該イコライゼーションされたバージョンの利得を調節する制御可能に可変な要素を含むイコライザ回路と、
該イコライゼーションされたバージョンのアイのアイ高さおよびアイ幅のうちの少なくとも1つを示す出力信号を発生させるアイモニター回路と、
該制御可能に可変な要素を制御する基準として該出力信号を用いる制御回路と
を含み、
該アイモニター回路は、
該アイ高さおよびアイ幅のうちの少なくとも1つと比較されるレファレンス源を含み、
該レファレンス源は、
レファレンスアイ高さの源として該シリアルデータ信号のDC成分を検知する回路と、
レファレンスアイ幅の源として該シリアルデータ信号のAC成分を検知する回路と
のうちの少なくとも1つを含む、回路。 - 請求項12に記載の回路であって、前記アイ高さおよびアイ幅のうちの少なくとも1つがアイ高さである、回路。
- 請求項12に記載の回路であって、前記利得がDC利得である、回路。
- 請求項12に記載の回路であって、前記アイ高さおよびアイ幅のうちの少なくとも1つがアイ幅である、回路。
- 請求項12に記載の回路であって、前記利得がAC利得である、回路。
- シリアルデータ信号を受け取る方法であって、
該シリアルデータ信号を受け取り、制御可能に可変な利得で該信号のイコライゼーションされたバージョンを発生させることと、
該イコライゼーションされたバージョンのアイのアイ高さおよびアイ幅のうちの少なくとも1つをモニターすることと、
該アイ高さおよびアイ幅のうちの少なくとも1つをモニターすることにおいて検知された該アイ高さおよびアイ幅のうちの少なくとも1つに少なくとも部分的に基づいて該利得を制御することと
を含み、
該制御することは、
該シリアルデータ信号のDC成分を検知することにより、該シリアルデータ信号からレファレンスアイ高さを導出することと、
該シリアルデータ信号のAC成分を検知することにより、該シリアルデータ信号からレファレンスアイ幅を導出することと
のうちの少なくとも1つを含む、方法。 - 請求項17に記載の方法であって、前記制御可能に可変な利得がDC利得である、方法。
- 請求項17に記載の方法であって、前記アイ高さおよびアイ幅のうちの少なくとも1つがアイ高さである、方法。
- 請求項17に記載の方法であって、前記制御可能に可変な利得がAC利得である、方法。
- 請求項17に記載の方法であって、前記アイ高さおよびアイ幅のうちの少なくとも1つがアイ幅である、方法。
- 請求項19に記載の方法であって、前記利得を制御することが、
前記検知されたアイ高さを前記レファレンスアイ高さと比較すること
を含む、方法。 - 請求項17に記載の方法であって、前記レファレンスアイ高さを導出することが、前記DC成分を検知することの出力をフィルターすることをさらに含む、方法。
- 請求項21に記載の方法であって、前記利得を制御することが、
前記検知されたアイ幅を前記レファレンスアイ幅と比較すること
を含む、方法。 - 請求項21に記載の方法であって、前記レファレンスアイ幅を導出することが、前記AC成分を検知することの出力をフィルターすることをさらに含む、方法。
- 請求項18に記載の方法であって、前記DC利得を制御することが、
複数の抵抗器の抵抗の値間の比率を制御すること
を含む、方法。 - 請求項20に記載の方法であって、前記AC利得を制御することが、
イコライゼーションコンデンサーの静電容量を制御すること
を含む、方法。 - 請求項1に記載の回路であって、前記アイ高さおよびアイ幅のうちの少なくとも1つは、アイ高さおよびアイ幅の両方であり、前記レファレンス源は、
レファレンスアイ高さの源として前記シリアルデータ信号のDC成分を検知する回路、および
レファレンスアイ幅の源として該シリアルデータ信号のAC成分を検知する回路
の両方を含む、回路。 - 請求項12に記載の回路であって、前記アイ高さおよびアイ幅のうちの少なくとも1つは、アイ高さおよびアイ幅の両方であり、前記レファレンス源は、
レファレンスアイ高さの源として前記シリアルデータ信号のDC成分を検知する回路、および
レファレンスアイ幅の源として該シリアルデータ信号のAC成分を検知する回路
の両方を含む、回路。 - 請求項17に記載の方法であって、前記アイ高さおよびアイ幅のうちの少なくとも1つは、アイ高さおよびアイ幅の両方であり、前記制御することは、
前記シリアルデータ信号のDC成分を検知することにより、該シリアルデータ信号からレファレンスアイ高さを導出すること、および
該シリアルデータ信号のAC成分を検知することにより、該シリアルデータ信号からレファレンスアイ幅を導出すること
の両方を含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/287,009 US8098724B2 (en) | 2008-10-02 | 2008-10-02 | Automatic calibration in high-speed serial interface receiver circuitry |
US12/287,009 | 2008-10-02 | ||
PCT/US2009/005396 WO2010039232A2 (en) | 2008-10-02 | 2009-09-29 | Automatic calibration in high-speed serial interface receiver circuitry |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012504901A JP2012504901A (ja) | 2012-02-23 |
JP5564509B2 true JP5564509B2 (ja) | 2014-07-30 |
Family
ID=42074065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011530046A Expired - Fee Related JP5564509B2 (ja) | 2008-10-02 | 2009-09-29 | 高速シリアルインターフェイス受信器回路における自動較正 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8098724B2 (ja) |
EP (1) | EP2332304B1 (ja) |
JP (1) | JP5564509B2 (ja) |
WO (1) | WO2010039232A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278720A (ja) * | 2009-05-28 | 2010-12-09 | Renesas Electronics Corp | 信号処理装置、信号処理方法、及び信号処理プログラム |
US8243782B2 (en) * | 2009-06-29 | 2012-08-14 | Lsi Corporation | Statistically-adapted receiver and transmitter equalization |
US8335249B1 (en) * | 2009-11-25 | 2012-12-18 | Altera Corporation | Receiver equalizer circuitry with offset voltage compensation for use on integrated circuits |
US8504882B2 (en) | 2010-09-17 | 2013-08-06 | Altera Corporation | Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations |
US10063397B1 (en) | 2010-12-22 | 2018-08-28 | Integrated Device Technology, Inc. | Method and apparatus for novel adaptive equalization technique for serializer/deserializer links |
US8548038B2 (en) * | 2011-12-06 | 2013-10-01 | Lsi Corporation | Pattern detector for serializer-deserializer adaptation |
GB2498940A (en) * | 2012-01-31 | 2013-08-07 | Texas Instruments Ltd | Optimising parameters in a data receiver using data waveform eye height measurements |
US8611403B1 (en) * | 2012-04-13 | 2013-12-17 | Altera Corporation | Apparatus and methods for transceiver power adaptation |
US9001943B2 (en) * | 2013-03-14 | 2015-04-07 | Altera Corporation | Digital equalizer adaptation using on-die instrument |
US8837571B1 (en) | 2013-08-02 | 2014-09-16 | Altera Corporation | Apparatus and methods for on-die instrumentation |
DE102014206092B4 (de) * | 2014-03-31 | 2019-06-19 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zur Entzerrung eines empfangenen Datensignals |
US9813265B2 (en) * | 2015-04-14 | 2017-11-07 | Gainspan Corporation | Receiver DC offset calibration with antenna connected |
US9749162B1 (en) | 2016-03-29 | 2017-08-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Receiver bandwidth adaptation |
CN109889457B (zh) * | 2019-01-25 | 2021-10-19 | 晶晨半导体(上海)股份有限公司 | 一种串行数据接收器的多级均衡器增益的控制方法 |
CN111339015B (zh) * | 2019-12-04 | 2022-05-24 | 深圳市朗强科技有限公司 | 一种控制指令传输方法、***及设备 |
JP2021150930A (ja) | 2020-03-23 | 2021-09-27 | キオクシア株式会社 | イコライザ制御装置、受信装置及び受信装置の制御方法 |
TWI761162B (zh) * | 2021-03-31 | 2022-04-11 | 瑞昱半導體股份有限公司 | 訊號處理電路 |
KR20220167947A (ko) | 2021-06-15 | 2022-12-22 | 삼성전자주식회사 | 신호 수신 장치 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6158334A (ja) * | 1984-08-30 | 1986-03-25 | Oki Electric Ind Co Ltd | 自動利得制御方式 |
JPS61242125A (ja) * | 1985-04-19 | 1986-10-28 | Ricoh Co Ltd | 位相誤差吸収装置 |
JP2689154B2 (ja) * | 1988-12-16 | 1997-12-10 | 株式会社リコー | 回線特性制御装置 |
US7460589B2 (en) * | 2002-10-08 | 2008-12-02 | Broadcom Corporation | Eye monitoring and reconstruction using CDR and sub-sampling ADC |
JP4331641B2 (ja) * | 2004-04-09 | 2009-09-16 | 富士通株式会社 | 等化回路を有する受信回路 |
US7295618B2 (en) * | 2004-06-16 | 2007-11-13 | International Business Machines Corporation | Automatic adaptive equalization method and system for high-speed serial transmission link |
US7400675B2 (en) | 2004-08-27 | 2008-07-15 | Mindspeed Technologies, Inc. | System and method for digital adaptive equalization with failure detection and recovery |
KR100790967B1 (ko) | 2005-07-27 | 2008-01-02 | 삼성전자주식회사 | 자동이득 조절기의 제어전압을 디지털적으로 제어할 수있는 자동이득 조절기 및 제어방법 |
US7702011B2 (en) | 2005-08-03 | 2010-04-20 | Altera Corporation | High-speed serial data receiver architecture |
JP4845092B2 (ja) * | 2005-08-19 | 2011-12-28 | 富士通株式会社 | 通信機能を有する装置、送信器自動調整方法、システム及びプログラム |
JP5109278B2 (ja) * | 2006-03-30 | 2012-12-26 | 日本電気株式会社 | プリエンファシス自動調整方法及びデータ伝送システム |
US7826522B2 (en) | 2007-03-27 | 2010-11-02 | Intel Corporation | Automatic calibration circuit for a continuous-time equalizer |
US7916780B2 (en) * | 2007-04-09 | 2011-03-29 | Synerchip Co. Ltd | Adaptive equalizer for use with clock and data recovery circuit of serial communication link |
JP2009159256A (ja) * | 2007-12-26 | 2009-07-16 | Fujitsu Ltd | 伝送特性調整装置、回路基板、及び伝送特性調整方法 |
US8081723B1 (en) | 2008-04-09 | 2011-12-20 | Altera Corporation | Serial data signal eye width estimator methods and apparatus |
US8111784B1 (en) | 2008-04-11 | 2012-02-07 | Altera Corporation | On-chip data signal eye monitoring circuitry and methods |
US7777526B2 (en) | 2008-06-06 | 2010-08-17 | Altera Corporation | Increased sensitivity and reduced offset variation in high data rate HSSI receiver |
US8045608B2 (en) * | 2008-07-30 | 2011-10-25 | Agere Systems Inc. | Adaptive equalization employing pattern recognition |
-
2008
- 2008-10-02 US US12/287,009 patent/US8098724B2/en not_active Expired - Fee Related
-
2009
- 2009-09-29 EP EP09818103.5A patent/EP2332304B1/en active Active
- 2009-09-29 JP JP2011530046A patent/JP5564509B2/ja not_active Expired - Fee Related
- 2009-09-29 WO PCT/US2009/005396 patent/WO2010039232A2/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US8098724B2 (en) | 2012-01-17 |
WO2010039232A3 (en) | 2010-06-24 |
EP2332304A4 (en) | 2014-07-30 |
EP2332304A2 (en) | 2011-06-15 |
US20100086017A1 (en) | 2010-04-08 |
EP2332304B1 (en) | 2018-11-14 |
JP2012504901A (ja) | 2012-02-23 |
WO2010039232A2 (en) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5564509B2 (ja) | 高速シリアルインターフェイス受信器回路における自動較正 | |
US11121893B2 (en) | Equalizing transmitter and method of operation | |
CN104956599B (zh) | 高速接收器电路和方法 | |
EP2779550B1 (en) | Digital equalizer adaptation using on-die instrument | |
TWI514798B (zh) | 適用於序列通訊連結的時脈和資料恢復電路的可適性等化器 | |
TWI405447B (zh) | Clock data recovery device | |
US20150103961A1 (en) | Digital frequency band detector for clock and data recovery | |
US9491008B2 (en) | On-chip AC coupled receiver with real-time linear baseline-wander compensation | |
US7812749B2 (en) | DC offset detection and correction for user traffic | |
US9059874B2 (en) | Switched continuous time linear equalizer with integrated sampler | |
US6140857A (en) | Method and apparatus for reducing baseline wander | |
US9215111B2 (en) | Transmission circuit for I/O interface and signal transmission method thereof | |
WO2016168648A1 (en) | Circuits for and methods of receiving data in an integrated circuit | |
US8890580B2 (en) | Methods and circuits for reducing clock jitter | |
US20140092951A1 (en) | Jitter Tolerant Receiver | |
CN110635805A (zh) | 用于提供时序恢复的装置和方法 | |
US9397674B2 (en) | Clock recovery using quantized phase error samples using jitter frequency-dependent quantization thresholds and loop gains | |
KR101503609B1 (ko) | 적응형 등화기 | |
KR100263907B1 (ko) | 피킹보상을 구비하는 efm 신호 변환장치 | |
JP4137120B2 (ja) | 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器 | |
US8855256B1 (en) | Serial data recovery in digital receiver configurations | |
JP2008263563A (ja) | 振幅制限増幅回路 | |
JP2003179551A (ja) | 光受信装置及び光受信方法 | |
JPH043531A (ja) | 自動帶域制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140521 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5564509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |