JP5561311B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5561311B2 JP5561311B2 JP2012110673A JP2012110673A JP5561311B2 JP 5561311 B2 JP5561311 B2 JP 5561311B2 JP 2012110673 A JP2012110673 A JP 2012110673A JP 2012110673 A JP2012110673 A JP 2012110673A JP 5561311 B2 JP5561311 B2 JP 5561311B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- stress
- mos transistor
- transistor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
図1〜図4は本技術の第1実施形態に係る半導体装置の製造工程を示す断面図である。まず、図1(A)に示すように、SOI(silicon on insulator)構造のシリコン基板1を用いてCMOSトランジスタ(相補型MOSトランジスタ)を形成する。
図13(A),(B)は本技術の第2実施形態に係る半導体装置の構成例を示す図である。なお、本技術の第2実施形態においては、上記第1実施形態で記述した半導体装置の構成要素と同様の部分に同じ符号を付して説明する。図13においては、n型MOSトランジスタ領域nTRとp型MOSトランジスタ領域pTRが、素子分離層4によって素子分離されている。
4 素子分離層
5 ゲート絶縁膜
6 ゲート電極
9、9n、9p ソース・ドレイン領域
2A、3A、19A 応力伝達パターン
20、20t、20c 応力膜
31 第1の引っ張り応力膜(シリサイド膜)
32 第2の引っ張り応力膜
33 圧縮応力膜
X ゲート長方向
Y ゲート幅方向
Claims (5)
- トランジスタ領域を有する半導体層と、
前記トランジスタ領域で前記半導体層の第1の面上にゲート絶縁膜を介して形成されたゲート電極と、
前記トランジスタ領域で前記半導体層のn型のトランジスタ領域の前記第1の面と反対側の第2の面上にシリサイド膜を用いて形成された引っ張り応力膜と、
前記トランジスタ領域で前記半導体層のp型のトランジスタ領域の前記第1の面と反対側の第2の面上に絶縁膜を用いて形成された圧縮応力膜と、
を備えることを特徴とする半導体装置。 - 前記引っ張り応力膜の成膜処理に先立って、前記第2の面上をフォトレジスト膜で覆っておき、
その後、前記圧縮応力膜の形成に先立ち、前記フォトレジスト膜を剥離する
ことを特徴とする請求項1記載の半導体装置。 - 前記シリサイド膜は、NiSi、CoSi又はTiSiである
ことを特徴とする請求項1又は2に記載の半導体装置。 - 前記第2の面上に形成された前記引っ張り応力膜の上に、絶縁膜からなる他の引っ張り応力膜が形成される
ことを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。 - 前記他の引っ張り応力膜は、SiN、SiO 2 又はSiONである
ことを特徴とする請求項4記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110673A JP5561311B2 (ja) | 2012-05-14 | 2012-05-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012110673A JP5561311B2 (ja) | 2012-05-14 | 2012-05-14 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006169559A Division JP2008004577A (ja) | 2006-06-20 | 2006-06-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012186493A JP2012186493A (ja) | 2012-09-27 |
JP5561311B2 true JP5561311B2 (ja) | 2014-07-30 |
Family
ID=47016214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012110673A Active JP5561311B2 (ja) | 2012-05-14 | 2012-05-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5561311B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11239362B2 (en) | 2018-06-21 | 2022-02-01 | Samsung Electronics Co., Ltd. | Semiconductor devices having stressed active regions therein and methods of forming same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3639009B2 (ja) * | 1994-09-16 | 2005-04-13 | 富士通株式会社 | Tiシリサイド層を有する半導体装置の製造方法 |
JPH08111529A (ja) * | 1994-10-11 | 1996-04-30 | Sony Corp | 電界効果型半導体装置 |
JP3270985B2 (ja) * | 1995-03-17 | 2002-04-02 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP3096640B2 (ja) * | 1995-08-04 | 2000-10-10 | 三洋電機株式会社 | 半導体装置及び表示装置 |
JP2002176061A (ja) * | 2000-09-29 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ並びにこれを用いた液晶表示装置及びエレクトロルミネッセンス表示装置 |
JP3845616B2 (ja) * | 2002-12-27 | 2006-11-15 | 株式会社東芝 | 電界効果トランジスタ及びその製造方法 |
JP2004228273A (ja) * | 2003-01-22 | 2004-08-12 | Renesas Technology Corp | 半導体装置 |
US7005302B2 (en) * | 2004-04-07 | 2006-02-28 | Advanced Micro Devices, Inc. | Semiconductor on insulator substrate and devices formed therefrom |
JP2008053638A (ja) * | 2006-08-28 | 2008-03-06 | Nec Corp | 半導体素子及びその製造方法 |
-
2012
- 2012-05-14 JP JP2012110673A patent/JP5561311B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11239362B2 (en) | 2018-06-21 | 2022-02-01 | Samsung Electronics Co., Ltd. | Semiconductor devices having stressed active regions therein and methods of forming same |
US11784254B2 (en) | 2018-06-21 | 2023-10-10 | Samsung Electronics Co., Ltd. | Methods of forming semiconductor devices having stressed active regions therein |
Also Published As
Publication number | Publication date |
---|---|
JP2012186493A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917088B2 (en) | FinFET contact structure and method for forming the same | |
KR101745793B1 (ko) | 복수의 핀을 갖는 반도체 디바이스 및 그 제조 방법 | |
US9972537B2 (en) | Methods of forming graphene contacts on source/drain regions of FinFET devices | |
US11616142B2 (en) | Semiconductor device with self-aligned wavy contact profile and method of forming the same | |
US9196613B2 (en) | Stress inducing contact metal in FinFET CMOS | |
US10510884B2 (en) | Method for fabricating a semiconductor device | |
US8623721B2 (en) | Silicide formation and associated devices | |
US9373549B2 (en) | Semiconductor device and method of forming the same | |
CN103578954B (zh) | 具有金属栅极的半导体集成电路 | |
US20190035788A1 (en) | Semiconductor devices and methods of manufacturing the same | |
CN106505103B (zh) | 半导体装置及其制造方法 | |
US20190131171A1 (en) | Semiconductor devices including contact plugs | |
CN106158747B (zh) | 半导体结构及其形成方法 | |
US9530871B1 (en) | Method for fabricating a semiconductor device | |
TWI697985B (zh) | 半導體裝置及其製造方法 | |
CN107452804A (zh) | Finfet结构及其方法 | |
CN104241135A (zh) | 在硅化物形成之前在触点蚀刻之后添加的电介质衬里 | |
JP2008004577A (ja) | 半導体装置 | |
JP2009088069A (ja) | 半導体装置及びその製造方法 | |
US9711505B2 (en) | Semiconductor devices having dummy gate structure for controlling channel stress | |
US20150115375A1 (en) | Semiconductor devices and methods of manufacturing the same | |
TW202117933A (zh) | 製造半導體裝置的方法及半導體裝置 | |
JP5561311B2 (ja) | 半導体装置 | |
TWI502648B (zh) | 多閘極電晶體元件之製作方法 | |
TW201306259A (zh) | 半導體元件及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5561311 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |