JP5560775B2 - Circuit board and manufacturing method thereof - Google Patents
Circuit board and manufacturing method thereof Download PDFInfo
- Publication number
- JP5560775B2 JP5560775B2 JP2010046317A JP2010046317A JP5560775B2 JP 5560775 B2 JP5560775 B2 JP 5560775B2 JP 2010046317 A JP2010046317 A JP 2010046317A JP 2010046317 A JP2010046317 A JP 2010046317A JP 5560775 B2 JP5560775 B2 JP 5560775B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- insulating
- circuit board
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、ビア及び配線を有する回路基板、及びその製造方法に関する。 The present invention relates to a circuit board having vias and wiring, and a manufacturing method thereof.
近年、電子機器に対する小型化、高性能化及び低価格化等の要求に伴い、半導体チップの微細化や多端子化とともに、半導体チップを搭載する回路基板の微細化、多層化、及び該回路基板上での電子部品の高密度実装化が進められている。特に、半導体チップの多端子化、これら端子の狭ピッチ化に伴い、多層回路基板にも微細配線化が求められている。 In recent years, along with demands for downsizing, high performance, and low prices for electronic devices, along with miniaturization and multi-terminals of semiconductor chips, miniaturization and multilayering of circuit boards on which semiconductor chips are mounted, and the circuit boards High-density mounting of electronic components is being promoted. In particular, with the increase in the number of terminals of semiconductor chips and the narrowing of the pitch of these terminals, the multilayer circuit board is also required to have fine wiring.
多層回路基板には、例えば、パッケージ基板、ウエハーレベルパッケージ（ＷＬＰ）、及びシリコンインターポーザ等、種々の形態が知られている。一般的に、パッケージ基板に用いられるビルドアップ基板の多層配線やウエハーレベルパッケージの再配線層等においては、サブトラクティブ法より微細配線化が可能なセミアディティブ法が適用されている。セミアディティブ法による配線形成では、先ず、無電解めっき法、スパッタ法又は真空蒸着法により絶縁膜上にシード層を形成する。次に、レジストの塗布・パターニングを行い、レジストの開口部のみに電解めっきを成長させる。そして、レジストの剥離、及びシード層のエッチングを行い、１層分の配線を得る。 As the multilayer circuit board, various forms such as a package board, a wafer level package (WLP), and a silicon interposer are known. In general, a semi-additive method capable of finer wiring than a subtractive method is applied to a multilayer wiring of a buildup substrate used for a package substrate, a rewiring layer of a wafer level package, or the like. In wiring formation by a semi-additive method, first, a seed layer is formed on an insulating film by an electroless plating method, a sputtering method, or a vacuum evaporation method. Next, a resist is applied and patterned, and electrolytic plating is grown only on the opening of the resist. Then, the resist is peeled off and the seed layer is etched to obtain one layer of wiring.
多層回路基板において、絶縁膜上に配線を形成する場合、セミアディティブ法及びサブトラクティブ法の何れにおいても、配線の底部でしか密着力を保持することができないため、特に配線の微細化に伴い、配線の剥がれや倒れの問題が生じる。この問題に対して、絶縁膜にトレンチ（溝）を形成し、該トレンチ内に配線を埋め込む方法が知られている。この方法は、配線の倒れを回避するのとともに、配線の底部に加えて側面にも密着力を保持させることにより、配線の剥がれを抑制することができる。 In the case of forming a wiring on an insulating film in a multilayer circuit board, in both the semi-additive method and the subtractive method, the adhesion can be maintained only at the bottom of the wiring. The problem of peeling or falling of wiring occurs. In order to solve this problem, a method is known in which a trench (groove) is formed in an insulating film, and wiring is embedded in the trench. In this method, the falling of the wiring can be suppressed by avoiding the falling of the wiring and holding the adhesive force on the side surface in addition to the bottom of the wiring.
トレンチを利用したビア及び配線の形成方法としては、ビルドアップ絶縁膜にビアホールや配線溝を形成するために、レーザ加工を用いる方法や、所謂“二重ダマシン”プロセスとして広く知られる半導体プロセスのようにドライエッチングを用いる方法が知られている。 As a method of forming vias and wirings using trenches, a method using laser processing to form via holes and wiring grooves in a build-up insulating film, and a semiconductor process widely known as a so-called “double damascene” process are used. A method using dry etching is known.
ビアホールや配線溝を形成するためにレーザ加工を用いる方法は、微細配線、特に、インピーダンス整合に有利な矩形配線の形成が困難である。また、半導体プロセスのようにドライエッチングを用いる方法は、ストッパー層が必要になること等によりプロセスコストが高いばかりか、回路基板の大面積化が困難である。 In the method using laser processing to form a via hole or a wiring groove, it is difficult to form fine wiring, particularly rectangular wiring that is advantageous for impedance matching. Further, a method using dry etching as in a semiconductor process not only has a high process cost due to the necessity of a stopper layer, but also makes it difficult to increase the area of a circuit board.
従って、矩形配線の形成及び回路基板の大面積化に適した、ビア及び配線を有する回路基板及びその製造方法が望まれる。 Therefore, a circuit board having vias and wiring suitable for forming rectangular wiring and increasing the area of the circuit board and a method for manufacturing the same are desired.
一観点によれば、回路基板の製造方法が提供される。当該方法は、第１の開口を有する第１の絶縁層を形成する工程と、第１の絶縁層上に第２の絶縁層を形成する工程とを含む。第２の絶縁層には、第１の開口と連通する第２の開口と、第３の開口とが形成される。その後、第１の開口及び第２の開口内にビアが形成され、第３の開口内に配線が形成される。 According to one aspect, a method for manufacturing a circuit board is provided. The method includes forming a first insulating layer having a first opening and forming a second insulating layer on the first insulating layer. A second opening that communicates with the first opening and a third opening are formed in the second insulating layer. Thereafter, vias are formed in the first opening and the second opening, and wiring is formed in the third opening.
他の一観点によれば、回路基板が提供される。当該回路基板は、第１の絶縁層と、第１の絶縁層上に形成された第２の絶縁層とを含む。当該回路基板は更に、ビア及び配線を含む。ビアは第１の絶縁層内に形成された底部と、第２の絶縁層内に形成された上部を有する。配線は第２の絶縁層内に形成されている。 According to another aspect, a circuit board is provided. The circuit board includes a first insulating layer and a second insulating layer formed on the first insulating layer. The circuit board further includes vias and wiring. The via has a bottom formed in the first insulating layer and a top formed in the second insulating layer. The wiring is formed in the second insulating layer.
開示の技術によれば、トレンチを利用した配線を有する回路基板及びその製造方法において、矩形配線の形成及び回路基板の大面積化を可能にし得る。 According to the disclosed technology, it is possible to form a rectangular wiring and increase the area of the circuit board in the circuit board having the wiring using the trench and the manufacturing method thereof.
以下、添付図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一又は類似の参照符号を付する。 Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. In the drawings, various components are not necessarily drawn to the same scale. Throughout the drawings, the same or corresponding components are denoted by the same or similar reference numerals.
先ず、図１を参照して、一実施形態に従った回路基板の製造方法を説明する。 First, a circuit board manufacturing method according to an embodiment will be described with reference to FIG.
図１の（ａ）−（ｇ）は当該方法の主な工程を回路基板１０の断面図にて示している。この方法は、図１（ａ）に示すように、下部電極１２が形成された、支持体となる基板１１から開始する。支持基板１１は、パッケージ基板、ウエハーレベルパッケージ（ＷＬＰ）、及びシリコンインターポーザ等の用途に応じて適宜選択される。支持基板１１は、例えば、半導体基板又はセラミックや樹脂などの絶縁基板とすることができ、好ましくは、シリコン（Ｓｉ）ウエハー又はプリント基板材料を用いる。しかしながら、後に形成される絶縁膜の硬化温度に対する耐熱性を有する基板であれば、他の基板を使用することもできる。下部電極１２は、特に限定されないが、例えば、銅（Ｃｕ）又はアルミニウム（Ａｌ）等の金属を有する。
1A to 1G show the main steps of the method in a cross-sectional view of the
最初に、図１（ｂ）に示すように、下部電極１２を有する支持基板１１上に、第１の開口２２を有する第１の絶縁層２１を形成する。第１の絶縁層２１は、詳細に後述するように、好ましくは感光性絶縁膜であり、例えばスピンコート又はロールコートなどにより支持基板１１上の全面に塗布した後、露光・現像することにより、第１の開口２２を形成するようにパターニングすることが可能である。現像後、必要に応じて、第１の絶縁層２１の硬化処理（キュア）を行う。第１の開口２２は、ビア形成のためのビアホールの底部となるものであり、以下、ビアホール底部とも称する。
First, as shown in FIG. 1B, the first
次に、図１（ｃ）に示すように、ビアホール底部２２が形成された第１の絶縁層２１を覆う絶縁膜２３’を成膜する。絶縁膜２３’は、詳細に後述するように好ましくは感光性絶縁膜であり、例えばスピンコート又はロールコートなどによって成膜することが可能である。絶縁膜２３’は、図示のように第１の開口２２を充填してもよいが、開口２２の底面及び側壁のみを覆ってもよいし、開口２２内に形成されなくてもよい。絶縁膜２３’はまた、絶縁シートを第１の絶縁層２１上に貼り合わせることにより成膜してもよい。
Next, as shown in FIG. 1C, an insulating film 23 'is formed to cover the first
次に、図１（ｄ）に示すように、絶縁膜２３’を露光・現像し、第１の絶縁層２１の第１の開口２２と連通する第２の開口２４、及びの第１の開口２２と連通しない第３の開口２５を有する第２の絶縁層２３を形成する。現像後、第２の絶縁層２３の硬化処理（キュア）を行う。第２の開口２４は、より上層の配線との接続ビアを受ける、あるいは回路基板上に搭載される部品との電気的接点となるビアのランドとなるビアホール部分であり、以下、ビアホール上部又はランド部とも称する。ビアホール上部２４の径は、好ましくは、露光時の位置ずれに対するマージンの拡大のため、そして、後のシード層形成及びめっき時の付き回りをよくするため、ビアホール底部２２の径よりも大きくされる。第３の開口２５は、配線形成用のトレンチであり、以下、配線溝などとも称する。
Next, as shown in FIG. 1D, the
斯くして、第１及び第２の絶縁層２１、２３内に、これら双方の絶縁層２１、２３を貫通するビアホール２６と、第２の絶縁層２３のみを貫通する配線溝２５とが形成される。第１の絶縁層２１は、配線溝２５を有していない。従って、第１の絶縁層２１は、配線溝２５の幅より大きい径を有しアスペクト比の制約が小さいビアホール底部２２のみを有するため、第２の絶縁層２３より厚く形成することができる。例えば、第１の絶縁層の厚さは、所望のビアホールの密着性、多層配線間の耐電圧などを考慮して決定することができ、１μｍ−３０μｍの厚さとし得る。第２の絶縁層２３は、微細な配線溝２５を形成することに適した厚さ、例えば、０．５μｍ−１０μｍの厚さとし得る。
Thus, in the first and second
また、ビアホール２６は、配線溝２５と比較して寸法や形状に関する許容度が大きいため、種々の構造をとることができる。例えば、ビアホール底部２２は、後のビア埋め込みを容易にするため、下部電極１２との接触部よりビアホール上部２４との接触部で径が大きくなるようなテーパー形状を有してもよい。
In addition, the via
次に、図１（ｅ）に示すように、図１（ｄ）の構造の表面に、拡散防止膜３１及びめっきシード層３２を例えばスパッタ法又は真空蒸着法により順次形成する。拡散防止膜３１は、シード層３２及び／又は配線溝２５及びビアホール２６内に後に充填されるメッキ金属（図１（ｆ）の３５’）中の金属原子が絶縁層２１及び２３内に拡散することを抑制し得る材料を有する。例えば、拡散防止膜３１は、Ｔｉ、Ｗ、Ｔａ及びＲｕのうちの何れか１つを含む金属膜又は導電性合金膜とし得る。拡散防止膜３１はまた、各層がこれらの元素のうちの１つ以上を含む２層以上の積層膜であってもよい。シード層３２は好ましくは、例えばＣｕ又はＡｇ等の低抵抗金属の層（以下、通電層とも称する）を有する。また、必要に応じて、シード層３２は、拡散防止膜３１と通電層との密着性を高めるため、拡散防止膜３１上に順次形成された密着層と通電層との積層体（通電層／密着層）であってもよい。密着層としては例えば、Ｃｒ、Ｔｉ、Ｎｉ、Ｃｏ、Ｗ等を用いることができる。
Next, as shown in FIG. 1E, a
拡散防止膜３１は、絶縁膜２１及び２３の表面及び内部から脱離する水分子等によってめっきシード層３２が酸化することを阻止する作用をも有し得る。拡散防止膜３１が酸化することでシード層３２の酸化を防止できるからである。仮にシード層３２が酸化すると、酸化によりイオン化しやすくなったシード層金属が印加電界や配線に加わる引張応力により絶縁層２１及び２３内へ拡散し得る。しかしながら、めっきシード層３２と絶縁層２１及び２３との間に拡散防止膜３１を形成することにより、この拡散を阻止し、配線部及びビア部のエレクトロマイグレーション耐性及び／又はストレスマイグレーション耐性の劣化を抑制することが可能になる。
The
次に、図１（ｆ）に示すように、電気めっき法によりビアホール２６及び配線溝２５を例えばＣｕ等のめっき金属３５’で充填する。電気めっきの埋め込み高さは適宜選択することができるが、開口面積の大きく異なる配線構造を同時にめっきする場合は開口面積に応じて成長速度が異なるため、平坦性を確保する目的で図示のように過剰めっきすることが好ましい。
Next, as shown in FIG. 1 (f), the via
最後に、図１（ｇ）に示すように、化学的機械的研磨（ＣＭＰ）法により、第２の絶縁層２３が露出するまで余分なめっき金属３５’、シード層３２及び拡散防止膜３１を除去し、トレンチ配線３５及びビア３６を形成する。なお、ＣＭＰの代わりに物理的な研削、研磨又は切削を用いてもよい。また、余分なシード層３２及び拡散防止膜３１はウェット又はドライエッチングによって除去してもよい。
Finally, as shown in FIG. 1G, the
多層回路基板の場合は、図１（ｂ）−（ｇ）の工程を繰り返し行えばよい。また、最終的に、支持基板１１をエッチング、ＣＭＰ又は研削などにより除去してもよい。
In the case of a multilayer circuit board, the steps of FIGS. 1B to 1G may be repeated. Finally, the
以上のように、第１の絶縁層２１より薄くし得る第２の絶縁層２３内に、該層の厚さと実質的に等しい深さを有するトレンチ配線３５を設けることにより、大面積の回路基板であっても、形状の揃った矩形断面を有するトレンチ配線３５を形成し得る。
As described above, by providing the
続いて、第１の絶縁層２１及び第２の絶縁層２３に好適な材料を更に詳細に説明する。
Subsequently, materials suitable for the first insulating
上述のように、本実施形態においては、第１の絶縁層２１のパターニング後に、第２の絶縁層２３の塗布及びパターニングを行う。また、第１の絶縁層２１はビア３６の底部のみを有し、第２の絶縁層２３はビア３６のランド部に加え、少なくともビアより微細なトレンチ配線３５を有する。故に、双方の絶縁層２１、２３に感光性絶縁膜を用いる場合、好ましくは、第２の絶縁層２３の現像時に第１の絶縁層２１が分解されないように、双方の絶縁層２１、２３の材料を選択する。より好ましくは、第１の絶縁層２１にネガ型感光性樹脂膜、第２の絶縁層２３に、ネガ型より一般的に解像性に優れるポジ型感光性樹脂膜を用いる。これにより、第１の絶縁層２１と第２の絶縁層２３との間にストッパー層を形成することなく、第２の絶縁層２３の露光・現像時に下地の第１の絶縁層２１への影響を抑制すること、ひいては、より形状の揃った矩形トレンチ配線３５を形成することが可能になる。当然ながら、トレンチ配線３５の微細さの程度などに応じて、第１の絶縁層２１にポジ型、第２の絶縁層２３にネガ型の感光性樹脂膜を用いることも可能である。
As described above, in the present embodiment, after the first insulating
また、第１及び第２の絶縁層２１、２３に、ネガ型、ポジ型という型の異なる感光性樹脂膜を用いる場合、各層をそれぞれキュアするのではなく、２層を一括で同時にキュアしてもよい。２層を一括でキュアすることは、キュア工程を短縮することを可能にする。さらに、層ごとにキュアする場合には、第２の絶縁層２３のキュア時にその膜収縮に起因して絶縁膜間の剥離が生じる虞があるが、各層の材料の膜収縮率を整合させて２層一括でキュアすることにより、そのような絶縁層間の剥離を防止することができる。
Further, when using different types of photosensitive resin films such as negative type and positive type for the first and second insulating
なお、本実施形態は、層ごとにキュアを行うことを排除するものではない。第１の絶縁層２１のキュア後に第２の絶縁層２３の塗布及びパターニングを行う場合には、第２の絶縁層２３の現像時の第１の絶縁層２１の分解の問題が軽減あるいは回避されるため、絶縁層２１、２３の材料選択の幅が拡大される。
Note that this embodiment does not exclude performing curing for each layer. When the second insulating
ネガ型感光性絶縁膜は好ましくは、ベースポリマーとしてフェノール樹脂を有する。また、このネガ型感光性絶縁膜は硬化剤を含み得る。硬化剤は例えば、アミノ樹脂、酸無水物、又はシアネートエステル樹脂などであり、好ましくはアミノ樹脂である。アミノ樹脂は、例えば、（ポリ）メチロール化メラミン、（ポリ）メチロール化グリコールウリル、（ポリ）メチロール化ベンゾグアナミン、（ポリ）メチロール化ウレアなどの、１分子中に複数個の活性メチロール基を有する含窒素化合物；この含窒素化合物中のメチロール基の水酸基の水素原子がメチル基やブチル基などのアルキル基によって置換された化合物；又は含窒素化合物若しくはその置換化合物が一部自己縮合してなるオリゴマー成分を含む化合物とし得る。これらのアミノ樹脂は単独で用いられてもよいし、２種以上混合して用いられてもよい。さらに、このネガ型感光性絶縁膜は、架橋剤として１分子中に複数の架橋性基を有する化合物を含み得る。架橋性基は例えば、エポキシ基、チイラニル基、オキセタニル基、又はビニルエーテル基とし得る。従って、具体的にはエポキシ化合物、オキセタン化合物、チイラン化合物またはビニルエーテル化合物とし得る。なお、それらの混合物も使用することができる。この化合物は、組成物を活性化放射線に露光した際に、カチオン重合して露光領域を硬化させると共に、ポストベーク時に熱で架橋し、耐熱性の高い絶縁層を与える作用を有する。 The negative photosensitive insulating film preferably has a phenol resin as a base polymer. The negative photosensitive insulating film may contain a curing agent. The curing agent is, for example, an amino resin, an acid anhydride, or a cyanate ester resin, and is preferably an amino resin. Amino resins include, for example, those having a plurality of active methylol groups in one molecule such as (poly) methylolated melamine, (poly) methylolated glycoluril, (poly) methylolated benzoguanamine, (poly) methylolated urea. A nitrogen compound; a compound in which the hydrogen atom of the hydroxyl group of the methylol group in the nitrogen-containing compound is substituted by an alkyl group such as a methyl group or a butyl group; or an oligomer component in which the nitrogen-containing compound or a substituted compound thereof is partially self-condensed It can be set as the compound containing. These amino resins may be used alone or in combination of two or more. Furthermore, this negative photosensitive insulating film may contain a compound having a plurality of crosslinkable groups in one molecule as a crosslinker. The crosslinkable group can be, for example, an epoxy group, a thiranyl group, an oxetanyl group, or a vinyl ether group. Therefore, specifically, an epoxy compound, an oxetane compound, a thiirane compound, or a vinyl ether compound can be used. A mixture thereof can also be used. When this composition is exposed to activating radiation, this compound has a function of cationic polymerization to cure the exposed region and also to crosslink with heat during post-baking to give an insulating layer having high heat resistance.
また、ポジ型感光性絶縁膜は好ましくは、ベースポリマーとしてフェノール樹脂を有する。また、このポジ型感光性絶縁膜は感放射線性酸発生剤を含み得る。感放射線性酸発生剤とは、放射線照射により酸を発生する化合物である。ここでは、感放射線性酸発生剤は例えば、オニウム塩、スルホン化合物、スルホン酸エステル化合物、スルホンイミド化合物、又はジアゾメタン化合物などとし得る。さらに、このポジ型感光性絶縁膜は酸拡散制御剤を含み得る。酸拡散制御剤としては、好ましくは、放射線照射やベークにより塩基性が変化しない含窒素有機化合物を用いる。かかる含窒素有機化合物としては、Ｒ１、Ｒ２及びＲ３はそれぞれ水素原子、アルキル基、アリール基又はアラルキル基を示すとして、例えば、化学式：Ｒ１Ｒ２Ｒ３Ｎで表わされる含窒素化合物；同一分子内に窒素原子を２個有するジアミノ化合物；窒素原子を３個以上有するジアミノ重合体；アミド基含有化合物；ウレア化合物；含窒素複素環化合物；等の含窒素化合物を用い得る。 The positive photosensitive insulating film preferably has a phenol resin as a base polymer. The positive photosensitive insulating film may contain a radiation sensitive acid generator. A radiation-sensitive acid generator is a compound that generates an acid upon irradiation. Here, the radiation sensitive acid generator may be, for example, an onium salt, a sulfone compound, a sulfonic acid ester compound, a sulfonimide compound, or a diazomethane compound. Further, the positive photosensitive insulating film may contain an acid diffusion control agent. As the acid diffusion controller, a nitrogen-containing organic compound whose basicity does not change by irradiation or baking is preferably used. As such a nitrogen-containing organic compound, R1, R2 and R3 each represent a hydrogen atom, an alkyl group, an aryl group or an aralkyl group. For example, a nitrogen-containing compound represented by the chemical formula: R1R2R3N; 2 nitrogen atoms in the same molecule Diamino compounds having three or more nitrogen atoms; nitrogen-containing compounds such as diamino polymers having three or more nitrogen atoms; amide group-containing compounds; urea compounds; nitrogen-containing heterocyclic compounds;
これらの、ベースポリマーとしてフェノール樹脂を有するネガ型及びポジ型感光性樹脂膜は、その他の一般的な種類の樹脂と比較して、キュア時に揮発する成分が少なく、膜収縮も小さいものとなる。故に、これらのネガ型及びポジ型の感光性樹脂膜を第１及び第２の絶縁層２１、２３に用いることは、これら絶縁層間の剥離を防止すること、及び露光パターン通りの矩形配線を形成することに効果的である。
These negative-type and positive-type photosensitive resin films having a phenol resin as a base polymer have fewer components that volatilize during curing and smaller film shrinkage than other general types of resins. Therefore, using these negative-type and positive-type photosensitive resin films for the first and second insulating
これらの、ベースポリマーとしてフェノール樹脂を有するネガ型及びポジ型の感光性樹脂膜は、回路基板の絶縁膜として用いることに適した耐熱性を有している。しかしながら、耐熱性が良好で絶縁層間の剥離を防止することが可能な組合せであれば他の樹脂も用いることができ、例えば、フェノール樹脂の他に、ポリイミド樹脂及びエポキシ樹脂のうちの少なくとも１つを用いてもよい。 These negative-type and positive-type photosensitive resin films having a phenol resin as a base polymer have heat resistance suitable for use as an insulating film of a circuit board. However, other resins can be used as long as the combination has good heat resistance and can prevent peeling between insulating layers. For example, in addition to a phenol resin, at least one of a polyimide resin and an epoxy resin can be used. May be used.
続いて、図２−４を参照して、図１に示した実施形態の種々の変形例を説明する。 Next, various modifications of the embodiment shown in FIG. 1 will be described with reference to FIGS.
先ず、図２を参照するに、第１の絶縁層２１の形成工程の変形例が示されている。第１の絶縁層２１及び第２の絶縁層２３の好適例として、異種の感光性樹脂を有するものを説明したが、絶縁層の材料はこれらに限定されるものではない。例えば、第１の絶縁層２１は、非感光性の絶縁材料であってもよい。第１の絶縁層２１に非感光性絶縁材料を用いる場合、例えば、図１（ｂ）において、第１の絶縁層を支持基板１１の全体に成膜した後、レーザ加工によりビアホール底部２２を形成してもよい。また、ウエットエッチング、又はドライエッチングによりビアホール底部２２を形成してもよい。
First, referring to FIG. 2, a modification of the process of forming the first insulating
図２は、図１（ｂ）に示した第１の絶縁層２１の形成工程の変形例として、ドライエッチングを用いる方法を示している。先ず、図２（ａ）に示すように、図１（ａ）に示した下部電極１２が形成された、例えばＳｉウエハーとし得る支持基板１１上に、第１の絶縁膜２１’として例えば非感光性のポリイミド樹脂膜又はエポキシ樹脂膜などの非感光性樹脂膜を成膜する。この成膜には、例えば、スピンコート等による塗布、又は樹脂シートの支持基板１１へのラミネート加工を用いることができる。次に、図２（ｂ）に示すように、非感光性樹脂膜２１’上に、例えばノボラック樹脂又はゴム系樹脂を含むフォトレジストを塗布し、フォトリソグラフィにより、第１の開口２２を形成する位置に開口４２を有するフォトレジストマスク４１を形成する。次に、図２（ｃ）に示すように、例えばＳＦ６又はＣＦ４等のガス種を用いたドライエッチングにより、マスク４１に従って第１の開口（ビアホール底部）２２を形成する。そして、図２（ｄ）に示すように、マスク４１を剥離し、図１（ｂ）と同様の構造を得る。
FIG. 2 shows a method using dry etching as a modification of the step of forming the first insulating
このように第１の絶縁層２１を非感光性絶縁材料で形成する場合、第２の絶縁層２３の現像時に第１の絶縁層２１を溶解させないよう、第１の絶縁層２１は第２の絶縁層２３の形成前に、あらかじめ硬化させることが好ましい。
When the first insulating
次に、図３を参照するに、図１の実施形態に組み合わせて適用するのに好適な紫外線（ＵＶ）照射工程が示されている。この紫外線照射は、図１（ｄ）の工程において、配線溝２５及びビアホール２６の形成後、且つ第１及び第２の絶縁層２１及び２３の熱硬化（キュア）前に行い得る。
Next, referring to FIG. 3, an ultraviolet (UV) irradiation process suitable for application in combination with the embodiment of FIG. 1 is shown. This ultraviolet irradiation can be performed after the formation of the
第１及び第２の絶縁層２１及び２３への紫外線照射は、絶縁層２１及び２３中に残存する感光基を分解し、官能基を生成させるよう作用する。紫外線による官能基の生成は、熱硬化時に感光基が熱分解されて官能基が生成される場合の絶縁層２１及び２３の熱溶融及び収縮を抑制することができる。故に、硬化処理前に感光基の少なくとも一部を紫外線照射によって分解しておくことは、硬化時に生じ得る絶縁層２１及び２３の熱溶融及び収縮を低減させ、より形状の揃った矩形トレンチ配線３５を形成することを可能にする。さらに、紫外線により効率的に感光基を分解しておくことにより、硬化処理後に絶縁層２１及び２３内に未反応感光基が残留することを抑制し、後の熱履歴及び信頼性高温試験において残留感光基由来の脱ガス、層間剥離及び膨れを抑制することが可能となる。紫外線照射後に絶縁層２１及び２３内に残留する感光基の量は、硬化後に該層内に残留する感光基の量を低減させるように適宜選択することができる。例えば、図６を参照して後述するように、紫外線照射により感光基量を２０％以下まで低減させることにより、硬化後の残留感光基を実質的に排除し、且つトレンチ配線３５の形状劣化を実質的に回避し得る。
Irradiation of the first and second insulating
紫外線の波長としては、感光基を分解することができる限り適宜選択することができるが、感光基を効率的に分解して官能基を生成させる上で２００ｎｍから４００ｎｍの範囲内であることが好ましい。２００ｎｍより短波長側では、感光基だけでなく、官能基及び／又は樹脂の骨格自体をも分解し、膜収縮をかえって増大させてしまう虞がある。４００ｎｍより長波長側（可視光線域）では、より長い照射時間を必要とし、スループットが低下する。紫外線の波長は、絶縁層２１及び２３の材料すなわち分解すべき感光基の種類に応じて、例えば２４８ｎｍ又は３６５ｎｍ等といった単波長としてもよいし、２００ｎｍから４００ｎｍまでの波長域の一部又は全てを含むブロードなものとしてもよい。一例として、トレンチ配線３５の形状劣化を抑制するため、波長３６５ｎｍ、３００Ｗ、２０秒の紫外線照射を用い得る。
The wavelength of the ultraviolet ray can be appropriately selected as long as the photosensitive group can be decomposed, but is preferably in the range of 200 nm to 400 nm in order to efficiently decompose the photosensitive group to generate a functional group. . On the shorter wavelength side than 200 nm, not only the photosensitive group but also the functional group and / or the resin skeleton itself may be decomposed and the film shrinkage may be increased. On the wavelength side longer than 400 nm (visible light region), a longer irradiation time is required and the throughput is lowered. The wavelength of the ultraviolet light may be a single wavelength such as 248 nm or 365 nm, depending on the material of the insulating
なお、ここでは紫外線照射を第１及び第２の絶縁層２１及び２３に対して一括で行う場合を説明したが、第１の絶縁層２１及び／又は第２の絶縁層に対して個別に行うことも可能である。
Although the case where ultraviolet irradiation is performed on the first and second insulating
次に、図４を参照するに、図１の実施形態に組み合わせて適用するのに好適な擬似配線形成技術が示されている。図４の（ａ）−（ｄ）は、図１の（ｄ）−（ｇ）に対応する工程群を示している。 Next, referring to FIG. 4, a pseudo wiring forming technique suitable for application in combination with the embodiment of FIG. 1 is shown. (A)-(d) of FIG. 4 has shown the process group corresponding to (d)-(g) of FIG.
先ず、図１（ｃ）に示した構造において、第２の絶縁層２３’を露光・現像し、第１の絶縁層２１の第１の開口２２と連通する第２の開口２４、及び第１の開口２２と連通しない第３の開口２５及び第４の開口２７を有する第２の絶縁層２３を形成する（図４（ａ））。第４の開口２７は、第３の開口（配線溝）２５と同様の構造を有し得るが、後に配線溝２５内に形成されるトレンチ配線３５と異なり、基板回路の回路動作上必要がない擬似配線を形成するためのものである。そして、第２の絶縁層２３の硬化処理後、図１（ｅ）−（ｇ）と同様にして、拡散防止膜３１及びめっきシード層３２の形成（図４（ｂ））、めっき金属３５’の成長（図４（ｃ））、及びＣＭＰ等による平坦化（図４（ｄ））を行う。これにより、ビア３６及びトレンチ配線３５に加えて、第４の開口２７内に擬似配線３７が形成される。
First, in the structure shown in FIG. 1C, the second insulating
第２の絶縁層２３に第４の開口（以下、擬似配線溝とも称する）２７及び擬似配線３７を形成することは、上述の紫外線照射と同様に、より形状の揃った矩形のトレンチ配線３５を得ることを可能にする。何故なら、感光性樹脂の硬化時の熱溶融及び収縮による形状劣化は、パターニング後の残存樹脂面積が大きい領域ほど顕著となるが、擬似配線溝２７は絶縁層２３の残存面積を低減させるからである。特に、擬似配線溝２７及び擬似配線３７を適所に配置することにより、基板回路上必要となる配線溝２５及びトレンチ配線３５に関して選択的に矩形形状を維持することができる。例えば、擬似配線溝２７は、一定のライン・アンド・スペース（Ｌ／Ｓ）で形成された複数の配線溝２５の領域を囲むように、あるいは、該領域の少なくとも一部に隣接するように形成し得る。このように配線溝２５に隣接させて擬似配線溝２７を形成することは、該配線溝２５の周辺における絶縁層２３の熱溶融及び収縮を抑制し、該配線溝２５及びその内部に形成されるトレンチ配線３５の形状を矩形に維持することを可能にする。
Forming a fourth opening (hereinafter also referred to as a pseudo wiring groove) 27 and a
擬似配線溝２７とそれに隣接する配線溝２５との間隔は、配線溝のサイズに応じて適宜選択し得るが、絶縁層２３の残存領域の面積及び収縮率、並びに配線溝２５のアスペクト比の観点から、配線溝２５の幅の２倍以内とすることが好ましい。また、この間隔は、過度に小さいと隣接するトレンチ配線３５の電気特性に影響を及ぼし得るため、基板内の最小Ｌ／Ｓルールで形成されたトレンチ配線３５間のスペースＳと同等以上にすることが好ましい。
The interval between the
なお、この擬似配線形成技術は、上述の紫外線照射に代えて用い得るが、より形状の揃った矩形のトレンチ配線３５を形成する目的で、紫外線照射と併せて用いてもよい。
This pseudo wiring forming technique can be used in place of the above-described ultraviolet irradiation, but may be used in combination with ultraviolet irradiation for the purpose of forming a
続いて、図５を参照して、一実施形態に従った多層回路基板５０の一例を説明する。多層回路基板５０は、図１−４を参照して説明した方法に従って製造され得る。
Next, an example of the
多層回路基板５０は、下部電極１２が形成された支持基板１１上に３層の配線層５１−５３を形成した一例を示している。支持基板１１は例えばＳｉウエハーとし得る。配線層５１−５３は、それぞれ、第１の絶縁層２１と第２の絶縁層２３とを含んでいる。各配線層の第１の絶縁層２１は例えばネガ型感光性樹脂を有し、第２の絶縁層２３は例えばポジ型感光性樹脂を有する。第１の絶縁層２１の各々はそれぞれのビア３６の底部を有し、第２の絶縁層２３の各々はそれぞれのビア３６の上部（ランド部）を有している。第２の絶縁層２３の各々はまた、トレンチ配線３５を有している。
The
この例において、配線層５１の第２の絶縁層２３は、図４を参照して説明した必要に応じての擬似配線３７を有している。擬似配線３７は、第２の絶縁層２３内にトレンチ配線３６に隣接して広い絶縁層領域が形成されないように、選択的に形成されている。擬似配線３７の形成に代えて、あるいは加えて、各配線層５１−５３の絶縁層２１及び／又は２３は、図３を参照して説明したように硬化工程に先立って紫外線照射を施すことによって残留感光基量が低減されていてもよい。
In this example, the second insulating
図５に示した例においては、３層の配線層５１−５３を貫通する貫通ビアと、配線層５３のみを貫通する所謂インタスティシャルビアとが示されている。本実施形態に従って製造される多層回路基板は、このように複数の形態のビアや、異なる幅や方向を有する配線３５−２及び／又は上層のビア３６を受けるためのランド部３６−２等を含み得る。また、コンデンサやインダクタ等の受動素子を含むように配線を設計することもできる。
In the example shown in FIG. 5, a through via that penetrates the three wiring layers 51-53 and a so-called interstitial via that penetrates only the
また、多層回路基板５０は、支持基板１１を除去して、両面回路基板又はインターポーザ等として用いてもよいし、支持基板１１に貫通穴を形成し、支持基板１１の両側に多層回路を形成して、両面回路基板として用いてもよい。
The
次に、多層回路基板を製造する幾つかの例を具体的に示す。 Next, some examples of manufacturing a multilayer circuit board will be specifically described.
下部電極を形成した６インチＳｉウエハーを準備した。先ず、第１の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ６０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ５０μｍのビアホール（底部）を形成した。この時の第１の絶縁層の膜厚は２０μｍであった。 A 6-inch Si wafer on which the lower electrode was formed was prepared. First, as a first insulating layer, a negative photosensitive resin varnish whose base polymer is a phenol resin was applied by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ60 μm at a predetermined position, and then developed to form a via hole (bottom) of φ50 μm at a predetermined position in the first insulating layer. At this time, the thickness of the first insulating layer was 20 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ５０μｍのビアホールと同心のφ８０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第２の絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターンと幅８μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は５μｍであった。その後、２２０℃で１時間キュアし、第１の絶縁層及び第２の絶縁層を硬化させた。 Next, a positive photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ80 μm land pattern concentric with a φ50 μm via hole in the first insulating layer and a trench wiring pattern having a width of 10 μm at a predetermined position is exposed by a contact aligner, and then developed. . As a result, a land pattern corresponding to the upper portion of the φ80 μm via hole and a trench wiring pattern having a width of 8 μm were formed at predetermined positions in the second insulating layer. The film thickness of the second insulating layer at this time was 5 μm. Then, it hardened at 220 degreeC for 1 hour, and hardened the 1st insulating layer and the 2nd insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて０．１μｍのＴｉ膜と０．３μｍのＣｕ膜とを続けてスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっきを除去した。最後に、露出されたＣｕ膜及びＴｉ膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, after reverse sputtering was performed on the surface of the second insulating layer, a 0.1 μm Ti film and a 0.3 μm Cu film including the via hole part and the trench wiring part were continuously formed by sputtering. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Unnecessary electric Cu plating formed on the second insulating layer was removed by CMP. Finally, the exposed Cu film and Ti film were removed by etching to form vias and trench wiring. At this time, peeling and falling of the wiring were not observed.
以上の工程をあと２回繰り返し、３層からなる多層回路基板を形成した。 The above process was repeated two more times to form a multilayer circuit board consisting of three layers.
下部電極を形成した６インチＳｉウエハーを準備した。先ず、第１の絶縁層としてベースポリマーがポリイミド樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ６０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ６０μｍのビアホール（底部）を形成した。ここで、３００℃で１時間キュアし、ポリイミド樹脂を硬化させた。この時の第１の絶縁層の膜厚は１５μｍであった。 A 6-inch Si wafer on which the lower electrode was formed was prepared. First, as a first insulating layer, a negative photosensitive resin varnish whose base polymer is a polyimide resin was applied by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ60 μm at a predetermined position, and then developed to form a via hole (bottom) of φ60 μm at a predetermined position in the first insulating layer. Here, the polyimide resin was cured by curing at 300 ° C. for 1 hour. At this time, the thickness of the first insulating layer was 15 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ６０μｍのビアホールと同心のφ８０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第２の絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターンと幅１０μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は８μｍであった。その後、２２０℃で１時間キュアし、第２の絶縁層を硬化させた。 Next, a positive photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ80 μm land pattern concentric with a φ60 μm via hole in the first insulating layer and a trench wiring pattern having a width of 10 μm at a predetermined position is exposed by a contact aligner, and then developed. . As a result, a land pattern corresponding to the upper portion of the φ80 μm via hole and a trench wiring pattern having a width of 10 μm were formed at predetermined positions in the second insulating layer. At this time, the film thickness of the second insulating layer was 8 μm. Thereafter, curing was performed at 220 ° C. for 1 hour to cure the second insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて０．１μｍのＴｉ膜と０．３μｍのＣｕ膜とを続けてスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっきを除去した。最後に、露出されたＣｕ膜及びＴｉ膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, after reverse sputtering was performed on the surface of the second insulating layer, a 0.1 μm Ti film and a 0.3 μm Cu film including the via hole part and the trench wiring part were continuously formed by sputtering. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Unnecessary electric Cu plating formed on the second insulating layer was removed by CMP. Finally, the exposed Cu film and Ti film were removed by etching to form vias and trench wiring. At this time, peeling and falling of the wiring were not observed.
また、断面観察により、トレンチ配線が矩形であることを確認した。 Moreover, it was confirmed by cross-sectional observation that the trench wiring was rectangular.
下部電極を形成した大きさ４００ｍｍ×４００ｍｍ、厚さ０．８ｍｍのプリント板（製品名：ＢＴレジン、三菱ガス化学社）を準備した。先ず、第１の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ４０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ４０μｍのビアホール（底部）を形成した。この時の第１の絶縁層の膜厚は２０μｍであった。 A printed board (product name: BT resin, Mitsubishi Gas Chemical Company) having a size of 400 mm × 400 mm and a thickness of 0.8 mm on which the lower electrode was formed was prepared. First, a positive type photosensitive resin varnish whose base polymer is a phenol resin was applied as a first insulating layer by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ40 μm at a predetermined position, and then developed to form a via hole (bottom part) of φ40 μm at a predetermined position in the first insulating layer. At this time, the thickness of the first insulating layer was 20 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ４０μｍのビアホールと同心のφ６０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第２の絶縁層中の所定の位置に、φ４０μｍのビアホール上部に相当するランドパターンと幅１０μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は５μｍであった。その後、２２０℃で１時間キュアし、第１の絶縁層及び第２の絶縁層を硬化させた。 Next, a negative photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ60 μm land pattern concentric with a φ40 μm via hole in the first insulating layer and a trench wiring pattern having a width of 10 μm at a predetermined position is exposed by a contact aligner, and then developed. . As a result, a land pattern corresponding to the upper part of the via hole having a diameter of 40 μm and a trench wiring pattern having a width of 10 μm were formed at predetermined positions in the second insulating layer. The film thickness of the second insulating layer at this time was 5 μm. Then, it hardened at 220 degreeC for 1 hour, and hardened the 1st insulating layer and the 2nd insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて０．１μｍのＣｒ膜と０．３μｍのＣｕ膜とを続けてスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっきを除去した。最後に、露出されたＣｕ膜及びＣｒ膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, reverse sputtering was performed on the surface of the second insulating layer, and then a 0.1 μm Cr film and a 0.3 μm Cu film including the via hole part and the trench wiring part were continuously formed by sputtering. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Unnecessary electric Cu plating formed on the second insulating layer was removed by CMP. Finally, the exposed Cu film and Cr film were removed by etching to form a via and a trench wiring. At this time, peeling and falling of the wiring were not observed.
以上の工程をあと２回繰り返し、３層からなる多層回路基板を形成した。 The above process was repeated two more times to form a multilayer circuit board consisting of three layers.
下部電極を形成した６インチＳｉウエハーを準備した。先ず、第１の絶縁層としてベースポリマーがポリイミド樹脂である非感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、ノボラック型の液状レジストを塗布し、所定の位置にφ６０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、レジストを現像するとともに第１の絶縁層のレジストで被覆されていない領域を溶解させ、第１の絶縁層中の所定の位置にφ６０μｍのビアホール（底部）を形成した。レジストを剥離した後、３００℃で１時間キュアし、ポリイミド樹脂を硬化させた。この時の第１の絶縁層の膜厚は１５μｍであった。 A 6-inch Si wafer on which the lower electrode was formed was prepared. First, a non-photosensitive resin varnish whose base polymer is a polyimide resin was applied as a first insulating layer by spin coating and prebaked. Next, a novolac type liquid resist was applied, exposed by a contact aligner using a glass mask having a via pattern of φ 60 μm at a predetermined position, and then developed. As a result, the resist was developed and the region of the first insulating layer that was not covered with the resist was dissolved to form a φ60 μm via hole (bottom) at a predetermined position in the first insulating layer. After peeling off the resist, it was cured at 300 ° C. for 1 hour to cure the polyimide resin. At this time, the thickness of the first insulating layer was 15 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ６０μｍのビアホールと同心のφ８０μｍのランドパターンと、所定の位置の幅５μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第２の絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターンと幅５μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は４μｍであった。その後、２００℃で１時間キュアし、第２の絶縁層を硬化させた。 Next, a negative photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ80 μm land pattern concentric with a φ60 μm via hole in the first insulating layer and a trench wiring pattern having a width of 5 μm at a predetermined position is exposed by a contact aligner, and then developed. . As a result, a land pattern corresponding to the upper portion of the φ80 μm via hole and a trench wiring pattern having a width of 5 μm were formed at predetermined positions in the second insulating layer. At this time, the film thickness of the second insulating layer was 4 μm. Thereafter, curing was performed at 200 ° C. for 1 hour to cure the second insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて０．１μｍのＣｒ膜と０．３μｍのＣｕ膜とを続けてスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっきを除去した。最後に、露出されたＣｕ膜及びＣｒ膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, reverse sputtering was performed on the surface of the second insulating layer, and then a 0.1 μm Cr film and a 0.3 μm Cu film including the via hole part and the trench wiring part were continuously formed by sputtering. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Unnecessary electric Cu plating formed on the second insulating layer was removed by CMP. Finally, the exposed Cu film and Cr film were removed by etching to form a via and a trench wiring. At this time, peeling and falling of the wiring were not observed.
また、断面観察により、トレンチの配線が矩形であることを確認した。 Further, it was confirmed by cross-sectional observation that the trench wiring was rectangular.
下部電極を形成した大きさ４００×４００ｍｍ、厚さ０．８ｍｍのプリント板（製品名：メグトロン、松下電工社）を準備した。先ず、第１の絶縁層としてベースポリマーがエポキシ樹脂である非感光性絶縁樹脂シートを真空ラミネートし、１８０℃で１時間キュアした。次に、ＵＶ−ＹＡＧレーザを用いて、第１の絶縁層中の所定の位置にφ５０μｍのビアホール（底部）を形成した。ここで、Ｏ２とＣＦ４の混合ガスを用いたプラズマ処理により、ビアの底の樹脂残渣を除去した。この時の第１の絶縁層の膜厚は２５μｍであった。 A printed board (product name: Megtron, Matsushita Electric Works) having a size of 400 × 400 mm and a thickness of 0.8 mm on which the lower electrode was formed was prepared. First, a non-photosensitive insulating resin sheet whose base polymer is an epoxy resin was vacuum laminated as a first insulating layer and cured at 180 ° C. for 1 hour. Next, using a UV-YAG laser, a φ50 μm via hole (bottom) was formed at a predetermined position in the first insulating layer. Here, the resin residue at the bottom of the via was removed by plasma treatment using a mixed gas of O 2 and CF 4 . At this time, the film thickness of the first insulating layer was 25 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ５０μｍのビアホールと同心のφ８０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した、これにより、第２の絶縁層中の所定の位置に、φ５０μｍのビアホール上部に相当するランドパターンと幅１０μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は５μｍであった。その後、２００℃で１時間キュアし、第１の絶縁層及び第２の絶縁層を硬化させた。 Next, a positive photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ80 μm land pattern concentric with a φ50 μm via hole in the first insulating layer and a trench wiring pattern having a width of 10 μm at a predetermined position is exposed by a contact aligner, and then developed. Thus, a land pattern corresponding to the upper portion of the φ50 μm via hole and a trench wiring pattern having a width of 10 μm were formed at predetermined positions in the second insulating layer. The film thickness of the second insulating layer at this time was 5 μm. Then, it hardened at 200 degreeC for 1 hour, and hardened the 1st insulating layer and the 2nd insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含めて０．１μｍのＣｒ膜と０．５μｍのＣｕ膜とを続けてスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。研削により、第２の絶縁層上に形成された不要な電気Ｃｕめっきを除去した。最後に、Ｃｕ膜及びＣｒ膜をエッチングにより除去し、ビア及びトレンチ配線を形成した。このとき、配線層の剥離や倒れは観察されなかった。 Next, reverse sputtering was performed on the surface of the second insulating layer, and then a 0.1 μm Cr film and a 0.5 μm Cu film including the via hole part and the trench wiring part were continuously formed by sputtering. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Unnecessary electric Cu plating formed on the second insulating layer was removed by grinding. Finally, the Cu film and the Cr film were removed by etching to form vias and trench wirings. At this time, no peeling or collapse of the wiring layer was observed.
以上の工程をあと２回繰り返し、３層からなる多層回路基板を形成した。 The above process was repeated two more times to form a multilayer circuit board consisting of three layers.
下部電極を形成した６インチＳｉウエハーを準備した。先ず、第１の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ６０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ５０μｍのビアホール（底部）を形成した。この時の第１の絶縁層の膜厚は２０μｍであった。 A 6-inch Si wafer on which the lower electrode was formed was prepared. First, as a first insulating layer, a negative photosensitive resin varnish whose base polymer is a phenol resin was applied by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ60 μm at a predetermined position, and then developed to form a via hole (bottom) of φ50 μm at a predetermined position in the first insulating layer. At this time, the thickness of the first insulating layer was 20 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ５０μｍのビアホールと同心のφ８０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第２の絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターンと幅８μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は５μｍであった。その後、波長２４８ｎｍの紫外線ランプを用いて第１の絶縁層及び第２の絶縁層を照射してから、２２０℃で１時間キュアし、第１の絶縁層及び第２の絶縁層を硬化させた。 Next, a positive photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ80 μm land pattern concentric with a φ50 μm via hole in the first insulating layer and a trench wiring pattern having a width of 10 μm at a predetermined position is exposed by a contact aligner, and then developed. . As a result, a land pattern corresponding to the upper portion of the φ80 μm via hole and a trench wiring pattern having a width of 8 μm were formed at predetermined positions in the second insulating layer. The film thickness of the second insulating layer at this time was 5 μm. Thereafter, the first insulating layer and the second insulating layer were irradiated using an ultraviolet lamp having a wavelength of 248 nm, and then cured at 220 ° C. for 1 hour to cure the first insulating layer and the second insulating layer. .
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、０．１μｍのＴａ／ＴａＮ拡散防止膜と０．３μｍのＣｕシード層とをスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。最後に、ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっき、Ｃｕシード層及びＴａ／ＴａＮ拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, after reverse sputtering was performed on the surface of the second insulating layer, a 0.1 μm Ta / TaN diffusion prevention film and a 0.3 μm Cu seed layer were formed by sputtering, including the via hole portion and the trench wiring portion. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Finally, unnecessary electrical Cu plating, Cu seed layer and Ta / TaN diffusion barrier film formed on the second insulating layer were removed by CMP to form vias and trench wirings. At this time, peeling and falling of the wiring were not observed.
以上の工程をあと２回繰り返し、３層からなる多層回路基板を形成した。 The above process was repeated two more times to form a multilayer circuit board consisting of three layers.
下部電極を形成した６インチＳｉウエハーを準備した。先ず、第１の絶縁層としてベースポリマーがポリイミド樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ６０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ６０μｍのビアホール（底部）を形成した。その後、波長３６５ｎｍの紫外線ランプを用いて第１の絶縁層を照射してから、３００℃で１時間キュアし、ポリイミド樹脂を硬化させた。この時の第１の絶縁層の膜厚は１５μｍであった。 A 6-inch Si wafer on which the lower electrode was formed was prepared. First, as a first insulating layer, a negative photosensitive resin varnish whose base polymer is a polyimide resin was applied by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ60 μm at a predetermined position, and then developed to form a via hole (bottom) of φ60 μm at a predetermined position in the first insulating layer. Then, after irradiating the 1st insulating layer using the ultraviolet lamp with a wavelength of 365 nm, it cured at 300 degreeC for 1 hour and hardened the polyimide resin. At this time, the thickness of the first insulating layer was 15 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ６０μｍのビアホールと同心のφ８０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第２の絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターンと幅１０μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は８μｍであった。その後、波長３６５ｎｍの紫外線ランプを用いて第２の絶縁層を照射してから、２２０℃で１時間キュアし、第２の絶縁層を硬化させた。 Next, a positive photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ80 μm land pattern concentric with a φ60 μm via hole in the first insulating layer and a trench wiring pattern having a width of 10 μm at a predetermined position is exposed by a contact aligner, and then developed. . As a result, a land pattern corresponding to the upper portion of the φ80 μm via hole and a trench wiring pattern having a width of 10 μm were formed at predetermined positions in the second insulating layer. At this time, the film thickness of the second insulating layer was 8 μm. Thereafter, the second insulating layer was irradiated using an ultraviolet lamp having a wavelength of 365 nm, and then cured at 220 ° C. for 1 hour to cure the second insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、０．１μｍのＴｉＮ拡散防止膜と０．３μｍのＣｕシード層とをスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。最後に、ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっき、Ｃｕシード層及びＴｉＮ拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, after reverse sputtering was performed on the surface of the second insulating layer, a 0.1 μm TiN diffusion prevention film and a 0.3 μm Cu seed layer were formed by sputtering, including the via hole portion and the trench wiring portion. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Finally, unnecessary electrical Cu plating, Cu seed layer and TiN diffusion barrier film formed on the second insulating layer were removed by CMP to form vias and trench wirings. At this time, peeling and falling of the wiring were not observed.
また、断面観察により、トレンチ配線が矩形であることを確認した。 Moreover, it was confirmed by cross-sectional observation that the trench wiring was rectangular.
下部電極を形成した大きさ４００ｍｍ×４００ｍｍ、厚さ０．８ｍｍのプリント板（製品名：ＢＴレジン、三菱ガス化学社）を準備した。先ず、第１の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ４０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ４０μｍのビアホール（底部）を形成した。この時の第１の絶縁層の膜厚は２０μｍであった。 A printed board (product name: BT resin, Mitsubishi Gas Chemical Company) having a size of 400 mm × 400 mm and a thickness of 0.8 mm on which the lower electrode was formed was prepared. First, a positive type photosensitive resin varnish whose base polymer is a phenol resin was applied as a first insulating layer by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ40 μm at a predetermined position, and then developed to form a via hole (bottom part) of φ40 μm at a predetermined position in the first insulating layer. At this time, the thickness of the first insulating layer was 20 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、第１の絶縁層中のφ４０μｍのビアホールと同心のφ６０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、第２の絶縁層中の所定の位置に、φ４０μｍのビアホール上部に相当するランドパターンと幅１０μｍのトレンチ配線パターンとを形成した。この時の第２の絶縁層の膜厚は５μｍであった。その後、２００ｎｍから４００ｎｍの波長域を有するブロードな紫外線ランプを用いて第１の絶縁層及び第２の絶縁層を照射してから、２２０℃で１時間キュアし、第１の絶縁層及び第２の絶縁層を硬化させた。 Next, a negative photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, a glass mask having a φ60 μm land pattern concentric with a φ40 μm via hole in the first insulating layer and a trench wiring pattern having a width of 10 μm at a predetermined position is exposed by a contact aligner, and then developed. . As a result, a land pattern corresponding to the upper part of the via hole having a diameter of 40 μm and a trench wiring pattern having a width of 10 μm were formed at predetermined positions in the second insulating layer. The film thickness of the second insulating layer at this time was 5 μm. Thereafter, the first insulating layer and the second insulating layer are irradiated using a broad ultraviolet lamp having a wavelength region of 200 nm to 400 nm, and then cured at 220 ° C. for 1 hour, and the first insulating layer and the second insulating layer are cured. The insulating layer was cured.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、０．１μｍのＷ拡散防止膜と０．３μｍＣｕシード層とをスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。最後に、ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっき、Ｃｕシード層及びＷ拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, after reverse sputtering was performed on the surface of the second insulating layer, a 0.1 μm W diffusion prevention film and a 0.3 μm Cu seed layer were formed by sputtering, including the via hole portion and the trench wiring portion. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Finally, unnecessary electrical Cu plating, Cu seed layer and W diffusion prevention film formed on the second insulating layer were removed by CMP to form vias and trench wirings. At this time, peeling and falling of the wiring were not observed.
以上の工程をあと２回繰り返し、３層からなる多層回路基板を形成した。 The above process was repeated two more times to form a multilayer circuit board consisting of three layers.
下部電極を形成した６インチＳｉウエハーを準備した。先ず、第１の絶縁層としてベースポリマーがポリイミド樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ６０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ６０μｍのビアホール（底部）を形成した。その後、３００℃で１時間キュアし、ポリイミド樹脂を硬化させた。この時の第１の絶縁層の膜厚は１５μｍであった。 A 6-inch Si wafer on which the lower electrode was formed was prepared. First, as a first insulating layer, a negative photosensitive resin varnish whose base polymer is a polyimide resin was applied by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ60 μm at a predetermined position, and then developed to form a via hole (bottom) of φ60 μm at a predetermined position in the first insulating layer. Then, it cured at 300 degreeC for 1 hour, and hardened the polyimide resin. At this time, the thickness of the first insulating layer was 15 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、ガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。このガラスマスクは、第１の絶縁層中のφ６０μｍのビアホールと同心のφ８０μｍのランドパターン、及び所定の位置の幅１０μｍのトレンチ配線パターンとともに、該トレンチ配線パターンの外周部に幅１０μｍの擬似配線パターンを有するものとした。これにより、第２の絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターン、幅１０μｍのトレンチ配線パターン、及び該トレンチ配線パターンの外周部の幅１０μｍの擬似配線パターンを形成した。この時の第２の絶縁層の膜厚は８μｍであった。その後、２００℃で１時間キュアし、第２の絶縁層を硬化させた。 Next, a positive photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, it exposed with the contact aligner using the glass mask, and developed after that. This glass mask has a φ80 μm land pattern concentric with a φ60 μm via hole in the first insulating layer and a trench wiring pattern with a width of 10 μm at a predetermined position, and a pseudo wiring pattern with a width of 10 μm on the outer periphery of the trench wiring pattern. It was supposed to have. Thereby, a land pattern corresponding to the upper part of the φ80 μm via hole, a trench wiring pattern having a width of 10 μm, and a pseudo wiring pattern having a width of 10 μm at the outer periphery of the trench wiring pattern were formed at predetermined positions in the second insulating layer. . At this time, the film thickness of the second insulating layer was 8 μm. Thereafter, curing was performed at 200 ° C. for 1 hour to cure the second insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、０．１μｍのＴｉ／ＴｉＮ拡散防止膜と０．３μｍのＣｕシード層とをスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。最後に、ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっき、Ｃｕシード層及びＴｉ／ＴｉＮ拡散防止膜を除去し、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, after reverse sputtering was performed on the surface of the second insulating layer, a 0.1 μm Ti / TiN diffusion barrier film and a 0.3 μm Cu seed layer were formed by sputtering, including the via hole portion and the trench wiring portion. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Finally, unnecessary electrical Cu plating, Cu seed layer and Ti / TiN diffusion barrier film formed on the second insulating layer were removed by CMP to form vias and trench wirings. At this time, peeling and falling of the wiring were not observed.
また、断面観察により、トレンチの配線が矩形であることを確認した。 Further, it was confirmed by cross-sectional observation that the trench wiring was rectangular.
下部電極を形成した６インチＳｉウエハーを準備した。先ず、第１の絶縁層としてベースポリマーがフェノール樹脂であるネガ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、所定の位置にφ６０μｍのビアパターンを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像して第１の絶縁層中の所定の位置にφ５０μｍのビアホール（底部）を形成した。この時の第１の絶縁層の膜厚は２０μｍであった。 A 6-inch Si wafer on which the lower electrode was formed was prepared. First, as a first insulating layer, a negative photosensitive resin varnish whose base polymer is a phenol resin was applied by spin coating and prebaked. Next, exposure was performed by a contact aligner using a glass mask having a via pattern of φ60 μm at a predetermined position, and then developed to form a via hole (bottom) of φ50 μm at a predetermined position in the first insulating layer. At this time, the thickness of the first insulating layer was 20 μm.
次に、第２の絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、ガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。このガラスマスクは、第１の絶縁層中のφ５０μｍのビアホールと同心のφ８０μｍのランドパターン、及び所定の位置の幅１０μｍのトレンチ配線パターンとともに、該トレンチ配線パターンの外周部に幅１０μｍの擬似配線パターンを有するものとした。これにより、第２の絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターン、幅１０μｍのトレンチ配線パターン、及び該トレンチ配線パターンの外周部の幅１０μｍの擬似配線パターンを形成した。この時の第２の絶縁層の膜厚は５μｍであった。２２０℃で１時間キュアし、第１の絶縁層及び第２の絶縁層を硬化させた。 Next, a positive photosensitive resin varnish whose base polymer is a phenol resin was applied as a second insulating layer by spin coating and prebaked. Next, it exposed with the contact aligner using the glass mask, and developed after that. This glass mask has a φ80 μm land pattern concentric with a φ50 μm via hole in the first insulating layer and a trench wiring pattern with a width of 10 μm at a predetermined position, and a pseudo wiring pattern with a width of 10 μm on the outer periphery of the trench wiring pattern. It was supposed to have. Thereby, a land pattern corresponding to the upper part of the φ80 μm via hole, a trench wiring pattern having a width of 10 μm, and a pseudo wiring pattern having a width of 10 μm at the outer periphery of the trench wiring pattern were formed at predetermined positions in the second insulating layer. . The film thickness of the second insulating layer at this time was 5 μm. Curing was performed at 220 ° C. for 1 hour to cure the first insulating layer and the second insulating layer.
ここで表面から観察したところ、第２の絶縁層の現像時の第１の絶縁層表面の溶解、及び第１の絶縁層と第２の絶縁層との間の剥離は観察されなかった。 Here, when observed from the surface, dissolution of the surface of the first insulating layer during development of the second insulating layer and peeling between the first insulating layer and the second insulating layer were not observed.
次に、第２の絶縁層表面に逆スパッタを行った後、ビアホール部及びトレンチ配線部も含め、０．１μｍのＲｕ／Ｔａ拡散防止膜と０．３μｍのＣｕシード層とをスパッタ形成した。その後、電気Ｃｕめっきによりビアホール部及びトレンチ配線部をめっきした。この時、電気Ｃｕめっきはビアホール部及びトレンチ配線部も含め、第２の絶縁層上の全面にめっきした。最後に、ＣＭＰにより、第２の絶縁層上に形成された不要な電気Ｃｕめっき、Ｃｕシード層及びＲｕ／Ｔａ拡散防止膜を随時エッチングし、ビア及びトレンチ配線を形成した。このとき、配線の剥離や倒れは観察されなかった。 Next, reverse sputtering was performed on the surface of the second insulating layer, and then a 0.1 μm Ru / Ta diffusion prevention film and a 0.3 μm Cu seed layer were formed by sputtering, including the via hole portion and the trench wiring portion. Thereafter, the via hole portion and the trench wiring portion were plated by electric Cu plating. At this time, the electric Cu plating was performed on the entire surface of the second insulating layer including the via hole portion and the trench wiring portion. Finally, unnecessary electrical Cu plating, Cu seed layer and Ru / Ta diffusion prevention film formed on the second insulating layer were etched by CMP as needed to form vias and trench wiring. At this time, peeling and falling of the wiring were not observed.
以上の工程をあと２回繰り返し、３層からなる多層回路基板を形成した。 The above process was repeated two more times to form a multilayer circuit board consisting of three layers.
６インチＳｉウエハーを準備した。先ず、絶縁層としてベースポリマーがフェノール樹脂であるポジ型感光性樹脂のワニスをスピンコートにより塗布し、プリベークした。次に、φ８０μｍのランドパターンと、所定の位置の幅１０μｍのトレンチ配線パターンとを有するガラスマスクを用いてコンタクトアライナーにより露光し、その後、現像した。これにより、絶縁層中の所定の位置に、φ８０μｍのビアホール上部に相当するランドパターンと幅１０μｍのトレンチ配線パターンとを形成した。この時の絶縁層の膜厚は５μｍであった。 A 6 inch Si wafer was prepared. First, a positive photosensitive resin varnish whose base polymer is a phenol resin as an insulating layer was applied by spin coating and prebaked. Next, using a glass mask having a land pattern of φ80 μm and a trench wiring pattern having a width of 10 μm at a predetermined position, exposure was performed with a contact aligner, followed by development. As a result, a land pattern corresponding to the upper part of the via hole having a diameter of 80 μm and a trench wiring pattern having a width of 10 μm were formed at predetermined positions in the insulating layer. The film thickness of the insulating layer at this time was 5 μm.
ここでこの絶縁層に紫外域分光分析を行い、２００ｎｍから４００ｎｍの波長域における吸収面積から、予め絶縁層中に存在する感光基量を算出した。なお、以下の残留感光基量は、この予め存在した感光基量を基準（１００％）として百分率にて示す。次に、この絶縁層に異なる照射量のＵＶ照射（照射量ゼロすなわち照射なしを含む）を施した試作基板を作製した。それぞれの試作基板に対して紫外域分光分析を行い、ＵＶ照射後の絶縁層中の残留感光基量を計測した。その後、それぞれを２００℃で１時間キュアし、絶縁層を硬化させた。 Here, ultraviolet spectrum analysis was performed on this insulating layer, and the amount of photosensitive group present in the insulating layer in advance was calculated from the absorption area in the wavelength range of 200 nm to 400 nm. In addition, the following amount of residual photosensitive groups is expressed as a percentage based on the amount of photosensitive group existing in advance (100%). Next, prototype substrates were produced in which this insulating layer was subjected to UV irradiation with different irradiation amounts (including zero irradiation, that is, no irradiation). Each prototype substrate was subjected to ultraviolet spectroscopic analysis, and the amount of residual photosensitive groups in the insulating layer after UV irradiation was measured. Thereafter, each was cured at 200 ° C. for 1 hour to cure the insulating layer.
硬化後の絶縁層に対して再び紫外域分光分析を行い、硬化後の残留感光基量を計測した。また、それぞれの試作基板を幅１０μｍのトレンチ配線パターン部で劈開し、断面を電子顕微鏡にて観察した。観察された配線部の形状から、形状劣化率（パターン上部の収縮比）を算出した。 The cured insulating layer was again subjected to ultraviolet spectrum analysis, and the amount of residual photosensitive group after curing was measured. Each prototype substrate was cleaved with a trench wiring pattern portion having a width of 10 μm, and the cross section was observed with an electron microscope. From the observed shape of the wiring part, the shape deterioration rate (shrinkage ratio at the upper part of the pattern) was calculated.
以上により得られた硬化前の残留感光基量と硬化後の残留感光基量及び形状劣化率との関係を図６に示す。硬化前に１００％の感光基が残留していた場合、すなわち、ＵＶ照射なしの場合、２００℃−１時間のキュア後にも約１５％の感光基が残留するとともに、配線パターンにも顕著な形状劣化が見られた。それに対し、ＵＶ照射によりキュア前の残留感光基量を２０％以下まで低減させた場合、上記キュアにより実質的に全ての感光基が分解され、キュアによる形状劣化も見られなかった。 FIG. 6 shows the relationship between the residual photosensitive group amount before curing, the residual photosensitive group amount after curing, and the shape deterioration rate obtained as described above. When 100% photosensitive groups remain before curing, that is, without UV irradiation, about 15% photosensitive groups remain even after curing at 200 ° C. for 1 hour, and the wiring pattern has a prominent shape. Deterioration was seen. On the other hand, when the amount of residual photosensitive groups before curing was reduced to 20% or less by UV irradiation, substantially all of the photosensitive groups were decomposed by the curing, and shape deterioration due to curing was not observed.
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。例えば、図２−４を参照して説明した種々の変形例は適宜組み合わせて適用可能である。 Although the embodiment has been described in detail above, the present invention is not limited to the specific embodiment, and various modifications and changes can be made within the scope of the gist described in the claims. For example, the various modifications described with reference to FIGS. 2-4 can be applied in appropriate combinations.
以上の説明に関し、更に以下の付記を開示する。
（付記１）
第１の開口を有する第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、前記第１の開口と連通する第２の開口、及び第３の開口を有する第２の絶縁層を形成する工程と、
前記第１の開口及び前記第２の開口内にビアを形成し、且つ前記第３の開口内に配線を形成する工程と、
を有する回路基板の製造方法。
（付記２）
前記第２の絶縁層は感光性絶縁膜である、付記１に記載の回路基板の製造方法。
（付記３）
前記第１の絶縁層及び前記第２の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、付記２に記載の回路基板の製造方法。
（付記４）
前記第１の絶縁層及び前記第２の絶縁層はそれぞれ、ベースポリマーとして、フェノール樹脂、ポリイミド樹脂、及びエポキシ樹脂のうちの少なくとも1つを含む、付記１乃至３の何れか一に記載の回路基板の製造方法。
（付記５）
前記ネガ型の感光性絶縁膜は、ベースポリマーとしてフェノール樹脂、硬化剤としてアミノ樹脂を含み、前記ポジ型の感光性絶縁膜は、ベースポリマーとしてフェノール樹脂を含み且つ感放射線性酸発生剤を含む、付記３に記載の回路基板の製造方法。
（付記６）
前記ネガ型の感光性絶縁膜は更に、架橋剤として1分子中に複数の架橋性基を含み、前記ポジ型の感光性絶縁膜は更に、酸拡散制御剤を含む、付記５に記載の回路基板の製造方法。
（付記７）
前記第１の絶縁層と前記第２の絶縁層とを同時に硬化させる工程、を更に有する付記１乃至６の何れか一に記載の回路基板の製造方法。
（付記８）
前記第１の絶縁層と前記第２の絶縁層とを同時に硬化させる工程の前に、前記第１の絶縁層と前記第２の絶縁層とに同時に紫外線を照射する工程を更に有する付記７に記載の回路基板の製造方法。
（付記９）
前記第１の絶縁層を形成する工程の後に、前記第１の絶縁層に紫外線を照射してから前記第１の絶縁層を硬化させる工程を更に有し、且つ前記第２の絶縁層を形成する工程の後に、前記第２の絶縁層に紫外線を照射してから前記第２の絶縁層を硬化させる工程を更に有する付記１乃至６の何れか一に記載の回路基板の製造方法。
（付記１０）
前記紫外線を照射する工程は、前記紫外線を照射する絶縁層中の感光基量を照射前の感光基量の２０％以下に低減させる、付記８又は９に記載の回路基板の製造方法。
（付記１１）
前記第１及び第２の絶縁層に照射される前記紫外線の波長は２００ｎｍから４００ｎｍの範囲内である、付記８乃至１０の何れか一に記載の回路基板の製造方法。
（付記１２）
前記第２の絶縁層を形成する工程は、少なくとも１つの前記第３の開口に隣接して第４の開口を形成し、前記第３の開口内に配線を形成する工程は、前記第４の開口内に、当該回路基板の回路動作上必要ない擬似配線を形成する、付記１乃至１１の何れか一に記載の回路基板の製造方法。
（付記１３）
前記第４の開口とそれに隣接する前記第３の開口との間隔は、前記第３の開口の幅の２倍以内にされる、付記１２に記載の回路基板の製造方法。
（付記１４）
第１の絶縁層と、
前記第１の絶縁層上に形成された第２の絶縁層と、
前記第１の絶縁層内に底部が形成され且つ前記第２の絶縁層内に上部が形成された、前記第１及び第２の絶縁層を貫通するビアと、
前記第２の絶縁層内に形成された、前記第２の絶縁層を貫通する配線と、
を有する回路基板。
（付記１５）
前記第１の絶縁層及び前記第２の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、付記１４に記載の回路基板。
（付記１６）
前記第２の絶縁層を貫通する少なくとも１つの前記配線に隣接して、当該回路基板の回路動作上必要ない、前記第２の絶縁層を貫通する擬似配線を更に有する、付記１４又は１５に記載の回路基板。
Regarding the above description, the following additional notes are disclosed.
(Appendix 1)
Forming a first insulating layer having a first opening;
Forming a second insulating layer having a second opening and a third opening communicating with the first opening on the first insulating layer;
Forming a via in the first opening and the second opening and forming a wiring in the third opening;
A method of manufacturing a circuit board having
(Appendix 2)
The method for manufacturing a circuit board according to
(Appendix 3)
The circuit board manufacturing method according to
(Appendix 4)
The circuit according to any one of
(Appendix 5)
The negative photosensitive insulating film includes a phenol resin as a base polymer and an amino resin as a curing agent, and the positive photosensitive insulating film includes a phenol resin as a base polymer and a radiation-sensitive acid generator. A method of manufacturing a circuit board according to appendix 3.
(Appendix 6)
The circuit according to appendix 5, wherein the negative photosensitive insulating film further includes a plurality of crosslinkable groups in one molecule as a crosslinking agent, and the positive photosensitive insulating film further includes an acid diffusion control agent. A method for manufacturing a substrate.
(Appendix 7)
The method for manufacturing a circuit board according to any one of
(Appendix 8)
Appendix 7 further comprising the step of simultaneously irradiating the first insulating layer and the second insulating layer with ultraviolet light before the step of simultaneously curing the first insulating layer and the second insulating layer. The manufacturing method of the circuit board of description.
(Appendix 9)
After the step of forming the first insulating layer, the method further includes a step of curing the first insulating layer after irradiating the first insulating layer with ultraviolet rays, and forming the second insulating layer. The method for manufacturing a circuit board according to any one of
(Appendix 10)
The method for manufacturing a circuit board according to
(Appendix 11)
11. The method for manufacturing a circuit board according to any one of
(Appendix 12)
The step of forming the second insulating layer includes forming a fourth opening adjacent to the at least one third opening, and forming a wiring in the third opening. 12. The method for manufacturing a circuit board according to any one of
(Appendix 13)
13. The method for manufacturing a circuit board according to
(Appendix 14)
A first insulating layer;
A second insulating layer formed on the first insulating layer;
A via penetrating the first and second insulating layers, wherein a bottom is formed in the first insulating layer and an upper portion is formed in the second insulating layer;
Wiring formed in the second insulating layer and penetrating the second insulating layer;
A circuit board.
(Appendix 15)
15. The circuit board according to
(Appendix 16)
16. The
１０、５０ 回路基板
１１ 支持基板
１２ 下部電極
２１ 第１の絶縁層
２２ 第１の開口（ビアホール底部）
２３ 第２の絶縁層
２４ 第２の開口（ビアホール上部）
２５ 第３の開口（配線溝）
２６ ビアホール
２７ 第４の開口（擬似配線溝）
３１ 拡散防止膜
３２ めっきシード層
３５ トレンチ配線
３６ ビア
３７ 擬似配線
５１、５２、５３ 配線層
10, 50
23
25 3rd opening (wiring groove)
26
31
Claims (7)
前記第１の絶縁層上に、前記第１の開口と連通する第２の開口、及び第３の開口を有する第２の絶縁層を形成する工程と、
前記第１の開口及び前記第２の開口内にビアを形成し、且つ前記第３の開口内に配線を形成する工程と、
を有し、
前記第１の絶縁層及び前記第２の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、
回路基板の製造方法。 Forming a first insulating layer having a first opening;
Forming a second insulating layer having a second opening and a third opening communicating with the first opening on the first insulating layer;
Forming a via in the first opening and the second opening and forming a wiring in the third opening;
I have a,
One of the first insulating layer and the second insulating layer is a negative photosensitive insulating film, and the other is a positive photosensitive insulating film.
A method of manufacturing a circuit board.
前記第１の絶縁層上に形成された第２の絶縁層と、
前記第１の絶縁層内に底部が形成され且つ前記第２の絶縁層内に上部が形成された、前記第１及び第２の絶縁層を貫通するビアと、
前記第２の絶縁層内に形成された、前記第２の絶縁層を貫通する配線と、
を有し、
前記第１の絶縁層及び前記第２の絶縁層は、一方がネガ型の感光性絶縁膜、他方がポジ型の感光性絶縁膜である、
回路基板。 A first insulating layer;
A second insulating layer formed on the first insulating layer;
A via penetrating the first and second insulating layers, wherein a bottom is formed in the first insulating layer and an upper portion is formed in the second insulating layer;
Wiring formed in the second insulating layer and penetrating the second insulating layer;
I have a,
One of the first insulating layer and the second insulating layer is a negative photosensitive insulating film, and the other is a positive photosensitive insulating film.
Circuit board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010046317A JP5560775B2 (en) | 2009-05-20 | 2010-03-03 | Circuit board and manufacturing method thereof |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009121601 | 2009-05-20 | ||
| JP2009121601 | 2009-05-20 | ||
| JP2010046317A JP5560775B2 (en) | 2009-05-20 | 2010-03-03 | Circuit board and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011003884A JP2011003884A (en) | 2011-01-06 |
| JP5560775B2 true JP5560775B2 (en) | 2014-07-30 |
Family
ID=43561558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010046317A Expired - Fee Related JP5560775B2 (en) | 2009-05-20 | 2010-03-03 | Circuit board and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5560775B2 (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013051397A (en) * | 2011-08-03 | 2013-03-14 | Ngk Spark Plug Co Ltd | Method for manufacturing wiring board |
| JP5673592B2 (en) * | 2012-04-10 | 2015-02-18 | Tdk株式会社 | Wiring board and manufacturing method thereof |
| JP2014027211A (en) * | 2012-07-30 | 2014-02-06 | Jsr Corp | Method for manufacturing wiring board and composition for seed layer formation |
| KR20140018027A (en) * | 2012-08-03 | 2014-02-12 | 삼성전기주식회사 | Printed circuit board and method of manufacturing a printed circuit board |
| JP5955183B2 (en) * | 2012-09-26 | 2016-07-20 | 田中貴金属工業株式会社 | Die bond bonding structure of semiconductor element and die bond bonding method of semiconductor element |
| TW201446083A (en) | 2013-05-17 | 2014-12-01 | Microcosm Technology Co Ltd | Vertical conductive unit and method for manufacturing the same |
| JP6015969B2 (en) | 2014-08-19 | 2016-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | Circuit board forming method |
| JP6437246B2 (en) * | 2014-08-28 | 2018-12-12 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
| KR102579880B1 (en) * | 2016-05-12 | 2023-09-18 | 삼성전자주식회사 | Interposer, semiconductor package, and method of fabricating interposer |
| KR102217489B1 (en) | 2016-09-26 | 2021-02-19 | 쇼와덴코머티리얼즈가부시끼가이샤 | Resin composition, wiring layer laminate for semiconductor, and semiconductor device |
| US10636696B1 (en) * | 2019-01-18 | 2020-04-28 | Applied Materials, Inc. | Methods for forming vias in polymer layers |
| KR20200099686A (en) | 2019-02-15 | 2020-08-25 | 엘지이노텍 주식회사 | Circuit board |
| JP7375274B2 (en) * | 2019-06-10 | 2023-11-08 | Ｔｏｐｐａｎホールディングス株式会社 | Wiring board and wiring board manufacturing method |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238970A (en) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | Multilayered printed board and manufacture thereof |
| JP4095163B2 (en) * | 1998-05-01 | 2008-06-04 | 太陽インキ製造株式会社 | Photosensitive resin composition for printed wiring board and printed wiring board having solder resist film and resin insulating layer formed therefrom |
| JP2000260765A (en) * | 1999-03-05 | 2000-09-22 | Matsushita Electronics Industry Corp | Pattern formation method of organic insulating film |
| JP2001214058A (en) * | 1999-11-26 | 2001-08-07 | Nitto Denko Corp | Photosensitive resin composition, porous resin, circuit substrate and suspension substrate with circuit |
| JP4529460B2 (en) * | 2004-02-06 | 2010-08-25 | 東洋インキ製造株式会社 | Photosensitive coloring composition, color filter formed using the same, and method for producing color filter |
| JP2006049804A (en) * | 2004-07-07 | 2006-02-16 | Shinko Electric Ind Co Ltd | Manufacturing method of wiring board |
| JP2007294783A (en) * | 2006-04-27 | 2007-11-08 | Renesas Technology Corp | Manufacturing method for semiconductor device, and design supporting system for semiconductor device |
| JP2007331135A (en) * | 2006-06-12 | 2007-12-27 | Konica Minolta Holdings Inc | Electrode forming method and method for manufacturing inkjet head |
| KR100811768B1 (en) * | 2007-04-23 | 2008-03-07 | 삼성전기주식회사 | Manufacturing method of pcb |
-
2010
- 2010-03-03 JP JP2010046317A patent/JP5560775B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011003884A (en) | 2011-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5560775B2 (en) | Circuit board and manufacturing method thereof | |
| US7891091B2 (en) | Method of enabling selective area plating on a substrate | |
| TWI248329B (en) | Methods for performing substrate imprinting using thermoset resin varnishes and products formed therefrom | |
| US7919408B2 (en) | Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates | |
| US8409982B2 (en) | Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials | |
| US20060094204A1 (en) | Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby | |
| JP6894289B2 (en) | Wiring board and its manufacturing method | |
| Hollman et al. | Ultra fine RDL structure fabrication using alternative patterning and bottom-up plating processes | |
| KR20040056112A (en) | Method of forming a dual damascene pattern in a semiconductor device | |
| US20040074865A1 (en) | Hybrid interconnect substrate and method of manufacture thereof | |
| JP2005311350A (en) | Method of producing semiconductor device | |
| US6835652B2 (en) | Method of fabricating patterns with a dual damascene process | |
| JP2005534168A (en) | Layer arrangement and method for producing layer arrangement | |
| Okamoto et al. | An advanced photosensitive dielectric material for high-density RDL with ultra-small photo-vias and ultra-fine line/space in 2.5 D interposers and fan-out packages | |
| US6671950B2 (en) | Multi-layer circuit assembly and process for preparing the same | |
| JP2011258871A (en) | Circuit board and method for manufacturing same | |
| WO2018063336A1 (en) | Vias and gaps in semiconductor interconnects | |
| US20020127494A1 (en) | Process for preparing a multi-layer circuit assembly | |
| KR20090103605A (en) | Method for manufacturing printed circuit board | |
| JP2002204078A (en) | Multilayer circuit board and semiconductor integrated circuit device | |
| KR102034200B1 (en) | Method for manufacturing insulating film and multilayered printed circuit board | |
| Kataoka et al. | Processing of Polyimides and Related Topics | |
| US20020124398A1 (en) | Multi-layer circuit assembly and process for preparing the same | |
| US8171626B1 (en) | Method for forming embedded circuit | |
| Sundaram | Advances in electronic packaging technologies by ultra-small microvias, super-fine interconnections and low loss polymer dielectrics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5560775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |