JP5556062B2 - 集積回路装置、電気光学装置及び電子機器 - Google Patents

Description

本発明は、集積回路装置、電気光学装置及び電子機器等に関する。

近年ではハイビジョン映像等の高精細な映像技術が普及しており、液晶プロジェクター等の表示機器において高精細化・多階調化が進んでいる。高精細化・多階調化が進むと、多階調であるほど１階調当たりの階調電圧が小さくなるため、データ電圧にわずかな誤差が生じるだけで表示ムラが生じるという課題がある。

ここで、本出願人は、各データ線駆動回路が１水平走査期間において複数の画素に対してデータ電圧を書き込むマルチプレクス駆動方式のドライバーを開発している。しかしながら、この方式のドライバーでは、マルチプレクス駆動される複数のデータ電圧にオフセットが生じるという課題がある。そして、このオフセットによる誤差により、表示画像に表示ムラ（スジ）が生じてしまう。

なお、特許文献１には、マルチプレクス駆動される複数のデータ線の駆動順番を水平走査期間毎に切り替えることで、データ電圧の誤差を平均化する手法が開示されている。また、特許文献２には、画面を一定間隔でエリアに区切り、各エリアの色ムラを補正する手法が開示されている。

特開２００４−４５９６７号公報 特開２００２−１０８２９８号公報

本発明の幾つかの態様によれば、表示ムラを防止できる集積回路装置、電気光学装置及び電子機器等を提供できる。

本発明の一態様は、画像データの補正処理を行い、補正処理後の画像データを出力する補正回路と、各データ線駆動回路が、前記補正処理後の画像データを受け、複数のデータ信号供給線のうちの対応するデータ信号供給線に対してマルチプレクスされたデータ信号を供給する第１〜第ｎ（ｎは自然数）のデータ線駆動回路と、を含み、前記第１〜第ｎのデータ線駆動回路のうちの第ｉ（ｉは、１以上ｎ以下の自然数）のデータ線駆動回路からの前記マルチプレクスされたデータ信号が、デマルチプレクサーによりデマルチプレクスされ、デマルチプレクス後の複数のデータ信号が、1水平走査期間において、第１〜第ｎの画素グループのうちの第ｉの画素グループの複数の画素に供給され、前記補正回路は、前記複数の画素のうちの第１の画素に対応する画像データを補正する処理を行うことを特徴とする集積回路装置に関係する。

本発明の一態様によれば、各画素グループを構成する複数の画素のうちの第１の画素に対応する画像データが補正処理され、その補正処理後の画像データに対応するマルチプレクスされたデータ信号がデータ信号供給線に供給され、その供給されたデータ信号が、デマルチプレクサーによりデマルチプレクスされ、そのデマルチプレクスにより生成された複数のデータ電圧が、各画素グループを構成する複数の画素に供給される。これにより、各画素グループを構成する複数の画素のうちの第１の画素に対応する画像データを補正する処理を行うことで、第１の画素に供給されるデータ信号に生じるオフセットを補正できる。

また、本発明の一態様では、前記補正回路は、前記複数の画素である第１〜第ｐ（ｐは自然数）の画素が前記第１の画素から前記第ｐの画素の順に第１の方向に沿って配置されるときに、前記第１の画素に対応する画像データに対して補正処理を行ってもよい。

このようにすれば、第１の方向に沿って配置された第１〜第ｐの画素のうちの端に配置された第１の画素について、その第１の画素のデータ信号を補正できる。

また、本発明の一態様では、前記補正回路は、前記第１〜第ｎの画素グループの前記第１の画素グループの第１の画素に供給されるデータ信号に生じるオフセットと、前記第１〜第ｎの画素グループの前記第ｎの画素グループの第１の画素に供給されるデータ信号に生じるオフセットとの差によって決まるオフセット傾きを補正する処理を行ってもよい。

このようにすれば、各画素グループの第１の画素に対応する画像データを補正する処理を行うことで、各画素グループの第１の画素のデータ信号に生じるオフセット電圧のオフセット傾きを補正できる。

また、本発明の一態様では、前記補正回路は、前記第１〜第ｎの画素グループの１または複数の画素グループ毎に各補正データが設定される第１〜第ｋ（ｋはｎ以下の自然数）の補正データを求め、前記第１〜第ｋの補正データに基づいて前記画像データを補正する処理を行ってもよい。

このようにすれば、第１〜第ｋの補正データに基づいて画像データを補正する処理を行うことで、各画素グループの第１の画素のデータ信号のオフセットを補正できる。

また、本発明の一態様では、前記第１〜第ｋの補正データは、前記第１の補正データから前記第ｋの補正データに向かうに従って単調増加または単調減少してもよい。

このようにすれば、第１の補正データから第ｋの補正データに向かうに従って単調増加または単調減少する第１〜第ｋの補正データに基づいてデータ信号が補正される。これにより、各画素グループの第１の画素のデータ信号に生じるオフセット傾きを補正できる。

また、本発明の一態様では、前記補正回路は、前記第１の画素グループに対応する前記第１の補正データが設定される第１のレジスターを有し、前記第１のレジスターに設定された前記第１の補正データに基づいて、前記第２〜第ｋの補正データを生成してもよい。

また、本発明の一態様では、前記補正回路は、前記第１〜第ｎの画素グループの画素グループ数であるｎが設定される第２のレジスターを有し、前記第１のレジスターに設定された第１の補正データと前記第２のレジスターに設定されたｎとに基づいて、前記第２〜第ｋの補正データを生成してもよい。

このようにすれば、第１の補正データと画素グループ数ｎが設定され、その設定された値に基づいて１または複数の画素グループ毎に設定される第２〜第ｋの補正データを生成できる。

また、本発明の一態様では、前記デマルチプレクス後の複数のデータ信号において前記第ｉの画素グループの前記複数の画素の位置に依存して生じるオフセットである位置オフセットに対応する位置オフセット用設定値を記憶する位置オフセット用レジスターと、前記第ｉのデータ線駆動回路に対応して設けられ、前記オフセット用設定値に基づいて前記位置オフセットを補正する処理を行う第ｉの位置オフセット用補正回路と、を含み、前記位置オフセット用レジスターは、前記複数の画素である第１の画素〜第ｐ（ｐは２以上の整数）の画素のうちの前記第１の画素に対応する第１の位置オフセット用設定値と、前記第１の画素〜前記第ｐの画素のうちの前記第ｐの画素に対応する第ｐの位置オフセット用設定値とを前記位置オフセット用設定値として少なくとも記憶し、前記第ｉの位置オフセット用補正回路は、前記第１の画素〜前記第ｐの画素に対応する第１の画像データ〜第ｐの画像データのうちの前記第１の画像データに対して、前記第１の位置オフセット用設定値に基づく位置オフセット補正値を加算する処理と、前記第１の画像データ〜前記第ｐの画像データのうちの前記第ｐの画像データに対して、前記第ｐの位置オフセット用設定値に基づく位置オフセット補正値を加算する処理とを、前記位置オフセットを前記補正する処理として少なくとも行ってもよい。

このようにすれば、第１、第ｐの画素に対応する第１、第ｐの位置オフセット用設定値が少なくとも記憶され、その第１、第ｐの位置オフセット用設定値に基づいて第１、第ｐの画素に対応する位置オフセット補正値が少なくとも求められ、その位置オフセット補正値が第１、第ｐの画像データに対して少なくとも加算処理され、その加算処理後の画像データに対応するデータ信号が第１〜第ｐの画素Ｐ１ｉ〜Ｐｐｉに書き込まれる。これにより、第１、第ｐの画素に供給されるデータ信号を少なくとも補正し、各画素グループの複数の画素の位置に依存して生じる位置オフセットを補正できる。

また、本発明の一態様では、前記デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御するためのデマルチプレクス用スイッチ信号を生成するスイッチ信号生成回路を有してもよい。

このようにすれば、デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御できる。これにより、マルチプレクスされたデータ信号をデマルチプレクサーによりデマルチプレクスすることができる。

また、本発明の他の態様は、上記のいずれかに記載の集積回路装置を含む電気光学装置に関係する。

また、本発明の他の態様は、上記に記載の電気光学装置を含む電子機器に関係する。

電気光学装置の構成例。 マルチプレクス駆動の説明図。 マルチプレクス駆動の説明図。 液晶パネルの配置構成例。 オフセット電圧のオフセット傾きの説明図。 オフセット電圧のオフセット傾きの説明図。 オフセット電圧のオフセット傾きの説明図。 本実施形態の集積回路装置の第１の構成例。 補正回路の動作説明図。 補正回路の詳細な構成例。 データ電圧に生じる位置オフセット電圧の説明図。 本実施形態の集積回路装置の第２の構成例。 第２の構成例の動作説明図。 データドライバーの詳細な構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電気光学装置の構成例
図１〜図３を用いて、マルチプレクス駆動（線順次駆動）について説明する。なお、以下では、単色の液晶パネルの駆動を例に説明する。但し、本実施形態では、複数色（例えばＲＧＢ）の液晶パネルが駆動されてもよく、ＥＬ（Electro-Luminescence）パネル、電気泳動パネル（EPD: Electrophoretic Display）等の液晶パネル以外の電気光学パネルが駆動されてもよい。また、以下では、データ信号供給線に供給されるデータ信号（階調信号）がデータ電圧である場合を例に説明する。但し、本実施形態では、データ信号供給線に供給されるデータ信号がデータ電流であってもよい。

図１に、液晶表示装置（LCD。広義には、電気光学装置）の構成例を示す。図１に示す構成例は、液晶パネル１２（広義には、電気光学パネル）、ドライバー６０（集積回路装置）、表示コントローラー４０、電源回路５０を含む。なお、本実施形態の電気光学装置は、図１の構成に限定されず、その構成要素の一部（例えば表示コントローラー等）を省略したり他の構成要素を追加したりする等の種々の変形実施が可能である。例えば、図１には、デマルチプレクサーが液晶パネルに含まれるものとして図示するが、本実施形態では、デマルチプレクサーがデータドライバー２０に含まれてもよい。

液晶パネル１２の液晶基板（例えば、アクティブマトリクス基板）には、走査線Ｇ１〜Ｇｍ（ゲート線。ｍは２以上の自然数）と、データ線Ｓ１１〜Ｓ８１、Ｓ１２〜Ｓ８２、・・・、Ｓ１ｎ〜Ｓ８ｎ（ソース線。ｎは２以上の自然数）が配置される。また、液晶基板には、データ信号供給線Ｓ１〜Ｓｎ（データ電圧供給線、またはデータ電流供給線）が設けられ、各データ信号供給線Ｓｉ（ｉはｎ以下の自然数）に対応してデマルチプレクサーＤＭＵＸｉが設けられる。液晶基板には、例えば、走査線Ｇｊ（ｊはｍ以下の自然数）とデータ線Ｓ１ｉとの交差点に対応する位置に薄膜トランジスターＴｊｉ−１が設けられる。そして、画素電極ＰＥｊｉ−１と対向電極ＣＥ（共通電極、コモン電極）との間に液晶容量ＣＬｊｉ−１（液晶素子、広義には電気光学素子）が設けられる。

データ信号供給線Ｓｉには、マルチプレクス（時分割、時分割多重）されたデータ電圧（またはデータ電流、広義にはデータ信号）が供給される。デマルチプレクサーＤＭＵＸｉは、そのデータ電圧をデマルチプレクス（分離、分割）してデータ線に供給する。具体的には、ＤＭＵＸｉは、Ｓ１ｉ〜Ｓ８ｉの各データ線に対応するスイッチ素子（複数のデマルチプレクス用スイッチング素子）を含む。そして、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８（デマルチプレクス用スイッチ信号）によってスイッチ素子がオン・オフ制御される。

ドライバー６０は、データドライバー２０、走査ドライバー３８を含む。データドライバー２０は、画像データ（階調データ）に基づいて時分割のデータ電圧をデータ信号供給線Ｓ１〜Ｓｎに出力する。また、データドライバー２０はＳＥＬ１〜ＳＥＬ８を出力する。走査ドライバー３８は、液晶パネル１２の走査線Ｇ１〜Ｇｍを走査（順次駆動）する。

表示コントローラー４０は、例えば動作モードの設定や垂直同期信号・水平同期信号の供給を行って、データドライバー２０、走査ドライバー３８、電源回路５０を制御する。表示コントローラー４０は、例えば、図示しないホストコントローラー（例えばＣＰＵ）により設定された内容に従って、これらの制御を行う。電源回路５０は、外部から供給される基準電圧（電源電圧）に基づいて、液晶パネル１２の駆動に必要な各種の電圧レベル（例えば、階調電圧生成用の基準電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭ（共通電圧、コモン電圧）の電圧レベルを生成する。

なお、図１では説明を簡単にするために、Ｓｉに対応するＤＭＵＸｉとＳ１ｉ〜Ｓ８ｉ、Ｓ１ｉ〜Ｓ８ｉとＧｊの交点の薄膜トランジスターのみを図示した。但し、他のデータ信号供給線に対応するデマルチプレクサーとデータ線、他のデータ線と走査線との交点の薄膜トランジスターについても同様である。

２．マルチプレクス駆動の動作例
図２、図３に、マルチプレクス駆動の動作説明図を示す。

図２に示すように、データ線Ｓ１ｉ〜Ｓ８ｉ用の画像データとして、画像データＧＤ１〜ＧＤ８がラッチされる。そして、図２のＡ１に示すように、マルチプレクス制御信号ＳＥＬ１がアクティブとなったときに、Ａ２に示す画像データＧＤ１が、Ａ３に示すように選択されて出力される。同様に、マルチプレクス制御信号ＳＥＬ２〜ＳＥＬ８がアクティブとなったときに、画像データＧＤ２〜ＧＤ８が選択されて出力される。このようにして、時分割多重（マルチプレクス）された画像データＧＤ１〜ＧＤ８が生成される。時分割多重された画像データＧＤ１〜ＧＤ８はＤ／Ａ変換され、時分割多重されたデータ電圧Ｖ１〜Ｖ８が生成される。

図３に示すように、データ信号供給線Ｓｉには、時分割多重されたデータ電圧Ｖ１〜Ｖ８が１水平走査期間内に出力される。そして、図３のＢ１に示すように、マルチプレクス制御信号ＳＥＬ１がアクティブのときは、Ｂ２に示すデータ電圧Ｖ１が、Ｂ３に示すようにデータ線Ｓ１ｉに出力される。同様に、マルチプレクス制御信号ＳＥＬ２〜ＳＥＬ８がアクティブのときは、データ電圧Ｖ２〜Ｖ８がデータ線Ｓ２ｉ〜Ｓ８ｉに出力される。このようにして、時分割多重されたデータ電圧Ｖ１〜Ｖ８がＳ１ｉ〜Ｓ８ｉに分離（デマルチプレクス）される。

なお、本実施形態では、信号ＳＥＬ１〜ＳＥＬ８のアクティブとなる順番が水平走査期間毎にローテーションされる（異なる順番にされる）ことで、データ線Ｓ１ｉ〜Ｓ８ｉの駆動順番がローテーションされてもよい。

３．データ電圧のオフセット電圧
図４〜図８を用いて、データ電圧に生じるオフセット電圧（誤差、偏差、バラツキ。広義には、オフセット信号）の具体例について説明する。以下では、具体例として、マルチプレクス駆動におけるデータ線の位置（並び順）によって異なる位置オフセット電圧について説明する。但し、本実施形態では、以下に説明する位置オフセットに限らず、他のオフセット電圧を補正することもできる。

図４に、液晶パネルの配置構成例を模式的に示す。なお、以下では、第１〜第ｎの画素グループのうちの第１、第２の画素グループについて説明するが、他の画素グループについても同様である。また、各画素グループが３画素で構成される場合を例に説明するが、各画素グループが他の画素数の画素で構成されてもよい。ここで、図４に示すＣｐ１〜Ｃｐ４、Ｃｓ１〜Ｃｓ６、Ｃｄ１〜Ｃｄ６は、寄生容量を模式的に示したものであり、液晶パネル上に実在する構成要素ではない。

図４に示すように、第１の方向Ｄ１に直交する方向を第２の方向Ｄ２とする。データ線ＤＬ１〜ＤＬ６は、方向Ｄ２に沿って配線され、方向Ｄ１に沿った方向に順次配置される。ＤＬ１〜ＤＬ３には、第１の画素グループの複数の画素Ｐ１〜Ｐ３が設けられ、ＤＬ４〜ＤＬ６には、第２の画素グループの複数の画素Ｐ４〜Ｐ６が設けられる。これらの画素は、１水平走査期間において、例えば第１の駆動期間に第１の画素Ｐ１、Ｐ４が駆動され、第２の駆動期間に第２の画素Ｐ２、Ｐ５が駆動され、第３の駆動期間に第３の画素Ｐ３、Ｐ６が駆動される。

ＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６とデータ信号供給線Ｓ１、Ｓ２との間には、それぞれトランジスターＴ１〜Ｔ３、Ｔ４〜Ｔ６（デマルチプレクサー）が設けられる。Ｔ１、Ｔ４のゲート電極には、信号線ＮＳ１を介してマルチプレクス制御信号ＳＥＬ１が入力される。また、Ｔ２、Ｔ５のゲート電極には、信号線ＮＳ２を介してＳＥＬ２が入力され、Ｔ３、Ｔ６のゲート電極には、信号線ＮＳ３を介してＳＥＬ３が入力される。ＮＳ１〜ＮＳ３は、方向Ｄ１に沿って配線され、方向Ｄ２に沿った方向に順次配置される。

ＮＳ１〜ＮＳ３とＳ１、Ｓ２との間にはそれぞれゲート−ソース間容量Ｃｓ１〜Ｃｓ３、Ｃｓ４〜Ｃｓ６が生じる。ＮＳ１〜ＮＳ３とＤＬ１〜ＤＬ６との間にはゲート−ドレイン間容量Ｃｄ１〜Ｃｄ６が生じる。また、ＮＳ１〜ＮＳ３は液晶基板上を並走しているため、ＮＳ１とＮＳ２の間には配線間容量Ｃｐ１、Ｃｐ３が生じ、ＮＳ２とＮＳ３の間には配線間容量Ｃｐ２、Ｃｐ４が生じる。例えば、Ｃｐ１は、Ｔ１、Ｔ２のゲート電極までの配線間容量であり、Ｃｐ３は、Ｔ１、Ｔ２のゲート電極からＴ４、Ｔ５のゲート電極までの配線間容量である。

このとき、ＳＥＬ１〜ＳＥＬ３の変化エッジ（立ち上がりエッジ、立ち下がりエッジ）が各トランジスターに到達するまでの遅延時間や変化エッジの時定数は、各トランジスターのゲート電極までの配線間容量や配線抵抗等によって決まると考えられる。そのため、遅延時間や時定数は、第１の画素グループ、第２の画素グループ、・・・となるに従って大きな値となる。例えば、図５のＣ１に示すように、ＳＥＬ１の立ち下がりエッジ（アクティブから非アクティブの変化エッジ）は、Ｔ１のゲート電極において最も急である。Ｃ２に示すように、Ｔ４のゲート電極において、それよりも緩やかなエッジとなる。

ＳＥＬ１が立ち下がるとき、Ｃｓ１、Ｃｄ１、Ｃｓ４、Ｃｄ４を介したプッシュダウン（電圧カップリング）によりデータ線ＤＬ１、ＤＬ４のデータ電圧が変化し、オフセット電圧が生じる。このとき、立ち下がりエッジが緩やかな程プッシュダウンによるオフセット電圧（電圧変化量）が小さくなると考えられる。そのため、図５のＣ３に示すＤＬ１のオフセット電圧ΔＶ１よりも、Ｃ４に示すＤＬ４のオフセット電圧ΔＶ４は小さくなる。

このようにして、図６のＥ１に示すように、各画素グループの第１の画素（Ｔ１、Ｔ４等）のオフセット電圧ΔＶは、第１〜第ｎの画素グループに対して傾き（オフセット傾き）を持つ。同様に、Ｅ２に示すように、第２の画素（Ｔ２、Ｔ５等）のオフセット電圧ΔＶも第１〜第ｎの画素グループに対して傾きを持つ。図４で説明したように、ＮＳ２にはＮＳ１、ＮＳ３に対する配線間容量が生じ、ＮＳ１にはＮＳ２に対する配線間容量が生じる。そのため、ＮＳ２の配線間容量の方が大きくなり、第２の画素のオフセット電圧の傾きの方が大きくなる。

ここで、電気光学パネルの画面の左端に第１の画素グループが配置され、右端に第ｎの画素グループが配置されるものとする。このとき、図６のＥ３に示すように、第１の画素のオフセット電圧を画面一律に電圧ΔＶｏｆで補正し（例えば、後述の図１２等で説明する補正）、画面中央において第１、第２の画素のオフセット電圧を一致させたとする。そうすると、Ｅ４に示すように、画面左端では第１の画素のオフセット電圧より第２の画素のオフセット電圧が大きくなり、Ｅ５に示すように、画面右端では第１の画素のオフセット電圧より第２の画素のオフセット電圧が小さくなる。そして、これらのオフセット電圧によって、図７のＦ１に示すように、画面左端において第１の画素が第２の画素より暗く表示される。また、Ｆ２に示すように、画面右端において第１の画素が第２の画素より明るく表示される。

このように、マルチプレクス駆動においては、画面の左右で同様のオフセット電圧補正を行ったとしてもオフセット電圧の傾きによる電圧差が残ってしまい、表示ムラ（縦スジ）が生じてしまう場合がある。

４．第１の構成例
図８に、上記課題を解決できる本実施形態の集積回路装置の第１の構成例を示す。この構成例の集積回路装置は、補正回路３００、ラッチ回路３３０、第１〜第ｎのデータ線駆動回路２００−１〜２００−ｎ（複数のデータ線駆動回路）、第１〜第ｎの出力選択回路２２０−１〜２２０−ｎ（複数の出力選択回路）を含む。なお、本実施形態の集積回路装置は図８の構成に限定されず、その構成要素の一部（例えば、出力選択回路等）を省略したり他の構成要素を追加したりする等の種々の変形実施が可能である。

ここで、第１〜第ｎの画素グループは、それぞれ第１〜第ｐの画素（複数の画素。ｐは自然数）により構成される。なお、以下では、第１〜第ｎの画素グループがそれぞれ第１〜第８（ｐ＝８）の画素により構成される場合を例に説明する。但し、本実施形態では、ｐ＝８に限定されず、ｐ＝６、１０等の他の数であってもよい。

補正回路３００は、画像データＰＤを受けて、その画像データＰＤを補正し、補正後の画像データＧＤを出力する。具体的には、補正回路３００には、ストリームの画像データＰＤ（時系列データ）が入力される。そして、そのＰＤを補正データに基づいて順次補正処理し、補正後のストリームの画像データＧＤを生成する。より具体的には、補正回路３００は、第１、第２のレジスター３１０、３２０を含む。レジスター３１０は、第１の画素グループの画素（例えば第１の画素Ｐ１）に対応する補正データを設定する。レジスター３２０は、画素グループ数ｎ（データ信号供給線の本数、出力数）を設定する。そして、補正回路３００は、これらのレジスターの設定値に基づいて第１〜第ｎの画素グループの画素（例えば、第１の画素Ｐ９、Ｐ１７、・・・、Ｐ8n-7）を補正するための第１〜第ｋ（ｋは、ｎ以下の自然数）の補正データを生成する。例えば、補正回路３００には、図１で説明した表示コントローラー４０から画像データＰＤが入力され、レジスター３１０、３２０のレジスター値が設定される。

ラッチ回路３３０は、補正回路３００から入力される補正処理後の画像データＧＤをラッチし、ラッチした画像データを各画素に対応する画像データＧＤ１〜ＧＤ８ｎとして出力する。例えば、ラッチ回路３３０は、シフトレジスターにより構成され、シフト用クロックに同期してＧＤを取り込んでもよい。あるいは、複数のフリップフロップにより構成され、多相クロック（互いに位相の異なる複数のクロック）に同期してＧＤを取り込んでもよい。

出力選択回路２２０−１〜２２０−ｎは、第１〜第ｎの画素グループに対応する補正後の画像データを受けて、その画像データをマルチプレクス（時分割多重）し、マルチプレクス後の画像データＱＧＤ１〜ＱＧＤｎを出力する。例えば、出力選択回路２２０−１（広義には、第ｉの出力選択回路）には、第１の画素グループ（第ｉの画素グループ）の画素Ｐ１〜Ｐ８に対応する画像データＧＤ１〜ＧＤ８が入力される。そして、出力選択回路２２０−１は、１水平走査期間においてＧＤ１〜ＧＤ８を順次選択し、選択した画像データを出力する。

データ線駆動回路２００−１〜２００−ｎは、画像データＱＧＤ１〜ＱＧＤｎを受けて、ＱＧＤ１〜ＱＧＤｎに対応するマルチプレクスされたデータ電圧をデータ電圧信号線Ｓ１〜Ｓｎに出力する。具体的には、各データ線駆動回路は、Ｄ／Ａ変換回路、オペアンプ（演算増幅器）を含む。例えば、データ線駆動回路２００−１（広義には、第ｉのデータ線駆動回路）において、Ｄ／Ａ変換回路は、ＱＧＤ１をＤ／Ａ変換処理し、ＱＧＤ１に対応する階調電圧を出力する。そして、オペアンプは、例えばボルテージフォロア型に接続され、Ｄ／Ａ変換回路から供給される階調電圧をバッファリングしてデータ電圧を出力する。データ線駆動回路２００−１により供給されたデータ電圧は、デマルチプレクサーＤＭＵＸ１によりデマルチプレクスされる。そして、画素Ｐ１〜Ｐ８には、それぞれＧＤ１〜ＧＤ８に対応するデータ電圧が供給される。

５．補正回路の動作例
図９に、補正回路３００の動作説明図を示す。図９では、説明を簡単にするために、画素グループ数ｎ＝８、各画素グループの画素数ｐ＝８、補正データの個数ｋ＝５である場合を例に説明する。但し、本実施形態では、ｎ＝８、ｐ＝８、ｋ＝５に限定されず、ｎ、ｐ、ｋが他の数であってもよい。

図９のＧ１に示すように、ストリームの画像データＰＤとして、１水平走査期間（１Ｈ）において画像データＰＤ１〜ＰＤ６４が時系列に入力される。このＰＤ１〜ＰＤ６４は、走査線に沿って配置される第１〜第６４の画素に対応する画像データであり、８データ毎に第１〜第８の画素グループに対応する画像データである。

Ｇ２に示すように、補正データＣＤとして補正データＣＤ１〜ＣＤ５が生成される。具体的には、レジスターに設定値ＣＤ１＝＋２、ｎ＝８が設定され、その設定値に従って、単調増加または単調減少するＣＤ２〜ＣＤ５が生成される。例えば、第１の画素グループ（例えば画面左端）に対応する補正値であるＣＤ１＝＋２を基点として、走査線方向に沿ってリニア（直線特性、直線的）に減少する補正データが生成される。このとき、第８の画素グループ（例えば画面右端）に対応する補正データは、ＣＤ１の符号を反転したデータＣＤ＝−２に設定される。

そして、生成したＣＤ１〜ＣＤ５に基づいてＰＤ１〜ＰＤ６４が補正される。例えば、Ｇ３に示すように、各画素グループの第１の画素に対応する画像データＰＤ１、ＰＤ９、・・、ＰＤ５７に対して対応する補正データが加算処理される。例えば、ＰＤ１に対してＣＤ１＝＋２が加算処理され、補正後の画像データＰＤ１＋２が出力される。一方、ＰＤ２〜ＰＤ８に対しては補正データが加算処理されず、補正後の画像データとしてＰＤ２〜ＰＤ８が出力される。

ここで、図９では、ＣＤ１が正の値であり、ＣＤ１〜ＣＤ５がリニアに減少する場合を例に説明した。但し、本実施形態では、ＣＤ１が負の値であり、ＣＤ１〜ＣＤ５がリニアに増加してもよい。また、図９では、ＣＤ１＝＋２に対して、ＣＤ５＝−２が生成される場合を例に説明した。但し、本実施形態では、ＣＤ５がＣＤ１の符号を反転した値でなくともよい。例えば、上述のＣＤ１〜ＣＤ５に定数値２が加算された補正データＣＤ１＝＋４、ＣＤ２＝＋３、・・、ＣＤ５＝０が生成されてもよい。また、図９では、第１の画素の画像データを補正する場合を例に説明した。但し、本実施形態では、第２〜第８の画素の各画素に対応する補正データを生成し、その補正データに基づいて各画素の画像データを補正してもよい。

ところで、図６等で説明したように、マルチプレクス駆動のドライバーでは、出力されるデータ電圧に生じるオフセット電圧が表示画像の左右で異なってしまう場合がある。そして、そのオフセット電圧の傾きが、マルチプレクス駆動される画素グループ内で異なるために、表示画像に表示ムラが発生してしまう場合がある。

この点、本実施形態によれば、補正回路３００が、各画素グループを構成する第１〜第ｐの画素のうちの第１の画素に対応する画像データを補正する処理を行う。そして、データ線駆動回路２００−１〜２００−ｎが、補正処理後の画像データに対応するマルチプレクスされたデータ電圧をデータ信号供給線Ｓ１〜Ｓｎに供給する。供給されたデータ電圧は、デマルチプレクサーＤＭＵＸ１〜ＤＭＵＸｎによりデマルチプレクスされ、そのデマルチプレクスにより生成された複数のデータ電圧が、各画素グループを構成する複数の画素に供給される。

本実施形態によれば、第１の画素に対応する画像データを補正する処理を行うことで、第１の画素に供給されるデータ電圧に生じるオフセットを補正し、表示ムラを防止することができる。例えば、本実施形態では、補正回路３００が、補正データに基づいてストリームの画像データを順次補正する処理を行ってもよい。このようにすれば、走査線に沿った方向（画面左右方向）に変化するオフセット電圧を順次補正できる。また、ストリームの画像データを順次補正することで、各データ線駆動回路対応して補正回路を設ける必要がなくなり、補正回路をコンパクトに構成できる。

具体的には、本実施形態では、補正回路３００が、第１の画素グループの第１の画素に供給されるデータ電圧に生じるオフセット電圧と、第ｎの画素グループの第１の画素に供給されるデータ電圧に生じるオフセット電圧との差によって決まるオフセット傾きを補正する処理を行ってもよい。

このようにすれば、第１の画素に対応する画像データを補正する処理を行うことで、第１の画素のデータ電圧のオフセット傾きを補正できる。例えば、図６、図７で説明したように、第１、第２の画素のデータ電圧の傾きが異なることで、画面左右で第１、第２の画素の明暗が逆転して表示ムラが発生してしまう。この点、本実施形態によれば、第１の画素に対応する画像データを補正することで、第１の画素のデータ電圧の傾きを第２の画素のデータ電圧の傾きに合わせることができる。これにより、画面左右で第１、第２の画素の明暗が逆転することを防止できる。

ここで、第１、第ｎの画素グループの第１の画素に供給されるデータ電圧に生じるオフセット電圧の差によって決まるオフセット傾きは、各画素グループの第１の画素のオフセット電圧が第１の画素グループから第ｎの画素グループに向かって変化する場合における変化率である。この傾きは、上記の差がゼロであるときは傾きもゼロであり、差が大きくなれば傾きも大きくなる。

より具体的には、本実施形態では、第１〜第ｐの画素が第１の画素から第ｐの画素の順に走査線の方向（第１の方向）に沿って配置されるときに、補正回路３００が、第１の画素に対応する画像データに対して補正処理を行ってもよい。

このようにすれば、第１の方向（例えば、走査線に沿った方向）に沿って配置された第１〜第ｐの画素のうちの端に配置された画素について、その画素のデータ電圧を補正できる。例えば、図４で説明したように、マルチプレクス制御信号の信号線に寄生する配線容量の違いによって、端の画素（Ｐ１、Ｐ４等）と中間の画素（Ｐ２、Ｐ５等）ではオフセット電圧の傾きが異なる。この点本実施形態によれば、端の画素のオフセット電圧の傾きを補正することで、端の画素と中間の画素のオフセット電圧の傾きの差を解消できる。

また、本実施形態では、補正回路３００が、１または複数の画素グループ毎に異なる第１〜第ｋの補正データを求め、水平走査期間毎に、その第１〜第ｋの補正データに基づいて画像データを補正する処理を行ってもよい。

例えば、上述の図９に示すように、第１の画素グループに対応する第１の補正データＣＤ１、第２、第３の画素グループに対応する第２の補正データＣＤ２を求めてもよい。そして、第１の画素グループの画像データをＣＤ１で補正する処理を行い、第２、第３の画素グループの画像データをＣＤ２で補正する処理を行ってもよい。

このようにすれば、第１の画素のデータ電圧のオフセット傾きに対応する第１〜第ｋの補正データを求め、その第１〜第ｋの補正データに基づいてオフセット傾きを補正することができる。

なお、本実施形態では、補正データの個数ｋが、第１の補正データＣＤ１、補正データの変化のステップ幅に応じて変わる値であってもよい。例えば、上述の図９に示すように、ＣＤ１＝＋２、ステップ幅−１である場合に、５個（＝２×２＋１）の補正データが生成されてもよい。あるいは、ＣＤ１＝−７、ステップ幅＋２である場合に、８個（＝７×２÷２＋１）の補正データが生成されてもよい。

また、本実施形態では、第１〜第ｋの補正データは、第１の補正データから第ｋの補正データに向かうに従って単調増加または単調減少してもよい。

このようにすれば、走査線の方向（第１の方向）に沿って単調増加または単調減少する第１〜第ｋの補正データを生成できる。これにより、第１〜第ｋの補正データに基づいてデータ電圧のオフセット傾きを補正できる。

また、本実施形態では、補正回路３００が、第１の画素グループに対応する第１の補正データを設定する第１のレジスター３１０を有し、第１のレジスター３１０に設定された第１の補正データに基づいて、第２〜第ｋの補正データを生成してもよい。

また、本実施形態では、補正回路３００が、画素グループ数であるｎを設定する第２のレジスター３２０を有し、第２のレジスターに設定された画素グループ数ｎに基づいて、第２〜第ｋの補正データを生成してもよい。

このようにすれば、第１の補正データと画素グループ数ｎをレジスター値として設定し、そのレジスター値に基づいて、１または複数の画素グループ毎に異なる第２〜第ｋの補正データを生成できる。例えば、上述の図９に示すように、リニアに単調減少する補正データを生成する場合、設定されたレジスター値に基づいて各補正データが対応する画素グループ数が決定される。そして、その画素グループ数ごとに変化する補正データが生成される。

なお、本実施形態では、各画素グループを構成する第１〜第ｐの画素のうちの第１の画素に対応する画像データを補正してもよく、第２〜第ｐの画素に対応する画像データを補正してもよい。例えば、上述の図６において、第２の画素に対応する画像データを補正することで、第２の画素のデータ電圧の傾きを補正して第１の画素のデータ電圧の傾きに合わせてもよい。

６．補正回路の詳細な構成例
図１０に、補正回路の詳細な構成例を示す。この補正回路は、演算回路４００、出力数設定レジスター４１０（第１のレジスター）、補正データレジスター４２０（第２のレジスター）、セレクター４３０、一致検出回路４４０（検出回路）、一致数カウンター４５０（第１のカウンター）、補正データ生成回路４６０、加算回路４７０、出力数カウンター４８０（第２のカウンター）、シーケンサー４９０（制御回路）を含む。

出力数設定レジスター４１０には、例えば図示しないＣＰＵ（コントローラー）により画素グループ数ｎ（出力数）が設定される。補正データレジスター４２０には、同様に第１の補正データＣＤ１が設定される。例えば、これらのレジスターは、ＲＡＭ等のメモリーやフリップフロップ回路により構成される。

演算回路４００は、画素グループ数ｎと補正データＣＤ１を受けて、第１、第２の出力値Ｑ１、Ｑ２を出力する。具体的には、ｎをＣＤ１で除算する処理を行い、その除算する処理により求めた商をＱ１として出力する。また除算する処理により求めた余りを、さらに２で除算する処理を行い、その処理により求めた値をＱ２として出力する。

セレクター４３０は、演算回路４００の出力値Ｑ１、Ｑ２のいずれかを選択し、選択後の出力値ＱＳを出力する。具体的には、シーケンサー４９０から入力される制御信号ＳＬに基づいて、水平走査期間の最初にＱ２を選択する。そして、Ｑ２に相当する数の画素グループに対してＱ２を選択した後、次の画素グループ以降の画素グループに対してＱ１を選択する。

出力数カウンター４８０は、画素グループの数（出力数）をカウントし、カウント値ＱＣ１を出力する。例えば、ストリーム画像データに同期するドットクロックにより画素数をカウントし、その画素数に基づいて画素グループ数をカウントする。一致検出回路４４０は、セレクター４３０の出力値ＱＳと出力数カウンター４８０のカウント値ＱＣ１の一致、不一致を検出処理する。そして、一致を検出すると検出信号ＱＤをアクティブ（広義には、第１の論理レベル）にする。シーケンサー４９０は、ＱＤがアクティブにされると、リセット信号ＲＳＴをアクティブにする。出力数カウンター４８０は、ＲＳＴがアクティブにされるとカウント値をリセットする。

一致数カウンター４５０は、検出信号ＱＤを受けて、ＱＳとＱＣ１の一致が検出された回数（一致数）をカウントし、カウント値ＱＣ２を出力する。例えば、ＱＤがアクティブにされるエッジに同期してカウント値を更新することで、一致回数をカウントする。一致数カウンター４５０は、ＨＳＹＮＣに同期してカウント値をリセットする。

補正データ生成回路４６０は、補正データレジスター４２０のレジスター値ＣＤ１と一致数カウンター４５０のカウント値ＱＣ２を受けて、補正データＱＣＤを出力する。具体的には、ＣＤ１が正のデータである場合には、ＣＤ１からＱＣ２を減算する処理を行い、ＣＤ１が負の数である場合には、ＣＤ１とＱＣ２を加算する処理を行う。そして、これらの処理により得られた値を補正データＱＣＤとして出力する。このようにして、一致数カウンター４５０のカウント値ＱＣ２が更新される毎にＱＣＤとして補正データＣＤ２〜ＣＤｋが順次生成される。

加算回路４７０は、画像データＰＤと補正データＱＣＤを受けて、補正後の画像データＧＤを出力する。具体的には、ストリームの画像データＰＤに対してＱＣＤを順次加算する処理を行って、ＰＤを補正処理する。なお、上記の加算処理として、ＰＤとＱＣＤを単純に加算する処理を行ってもよく、さらに他のデータを加算する処理を行ってもよく、他のデータを乗算する処理を行ってもよい。

シーケンサー４９０は、補正回路の各構成要素を制御する処理を行う。具体的には、シーケンサー４９０は、セレクター４３０に対して指示信号ＳＬを出力する。ＨＳＹＮＣに同期してセレクター４３０の出力ＱＳをＱ２に切り替え、水平走査期間において最初に一致検出信号ＱＤがアクティブにされるとＱＳをＱ１に切り替える。また、シーケンサー４９０は、出力数カウンター４８０に対してリセット信号ＲＳＴを出力する。ＨＳＹＮＣに同期して出力数カウンター４８０をリセットし、水平走査期間においてＱＤがアクティブにされたとき出力数カウンター４８０をリセットする。

なお、本実施形態では、補正データレジスター４２０が、ＣＤ１の符号及びＣＤ１の絶対値を設定してもよい。そして、補正データ生成回路４６０が、ＣＤ１の絶対値からＱＣ２を減算する処理を行い、ＣＤ１の符号に基づいて補正データＱＣＤの符号を調整してもよい。すなわち、ＣＤ１の符号が正の場合には減算処理結果をそのままＱＣＤとして出力してもよく、ＣＤ１の符号が負の場合には減算処理結果の正負を反転してＱＣＤとして出力してもよい。また、本実施形態では、シーケンサー４９０が、演算回路４００の出力値Ｑ２＝０の場合に例外処理を行ってもよい。すなわち、Ｑ２＝０の場合には、水平走査期間の最初にセレクター４３０にＱ２を選択させず、Ｑ１を選択させてもよい。

７．位置オフセット電圧
図１１を用いて、マルチプレクス駆動における位置オフセット電圧（広義には、位置オフセット信号）について説明する。位置オフセット電圧は、画素に書き込まれるデータ電圧に生じるオフセット電圧であり、画素グループ中における画素（またはデータ線）の位置（並び順）によって異なるオフセット電圧である。なお、以下では、上述の図４に示す第１の画素グループの画素Ｐ１〜Ｐ３を例に説明する。但し、本実施形態では、他の画素グループの画素についても同様である。

上述の図４等で説明したように、マルチプレクス制御信号ＳＥＬ１〜ＳＥＬ３の信号線ＮＳ１〜ＮＳ３において、中間に位置するＮＳ２には負荷容量Ｃｐ１＋Ｃｐ２が見える。一方、端に位置するＮＳ１、ＮＳ３には、Ｃｐ１＋Ｃｐ２よりも小さい負荷容量Ｃｐ１、Ｃｐ２が見える。

このＮＳ１〜ＮＳ３の配線間容量の違いによって、図１１のＨ１に示すＳＥＬ２の立ち下がりエッジ（アクティブから非アクティブへの変化エッジ）は、Ｈ２、Ｈ３に示すＳＥＬ１、ＳＥＬ３の立ち下がりエッジよりも緩やかに変化する。ＳＥＬ１〜ＳＥＬ３が立ち下がるとき、トランジスターＴ１〜Ｔ３の寄生容量Ｃｓ１〜Ｃｓ３、Ｃｄ１〜Ｃｄ３を介したプッシュダウン（電圧カップリング）により、データ線ＤＬ１〜ＤＬ３の電圧が変化する。このとき、立ち下がりエッジの緩急によって、プッシュダウンによる電圧変化量が異なる。そのため、Ｈ４に示す電圧変化量ΔＶＧ２と、Ｈ５、Ｈ６に示す電圧変化量ΔＶＧ１、ΔＶＧ３とは、異なる大きさとなる。このようにして、マルチプレクス駆動される画素Ｐ１〜Ｐ３のデータ電圧には、画素（データ線）の位置によって大きさの異なる位置オフセットΔＶＧ１〜ΔＶＧ３が生じてしまう。

８．第２の構成例
上記の課題を解決するために、第２の構成例の集積回路装置は、第１〜第ｎのデータ線駆動回路２００−１〜２００−ｎ（複数のデータ線駆動回路）、第１〜第ｎの位置オフセット用加算回路２１０−１〜２１０−ｎ（広義には、複数の位置オフセット用補正回路）、第１〜第ｎの出力選択回路２２０−１〜２２０−ｎ（複数の出力選択回路）、位置オフセット用レジスター２３０、選択回路２４０、順番設定回路２５０を含む。

図１２には、第ｉ（ｉはｎ以下の自然数）のデータ線駆動回路２００−ｉ、位置オフセット用加算回路２１０−ｉ（広義には、補正回路）、出力選択回路２２０−ｉを図示し、以下ではこれらの図示した構成要素を例に説明する。但し、他のデータ線駆動回路、オフセット用加算回路、出力選択回路についても同様である。なお、本実施形態は第２の構成に限定されず、その構成要素の一部（例えば、選択回路２４０等）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。

第２の構成例は、データ線駆動回路が１水平走査期間において第１〜第ｐの画素Ｐ１ｉ〜Ｐｐｉ（複数の画素。ｐは２以上の自然数）にデータ電圧を書き込むマルチプレクス駆動を行う。そして、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データに対してオフセット補正値を加算処理し、データ電圧のオフセットを補正するための回路である。

ここで、以下では、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データとして、画素Ｐ１ｉ〜Ｐｐｉに対応する第１〜第ｐの画像データＧＤ１ｉ〜ＧＤｐｉに対してオフセット補正値を加算処理する場合を例に説明する。但し本発明では、少なくとも画素Ｐ１ｉ、Ｐｐｉに対応する画像データとして、画像データＧＤ１ｉ、ＧＤｐｉに対してオフセット補正値を加算処理してもよい。

順番設定回路２５０は、画素Ｐ１ｉ〜Ｐｐｉの駆動順番を設定する。そして、順番設定回路２５０は、画素Ｐ１ｉ〜Ｐｐｉのうちのいずれかの画素を選択するかを指示する画素選択信号ＪＳを出力する。例えば、順番設定回路２５０は、各水平走査期間において同じ駆動順番を設定してもよく、各水平走査期間において異なる駆動順番を設定するローテーションを行ってもよい。

出力選択回路２２０−ｉは、画素選択信号ＪＳと画像データＧＤ１ｉ〜ＧＤｐｉとを受けて、選択画像データＱＧＤｉを出力する。出力選択回路２２０−ｉは、ＪＳに基づいてＧＤ１ｉ〜ＧＤｐｉを時分割多重する。具体的には、第ｑの画素Ｐｑｉ（ｑはｐ以下の自然数）の選択を指示する画素選択信号ＪＳを受けたとき、画像データＧＤｑｉを選択し、その画像データＧＤｑｉを選択画像データＱＧＤｉとして出力する。

位置オフセット用レジスター２３０は、位置オフセット用設定値ＯＧ１〜ＯＧｐを記憶する。ＯＧ１〜ＯＧｐは、画素Ｐ１ｉ〜Ｐｐｉに書き込まれるデータ電圧に生じる位置オフセット電圧に対応する設定値である。位置オフセット用レジスター２３０には、例えば、図示しないホストコントローラー（ＣＰＵ）からＯＧ１〜ＯＧｐが設定される。

選択回路２４０は、画素選択信号ＪＳと位置オフセット用設定値ＯＧ１〜ＯＧｐとを受けて、選択オフセット設定値ＱＯＧを出力する。具体的には、選択回路２４０は、画素Ｐｑｉの選択を指示する画素選択信号ＪＳを受けたとき、位置オフセット用設定値ＯＧｑを選択し、その位置オフセット用設定値ＯＧｑを選択オフセット設定値ＱＯＧとして出力する。

位置オフセット用加算回路２１０−ｉ（広義には、位置オフセット用補正回路）は、選択オフセット設定値ＱＯＧと選択画像データＱＧＤｉとを受けて、位置オフセット補正値ΔＯＧｉを求める。そして、選択画像データＱＧＤｉと位置オフセット補正値ΔＯＧｉとを加算処理し、加算処理後の画像データを加算画像データＡＤＧｉとして出力する。なお、本実施形態では、ＱＧＤｉとΔＯＧｉを単純に加算処理してもよく、さらに他のデータを加算処理してもよく、他のデータを乗算処理してもよい。

データ線駆動回路２００−ｉは、オフセット加算後データＡＤＧｉを受けて、ＡＤＧｉに対応する時分割多重されたデータ電圧をデータ信号供給線Ｓｉに出力する。具体的には、データ線駆動回路２００−ｉは、１水平走査期間において画素Ｐ１ｉ〜Ｐｐｉに時分割にデータ電圧を書き込む。例えば、データ線駆動回路２００−ｉは、ＡＤＧｉをＤ／Ａ変換して時分割多重されたデータ電圧を生成するＤ／Ａ変換回路と、時分割多重されたデータ電圧（マルチプレクスデータ信号）をＳｉに出力するオペアンプにより構成される。

９．第２の構成例の動作例
図１３を用いて、第２の構成例の動作例を具体的に説明する。図１３では、データ線駆動回路２００−ｉにより、１水平走査期間に画素Ｐ１ｉ〜Ｐ８ｉ（ｐ＝８）にデータ電圧が書き込まれる場合を例に説明する。

画素Ｐ１ｉ〜Ｐ８ｉの駆動順番として、１水平走査期間における第１番目〜第８番目の駆動順番（第１〜第８の駆動期間）が設定される。例えば、図１３のＤ１に示す画素Ｐ５ｉ（ｑ＝５）の駆動順番として、Ｄ２に示す第２番目の駆動順番が設定される。このとき、Ｄ３に示すように、画素Ｐ５ｉの選択を指示する画素選択信号ＪＳが出力される。このＪＳに基づいて、Ｄ４に示すように、画像データＧＤ５ｉが選択され、選択画像データＱＧＤｉ＝ＧＤ５ｉが出力される。Ｄ５に示すように、位置オフセット用設定値ＯＧ５が選択され、選択オフセット設定値ＱＯＧ＝ＯＧ５が出力される。そして、ＯＧ５とＧＤ５ｉとに基づいて加算画像データＡＤＧｉが出力され、このＡＤＧｉに基づいて、Ｄ６に示すようにデータ線Ｓ５ｉが駆動される。

ここで、上述のように、マルチプレクス駆動においてデータ電圧に位置オフセット電圧が生じるという課題がある。そして、その位置オフセット電圧によって画素の輝度値の誤差が生じ、表示画像に表示ムラ（縦スジ）が発生するという課題がある。

この点、本実施形態によれば、位置オフセット用レジスター２３０が、画素Ｐ１ｉ、Ｐｐｉに対応する位置オフセット用設定値ＯＧ１、ＯＧｐを少なくとも記憶し、位置オフセット用加算回路２１０−ｉが、その位置オフセット用設定値に基づいて画素Ｐ１ｉ、Ｐｐｉに対応する位置オフセット補正値ΔＯＧｉを少なくとも求め、その位置オフセット補正値ΔＯＧｉを画像データＧＤ１ｉ、ＧＤｐｉに対して少なくとも加算処理し、データ線駆動回路２００−ｉが、その加算処理後の画像データＡＤＧｉを受けて、画素Ｐ１ｉ〜Ｐｐｉにデータ電圧を書き込む。

本実施形態によれば、少なくとも記憶される位置オフセット用設定値ＯＧ１、ＯＧｐに基づいて、画素Ｐ１ｉ、Ｐｐｉに供給するデータ電圧を少なくとも補正できる。これにより、画素Ｐ１ｉ〜Ｐｐｉのデータ電圧に生じる位置オフセットを補正し、表示ムラの発生を防止できる。

ここで、図１１等で説明したように、画素Ｐ１ｉ〜Ｐｐｉの両端の画素Ｐ１ｉ、Ｐｐｉと中間の画素Ｐ２ｉ〜Ｐp-1ｉとでは、異なる大きさの位置オフセットが生じる（例えば、図１のΔＶＧ１及びΔＶＧ３と、ΔＶＧ２）。

この点、本実施形態によれば、位置オフセット用レジスター２３０が、少なくとも記憶する位置オフセット用設定値として、位置オフセット用設定値ＯＧ１、ＯＧｐだけを記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、その位置オフセット用設定値ＯＧ１、ＯＧｐに基づいてΔＯＧｉを求め、その位置オフセット補正値ΔＯＧｉを画像データＧＤ１ｉ、ＧＤｐｉに対して加算処理してもよい。

このようにすれば、両端の画素Ｐ１ｉ、Ｐｐｉに対応するオフセット補正値ΔＯＧｉを求め、そのΔＯＧｉにより両端の画素Ｐ１ｉ、Ｐｐｉのデータ電圧を補正できる。これにより、両端の画素Ｐ１ｉ、Ｐｐｉと中間の画素Ｐ２ｉ〜Ｐp-1ｉのデータ電圧の位置オフセット電圧差が解消され、画素Ｐ１ｉ〜Ｐｐｉのデータ電圧の位置オフセット電圧を補正できる。

また、本実施形態では、位置オフセット用レジスター２３０が、少なくとも記憶する位置オフセット用設定値として、さらに位置オフセット用設定値ＯＧ２〜ＯＧp-1を記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、その位置オフセット用設定値ＯＧ２〜ＯＧp-1に基づいて位置オフセット補正値ΔＯＧｉを求め、その位置オフセット補正値ΔＯＧｉを画像データＧＤ２ｉ〜ＧＤp-1ｉに対して加算処理してもよい。

このようにすれば、画素Ｐ１ｉ〜Ｐｐｉに対応するオフセット補正値ΔＯＧｉを求め、そのΔＯＧｉにより画素Ｐ１ｉ〜Ｐｐｉのデータ電圧の位置オフセット電圧を補正できる。これにより、様々な状態の位置オフセット電圧に対して、適切に補正を行うことができる。

また、本実施形態では、位置オフセット用レジスター２３０が、位置オフセット用設定値として第１、第ｐのオフセット用定数値ＯＧＬ１、ＯＧＬｐを少なくとも記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、画像データＧＤ１、ＧＤｐに対して、それぞれＯＧＬ１、ＯＧＬｐをΔＯＧｉとして少なくとも加算処理してもよい。

また、本実施形態では、位置オフセット用レジスター２３０が、位置オフセット用設定値としてオフセット用係数値ＯＧＭ１、ＯＧＭｐを少なくとも記憶してもよい。そして、位置オフセット用加算回路２１０−ｉが、画像データＧＤ１、ＧＤｐに対して、それぞれＯＧＭ１、ＯＧＭｐとＧＤ１、ＧＤｐとを乗算処理した値をΔＯＧｉ（＝ＯＧＭ１×ＧＤ１ｉ、ＯＧＭｐ×ＧＤｐｉ）として少なくとも加算処理してもよい。

このようにすれば、位置オフセット用設定値に基づいてオフセット補正値ΔＯＧｉを求めることができる。また、ＯＧＭ１、ＯＧＭｐとＧＤ１、ＧＤｐとを乗算処理した値をΔＯＧｉとして求めることで、画像データの階調に対して位置オフセット電圧の特性に傾きがある場合でも、その位置オフセット電圧の特性の傾きを補正できる。

１０．データドライバー
図１４に、データドライバーの詳細な構成例を示す。このデータドライバーは、シフトレジスター２２、ラインラッチ２４、２６、多重化回路８０、オフセット調整部８４（補正回路）、基準電圧発生回路３０（階調電圧発生回路）、ＤＡＣ３２（Digital-to-Analog Converter）、データ線駆動回路３４、マルチプレクス駆動制御部８２、補正回路３００を含む。

補正回路３００は、ストリームの画像データＤＩＯを受けて、ＤＩＯに対してオフセット傾きの補正処理を行い、補正処理後の画像データＧＤを出力する。なお、本実施形態では、補正回路３００が、データドライバー（例えば図１のデータドライバー２０）に含まれてもよく、表示コントローラー（例えば図１の表示コントローラー４０）に含まれてもよい。

シフトレジスター２２は、各データ線に対応して設けられる順次接続された複数のフリップフロップを含む。そして、クロック信号ＣＬＫに同期して、隣接するフリップフロップにイネーブル入出力信号ＥＩＯを順次シフトする。ラインラッチ２４には、補正処理後の画像データＧＤが入力される。ラインラッチ２４は、ＧＤをＥＩＯに同期してラッチする。ラインラッチ２６は、水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の画像データをラッチする。ＣＬＫ、ＥＩＯ、ＬＰは、例えば表示コントローラー４０から入力される。

マルチプレクス駆動制御部８２は、データ電圧の時分割タイミングを規定するマルチプレクス制御信号ＳＥＬ１〜ＳＥＬ８を生成する。具体的には、スイッチ信号生成回路３７、順番設定回路２５０を含む。スイッチ信号生成回路３７は、ＳＥＬ１〜ＳＥＬ８を生成してデマルチプレクサーに供給する。順番設定回路２５０は、ＳＥＬ１〜ＳＥＬ８をアクティブにする順番を設定する。

多重化回路８０は、ラインラッチ２６からの画像データを時分割多重する。具体的には、多重化回路８０は、各データ信号供給線に対応する出力選択回路を含む。そして、出力選択回路は、ＳＥＬ１〜ＳＥＬ８に基づいて、各データ信号供給線に対応する時分割多重された画像データを生成する。

オフセット調整部８４は、データ電圧を補正する処理を行う。オフセット調整部８４は、図７等で説明した、図示しないオフセット用レジスター、選択回路、オフセット用加算回路を含むことができる。

ＤＡＣ３２は、デジタルの画像データに基づいて、各データ線に供給すべきアナログの階調電圧を生成する。具体的には、ＤＡＣ３２は、多重化回路８０からの時分割多重された画像データと、基準電圧発生回路３０からの複数の基準電圧（階調電圧）を受けて、時分割多重された画像データに対応する時分割多重された階調電圧を生成する。

データ線駆動回路３４は、ＤＡＣ３２からの階調電圧をバッファリング（広義にはインピーダンス変換）してデータ信号供給線Ｓ１〜Ｓｎにデータ電圧を出力する。例えば、データ線駆動回路３４は、各データ信号供給線に対応して設けられた図示しないボルテージフォロワー接続のオペアンプ（演算増幅器）により、階調電圧をバッファリングする。

１１．電子機器
図１５に、本実施形態の集積回路装置が適用されたプロジェクター（投写型表示装置）の構成例を示す。なお、本実施形態の集積回路装置が適用される電子機器として、他にテレビ受像器、カーナビゲーション、携帯電話端末、携帯情報端末、パーソナルコンピュータ等が想定される。

プロジェクター７００は、表示情報出力源７１０、表示情報処理回路７２０、ドライバー６０（表示ドライバー）、液晶パネル１２（広義には電気光学パネル）、クロック発生回路７５０及び電源回路７６０を含む。

表示情報出力源７１０は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）、光ディスク装置等のメモリー、画像信号を同調して出力する同調回路等を含み、クロック発生回路７５０からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路７２０に出力する。表示情報処理回路７２０は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。ドライバー６０は、走査ドライバー（ゲートドライバー）及びデータドライバー（ソースドライバー）を含み、液晶パネル１２（電気光学パネル）を駆動する。電源回路７６０は、上述の各回路に電力を供給する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（データ信号、電気光学装置、電気光学パネル、集積回路装置等）と共に記載された用語（データ電圧、液晶表示装置、液晶パネル、ドライバー等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また補正回路、集積回路装置、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。

１２ 電気光学パネル、２０ データドライバー、４０ 表示コントローラー、
５０ 電源回路、６０ 集積回路装置、８０ 多重化回路、
８２ マルチプレクス駆動制御部、８４ オフセット調整部、
２００−１〜２００−ｎ データ線駆動回路、
２２０−１〜２２０−ｎ 出力選択回路、２３０ 位置オフセット用レジスター、
２４０ 選択回路、２５０ 順番設定回路、２１０−ｉ、位置オフセット用加算回路、
３００ 補正回路、３１０ 第１のレジスター、３２０ 第２のレジスター、
３３０ ラッチ回路、７００ 電子機器、
ＤＭＵＸ１〜ＤＭＵＸｎ デマルチプレクサー、Ｐ１〜Ｐ８ 複数の画素、
Ｓ１〜Ｓｎ データ信号供給線、ＳＥＬ１〜ＳＥＬ８ マルチプレクス制御信号、
ＪＳ 画素選択信号、ＯＧ１〜ＯＧｐ 位置オフセット用設定値、ＰＤ 画像データ、
ＧＤ 補正処理後の画像データ、ＣＤ１〜ＣＤ５ 補正データ

Claims (8)

1. 画像データの補正処理を行い、補正処理後の画像データを出力する補正回路と、
   各データ線駆動回路が、前記補正処理後の画像データを受け、複数のデータ信号供給線のうちの対応するデータ信号供給線に対してマルチプレクスされたデータ信号を供給する第１〜第ｎ（ｎは自然数）のデータ線駆動回路と、
   を含み、
   前記第１〜第ｎのデータ線駆動回路のうちの第ｉ（ｉは、１以上ｎ以下の自然数）のデータ線駆動回路からの前記マルチプレクスされたデータ信号が、デマルチプレクサーによりデマルチプレクスされ、デマルチプレクス後の複数のデータ信号が、１水平走査期間において、第１〜第ｎの画素グループのうちの第ｉの画素グループの複数の画素に供給され、
   前記補正回路は、
   前記複数の画素である第１〜第ｐ（ｐは自然数）の画素が前記第１の画素から前記第ｐの画素の順に、水平走査方向に対応する第１の方向に沿って配置される場合に、前記第１の画素に対応する画像データを補正する処理を行い、前記第１〜第ｎの画素グループの前記第１の画素に供給されるデータ信号のオフセットの前記水平走査方向での傾きを補正することで、前記第１〜第ｎの画素グループの前記第１の画素グループの第１の画素に供給されるデータ信号に生じるオフセットと、前記第１〜第ｎの画素グループの前記第ｎの画素グループの第１の画素に供給されるデータ信号に生じるオフセットとの差によって決まるオフセット傾きを、前記第１〜第ｎの画素グループの前記第２の画素に供給されるデータ信号のオフセットの前記水平走査方向での傾きに合わせるように補正する処理を行うことを特徴とする集積回路装置。
2. 請求項１において、
   前記補正回路は、
   前記第１〜第ｎの画素グループの１または複数の画素グループ毎に各補正データが設定される第１〜第ｋ（ｋはｎ以下の自然数）の補正データを求め、前記第１〜第ｋの補正データの前記各補正データを、対応する前記１または複数の画素グループの前記第１の画素の前記画像データに加算処理することにより前記画像データを補正する処理を行い、
   前記第１〜第ｋの補正データは、前記第１の補正データから前記第ｋの補正データに向かうに従って単調増加または単調減少することを特徴とする集積回路装置。
3. 請求項２において、
   前記補正回路は、
   前記第１の画素グループに対応する前記第１の補正データが設定される第１のレジスターを有し、
   前記第１のレジスターに設定された前記第１の補正データを基点として、前記第１の補正データから前記第ｋの補正データに向かうに従って単調増加または単調減少する前記第２〜第ｋの補正データを生成することを特徴とする集積回路装置。
4. 請求項３において、
   前記補正回路は、
   前記第１〜第ｎの画素グループの画素グループ数であるｎが設定される第２のレジスターを有し、
   前記第２のレジスターに設定されたｎの画素グループを前記１または複数の画素グループ毎に前記各補正データに割り当て、前記第１のレジスターに設定された前記第１の補正データと前記第１の補正データの符号反転データとの間をリニアに単調増加または単調減少する前記第２〜第ｋの補正データを生成することを特徴とする集積回路装置。
5. 請求項１乃至４のいずれかにおいて、
   前記デマルチプレクス後の複数のデータ信号において前記第ｉの画素グループの前記複数の画素の位置に依存して生じるオフセットである位置オフセットに対応する位置オフセット用設定値を記憶する位置オフセット用レジスターと、
   前記第ｉのデータ線駆動回路に対応して設けられ、前記オフセット用設定値に基づいて前記位置オフセットを補正する処理を行う第ｉの位置オフセット用補正回路と、
   を含み、
   前記位置オフセット用レジスターは、
   前記複数の画素である第１の画素〜第ｐ（ｐは２以上の整数）の画素のうちの前記第１の画素に対応する第１の位置オフセット用設定値と、前記第１の画素〜前記第ｐの画素のうちの前記第ｐの画素に対応する第ｐの位置オフセット用設定値とを前記位置オフセット用設定値として少なくとも記憶し、
   前記第ｉの位置オフセット用補正回路は、
   前記第１の画素〜前記第ｐの画素に対応する第１の画像データ〜第ｐの画像データのうちの前記第１の画像データに対して、前記第１の位置オフセット用設定値に基づく位置オフセット補正値を加算する処理と、前記第１の画像データ〜前記第ｐの画像データのうちの前記第ｐの画像データに対して、前記第ｐの位置オフセット用設定値に基づく位置オフセット補正値を加算する処理とを、前記位置オフセットを前記補正する処理として少なくとも行うことを特徴とする集積回路装置。
6. 請求項１乃至５のいずれかにおいて、
   前記デマルチプレクサーに含まれる複数のデマルチプレクス用スイッチング素子をオン・オフ制御するためのデマルチプレクス用スイッチ信号を生成するスイッチ信号生成回路を有することを特徴とする集積回路装置。
7. 請求項１乃至６のいずれかに記載の集積回路装置を含むことを特徴とする電気光学装置。
8. 請求項７に記載の電気光学装置を含むことを特徴とする電子機器。