JP5548066B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP5548066B2
JP5548066B2 JP2010184484A JP2010184484A JP5548066B2 JP 5548066 B2 JP5548066 B2 JP 5548066B2 JP 2010184484 A JP2010184484 A JP 2010184484A JP 2010184484 A JP2010184484 A JP 2010184484A JP 5548066 B2 JP5548066 B2 JP 5548066B2
Authority
JP
Japan
Prior art keywords
diffusion region
region
semiconductor device
metal layer
concentration diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010184484A
Other languages
Japanese (ja)
Other versions
JP2012044006A (en
Inventor
欣史 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2010184484A priority Critical patent/JP5548066B2/en
Publication of JP2012044006A publication Critical patent/JP2012044006A/en
Application granted granted Critical
Publication of JP5548066B2 publication Critical patent/JP5548066B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来、ＭＰＳ構造又はＪＢＳ構造と称される半導体装置が知られている（例えば、特許文献１参照。）。図９は、従来の半導体装置８００の断面図である。   Conventionally, a semiconductor device called an MPS structure or a JBS structure is known (for example, see Patent Document 1). FIG. 9 is a cross-sectional view of a conventional semiconductor device 800.

従来の半導体装置８００は、図９に示すように、ｎ−型半導体層８１４と、ｎ−型半導体層８１４の表面に島状又は縞状に形成されたｐ＋型拡散領域８２０と、ｎ−型半導体層８１４及びｐ＋型拡散領域８２０の表面上に形成され、ｎ−型半導体層８１４との間でショットキー接合を形成しｐ＋型拡散領域８２０との間でオーミック接合を形成するバリアメタル層８３０とを備える。なお、図９中、符号８１０は半導体基板を示し、符号８１２はｎ＋型半導体層を示し、符号８６０はアノード電極層を示し、符号８７０はカソード電極層を示す。 The conventional semiconductor device 800, as shown in FIG. 9, n - -type semiconductor layer 814, n - -type p + -type diffusion region 820 formed in an island shape or stripe shape on a surface of the semiconductor layer 814, n - Barrier formed on the surface of the p-type semiconductor layer 814 and the p + -type diffusion region 820, forms a Schottky junction with the n − -type semiconductor layer 814, and forms an ohmic junction with the p + -type diffusion region 820 A metal layer 830. In FIG. 9, reference numeral 810 indicates a semiconductor substrate, reference numeral 812 indicates an n + type semiconductor layer, reference numeral 860 indicates an anode electrode layer, and reference numeral 870 indicates a cathode electrode layer.

従来の半導体装置８００によれば、ｎ−型半導体層８１４及びｐ＋型拡散領域８２０の表面上に、ｎ−型半導体層８１４との間でショットキー接合を形成しｐ＋型拡散領域８２０との間でオーミック接合を形成するバリアメタル層８３０が形成されているため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。 According to the conventional semiconductor device 800, n - on the surface of the type semiconductor layer 814 and the p + -type diffusion region 820, n - -type semiconductor layer 814 to form a Schottky junction with the p + -type diffusion region 820 Since the barrier metal layer 830 that forms an ohmic junction is formed, it is possible to achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR.

しかしながら、従来の半導体装置８００においては、スイッチオン時にｐ＋型拡散領域８２０から注入された少数キャリア（ホール）をスイッチオフ時に消滅させるのに時間がかかるため、逆回復時間ｔｒｒが長くなるという問題がある。 However, in the conventional semiconductor device 800, since it takes time to eliminate minority carriers (holes) injected from the p + -type diffusion region 820 when the switch is turned on, the reverse recovery time trr becomes longer. There is.

そこで、従来、このような問題を解決することができる半導体装置が知られている（例えば、特許文献２参照。）。図１０は、従来の半導体装置９００の断面図である。   Thus, conventionally, a semiconductor device that can solve such a problem is known (for example, see Patent Document 2). FIG. 10 is a cross-sectional view of a conventional semiconductor device 900.

従来の半導体装置９００は、図１０に示すように、ｎ−型半導体層９１４と、ｎ−型半導体層９１４の表面に島状又は縞状に形成されたｐ＋型拡散領域９２０と、ｎ−型半導体層９１４及びｐ＋型拡散領域９２０の表面上に形成され、ｎ−型半導体層９１４との間でショットキー接合を形成し、ｐ＋型拡散領域９２０との間でオーミック接合を形成するバリアメタル層９３０と、ｎ−型半導体層９１４におけるｐ＋型拡散領域９２０の深さよりも深い領域にライフタイムキラーが導入されたライフタイム制御層９５０とを備える。なお、図１０中、符号９１０は半導体基板を示し、符号９１２はｎ＋型半導体層を示し、符号９６０はアノード電極層を示し、符号９７０はカソード電極層を示す。 The conventional semiconductor device 900, as shown in FIG. 10, n - -type semiconductor layer 914, n - -type p + -type diffusion region 920 formed in an island shape or stripe shape on a surface of the semiconductor layer 914, n - Formed on the surfaces of the p-type semiconductor layer 914 and the p + -type diffusion region 920, forms a Schottky junction with the n − -type semiconductor layer 914, and forms an ohmic junction with the p + -type diffusion region 920. A barrier metal layer 930 and a lifetime control layer 950 in which a lifetime killer is introduced in a region deeper than the depth of the p + type diffusion region 920 in the n − type semiconductor layer 914 are provided. In FIG. 10, reference numeral 910 indicates a semiconductor substrate, reference numeral 912 indicates an n + type semiconductor layer, reference numeral 960 indicates an anode electrode layer, and reference numeral 970 indicates a cathode electrode layer.

従来の半導体装置９００によれば、ｎ−型半導体層９１４及びｐ＋型拡散領域９２０の表面上に、ｎ型半導体層９１４との間でショットキー接合を形成しｐ＋型拡散領域９２０との間でオーミック接合を形成するバリアメタル層９３０が形成されているため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。
また、従来の半導体装置９００によれば、ｎ−型半導体層９１４におけるｐ＋型拡散領域９２０の深さよりも深い領域にライフタイムキラーが導入されたライフタイム制御層９５０を備えるため、スイッチオフ時に少数キャリアを消滅させるのにかかる時間を短縮できるようになり、逆回復時間ｔｒｒを短くすることが可能となる。 According to the conventional semiconductor device 900, a Schottky junction is formed with the n-type semiconductor layer 914 on the surfaces of the n − -type semiconductor layer 914 and the p + -type diffusion region 920 to form the p + -type diffusion region 920. Since the barrier metal layer 930 that forms an ohmic junction is formed, it is possible to achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR.
In addition, according to the conventional semiconductor device 900, since the lifetime control layer 950 in which the lifetime killer is introduced is provided in a region deeper than the depth of the p + type diffusion region 920 in the n − type semiconductor layer 914, the switch is turned off. It becomes possible to shorten the time taken to eliminate minority carriers, and it is possible to shorten the reverse recovery time trr.

特開平５−２１８３８９号公報JP-A-5-218389 特開２００９−１４６９６５号公報JP 2009-146965 A

しかしながら、従来の半導体装置９００においては、ライフタイム制御層９５０を形成する際にｎ−型半導体層９１４の第１主面側から粒子線を照射しているため、これに起因してショットキー接合にも欠陥が形成される結果、逆方向リーク電流ＩＲが増大するという問題が新たに発生する。 However, in the conventional semiconductor device 900, since the particle beam is irradiated from the first main surface side of the n − type semiconductor layer 914 when forming the lifetime control layer 950, the Schottky junction is caused thereby. As a result of the formation of defects, the reverse leakage current IR is newly increased.

そこで、本発明は、上記した問題を解決するためになされたもので、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置を提供することを目的とする。また、そのように優れた特性を有する半導体装置を製造するための半導体装置の製造方法を提供することを目的とする。   Therefore, the present invention has been made to solve the above-described problems, has an MPS structure or a JBS structure, and can achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR. An object of the present invention is to provide a semiconductor device having a short reverse recovery time trr and a low reverse leakage current IR. It is another object of the present invention to provide a method for manufacturing a semiconductor device for manufacturing a semiconductor device having such excellent characteristics.

［１］本発明の半導体装置は、第１導電型の半導体層と、前記半導体層の第１主面側表面に選択的に形成され、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域と、前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に形成され、前記半導体層との間でショットキー接合を形成するバリアメタル層と、前記バリアメタル層を覆うように前記半導体層の第１主面側全面に形成され、前記高濃度拡散領域との間でオーミック接合を形成するオーミックメタル層と、前記高濃度拡散領域の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域とを備えることを特徴とする。 [1] A semiconductor device of the present invention is formed selectively on a first conductive type semiconductor layer and a first main surface side surface of the semiconductor layer, and is a second conductive type opposite to the first conductive type impurity. A high-concentration diffusion region of a second conductivity type containing a type impurity in a concentration higher than the concentration of the first conductivity-type impurity in the semiconductor layer, and the high-concentration diffusion region on the first main surface side surface of the semiconductor layer Formed in a region where the semiconductor layer is not formed, a barrier metal layer that forms a Schottky junction with the semiconductor layer, and is formed on the entire first main surface side of the semiconductor layer so as to cover the barrier metal layer, an ohmic metal layer forming an ohmic junction with the said high concentration diffusion region, characterized in that it comprises a local life time control region lifetime killer is introduced only directly below the high-concentration diffusion region.

本発明の半導体装置によれば、半導体層及び高濃度拡散領域の第１主面側表面上に、高濃度拡散領域が形成されていない領域には半導体層との間でショットキー接合を形成するバリアメタル層が形成され、高濃度拡散領域が形成されている領域には高濃度拡散領域との間でオーミック接合を形成するオーミックメタル層が形成された構造（すなわちＭＰＳ構造又はＪＢＳ構造）を有するため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。 According to the semiconductor device of the present invention, the Schottky junction is formed between the semiconductor layer and the semiconductor layer in the region where the high concentration diffusion region is not formed on the first main surface side surface of the semiconductor layer and the high concentration diffusion region. The region in which the barrier metal layer is formed and the high concentration diffusion region is formed has a structure in which an ohmic metal layer that forms an ohmic junction with the high concentration diffusion region is formed (that is, MPS structure or JBS structure). Therefore, it is possible to achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR.

また、本発明の半導体装置によれば、高濃度拡散領域の直下にライフタイムキラーが導入された局所ライフタイム制御領域を備えるため、スイッチオン時に高濃度拡散領域から注入された少数キャリアをスイッチオフ時に消滅させるのにかかる時間を短縮でき、逆回復時間ｔｒｒを短くすることが可能となる。   In addition, according to the semiconductor device of the present invention, since the local lifetime control region in which the lifetime killer is introduced is provided immediately below the high concentration diffusion region, minority carriers injected from the high concentration diffusion region at the time of switching on are switched off. Sometimes the time taken to disappear can be shortened, and the reverse recovery time trr can be shortened.

さらにまた、本発明の半導体装置によれば、高濃度拡散領域の直下にのみライフタイムキラーを導入すればよいため、局所ライフタイム制御領域を形成する際に、高濃度拡散領域が形成されていない領域（すなわちショットキー接合が形成される領域）には粒子線を照射する必要がなくなる。その結果、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。   Furthermore, according to the semiconductor device of the present invention, since the lifetime killer needs to be introduced only directly under the high concentration diffusion region, the high concentration diffusion region is not formed when the local lifetime control region is formed. It is not necessary to irradiate the region (that is, the region where the Schottky junction is formed) with the particle beam. As a result, defects due to particle beam irradiation are not formed in the Schottky junction, and the semiconductor device has a low reverse leakage current IR.

従って、本発明の半導体装置は、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置となる。   Therefore, the semiconductor device of the present invention has an MPS structure or a JBS structure, can achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR, and has a short reverse recovery time trr, and The semiconductor device has a low reverse leakage current IR.

［２］本発明の半導体装置においては、局所ライフタイム制御領域は、「前記高濃度拡散領域が形成されていない領域には前記バリアメタル層及び前記オーミックメタル層が形成され、前記高濃度拡散領域が形成されている領域には前記オーミックメタル層のみが形成されることにより、前記高濃度拡散領域が形成されていない領域と前記高濃度拡散領域が形成されている領域との間に形成された凹凸構造」を介して選択的に粒子線照射を行うことにより製造されたものであることが好ましい。 [2] In the semiconductor device of the present invention, local life time control region, "said the high dark Do拡 dispersion region is not formed region and the barrier metal layer and said ohmic metal layer is formed, the high concentrated by the region Do拡 diffusing region is formed only the ohmic metal layer is formed, the high-conc Do拡 dispersion region is not formed region and the high dark Do拡 dispersion region is formed It is preferable that it is manufactured by selectively irradiating the particle beam through the “concavo-convex structure formed between the regions”.

このような構成とすることにより、ショットキー接合が形成される領域には粒子線が照射されなくなるため、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。   By adopting such a configuration, the region where the Schottky junction is formed is not irradiated with the particle beam. Therefore, the defect caused by the particle beam irradiation is not formed in the Schottky junction, and the reverse leakage current IR is reduced. It becomes a low semiconductor device.

［３］本発明の半導体装置においては、前記局所ライフタイム制御領域は、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成されていることが好ましい。 [3] In the semiconductor device of the present invention, the local lifetime control region is deeper than the deepest portion of the high-concentration diffusion region and 10 μm deeper than the deepest portion of the high-concentration diffusion region. Is preferably formed in a shallow range.

このような構成とすることにより、スイッチオン時に高濃度拡散領域から注入された少数キャリアを効率良く消滅させることができるようになる。   With such a configuration, minority carriers injected from the high concentration diffusion region when the switch is turned on can be efficiently eliminated.

この観点から言えば、前記局所ライフタイム制御領域は、「前記高濃度拡散領域の最深部よりもさらに０．５μｍ深い深さ位置」〜「前記高濃度拡散領域の最深部よりもさらに８μｍ深い深さ位置」の範囲内における所定の深さ位置に形成されていることがより好ましい。   From this point of view, the local lifetime control region has a depth that is “0.5 μm deeper than the deepest portion of the high concentration diffusion region” to “a depth that is 8 μm deeper than the deepest portion of the high concentration diffusion region”. More preferably, it is formed at a predetermined depth within the range of “position”.

［４］本発明の半導体装置を製造するための半導体装置の製造方法であって、第１導電型の半導体層を備える半導体基板を準備する半導体基板準備工程と、前記半導体層の第１主面側表面に、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域を選択的に形成する高濃度拡散領域形成工程と、前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に前記バリアメタル層を形成する工程と、前記半導体層の第１主面側から前記バリアメタル層を覆うようにオーミックメタル層を全面に形成する工程と、前記バリアメタル層及び前記オーミックメタル層からなる凹凸構造を介して選択的に粒子線照射を行うことにより、前記高濃度拡散領域の直下にのみライフタイムキラーとなる粒子を導入する粒子導入工程と、前記半導体基板をアニールすることにより局所ライフタイム制御領域を形成するアニール工程とをこの順序で含むことを特徴とする。 [4] A method of manufacturing a semiconductor device for manufacturing a semiconductor device of the present invention, comprising a semiconductor substrate preparation step of preparing a semiconductor substrate including a semiconductor layer of a first conductivity type, and a first main surface of the semiconductor layer A second conductivity type high-concentration diffusion region containing a second conductivity type impurity opposite to the first conductivity type impurity at a concentration higher than the concentration of the first conductivity type impurity in the semiconductor layer on the side surface; A step of selectively forming a high concentration diffusion region, a step of forming the barrier metal layer in a region where the high concentration diffusion region is not formed on the first main surface side surface of the semiconductor layer, and the semiconductor layer Forming an ohmic metal layer on the entire surface so as to cover the barrier metal layer from the first main surface side, and selectively irradiating the particle beam through an uneven structure comprising the barrier metal layer and the ohmic metal layer. Thus, a particle introduction step for introducing a particle that becomes a lifetime killer only directly under the high concentration diffusion region and an annealing step for forming a local lifetime control region by annealing the semiconductor substrate are performed in this order. It is characterized by including.

本発明の半導体装置の製造方法によれば、ＭＰＳ構造又はＪＢＳ構造を有する半導体装置における高濃度拡散領域の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域を備え、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低いという特徴を持つ、本発明の半導体装置を製造することができる。   According to the method for manufacturing a semiconductor device of the present invention, the semiconductor device having the MPS structure or the JBS structure includes the local lifetime control region in which the lifetime killer is introduced only directly under the high concentration diffusion region, and has a low forward voltage drop. It is possible to make the VF and the high reverse breakdown voltage VR compatible with each other, and furthermore, it is possible to manufacture the semiconductor device of the present invention having the characteristics that the reverse recovery time trr is short and the reverse leakage current IR is low. .

なお、本発明の発明者の実験によれば、アニール工程において半導体基板を加熱することにより、半導体層とバリア層との間に品質の良いショットキー接合が形成され、高濃度拡散領域とオーミックメタル層との間に品質の良いオーミック接合が形成されることが確認されている。 According to the experiments by the inventors of the present invention, a high-quality Schottky junction is formed between the semiconductor layer and the barrier layer by heating the semiconductor substrate in the annealing process, and the high-concentration diffusion region and the ohmic metal It has been confirmed that a high-quality ohmic junction is formed between the layers.

［５］本発明の半導体装置の製造方法において、前記粒子導入工程においては、前記粒子を、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入することが好ましい。 [5] In the method for manufacturing a semiconductor device of the present invention, in the particle introduction step, the particles are deeper than the deepest portion of the high concentration diffusion region and further 10 μm than the deepest portion of the high concentration diffusion region. It is preferable to introduce in a range shallower than the deep depth position.

このような方法とすることにより、局所ライフタイム制御領域を、高濃度拡散領域の最深部よりも深く、かつ、高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成することが可能となる。   By adopting such a method, the local lifetime control region is formed in a range deeper than the deepest portion of the high concentration diffusion region and shallower than the deep position of 10 μm deeper than the deepest portion of the high concentration diffusion region. It becomes possible to do.

この観点から言えば、前記粒子を、「前記高濃度拡散領域の最深部よりもさらに０．５μｍ深い深さ位置」〜「前記高濃度拡散領域の最深部よりもさらに８μｍ深い深さ位置」の範囲内における所定の深さ位置に導入することがより好ましい。   From this point of view, the particles are divided into “depth positions deeper by 0.5 μm than the deepest part of the high concentration diffusion region” to “depth positions deeper by 8 μm than the deepest part of the high concentration diffusion region”. More preferably, it is introduced at a predetermined depth position within the range.

［６］本発明の半導体装置の製造方法においては、前記バリアメタル層の厚さ及び前記オーミックメタル層の厚さは、前記バリアメタル層の厚さ及び前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に、前記高濃度拡散領域が形成されていない領域においては粒子線が前記オーミックメタル層及び前記バリアメタル層を突き抜けることがなく、前記高濃度拡散領域が形成されている領域においては粒子線が前記高濃度拡散領域の直下に到達するような厚さに設定されていることが好ましい。 [6] In the method for manufacturing a semiconductor device of the present invention, the thickness of the barrier metal layer and the thickness of the ohmic metal layer are the same as the thickness of the barrier metal layer and the thickness of the ohmic metal layer are the particles. When the particles are introduced immediately below the high concentration diffusion region in the introduction step, the particle beam does not penetrate the ohmic metal layer and the barrier metal layer in the region where the high concentration diffusion region is not formed. In the region where the high concentration diffusion region is formed, it is preferable to set the thickness so that the particle beam reaches just below the high concentration diffusion region.

このような方法とすることにより、平面的に見て高濃度拡散領域が形成されていない領域の直下（すなわちショットキー接合が形成される領域）には粒子線が照射されなくなるため、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置を製造することが可能となる。また、このような方法とすることにより、高濃度拡散領域の直下に粒子が導入されるようになる。 By adopting such a method, the particle beam is not irradiated directly below the region where the high-concentration diffusion region is not formed in a plan view (that is, the region where the Schottky junction is formed). In addition, defects due to particle beam irradiation are not formed, and a semiconductor device with a low reverse leakage current IR can be manufactured. Further, by adopting such a method, particles are introduced immediately below the high concentration diffusion region.

［７］本発明の半導体装置の製造方法においては、前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に前記高濃度拡散領域が形成されている領域においては粒子線が前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲における所定の深さ位置に到達するような厚さに設定されていることが好ましい。 [7] In the method of manufacturing a semiconductor device of the present invention, the ohmic metal layer is formed so that the high concentration diffusion region is formed when the particles are introduced immediately below the high concentration diffusion region in the particle introduction step. In the region where the particle beam is deeper than the deepest part of the high-concentration diffusion region and 10 μm deeper than the deepest part of the high-concentration diffusion region. It is preferable that the thickness is set to reach.

このような方法とすることにより、高濃度拡散領域の最深部よりも深く、かつ、高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に粒子が導入されるようになる。   By adopting such a method, particles are introduced in a range deeper than the deepest portion of the high concentration diffusion region and shallower than a depth position that is 10 μm deeper than the deepest portion of the high concentration diffusion region. .

［８］本発明の半導体装置の製造方法において、前記アニール工程においては、３００℃〜３５０℃の範囲内にある温度で前記半導体基板をアニールすることが好ましい。 [8] In the method for manufacturing a semiconductor device of the present invention, in the annealing step, it is preferable that the semiconductor substrate is annealed at a temperature within a range of 300 ° C to 350 ° C.

このような方法とすることにより、当該アニール工程を実施する過程で、粒子に起因する欠陥が適度に消滅するようになるため、形成される局所ライフタイム制御領域においては所定の欠陥密度が得られる一方において、形成されるオーミック接合部分においては極めて低い欠陥密度が得られる。   By adopting such a method, the defects caused by the particles are appropriately eliminated during the annealing process, so that a predetermined defect density can be obtained in the local lifetime control region to be formed. On the other hand, an extremely low defect density is obtained in the formed ohmic junction.

実施形態１に係る半導体装置１００の断面図である。1 is a cross-sectional view of a semiconductor device 100 according to Embodiment 1. FIG. 実施形態１に係る半導体装置の製造方法を説明するために示す図である。FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 実施形態１に係る半導体装置の製造方法を説明するために示す図である。FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 実施形態１に係る半導体装置の製造方法を説明するために示す図である。FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment. 変形例１に係る半導体装置の製造方法を説明するために示す図である。10 is a view for explaining a method for manufacturing a semiconductor device according to Modification 1. FIG. 実施形態２に係る半導体装置１０２の断面図である。FIG. 6 is a cross-sectional view of a semiconductor device 102 according to a second embodiment. 変形例２に係る半導体装置１０２ａの断面図である。10 is a cross-sectional view of a semiconductor device 102a according to Modification 2. FIG. 変形例３に係る半導体装置１０２ｂの断面図である。14 is a cross-sectional view of a semiconductor device 102b according to Modification 3. FIG. 従来の半導体装置８００の断面図である。FIG. 11 is a cross-sectional view of a conventional semiconductor device 800. 従来の半導体装置９００の断面図である。It is sectional drawing of the conventional semiconductor device 900. FIG.

以下、本発明の半導体装置及びその製造方法について、図に示す実施の形態に基づいて説明する。   Hereinafter, a semiconductor device and a manufacturing method thereof according to the present invention will be described based on embodiments shown in the drawings.

［実施形態１］
Ａ．実施形態１に係る半導体装置
図１は、実施形態１に係る半導体装置１００の断面図である。
実施形態１に係る半導体装置１００は、図１に示すように、ｎ−型半導体層（半導体層）１１４と、ｎ−型半導体層１１４の第１主面側表面に選択的に形成されたｐ＋型拡散領域（高濃度拡散領域）１２０と、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域に形成され、ｎ−型半導体層１１４との間でショットキー接合を形成するバリアメタル層１３０と、バリアメタル層１３０を覆うようにｎ−型半導体層１１４の第１主面側全面に形成され、ｐ＋型拡散領域１２０との間でオーミック接合を形成するオーミックメタル層１４０と、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０とを備える。なお、図１中、符号１１０は半導体基板を示し、符号１１２はｎ＋型半導体層を示し、符号１５０’は粒子導入領域を示し、符号１６０はアノード電極層を示し、符号１７０はカソード電極層を示す。半導体基板１１０の主面のうち、アノード電極層１６０を形成する側の主面を第１主面とし、カソード電極層１７０を形成する側の主面を第２主面とする。 [Embodiment 1]
A. Semiconductor Device According to First Embodiment FIG. 1 is a cross-sectional view of a semiconductor device 100 according to the first embodiment.
As shown in FIG. 1, the semiconductor device 100 according to the first embodiment includes an n − type semiconductor layer (semiconductor layer) 114 and a p formed selectively on the first main surface side surface of the n − type semiconductor layer 114. A + type diffusion region (high concentration diffusion region) 120 and an n − type semiconductor layer 114 are formed in a region where the p + type diffusion region 120 is not formed on the first main surface side surface of the n − type semiconductor layer 114. between it is formed on the first main surface side entire surface of the type semiconductor layer 114, p + -type diffusion region 120 - barrier and metal layers 130, n so as to cover the barrier metal layer 130 which forms a Schottky junction with the And an ohmic metal layer 140 that forms an ohmic junction, and a local lifetime control region 150 in which a lifetime killer is introduced only directly under the p + -type diffusion region 120. In FIG. 1, reference numeral 110 denotes a semiconductor substrate, reference numeral 112 denotes an n + type semiconductor layer, reference numeral 150 ′ denotes a particle introduction region, reference numeral 160 denotes an anode electrode layer, and reference numeral 170 denotes a cathode electrode layer. Indicates. Among the main surface of the semiconductor substrate 110, the main surface of the side forming the anode electrode layer 1 6 0 a first major surface, the main surface side second main surface to form the cathode electrode layer 1 7 0.

実施形態１に係る半導体装置１００においては、局所ライフタイム制御領域１５０は、「ｐ＋型拡散領域１２０が形成されていない領域にはバリアメタル層１３０及びオーミックメタル層１４０が形成され、ｐ＋型拡散領域１２０が形成されている領域にはオーミックメタル層１４０のみが形成されることにより、ｐ＋型拡散領域１２０が形成されていない領域とｐ＋型拡散領域１２０が形成されている領域との間に形成された凹凸構造（後述する図３（ｄ）参照。）」を介して選択的に粒子線照射（例えばヘリウムイオン照射）を行うことにより製造されたものである。 In the semiconductor device 100 according to the first embodiment, the local lifetime control region 150 includes “a barrier metal layer 130 and an ohmic metal layer 140 formed in a region where the p + type diffusion region 120 is not formed, and the p + type. by only ohmic metal layer 140 in a region where the diffusion region 120 is formed is formed, the region where the p + -type diffusion region 120 is not formed region and the p + -type diffusion region 120 is formed It is manufactured by selectively performing particle beam irradiation (for example, helium ion irradiation) through a concavo-convex structure formed between them (see FIG. 3D described later).

実施形態１に係る半導体装置１００においては、局所ライフタイム制御領域１５０は、「ｐ＋型拡散領域１２０の最深部よりもさらに１μｍ深い深さ位置」〜「ｐ＋型拡散領域１２０の最深部よりもさらに８μｍ深い深さ位置」の範囲内における所定の深さ位置（例えば、「ｐ＋型拡散領域１２０の最深部よりもさらに１μｍ深い深さ位置」〜「ｐ＋型拡散領域１２０の最深部よりもさらに４μｍ深い深さ位置」）にわたって形成されている。 In the semiconductor device 100 according to the first embodiment, local life time control region 150, from the deepest portion of the "further 1μm deeper position than the deepest portion of the p + -type diffusion region 120" - "p + -type diffusion region 120 predetermined depth position in even further 8μm deeper position within the "(e.g.," deepest portion of the further 1μm deeper position than the deepest portion of the p + -type diffusion region 120 "-" p + -type diffusion region 120 Further, it is formed over a depth position 4 μm deeper than “).

Ｂ．実施形態１に係る半導体装置の製造方法
実施形態１に係る半導体装置１００は、以下に示す半導体装置の製造方法によって製造することが可能である。図２〜図４は、実施形態１に係る半導体装置の製造方法を説明するために示す図である。図２（ａ）〜図２（ｄ）、図３（ａ）〜図３（ｄ）及び図４（ａ）〜図４（ｃ）は各工程図である。 B. Semiconductor Device Manufacturing Method According to Embodiment 1 The semiconductor device 100 according to Embodiment 1 can be manufactured by the following semiconductor device manufacturing method. 2 to 4 are views for explaining the method of manufacturing the semiconductor device according to the first embodiment. 2A to FIG. 2D, FIG. 3A to FIG. 3D, and FIG. 4A to FIG. 4C are process diagrams.

実施形態１に係る半導体装置の製造方法は、図２〜図４に示すように、ｎ−型半導体層１１４を備える半導体基板１１０を準備する半導体基板準備工程（図２（ａ）参照。）と、ｎ−型半導体層１１４の表面に、ｐ＋型拡散領域１２０を選択的に形成するｐ＋型拡散領域形成工程（図２（ｂ）及び図２（ｃ）参照。）と、イオン注入により半導体基板１１０の第２主面側にｎ型不純物を導入してｎ＋型半導体層１１２を形成するｎ＋型半導体層形成工程（図２（ｄ）及び図３（ａ）参照。）と、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域にバリアメタル層１３０を形成する工程（図３（ｂ）参照。）と、ｎ−型半導体層１１４の第１主面側からバリアメタル層１３０を覆うようにオーミックメタル層１４０を全面に形成する工程（図３（ｃ）参照。）と、バリアメタル層１３０及びオーミックメタル層１４０からなる凹凸構造を介して選択的に粒子線照射を行うことにより、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーとなる粒子を導入する粒子導入工程と（図３（ｄ）参照。）、半導体基板１１０をアニールすることにより局所ライフタイム制御領域１５０を形成するアニール工程（図４（ａ）参照。）と、オーミックメタル層１４０の上方にアノード電極層１６０を形成するアノード電極層形成工程（図４（ｂ）参照。）と、ｎ＋型半導体層１１２の表面にカソード電極層１７０を形成するカソード電極層形成工程（図４（ｃ）参照。）とを含む。以下、工程順に説明する。 The semiconductor device manufacturing method according to the first embodiment includes a semiconductor substrate preparation step (see FIG. 2A) for preparing a semiconductor substrate 110 including an n − type semiconductor layer 114, as shown in FIGS. The p + type diffusion region forming step (see FIGS. 2B and 2C) for selectively forming the p + type diffusion region 120 on the surface of the n − type semiconductor layer 114 and ion implantation. n + -type semiconductor layer forming step of introducing an n-type impurity to form an n + -type semiconductor layer 112 on the second main surface side of the semiconductor substrate 110 (see FIG. 2 (d) and FIGS. 3 (a) see.) and, n - the step of forming the p + -type diffusion region 120 barrier metal layer 130 in a region not formed at the first main surface side on the surface of the type semiconductor layer 114 (see FIG. 3 (b).) and, n - -type Covering barrier metal layer 130 from the first main surface side of semiconductor layer 114 A step of forming the over electrochromic metal layer 140 on the entire surface (see FIG. 3 (c).), By performing selectively irradiating the particle beam through the convex-concave structure of the barrier metal layer 130 and the ohmic metal layer 140, p + -type A particle introduction step of introducing particles that become lifetime killer only directly under the diffusion region 120 (see FIG. 3D), and an annealing step of forming the local lifetime control region 150 by annealing the semiconductor substrate 110 (see FIG. 3D). 4A), an anode electrode layer forming step (see FIG. 4B) for forming the anode electrode layer 160 above the ohmic metal layer 140, and a cathode on the surface of the n + type semiconductor layer 112. A cathode electrode layer forming step (see FIG. 4C) for forming the electrode layer 170. Hereinafter, it demonstrates in order of a process.

１．半導体基板準備工程
半導体基板準備工程は、図２（ａ）に示すように、ｎ−型半導体層１１４を備える半導体基板１１０を準備する工程である。半導体基板１１０としては、耐圧の設計仕様に応じた厚さ（例えば５０μｍ〜３００μｍ）のｎ−型シリコン基板を用いる。ｎ−型半導体層１１４の不純物濃度は例えば１×１０１４ｃｍ−３である。 1. Semiconductor Substrate Preparation Step The semiconductor substrate preparation step is a step of preparing the semiconductor substrate 110 including the n − type semiconductor layer 114 as shown in FIG. As the semiconductor substrate 110, an n − type silicon substrate having a thickness (for example, 50 μm to 300 μm) according to the design specification of the withstand voltage is used. The impurity concentration of the n − type semiconductor layer 114 is, for example, 1 × 10 14 cm −3 .

２．ｐ＋型拡散領域形成工程
ｐ＋型拡散領域形成工程は、ｎ−型半導体層１１４の表面に、ｐ＋型拡散領域１２０を選択的に形成する工程である。 2. p + type diffusion region forming step The p + type diffusion region forming step is a step of selectively forming the p + type diffusion region 120 on the surface of the n − type semiconductor layer 114.

まず、ｎ−型半導体層１１４の表面（第１主面側表面）に、厚さ８００ｎｍのシリコン酸化膜のマスクＭ１を形成する。その後、図２（ｂ）に示すように、マスクＭ１を介して、イオン注入法やデポジション法などの方法によりｐ型不純物（例えばボロンイオン）をｎ−型半導体層１１４の表面に導入しｐ型不純物導入領域１２０’を形成する。さらにその後、半導体基板１１０に熱処理を施してｐ型不純物を活性化して、図２（ｃ）に示すように、ｐ＋型拡散領域１２０を形成する。 First, a silicon oxide film mask M1 having a thickness of 800 nm is formed on the surface (first main surface side surface) of the n − type semiconductor layer 114. Thereafter, as shown in FIG. 2B, a p-type impurity (for example, boron ions) is introduced into the surface of the n − -type semiconductor layer 114 by a method such as an ion implantation method or a deposition method through a mask M1. A type impurity introduction region 120 ′ is formed. Thereafter, the semiconductor substrate 110 is subjected to a heat treatment to activate the p-type impurity, thereby forming a p + -type diffusion region 120 as shown in FIG.

ｐ＋型拡散領域１２０の深さは例えば５μｍであり、ｐ＋型拡散領域１２０の表面不純物濃度は例えば１×１０１６ｃｍ−３〜１×１０１９ｃｍ−３である。ｐ＋型拡散領域１２０は、平面的に見て円形形状を有し、例えば８μｍの直径を有する。 The depth of the p + type diffusion region 120 is, for example, 5 μm, and the surface impurity concentration of the p + type diffusion region 120 is, for example, 1 × 10 16 cm −3 to 1 × 10 19 cm −3 . The p + -type diffusion region 120 has a circular shape when seen in a plan view, and has a diameter of 8 μm, for example.

３．ｎ＋型半導体層形成工程
ｎ＋型半導体層形成工程は、図２（ｄ）及び図３（ａ）に示すように、イオン注入により半導体基板１１０の第２主面側からｎ型不純物を導入してｎ＋型半導体層１１２を形成する工程である。 3. n + -type semiconductor layer forming step n + -type semiconductor layer forming step, as shown in FIG. 2 (d) and 3 (a), introducing an n-type impurity from the second main surface side of the semiconductor substrate 110 by ion implantation In this step, the n + type semiconductor layer 112 is formed.

まず、図２（ｄ）に示すように、イオン注入法によりｎ型不純物を半導体基板１１０の第２主面側全面に導入してｎ型不純物導入領域１１２’を形成する。その後、半導体基板１１０に熱処理を施してｎ型不純物を活性化して、図３（ａ）に示すように、ｎ＋型半導体層１１２を形成する。 First, as shown in FIG. 2D, an n-type impurity introduction region 112 ′ is formed by introducing an n-type impurity into the entire second main surface side of the semiconductor substrate 110 by an ion implantation method. Thereafter, heat treatment is performed on the semiconductor substrate 110 to activate the n-type impurity, thereby forming an n + -type semiconductor layer 112 as shown in FIG.

ｎ＋型半導体層１１２の深さは例えば５μｍであり、ｎ＋型半導体層１１２の表面不純物濃度は例えば１×１０１９ｃｍ−３である。 The depth of the n + type semiconductor layer 112 is, for example, 5 μm, and the surface impurity concentration of the n + type semiconductor layer 112 is, for example, 1 × 10 19 cm −3 .

４．バリアメタル層形成工程
バリアメタル層形成工程は、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域にバリアメタル層１３０を形成する工程である。バリアメタル層１３０の材料は例えば白金であり、バリアメタル層１３０の厚さは例えば５μｍである。 4). Barrier Metal Layer Formation Step The barrier metal layer formation step is a step of forming the barrier metal layer 130 in a region where the p + type diffusion region 120 is not formed on the surface of the n − type semiconductor layer 114 on the first main surface side. . The material of the barrier metal layer 130 is, for example, platinum, and the thickness of the barrier metal layer 130 is, for example, 5 μm.

まず、ｎ−型半導体層１１４の第１主面側表面全面に、白金からなる薄膜（例えば５μｍ〜６μｍ）を形成する。その後、写真工程により、ｐ＋型拡散領域１２０が形成されていない領域を除いた領域（すなわちｐ＋型拡散領域１２０が形成されている領域）において白金からなる薄膜を除去する。これにより、図３（ｂ）に示すように、ｎ−型半導体層１１４の第１主面側表面上におけるｐ＋型拡散領域１２０が形成されていない領域にバリアメタル層１３０が形成される。 First, a thin film (for example, 5 μm to 6 μm) made of platinum is formed on the entire surface of the n − type semiconductor layer 114 on the first main surface side. Thereafter, by a photolithography process to remove the thin film made of platinum in the p + -type diffusion region 120 except for the area not formed region (a region i.e. p + -type diffusion region 120 is formed). As a result, as shown in FIG. 3B, the barrier metal layer 130 is formed in the region where the p + -type diffusion region 120 is not formed on the surface of the n − -type semiconductor layer 114 on the first main surface side.

５．オーミックメタル層形成工程
オーミックメタル層形成工程は、ｎ−型半導体層１１４の第１主面側からバリアメタル層１３０を覆うようにオーミックメタル層１４０を全面に形成する工程である。オーミックメタル１４０層の材料は例えばアルミニウムであり、オーミックメタル層１４０の厚さは例えば５μｍ〜６μｍである。 5. Ohmic metal layer forming step The ohmic metal layer forming step is a step of forming the ohmic metal layer 140 on the entire surface so as to cover the barrier metal layer 130 from the first main surface side of the n − type semiconductor layer 114. The material of the ohmic metal 140 layer is, for example, aluminum, and the thickness of the ohmic metal layer 140 is, for example, 5 μm to 6 μm.

バリアメタル層１３０の厚さ及びオーミックメタル層１４０の厚さはともに例えば５μｍ〜６μｍとしているが、この例えば５μｍ〜６μｍという厚さは、粒子導入工程で粒子をｐ＋型拡散領域の直下に導入する際に、ｐ＋型拡散領域１２０が形成されていない領域においては粒子線がオーミックメタル層１４０及びバリアメタル層１３０を突き抜けることがなく、ｐ＋型拡散領域１２０が形成されている領域においては粒子線がｐ＋型拡散領域１２０の直下に到達するような厚さである。 Both the thickness of the barrier metal layer 130 and the thickness of the ohmic metal layer 140 are, for example, 5 μm to 6 μm. For example, the thickness of 5 μm to 6 μm introduces particles directly below the p + type diffusion region in the particle introduction process. when, p + -type in the diffusion region 120 is not formed region without particle beam penetrate the ohmic metal layer 140 and the barrier metal layer 130 in the region where the p + -type diffusion region 120 is formed The thickness is such that the particle beam reaches just below the p + -type diffusion region 120.

これにより、図３（ｃ）に示すように、ｎ−型半導体層１１４の第１主面側にバリアメタル層１３０を覆うようにオーミックメタル層１４０が形成される。 As a result, as shown in FIG. 3C, the ohmic metal layer 140 is formed on the first main surface side of the n − type semiconductor layer 114 so as to cover the barrier metal layer 130.

６．粒子導入工程
粒子導入工程は、バリアメタル層１３０及びオーミックメタル層１４０からなる凹凸構造を介して選択的に粒子線照射（例えばヘリウムイオン照射）を行うことにより、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーとなる粒子（例えばヘリウムイオン）を導入する工程である。 6). Particle Introducing Step In the particle introducing step, the particle beam irradiation (for example, helium ion irradiation) is selectively performed through the concavo-convex structure including the barrier metal layer 130 and the ohmic metal layer 140, thereby directly below the p + type diffusion region 120. This is a step of introducing particles (for example, helium ions) that only become lifetime killer.

粒子導入工程においては、上記した凹凸構造を介して選択的に粒子線照射を行うことにより、３（ｄ）に示すように、マスクＭ２を介して選択的に粒子線照射（例えばヘリウムイオン照射）を行う。このとき、粒子を、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入する。これにより、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーとなる粒子が導入される。これにより粒子導入領域１５０’が形成される。 In the particle introduction step, the particle beam irradiation is selectively performed through the above-described uneven structure, whereby the particle beam irradiation (for example, helium ion irradiation) is selectively performed through the mask M2, as shown in 3 (d). I do. At this time, the particles, deeper than the deepest portion of the p + -type diffusion region 120, and introduced into the shallower area than further 10μm deeper position than the deepest portion of the p + -type diffusion region 120. As a result, particles that become a lifetime killer are introduced only directly under the p + -type diffusion region 120. Thereby, the particle introduction region 150 ′ is formed.

７．アニール工程
アニール工程は、半導体基板１１０をアニールすることにより局所ライフタイム制御領域１５０を形成する工程である。 7). Annealing Step The annealing step is a step for forming the local lifetime control region 150 by annealing the semiconductor substrate 110.

半導体基板１１０のアニールは、３００℃〜３５０℃の温度で３０分〜２時間行う。これにより、図４（ａ）に示すように、局所ライフタイム制御領域１５０が形成される。また、このアニール工程により、バリアメタル層１３０とｎ−型半導体層１１４との間のショットキー接合が完成し、オーミックメタル層１４０とｐ＋型拡散領域１２０との間のオーミック接合が完成する。 The annealing of the semiconductor substrate 110 is performed at a temperature of 300 ° C. to 350 ° C. for 30 minutes to 2 hours. Thereby, as shown to Fig.4 (a), the local lifetime control area | region 150 is formed. In addition, this annealing process completes the Schottky junction between the barrier metal layer 130 and the n − type semiconductor layer 114 and completes the ohmic junction between the ohmic metal layer 140 and the p + type diffusion region 120.

８．アノード電極層形成工程
アノード電極層形成工程は、オーミックメタル層１４０の上方にアノード電極層１６０を形成する工程である。 8). Anode electrode layer forming step The anode electrode layer forming step is a step of forming the anode electrode layer 160 above the ohmic metal layer 140.

図４（ｂ）に示すように、オーミックメタル層１４０の表面に、アルミニウムからなるアノード電極層１６０を形成する。アノード電極層１６０の厚さは例えば５μｍである。 As shown in FIG. 4 (b), on the surface of the ohmic metal layer 140, to form an anode electrode layer 1 6 0 made of aluminum. The thickness of the anode electrode layer 1 6 0 is 5μm, for example.

９．カソード電極層形成工程
カソード電極層形成工程は、ｎ＋型半導体層１１２の表面（第２主面側表面）にカソード電極層１７０を形成する工程である。 9. Cathode Electrode Layer Formation Step The cathode electrode layer formation step is a step of forming the cathode electrode layer 170 on the surface (second main surface side surface) of the n + type semiconductor layer 112.

図４（ｃ）に示すように、ｎ＋型半導体層１１２の表面に、例えばニッケルからなるカソード電極層を形成する。カソード電極層１７０の厚さは例えば２μｍである。 As shown in FIG. 4C, a cathode electrode layer made of nickel, for example, is formed on the surface of the n + type semiconductor layer 112. The thickness of the cathode electrode layer 1 7 0 is 2μm, for example.

上記のような工程を含む実施形態１に係る半導体装置の製造方法を実施することにより、実施形態１に係る半導体装置１００を製造することができる。   The semiconductor device 100 according to the first embodiment can be manufactured by performing the method for manufacturing the semiconductor device according to the first embodiment including the steps as described above.

Ｃ．実施形態１に係る半導体装置の効果
実施形態１に係る半導体装置１００によれば、ｎ−型半導体層１１４及びｐ＋型拡散領域１２０の第１主面側表面上に、ｐ＋型拡散領域１２０が形成されていない領域にはｎ−型半導体層１１４との間でショットキー接合を形成するバリアメタル層１３０が形成され、ｐ＋型拡散領域１２０が形成されている領域にはｐ＋型拡散領域１２０との間でオーミック接合を形成するオーミックメタル層１４０が形成された構造（すなわちＭＰＳ構造又はＪＢＳ構造）を有するため、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能となる。 C. According to the semiconductor device 100 according to the effect according to the first embodiment of the semiconductor device according to Embodiment 1, n - -type semiconductor layer 114 and the p + -type diffusion region 120 the first main surface side on the surface of, the p + -type diffusion region 120 There is a region not formed n - barrier metal layer 130 which forms a Schottky junction with the type semiconductor layer 114 is formed, in a region where p + -type diffusion region 120 are formed p + -type diffusion Since it has a structure in which an ohmic metal layer 140 that forms an ohmic junction with the region 120 is formed (that is, an MPS structure or a JBS structure), it is possible to achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR. It becomes.

また、実施形態１に係る半導体装置１００によれば、ｐ＋型拡散領域１２０の直下にライフタイムキラーが導入された局所ライフタイム制御領域１５０を備えるため、スイッチオン時にｐ＋型拡散領域１２０から注入された少数キャリアをスイッチオフ時に消滅させるのにかかる時間を短縮でき、逆回復時間ｔｒｒを短くすることが可能となる。 Further, according to the semiconductor device 100 according to Embodiment 1, since with a local life time control region 150 that lifetime killer is introduced immediately below the p + -type diffusion region 120, a p + -type diffusion region 120 at the time of switch-on It is possible to shorten the time taken to disappear the injected minority carriers when the switch is turned off, and it is possible to shorten the reverse recovery time trr.

さらにまた、実施形態１に係る半導体装置１００によれば、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーを導入すればよいため、局所ライフタイム制御領域１５０を形成する際に、ｐ＋型拡散領域１２０が形成されていない領域（すなわちショットキー接合が形成される領域）には粒子線を照射する必要がなくなる。その結果、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。 Furthermore, according to the semiconductor device 100 according to the first embodiment, since it is sufficient to introduce a lifetime killer only immediately below the p + -type diffusion region 120, when forming a local life time control region 0.99, p + -type It is not necessary to irradiate a particle beam to a region where the diffusion region 120 is not formed (that is, a region where a Schottky junction is formed). As a result, defects due to particle beam irradiation are not formed in the Schottky junction, and the semiconductor device has a low reverse leakage current IR.

従って、実施形態１に係る半導体装置１００は、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置となる。   Therefore, the semiconductor device 100 according to the first embodiment has an MPS structure or a JBS structure, can achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR, and has a short reverse recovery time trr. In addition, the semiconductor device has a low reverse leakage current IR.

また、実施形態１に係る半導体装置１００によれば、局所ライフタイム制御領域１５０が上記した凹凸構造を介して選択的に粒子線照射を行うことにより製造されたものであるため、ショットキー接合が形成される領域には粒子線が照射されなくなり、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。   In addition, according to the semiconductor device 100 according to the first embodiment, the local lifetime control region 150 is manufactured by selectively performing particle beam irradiation through the above-described concavo-convex structure. The region to be formed is not irradiated with the particle beam, the defect due to the particle beam irradiation is not formed in the Schottky junction, and the semiconductor device has a low reverse leakage current IR.

また、実施形態１に係る半導体装置１００によれば、局所ライフタイム制御領域１５０は、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成されているため、スイッチオン時にｐ＋型拡散領域１２０から注入された少数キャリアを効率良く消滅させることができるようになる。 Further, according to the semiconductor device 100 according to the first embodiment, local life time control region 150 is deeper than the deepest portion of the p + -type diffusion region 120, and further than the deepest portion of the p + -type diffusion region 120 10 [mu] m Since it is formed in a range shallower than the deep depth position, minority carriers injected from the p + -type diffusion region 120 when the switch is turned on can be efficiently eliminated.

Ｄ．実施形態１に係る半導体装置の製造方法の効果
実施形態１に係る半導体装置の製造方法によれば、上記したように、ＭＰＳ構造又はＪＢＳ構造を有する半導体装置におけるｐ＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０を備え、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低いという特徴を持つ、半導体装置（実施形態１に係る半導体装置１００）を製造することができる。 D. Effects of Semiconductor Device Manufacturing Method According to First Embodiment According to the semiconductor device manufacturing method according to the first embodiment, as described above, immediately below the p + -type diffusion region 120 in the semiconductor device having the MPS structure or the JBS structure. A local lifetime control region 150 in which only a lifetime killer is introduced, which can achieve both a low forward drop voltage VF and a high reverse breakdown voltage VR, and a short reverse recovery time trr and A semiconductor device (semiconductor device 100 according to the first embodiment) having a feature that the direction leakage current IR is low can be manufactured.

また、実施形態１に係る半導体装置の製造方法において、粒子導入工程においては、粒子を、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入することとしているため、局所ライフタイム制御領域１５０を、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域１２０の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成することが可能となる。 In the method for manufacturing a semiconductor device according to the first embodiment, in the particle introducing step, the particles, deeper than the deepest portion of the p + -type diffusion region 120, and further than the deepest portion of the p + -type diffusion region 120 The local lifetime control region 150 is deeper than the deepest portion of the p + -type diffusion region 120 and more deeply than the deepest portion of the p + -type diffusion region 120 because it is introduced in a range shallower than the depth position 10 μm deep. In addition, it can be formed in a range shallower than a depth position deeper by 10 μm.

また、実施形態１に係る半導体装置の製造方法によれば、バリアメタル層１３０の厚さ及びオーミックメタル層１４０の厚さが、上記したような厚さに設定されているため、平面的に見てｐ＋型拡散領域１２０が形成されていない領域の直下（すなわちショットキー接合が形成される領域）には粒子線が照射されなくなる。また、ｐ＋型拡散領域１２０の最深部よりも深く、かつ、ｐ＋型拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲における所定の深さ位置に粒子が導入されるようになる。 In addition, according to the manufacturing method of the semiconductor device according to the first embodiment, the thickness of the barrier metal layer 130 and the thickness of the ohmic metal layer 140 are set to the thicknesses as described above. Thus, the particle beam is not irradiated directly below the region where the p + -type diffusion region 120 is not formed (that is, the region where the Schottky junction is formed). Further, the particles are introduced at a predetermined depth position in a range deeper than the deepest portion of the p + -type diffusion region 120 and shallower than the deepest portion of the p + -type diffusion region by 10 μm. become.

また、実施形態１に係る半導体装置の製造方法によれば、アニール工程においては、３００℃〜３５０℃の範囲内にある温度で半導体基板１１０をアニールすることとしているため、当該アニール工程を実施する過程で、粒子に起因する欠陥が適度に消滅するようになるため、形成される局所ライフタイム制御領域１５０においては所定の欠陥密度が得られる一方において、形成されるオーミック接合部分においては極めて低い欠陥密度が得られるようになる。   Further, according to the method for manufacturing a semiconductor device according to the first embodiment, in the annealing process, the semiconductor substrate 110 is annealed at a temperature in the range of 300 ° C. to 350 ° C., and therefore the annealing process is performed. In the process, defects caused by particles are appropriately eliminated, so that a predetermined defect density is obtained in the formed local lifetime control region 150, while an extremely low defect is formed in the formed ohmic junction. Density comes to be obtained.

［変形例１］
図５は、変形例１に係る半導体装置の製造方法を説明するために示す図である。図５（ａ）〜図５（ｃ）は各工程図である。なお、変形例１に係る半導体装置の製造方法においては、バリアメタル層形成工程以降の工程（図３（ｂ）〜図４（ｃ）参照。）が、実施形態１に係る半導体装置の製造方法の場合と同様であるため、図３（ｂ）〜図４（ｃ）に対応する図面の図示は省略する。 [Modification 1]
FIG. 5 is a view for explaining the method for manufacturing the semiconductor device according to the first modification. FIG. 5A to FIG. 5C are process diagrams. In the method for manufacturing a semiconductor device according to the first modification, the steps after the barrier metal layer forming step (see FIGS. 3B to 4C) are the method for manufacturing the semiconductor device according to the first embodiment. Since it is the same as that of the case of FIG. 3, illustration of drawing corresponding to FIG.3 (b)-FIG.4 (c) is abbreviate | omitted.

変形例１に係る半導体装置の製造方法は、基本的には実施形態１に係る半導体装置の製造方法と同様の工程を含むが、最初に準備する半導体基板の種類が異なる。
すなわち、変形例１に係る半導体装置の製造方法においては、図５に示すように、半導体基板１１０として、ｎ＋型半導体層１１２の上層にｎ−型半導体層１１４をエピタキシャル成長させた半導体基板１１０を準備する。従って、実施形態１に係る半導体装置の製造方法においては必要であったｎ＋型半導体層形成工程の実施を省略することができる。 The manufacturing method of the semiconductor device according to the first modification basically includes the same steps as the manufacturing method of the semiconductor device according to the first embodiment, but the type of the semiconductor substrate to be prepared first is different.
That is, in the method of manufacturing a semiconductor device according to Modification 1, as shown in FIG. 5, a semiconductor substrate 110 in which an n− type semiconductor layer 114 is epitaxially grown on an upper layer of an n + type semiconductor layer 112 is prepared as a semiconductor substrate 110. To do. Therefore, the implementation of the n + type semiconductor layer forming step, which is necessary in the method for manufacturing the semiconductor device according to the first embodiment, can be omitted.

このような方法によっても、実施形態１に係る半導体装置１００と同様の構成を有する半導体装置を製造することができる。   Also by such a method, a semiconductor device having the same configuration as that of the semiconductor device 100 according to the first embodiment can be manufactured.

［実施形態２］
Ａ．実施形態２に係る半導体装置
図６は、実施形態２に係る半導体装置１０２の断面図である。
実施形態２に係る半導体装置１０２は、基本的には実施形態１に係る半導体装置１００と同様の構成を有するが、オーミックメタル層をアノード電極層として用いる点で実施形態１に係る半導体装置１００の場合とは異なる。
すなわち、実施形態２に係る半導体装置１０２においては、図６に示すように、オーミックメタル層１４０の表面に別途のアノード電極層が形成されていない。従って、オーミックメタル層１４０をアノード電極層として用いる。 [Embodiment 2]
A. Semiconductor Device According to Second Embodiment FIG. 6 is a cross-sectional view of a semiconductor device 102 according to the second embodiment.
The semiconductor device 102 according to the second embodiment basically has the same configuration as that of the semiconductor device 100 according to the first embodiment, but is different from the semiconductor device 100 according to the first embodiment in that an ohmic metal layer is used as the anode electrode layer. Not the case.
That is, in the semiconductor device 102 according to the second embodiment, as shown in FIG. 6, an additional anode electrode layer on the ohmic surface of the metal layer 14 0 is not formed. Thus, using the ohmic metal layer 14 0 as an anode electrode layer.

このように、実施形態２に係る半導体装置１０２は、オーミックメタル層をアノード電極層として用いる点が実施形態１に係る半導体装置１００の場合とは異なるが、実施形態１に係る半導体装置１００の場合と同様に、ｐ＋型拡散領域１２０の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域１５０を備えるため、局所ライフタイム制御領域１５０を形成する際に、ｐ＋型拡散領域１２０が形成されていない領域（すなわちショットキー接合が形成される領域）には粒子線を照射する必要がなくなる。その結果、ショットキー接合に、粒子線照射に起因する欠陥が形成されなくなり、逆方向リーク電流ＩＲが低い半導体装置となる。 As described above, the semiconductor device 102 according to the second embodiment is different from the semiconductor device 100 according to the first embodiment in that the ohmic metal layer is used as the anode electrode layer. Like the order to prepare the local life time control region 150 that lifetime killer is introduced only immediately below the p + -type diffusion region 120, when forming a local life time control region 150, p + -type diffusion region 120 It is not necessary to irradiate a particle beam to a region that is not formed (that is, a region where a Schottky junction is formed). As a result, defects due to particle beam irradiation are not formed in the Schottky junction, and the semiconductor device has a low reverse leakage current IR.

従って、実施形態２に係る半導体装置１０２は、実施形態１に係る半導体装置１００の場合と同様、ＭＰＳ構造又はＪＢＳ構造を有し、低い順方向降下電圧ＶＦ及び高い逆方向耐圧ＶＲを両立させることが可能で、さらには、逆回復時間ｔｒｒが短く、かつ、逆方向リーク電流ＩＲが低い半導体装置となる。   Accordingly, the semiconductor device 102 according to the second embodiment has an MPS structure or a JBS structure, as in the case of the semiconductor device 100 according to the first embodiment, and achieves both a low forward drop voltage VF and a high reverse breakdown voltage VR. In addition, the semiconductor device can have a low reverse recovery time trr and a low reverse leakage current IR.

なお、実施形態２に係る半導体装置１０２は、オーミックメタル層をアノード電極層として用いる点以外の点は実施形態１に係る半導体装置１００の場合とは同様の構成を有するため、実施形態１に係る半導体装置１００が有する効果のうち該当する効果を有する。   The semiconductor device 102 according to the second embodiment has the same configuration as that of the semiconductor device 100 according to the first embodiment except that the ohmic metal layer is used as the anode electrode layer. The semiconductor device 100 has a corresponding effect among the effects of the semiconductor device 100.

以上、本発明の半導体装置及び半導体装置の製造方法を上記の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、その要旨を逸脱しない範囲において実施することが可能であり、例えば、次のような変形も可能である。   As mentioned above, although the semiconductor device and the manufacturing method of the semiconductor device of the present invention were explained based on the above-mentioned embodiment, the present invention is not limited to this, and can be implemented without departing from the gist thereof. For example, the following modifications are possible.

（１）上記した各実施形態においては、オーミックメタル層１４０の厚さがバリアメタル層１３０の厚さと同じでであるものとして本発明を説明したが、本発明はこれに限定されるものではない。図７は、変形例２に係る半導体装置１０２ａの断面図である。図８は、変形例３に係る半導体装置１０２ｂの断面図である。図７又は図８に示すように、オーミックメタル層の厚さはバリアメタル層の厚さよりも厚くてもよいし、薄くてもよい。要するに、バリアメタル層の厚さ及びオーミックメタル層の厚さは、粒子線照射を行うとき、ｐ＋型拡散領域１２０が形成されていない領域においては粒子線がオーミックメタル層１４０及びバリアメタル層１３０を突き抜けることがなく、ｐ＋型拡散領域１２０が形成されている領域においては粒子線がｐ＋型拡散領域１２０の直下に到達するような厚さに設定されていればよい。 (1) In each of the embodiments described above, the present invention has been described on the assumption that the thickness of the ohmic metal layer 140 is the same as the thickness of the barrier metal layer 130. However, the present invention is not limited to this. . FIG. 7 is a cross-sectional view of a semiconductor device 102a according to the second modification. FIG. 8 is a cross-sectional view of a semiconductor device 102b according to Modification 3. As shown in FIG. 7 or FIG. 8, the ohmic metal layer may be thicker or thinner than the barrier metal layer. In short, the thickness of the barrier metal layer and the thickness of the ohmic metal layer are the same as those of the ohmic metal layer 140 and the barrier metal layer 130 in the region where the p + -type diffusion region 120 is not formed when the particle beam irradiation is performed. In the region where the p + -type diffusion region 120 is formed, the thickness should be set so that the particle beam reaches just below the p + -type diffusion region 120.

（２）上記した各実施形態においては、バリアメタルの材料として白金を用いたが、本発明はこれに限定されるものではない。例えば、白金以外の金属材料（例えばモリブデン、チタン、アルミニウムなど）を用いてもよい。 (2) In each of the above embodiments, platinum is used as the material for the barrier metal, but the present invention is not limited to this. For example, a metal material other than platinum (eg, molybdenum, titanium, aluminum, etc.) may be used.

（３）上記した各実施形態においては、オーミックメタルの材料としてアルミニウムを用いたが、本発明はこれに限定されるものではない。例えば、アルミニウム以外の金属材料（例えばアルミニウム合金、金、金合金、銀、銀合金、ニッケル、ニッケル合金など）を用いてもよい。 (3) In each of the embodiments described above, aluminum is used as the ohmic metal material, but the present invention is not limited to this. For example, a metal material other than aluminum (eg, an aluminum alloy, gold, a gold alloy, silver, a silver alloy, nickel, a nickel alloy, or the like) may be used.

（４）上記した各実施形態においては、ヘリウムイオン照射を行うことによりｐ＋型拡散領域の直下に粒子（ヘリウムイオン）を導入したが、本発明はこれに限定されるものではない。例えば、例えばプロトン照射を行うことによりｐ＋型拡散領域の直下に粒子（プロトン）を導入してもよい。 (4) In each of the above-described embodiments, particles (helium ions) are introduced directly under the p + type diffusion region by performing helium ion irradiation, but the present invention is not limited to this. For example, particles (protons) may be introduced immediately below the p + type diffusion region by, for example, proton irradiation.

（５）上記した各実施形態においては、ｐ＋型拡散領域の直下に局所ライフタイム制御領域１５０を形成することにより、逆回復時間ｔｒｒを短くしているが、本発明はこれに限定されるものではない。例えば、「ｐ＋型拡散領域の直下に局所ライフタイム制御領域１５０を形成すること」に加えて「半導体基板に電子ビームを照射して半導体基板全体に欠陥を形成すること」により、逆回復時間ｔｒｒを短くしてもよい。 (5) In each of the above embodiments, the local lifetime control region 150 is formed immediately below the p + type diffusion region to shorten the reverse recovery time trr. However, the present invention is limited to this. is not. For example, in addition to “forming the local lifetime control region 150 immediately below the p + -type diffusion region”, “reducing the entire semiconductor substrate by irradiating the semiconductor substrate with an electron beam”, the reverse recovery time trr May be shortened.

（６）上記した各実施形態においては、第１導電型をｎ型とし第２導電型をｐ型として、本発明の半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし第２導電型をｎ型としてもよい。 ( 6 ) In each of the above embodiments, the semiconductor device of the present invention has been described with the first conductivity type as n-type and the second conductivity type as p-type. However, the present invention is not limited to this. For example, the first conductivity type may be p-type and the second conductivity type may be n-type.

１００，１０２，１０２ａ，１０２ｂ，８００，９００…半導体装置、１１０，８１０，９１０…半導体基板、１１２，８１２，９１２…ｎ＋半導体層、１１２’…ｎ型不純物導入領域、１１４，８１４，９１４…ｎ−半導体層、１２０，９２０…ｐ＋型拡散領域、１２０’…ｐ型不純物導入領域、１３０，８３０，９３０…バリアメタル層、１４０…オーミックメタル層、１５０，９５０…局所ライフタイム制御領域、１５０’…粒子導入領域、１６０，８６０，９６０…アノード電極層、１７０，８７０，９７０…カソード電極層、Ｍ１…マスク 100, 102, 102a, 102b, 800, 900 ... semiconductor device, 110, 810, 910 ... semiconductor substrate, 112, 812, 912 ... n + semiconductor layer, 112 '... n-type impurity introduction region, 114, 814, 914 ... n - semiconductor layer, 120, 920... p + type diffusion region, 120 ′... p-type impurity introduction region, 130, 830, 930... barrier metal layer, 140 ... ohmic metal layer, 150, 950. 150 '... particle introduction region, 160, 860, 960 ... anode electrode layer, 170, 870, 970 ... cathode electrode layer, M1 ... mask

Claims (7)

第１導電型の半導体層と、
前記半導体層の第１主面側表面に選択的に形成され、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域と、
前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に形成され、前記半導体層との間でショットキー接合を形成するバリアメタル層と、
前記バリアメタル層を覆うように前記半導体層の第１主面側全面に形成され、前記高濃度拡散領域との間でオーミック接合を形成するオーミックメタル層と、
前記高濃度拡散領域の直下にのみライフタイムキラーが導入された局所ライフタイム制御領域とを備え、
局所ライフタイム制御領域は、「前記高濃度拡散領域が形成されていない領域には前記バリアメタル層及び前記オーミックメタル層が形成され、前記高濃度拡散領域が形成されている領域には前記オーミックメタル層のみが形成されることにより、前記高濃度拡散領域が形成されていない領域と前記高濃度拡散領域が形成されている領域との間に形成された凹凸構造」を介して選択的に粒子線照射を行うことにより製造されたものであることを特徴とする半導体装置。 A first conductivity type semiconductor layer;
A second conductivity type impurity formed selectively on the first main surface side surface of the semiconductor layer and having a conductivity type opposite to the first conductivity type impurity is higher than the concentration of the first conductivity type impurity in the semiconductor layer. A high-concentration diffusion region of the second conductivity type contained in
A barrier metal layer formed in a region where the high-concentration diffusion region is not formed on the first main surface side surface of the semiconductor layer, and forming a Schottky junction with the semiconductor layer;
An ohmic metal layer that is formed over the first main surface side of the semiconductor layer so as to cover the barrier metal layer and forms an ohmic junction with the high-concentration diffusion region;
With a local lifetime control region in which a lifetime killer is introduced only directly under the high concentration diffusion region ,
The local lifetime control region is “the region where the high concentration diffusion region is not formed is formed with the barrier metal layer and the ohmic metal layer, and the region where the high concentration diffusion region is formed is the ohmic metal. By forming only the layer, the particle beam is selectively transmitted via the concavo-convex structure formed between the region where the high concentration diffusion region is not formed and the region where the high concentration diffusion region is formed. A semiconductor device manufactured by performing irradiation. 請求項１に記載の半導体装置において、
前記局所ライフタイム制御領域は、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に形成されていることを特徴とする半導体装置。 The semiconductor device according to claim 1,
The local lifetime control region is formed in a range that is deeper than the deepest portion of the high concentration diffusion region and shallower than a depth position that is 10 μm deeper than the deepest portion of the high concentration diffusion region. A semiconductor device. 請求項１に記載の半導体装置を製造するための半導体装置の製造方法であって、
第１導電型の半導体層を備える半導体基板を準備する半導体基板準備工程と、
前記半導体層の第１主面側表面に、第１導電型不純物とは反対導電型の第２導電型不純物を前記半導体層における前記第１導電型不純物の濃度よりも高い濃度で含有する第２導電型の高濃度拡散領域を選択的に形成する高濃度拡散領域形成工程と、
前記半導体層の第１主面側表面上における前記高濃度拡散領域が形成されていない領域に前記バリアメタル層を形成する工程と、
前記半導体層の第１主面側から前記バリアメタル層を覆うようにオーミックメタル層を全面に形成する工程と、
前記バリアメタル層及び前記オーミックメタル層からなる凹凸構造を介して選択的に粒子線照射を行うことにより、前記高濃度拡散領域の直下にのみライフタイムキラーとなる粒子を導入する粒子導入工程と、
前記半導体基板をアニールすることにより局所ライフタイム制御領域を形成するアニール工程とをこの順序で含むことを特徴とする半導体装置の製造方法。 A manufacturing method of a semiconductor device for manufacturing the semiconductor device according to claim 1,
A semiconductor substrate preparation step of preparing a semiconductor substrate including a semiconductor layer of a first conductivity type;
A second conductive type impurity containing a second conductivity type impurity opposite to the first conductivity type impurity in the surface of the first main surface side of the semiconductor layer at a concentration higher than the concentration of the first conductivity type impurity in the semiconductor layer. A high concentration diffusion region forming step of selectively forming a conductive type high concentration diffusion region;
Forming the barrier metal layer in a region where the high concentration diffusion region is not formed on the first main surface side surface of the semiconductor layer;
Forming an ohmic metal layer over the entire surface so as to cover the barrier metal layer from the first main surface side of the semiconductor layer;
A particle introduction step of introducing particles that become a lifetime killer only directly under the high-concentration diffusion region by selectively irradiating the particle beam through an uneven structure composed of the barrier metal layer and the ohmic metal layer;
An annealing method for forming a local lifetime control region by annealing the semiconductor substrate in this order. 請求項３に記載の半導体装置の製造方法において、
前記粒子導入工程においては、前記粒子を、前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲に導入することを特徴とする半導体装置。 In the manufacturing method of the semiconductor device according to claim 3 ,
In the particle introduction step, introducing the particles into a range deeper than the deepest portion of the high concentration diffusion region and shallower than a depth position that is 10 μm deeper than the deepest portion of the high concentration diffusion region. A featured semiconductor device. 請求項３又は４に記載の半導体装置の製造方法において、
前記バリアメタル層の厚さ及び前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に、前記高濃度不純物領域が形成されていない領域においては粒子線が前記オーミックメタル層及び前記バリアメタル層を突き抜けることがなく、前記高濃度不純物領域が形成されている領域においては粒子線が前記高濃度拡散領域の直下に到達するような厚さに設定されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 3 or 4 ,
The thickness of the barrier metal layer and the thickness of the ohmic metal layer are determined in a region where the high concentration impurity region is not formed when the particles are introduced immediately below the high concentration diffusion region in the particle introduction step. The particle beam does not penetrate the ohmic metal layer and the barrier metal layer, and in the region where the high-concentration impurity region is formed, the particle beam has a thickness that reaches just below the high-concentration diffusion region. A method for manufacturing a semiconductor device, wherein the semiconductor device is set. 請求項５に記載の半導体装置の製造方法において、
前記オーミックメタル層の厚さは、前記粒子導入工程で前記粒子を前記高濃度拡散領域の直下に導入する際に前記高濃度不純物領域が形成されている領域においては粒子線が前記高濃度拡散領域の最深部よりも深く、かつ、前記高濃度拡散領域の最深部よりもさらに１０μｍ深い深さ位置よりも浅い範囲における所定の深さ位置に到達するような厚さに設定されていることを特徴とする半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 5 ,
The thickness of the ohmic metal layer is such that, in the region where the high-concentration impurity region is formed when the particles are introduced immediately below the high-concentration diffusion region in the particle introduction step, the particle beam is in the high-concentration diffusion region. The thickness is set so as to reach a predetermined depth position in a range that is deeper than the deepest portion of the high-concentration diffusion region and 10 μm deeper than the deepest portion of the high-concentration diffusion region. A method for manufacturing a semiconductor device. 請求項３〜６のいずれかに記載の半導体装置の製造方法において、
前記アニール工程においては、３００℃〜３５０℃の範囲内にある温度で前記半導体基板をアニールすることを特徴とする半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 3-6,
In the annealing step, the semiconductor substrate is annealed at a temperature within a range of 300 ° C. to 350 ° C.
JP2010184484A 2010-08-19 2010-08-19 Semiconductor device and manufacturing method thereof Active JP5548066B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010184484A JP5548066B2 (en) 2010-08-19 2010-08-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010184484A JP5548066B2 (en) 2010-08-19 2010-08-19 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012044006A JP2012044006A (en) 2012-03-01
JP5548066B2 true JP5548066B2 (en) 2014-07-16

Family

ID=45899969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010184484A Active JP5548066B2 (en) 2010-08-19 2010-08-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5548066B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101393564B1 (en) 2012-11-23 2014-05-09 현대자동차 주식회사 Schottky barrier diode and method for manufacturing the same
EP3231008B1 (en) 2014-12-08 2019-01-02 ABB Schweiz AG Method for manufacturing a wide bandgap junction barrier schottky diode

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373076B1 (en) * 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
JP4319810B2 (en) * 2002-07-16 2009-08-26 日本インター株式会社 Semiconductor device and manufacturing method thereof
JP4193993B2 (en) * 2005-01-14 2008-12-10 日本インター株式会社 JBS and manufacturing method thereof
JP2006228772A (en) * 2005-02-15 2006-08-31 Matsushita Electric Ind Co Ltd Schottky barrier diode and manufacturing method thereof
JP5546759B2 (en) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012044006A (en) 2012-03-01

Similar Documents

Publication Publication Date Title
US10847609B2 (en) Method of manufacturing a semiconductor device in which a lifetime of carriers is controlled
JP5641055B2 (en) Semiconductor device and manufacturing method thereof
CN105206681B (en) Wide band gap high density semiconductor switching device and method of manufacturing the same
WO2016204097A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP5505498B2 (en) Semiconductor device and manufacturing method thereof
CN106024850A (en) Semiconductor device
US20150318385A1 (en) Semiconductor device
JPWO2013161116A1 (en) Semiconductor device and manufacturing method thereof
JP2021034726A (en) Semiconductor device and manufacturing method of the same
JP2011222660A (en) Method of manufacturing semiconductor device
JP2008140968A (en) Trench schottky barrier diode
JP5548066B2 (en) Semiconductor device and manufacturing method thereof
JP7403386B2 (en) semiconductor equipment
JP5588270B2 (en) Semiconductor device and manufacturing method thereof
JP2010073857A (en) Method of manufacturing semiconductor device
JP7332543B2 (en) semiconductor equipment
JP4000927B2 (en) Semiconductor device and manufacturing method thereof
JP2016086136A (en) Method of manufacturing semiconductor device
JP7231040B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2010118674A (en) Semiconductor device and method of manufacturing the same
JP6445480B2 (en) Manufacturing method of SOI substrate
JP2023010539A (en) Semiconductor device
JP2024021099A (en) Semiconductor device and semiconductor device manufacturing method
JP2023062606A (en) Semiconductor device and method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140516

R150 Certificate of patent or registration of utility model

Ref document number: 5548066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150