JP2008140968A - Trench schottky barrier diode - Google Patents

Trench schottky barrier diode Download PDF

Info

Publication number
JP2008140968A
JP2008140968A JP2006325447A JP2006325447A JP2008140968A JP 2008140968 A JP2008140968 A JP 2008140968A JP 2006325447 A JP2006325447 A JP 2006325447A JP 2006325447 A JP2006325447 A JP 2006325447A JP 2008140968 A JP2008140968 A JP 2008140968A
Authority
JP
Japan
Prior art keywords
region
schottky barrier
barrier diode
trench schottky
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006325447A
Other languages
Japanese (ja)
Other versions
JP5030563B2 (en
Inventor
Shinji Kuri
伸治 九里
Mizue Yamaji
瑞枝 山地
Toshiyuki Takemori
俊之 竹森
Yuji Watanabe
祐司 渡辺
Masaru Takizawa
勝 滝沢
Junichi Ishida
純一 石田
Hajime Iwata
一 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2006325447A priority Critical patent/JP5030563B2/en
Publication of JP2008140968A publication Critical patent/JP2008140968A/en
Application granted granted Critical
Publication of JP5030563B2 publication Critical patent/JP5030563B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a trench Schottky barrier diode wherein the trade-off of its forward voltage and its backward leak current is improved in comparison with conventional ones. <P>SOLUTION: The Schottky barrier diode 100 has a silicon substrate 110 with an n<SP>++</SP>-type cathode region 112 provided on its first-principal-surface side and an n<SP>-</SP>-type drift region 114 provided on its second-principal-surface side and a plurality of trench regions 116 provided on the second-principal-surface side of the silicon substrate 110. It has further mesa regions 122 provided in the portions of the second-principal-surface side of the silicon substrate 110 where the plurality of trench regions 116 are not provided, and a barrier metal layer 124 provided above the second principal surface of the silicon substrate 110 which forms a Schottky junction together with each mesa region 122. Furthermore, it has each n<SP>+</SP>-type semiconductor region 130 formed on the surface of each mesa region 122. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、トレンチショットキバリアダイオードに関する。   The present invention relates to a trench Schottky barrier diode.

図１３は、従来のトレンチショットキバリアダイオード９００を説明するために示す図である。従来のトレンチショットキバリアダイオード９００は、図１３に示すように、第１主面側に設けられたｎ＋＋型カソード領域９１２（第１導電型のカソード領域）及び第２主面側に設けられｎ＋＋型カソード領域９１２が含有するｎ型不純物よりも低濃度のｎ型不純物を含有するｎ−型ドリフト領域９１４（第１導電型のドリフト領域）を有するシリコン基板９１０（半導体基板）と、シリコン基板９１０の第２主面側に設けられｎ−型ドリフト領域９１４との境界面に形成された絶縁領域９２０を介して導電材９１８が埋め込まれた構造を有する複数のトレンチ領域９１６と、シリコン基板９１０の第２主面側における複数のトレンチ領域９１６が設けられていない部分に設けられたメサ領域９２２と、シリコン基板９１０の第２主面上に設けられメサ領域９２２との間でショットキ接合を形成するバリア金属層９２４とを備える（例えば、特許文献１〜３参照。）。
なお、図１２中、符号９２６はバリア金属層９２４の上方に設けられたアノード電極層９２６を示し、符号９２８はｎ＋＋型カソード領域９１２の下方に設けられたカソード電極層を示す。また、本明細書中、第１主面とは、半導体基板におけるカソード領域側の主面のことをいい、第２主面とは、半導体基板におけるドリフト領域側の主面のことをいう。 FIG. 13 is a diagram for explaining a conventional trench Schottky barrier diode 900. As shown in FIG. 13, a conventional trench Schottky barrier diode 900 includes an n ++ type cathode region 912 (first conductivity type cathode region) provided on the first main surface side and an n n type cathode surface provided on the second main surface side. A silicon substrate 910 (semiconductor substrate) having an n − -type drift region 914 (drift region of the first conductivity type) containing an n-type impurity at a lower concentration than the n-type impurity contained in the ++- type cathode region 912, and a silicon substrate A plurality of trench regions 916 having a structure in which a conductive material 918 is embedded via an insulating region 920 provided on a boundary surface with the n − type drift region 914 provided on the second main surface side of the 910; and a silicon substrate 910 A mesa region 922 provided in a portion where the plurality of trench regions 916 are not provided on the second main surface side of the second main surface, and a second main surface of the silicon substrate 910 And a barrier metal layer 924 that forms a Schottky junction with the mesa region 922 (see, for example, Patent Documents 1 to 3).
In FIG. 12, reference numeral 926 denotes an anode electrode layer 926 provided above the barrier metal layer 924, and reference numeral 928 denotes a cathode electrode layer provided below the n ++ type cathode region 912. In the present specification, the first main surface refers to the main surface on the cathode region side of the semiconductor substrate, and the second main surface refers to the main surface on the drift region side of the semiconductor substrate.

このため、従来のトレンチショットキバリアダイオード９００によれば、メサ領域９２２の側壁がトレンチ領域９１６で覆われているため、逆バイアス時にはメサ領域９２２の内部が空乏化してピンチオフされ、逆方向リーク電流を小さくすることが可能となる。   Therefore, according to the conventional trench Schottky barrier diode 900, since the sidewall of the mesa region 922 is covered with the trench region 916, the inside of the mesa region 922 is depleted and pinched off during reverse bias, and reverse leakage current is reduced. It can be made smaller.

特開２００１−６８６８８号公報JP 2001-68688 A 特許第２９１１６０５号公報Japanese Patent No. 2911605 特表２０００−５１２０７５号公報Special Table 2000-512075

しかしながら、ショットキバリアダイオードにおいては、順方向電圧が低く、かつ、逆方向リーク電流が小さいことが求められているところ、従来のトレンチショットキバリアダイオード９００においては、逆方向リーク電流を小さくすることが可能である一方、トレンチ領域９１６の分だけショットキ接合の有効面積が小さくなるため、その分、順方向電圧を低くすることは困難となる。   However, the Schottky barrier diode is required to have a low forward voltage and a low reverse leakage current. In the conventional trench Schottky barrier diode 900, the reverse leakage current can be reduced. On the other hand, since the effective area of the Schottky junction is reduced by the amount of the trench region 916, it is difficult to reduce the forward voltage accordingly.

そこで、本発明は、上記のような問題を解決するためになされたもので、順方向電圧が低く、かつ、逆方向リーク電流が小さいトレンチショットキバリアダイオード、言い換えると、順方向電圧及び逆方向リーク電流のトレードオフ関係が従来よりも改善されたトレンチショットキバリアダイオードを提供することを目的とする。   Accordingly, the present invention has been made to solve the above-described problems, and is a trench Schottky barrier diode having a low forward voltage and a low reverse leakage current, in other words, a forward voltage and a reverse leakage. It is an object of the present invention to provide a trench Schottky barrier diode in which the current trade-off relationship is improved as compared with the prior art.

（１）本発明のトレンチショットキバリアダイオードは、第１主面側に設けられた第１導電型のカソード領域及び第２主面側に設けられ前記カソード領域が含有する第１導電型の不純物よりも低濃度の第１導電型の不純物を含有する第１導電型のドリフト領域を有する半導体基板と、前記半導体基板の第２主面側に設けられ前記ドリフト領域との境界面に形成された絶縁領域を介して導電材が埋め込まれた構造を有する複数のトレンチ領域と、前記半導体基板の第２主面側における前記複数のトレンチ領域が設けられていない部分に設けられたメサ領域と、前記半導体基板の第２主面上に設けられ前記メサ領域との間でショットキ接合を形成するバリア金属層とを備えるトレンチショットキバリアダイオードであって、前記メサ領域の表面には、前記ドリフト領域が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されていることを特徴とする。 (1) The trench Schottky barrier diode of the present invention includes a first conductivity type cathode region provided on the first main surface side and a first conductivity type impurity provided on the second main surface side and contained in the cathode region. Insulation formed at the boundary surface between the semiconductor substrate having the first conductivity type drift region containing the first conductivity type impurity at a low concentration and the second main surface side of the semiconductor substrate and the drift region A plurality of trench regions having a structure in which a conductive material is embedded via a region; a mesa region provided in a portion of the second main surface side of the semiconductor substrate where the plurality of trench regions are not provided; and the semiconductor A trench Schottky barrier diode provided on a second main surface of a substrate and comprising a barrier metal layer that forms a Schottky junction with the mesa region, the trench Schottky barrier diode on the surface of the mesa region Characterized in that the semiconductor region of a first conductivity type containing an impurity of the first conductivity type high concentration is formed than the first conductivity type impurity of which the drift region is contained.

このため、本発明のトレンチショットキバリアダイオードによれば、メサ領域の側壁がトレンチ領域で覆われているため、逆バイアス時にはメサ領域の内部が空乏化してピンチオフされ、逆方向リーク電流を小さくすることが可能となる。   Therefore, according to the trench Schottky barrier diode of the present invention, since the side wall of the mesa region is covered with the trench region, the inside of the mesa region is depleted and pinched off during reverse bias, thereby reducing the reverse leakage current. Is possible.

また、本発明のトレンチショットキバリアダイオードによれば、メサ領域の表面には、ドリフト領域が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されているため、実効的なバリアハイトΦＢを低くするとともにメサ領域の抵抗を低減することが可能となり、従来のトレンチショットキバリアダイオードの場合よりも順方向電圧を低くすることが可能となる。   Further, according to the trench Schottky barrier diode of the present invention, the surface of the mesa region has the first conductivity type impurity containing the first conductivity type impurity having a higher concentration than the first conductivity type impurity contained in the drift region. Since the semiconductor region is formed, the effective barrier height ΦB can be lowered and the resistance of the mesa region can be reduced, and the forward voltage can be lowered as compared with the conventional trench Schottky barrier diode. Become.

このため、本発明のトレンチショットキバリアダイオードは、順方向電圧が低く、かつ、逆方向リーク電流が小さいトレンチショットキバリアダイオード、言い換えると、順方向電圧及び逆方向リーク電流のトレードオフ関係が従来よりも改善されたトレンチショットキバリアダイオードとなる。   For this reason, the trench Schottky barrier diode of the present invention has a low forward voltage and a small reverse leakage current, in other words, a trade-off relationship between the forward voltage and the reverse leakage current is higher than that of the conventional one. An improved trench Schottky barrier diode results.

また、本発明のトレンチショットキバリアダイオードによれば、トレンチ領域の底面及び側面に形成された絶縁領域に逆バイアス電圧の一部を負わせることでドリフト領域にかかる電界強度を緩和することが可能となるため、半導体領域を形成することに起因して逆方向耐圧が低下するということを抑制することが可能となる。   Further, according to the trench Schottky barrier diode of the present invention, it is possible to alleviate the electric field strength applied to the drift region by applying a part of the reverse bias voltage to the insulating regions formed on the bottom and side surfaces of the trench region. Therefore, it is possible to suppress a decrease in reverse breakdown voltage due to the formation of the semiconductor region.

なお、本発明のトレンチショットキバリアダイオードにおいては、導電材の材料をバリア金属層の材料と異なるものとしてもよいし、導電材の材料をバリア金属層の材料と同じものとしてもよい。後者の場合には、バリア金属層を形成する際に導電材を埋め込むようにしてもよい。   In the trench Schottky barrier diode of the present invention, the material of the conductive material may be different from the material of the barrier metal layer, or the material of the conductive material may be the same as the material of the barrier metal layer. In the latter case, a conductive material may be embedded when the barrier metal layer is formed.

（２）本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の深さは、前記トレンチ領域の深さよりも浅いことが好ましい。 (2) In the trench Schottky barrier diode of the present invention, it is preferable that the depth of the semiconductor region is shallower than the depth of the trench region.

このように構成することにより、逆バイアス時にトレンチ領域底部から広がる空乏層をカソード領域の方向に十分大きくすることが可能となるため、半導体領域を形成することに起因して逆方向耐圧が低下するのを抑制することが可能となる。   With this configuration, the depletion layer extending from the bottom of the trench region can be made sufficiently large in the direction of the cathode region at the time of reverse bias, so that the reverse breakdown voltage is reduced due to the formation of the semiconductor region. Can be suppressed.

また、本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の深さは、前記トレンチ領域の深さの５０％以上であることが好ましい。   In the trench Schottky barrier diode of the present invention, it is preferable that the depth of the semiconductor region is 50% or more of the depth of the trench region.

このように構成することにより、半導体領域を形成することに起因して逆方向耐圧が低下することを抑制しつつ、メサ領域の抵抗を低減して順方向電圧を低くすることが可能となる。   With this configuration, it is possible to reduce the resistance in the mesa region and lower the forward voltage while suppressing the reverse breakdown voltage from being lowered due to the formation of the semiconductor region.

（３）本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の表面不純物濃度は、５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であることが好ましい。 (3) In the trench Schottky barrier diode of the present invention, the surface impurity concentration of the semiconductor region is preferably 5 × 10 15 cm −3 to 1 × 10 17 cm −3 .

半導体領域の表面不純物濃度を５×１０１５ｃｍ−３以上としたのは、半導体領域の表面不純物濃度が５×１０１５ｃｍ−３未満である場合には、実効的なバリアハイトΦＢを十分に低くするとともにメサ領域の抵抗を十分に低減することができないために、順方向電圧を十分に低くすることができない場合があるからである。一方、半導体領域の表面不純物濃度を１×１０１７ｃｍ−３以下としたのは、半導体領域の表面不純物濃度が１×１０１７ｃｍ−３を超える場合には、実効的なバリアハイトΦＢが低くなりすぎて逆方向リーク電流を小さくすることができない場合があるからである。 The reason why the surface impurity concentration of the semiconductor region is 5 × 10 15 cm −3 or more is that the effective barrier height ΦB is sufficiently low when the surface impurity concentration of the semiconductor region is less than 5 × 10 15 cm −3. In addition, because the resistance of the mesa region cannot be sufficiently reduced, the forward voltage may not be sufficiently lowered. On the other hand, the surface impurity concentration of the semiconductor region is set to 1 × 10 17 cm −3 or less because the effective barrier height ΦB is lowered when the surface impurity concentration of the semiconductor region exceeds 1 × 10 17 cm −3. This is because the reverse leakage current may not be reduced too much.

なお、本発明のトレンチショットキバリアダイオードにおいて、半導体領域の表面不純物濃度とは、半導体領域の表面における不純物濃度のことをいう。   In the trench Schottky barrier diode of the present invention, the surface impurity concentration of the semiconductor region means the impurity concentration on the surface of the semiconductor region.

（４）本発明のトレンチショットキバリアダイオードにおいては、前記第１導電型の半導体領域の不純物濃度は、前記第１導電型の半導体領域の表面で最も高いことが好ましい。 (4) In the trench Schottky barrier diode of the present invention, it is preferable that the impurity concentration of the first conductivity type semiconductor region is highest on the surface of the first conductivity type semiconductor region.

このように構成することにより、実効的なバリアハイトΦＢを効果的に低くすることで順方向電圧を低くすることが可能となる。   With this configuration, it is possible to reduce the forward voltage by effectively reducing the effective barrier height ΦB.

（５）本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域の不純物濃度は、前記第１導電型の半導体領域の表面と底部との間の中間部分で最も高いことが好ましい。 (5) In the trench Schottky barrier diode of the present invention, it is preferable that the impurity concentration of the semiconductor region is highest in an intermediate portion between the surface and the bottom of the first conductivity type semiconductor region.

このように構成することにより、逆方向リーク電流を比較的小さなものに維持しつつ、メサ領域の抵抗を低減して順方向電圧を低くすることが可能となる。   With this configuration, it is possible to reduce the resistance in the mesa region and reduce the forward voltage while keeping the reverse leakage current relatively small.

（６）本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域は、イオン注入法によって第１導電型の不純物を前記ドリフト領域の表面から所定深さに注入する工程と、イオン注入法によって前記第１導電型の不純物よりも低濃度の第２導電型の不純物を前記ドリフト領域の表面から前記所定深さより浅く注入する工程とを実施することにより形成されたものであることが好ましい。 (6) In the trench Schottky barrier diode of the present invention, the semiconductor region is formed by implanting a first conductivity type impurity from the surface of the drift region to a predetermined depth by an ion implantation method, and the first region by the ion implantation method. Preferably, the second conductivity type impurity having a lower concentration than the one conductivity type impurity is implanted from the surface of the drift region to a depth shallower than the predetermined depth.

このように構成することにより、上記（５）に記載のショットキバリアダイオードを構成することが可能となる。   With this configuration, the Schottky barrier diode described in (5) above can be configured.

（７）本発明のトレンチショットキバリアダイオードにおいては、前記半導体領域は、高加速イオン注入法によって第１導電型の不純物を前記ドリフト領域に注入することによって形成されたものであることが好ましい。 (7) In the trench Schottky barrier diode of the present invention, it is preferable that the semiconductor region is formed by implanting a first conductivity type impurity into the drift region by a high acceleration ion implantation method.

このように構成することによっても、上記（５）に記載のショットキバリアダイオードを構成することが可能となる。   Also with this configuration, the Schottky barrier diode described in (5) can be configured.

（８）本発明のトレンチショットキバリアダイオードにおいて、前記ドリフト領域は、前記半導体領域の底部から前記ドリフト領域における前記カソード領域と接する部分に向けて第１導電型の不純物の不純物濃度が徐々に高くなるように構成されていることが好ましい。 (8) In the trench Schottky barrier diode of the present invention, in the drift region, the impurity concentration of the first conductivity type impurity gradually increases from the bottom of the semiconductor region toward the portion of the drift region in contact with the cathode region. It is preferable that it is comprised.

このように構成することにより、逆方向リーク電流を小さなものに維持しつつ、メサ領域及びドリフト領域における合成抵抗を低減して順方向電圧を低くすることが可能となる。   With this configuration, the forward voltage can be lowered by reducing the combined resistance in the mesa region and the drift region while keeping the reverse leakage current small.

以下、本発明のトレンチショットキバリアダイオードについて、図に示す実施の形態に基づいて説明する。   Hereinafter, a trench Schottky barrier diode of the present invention will be described based on an embodiment shown in the drawings.

［実施形態１］
（実施形態１に係るトレンチショットキバリアダイオード１００の構成）
図１は、実施形態１に係るトレンチショットキバリアダイオード１００を説明するために示す図である。図１（ａ）はトレンチショットキバリアダイオード１００の断面図であり、図１（ｂ）はトレンチショットキバリアダイオード１００の上面図であり、図１（ｃ）は実施形態１における変形例に係るトレンチショットキバリアダイオード１００ａの上面図である。なお、図１（ｂ）及び図１（ｃ）においては、バリア金属層１２４及びアノード電極層１２６の図示を省略している。 [Embodiment 1]
(Configuration of Trench Schottky Barrier Diode 100 According to Embodiment 1)
FIG. 1 is a diagram for explaining a trench Schottky barrier diode 100 according to the first embodiment. 1A is a cross-sectional view of the trench Schottky barrier diode 100, FIG. 1B is a top view of the trench Schottky barrier diode 100, and FIG. 1C is a trench Schottky according to a modification of the first embodiment. It is a top view of the barrier diode 100a. In FIGS. 1B and 1C, the barrier metal layer 124 and the anode electrode layer 126 are not shown.

実施形態１に係るトレンチショットキバリアダイオード１００は、図１に示すように、第１主面側に設けられたｎ＋＋型カソード領域１１２（カソード領域）及び第２主面側に設けられｎ＋＋型カソード領域１１２が含有するｎ型不純物よりも低濃度のｎ型不純物を含有するｎ−型ドリフト領域１１４（ドリフト領域）を有するシリコン基板１１０（半導体基板）と、シリコン基板１１０の第２主面側に設けられｎ−型ドリフト領域１１４との境界面に形成された絶縁領域１２０を介して導電材１１８が埋め込まれた構造を有する複数のトレンチ領域１１６と、シリコン基板１１０の第２主面側における複数のトレンチ領域１１６が設けられていない部分に設けられたメサ領域１２２と、シリコン基板１１０の第２主面上に設けられメサ領域１２２との間でショットキ接合を形成するバリア金属層１２４とを備える。 Trench Schottky barrier diode 100 according to the first embodiment, as shown in FIG. 1, n ++ type provided on the first main surface side cathode region 112 (cathode region) and a second disposed on the principal surface side n ++ type A silicon substrate 110 (semiconductor substrate) having an n − -type drift region 114 (drift region) containing an n-type impurity having a lower concentration than the n-type impurity contained in the cathode region 112, and the second main surface side of the silicon substrate 110 A plurality of trench regions 116 having a structure in which a conductive material 118 is embedded via an insulating region 120 formed at a boundary surface with the n − type drift region 114, and on the second main surface side of the silicon substrate 110. Mesa region 122 provided in a portion where a plurality of trench regions 116 are not provided, and a mesa region provided on the second main surface of silicon substrate 110 And a barrier metal layer 124 that forms a Schottky junction with the region 122.

実施形態１に係るトレンチショットキバリアダイオード１００においては、メサ領域１２２の表面には、ｎ−型ドリフト領域１１４が含有するｎ型不純物よりも高濃度のｎ型不純物を含有するｎ＋型半導体領域１３０が形成されている。なお、図１中、符号１２６はバリア金属層１２４の上方に設けられたアノード電極層１２６を示し、符号１２８はｎ＋＋型カソード領域１１２に接するように設けられたカソード電極層を示す。 In the trench Schottky barrier diode 100 according to the first embodiment, the surface of the mesa region 122 includes an n + type semiconductor region 130 containing an n-type impurity having a higher concentration than the n-type impurity contained in the n − type drift region 114. Is formed. In FIG. 1, reference numeral 126 indicates the anode electrode layer 126 provided above the barrier metal layer 124, and reference numeral 128 indicates the cathode electrode layer provided so as to be in contact with the n ++ type cathode region 112.

ｎ＋＋型カソード領域１１２の厚さは例えば４００μｍであり、ｎ−型ドリフト層１１４の厚さは例えば６．０μｍであり、トレンチ領域１１６の深さは例えば２．０μｍであり、ｎ＋型半導体領域１３０の深さは例えば１．５μｍである。また、ｎ＋＋型カソード領域１１２の不純物濃度は１．０×１０１９ｃｍ−３であり、ｎ−型ドリフト層１１４の不純物濃度は５．０×１０１５ｃｍ−３であり、ｎ＋型半導体領域１３０の表面不純物濃度は１．５×１０１６ｃｍ−３である。また、絶縁領域１２０の厚さは例えば３００ｎｍである。 The thickness of the n ++ type cathode region 112 is, for example, 400 μm, the thickness of the n − type drift layer 114 is, for example, 6.0 μm, the depth of the trench region 116 is, for example, 2.0 μm, and the n + type semiconductor The depth of the region 130 is, for example, 1.5 μm. The impurity concentration of the n ++ type cathode region 112 is 1.0 × 10 19 cm −3 , the impurity concentration of the n − type drift layer 114 is 5.0 × 10 15 cm −3 , and the n + type semiconductor. The surface impurity concentration of the region 130 is 1.5 × 10 16 cm −3 . Further, the thickness of the insulating region 120 is, for example, 300 nm.

導電材１１８はポリシリコンからなり、絶縁領域１２０は熱酸化により形成された二酸化ケイ素膜からなり、バリア金属層１２４はモリブデン膜からなり、アノード電極層１２６はアルミニウム膜及びニッケル膜等の積層膜からなり、カソード電極層１２８はチタン膜、ニッケル膜及び銀膜の積層膜からなる。   The conductive material 118 is made of polysilicon, the insulating region 120 is made of a silicon dioxide film formed by thermal oxidation, the barrier metal layer 124 is made of a molybdenum film, and the anode electrode layer 126 is made of a laminated film such as an aluminum film and a nickel film. The cathode electrode layer 128 is made of a laminated film of a titanium film, a nickel film, and a silver film.

なお、実施形態１に係るトレンチショットキバリアダイオード１００は、トレンチショットキバリアダイオード１００を上から見たときに、図１（ｂ）に示すような構造を有するが、本発明はこれに限定されるものではなく、図１（ｃ）に示すような構造を有してもよい。   The trench Schottky barrier diode 100 according to the first embodiment has a structure as shown in FIG. 1B when the trench Schottky barrier diode 100 is viewed from above, but the present invention is limited to this. Instead, it may have a structure as shown in FIG.

（実施形態１に係るトレンチショットキバリアダイオード１００の製造方法）
図２及び図３は、ショットキバリアダイオード１００の製造方法を説明するために示す図である。図２（ａ）〜図２（ｄ）及び図３（ａ）〜図３（ｄ）は各工程図である。
実施形態１に係るトレンチショットキバリアダイオード１００は、図２及び図３に示すように、以下の工程（ａ）〜工程（ｈ）を行うことによって製造することができる。 (Manufacturing method of trench Schottky barrier diode 100 according to Embodiment 1)
2 and 3 are views for explaining a method of manufacturing the Schottky barrier diode 100. FIG. 2A to 2D and FIGS. 3A to 3D are process diagrams.
As shown in FIGS. 2 and 3, the trench Schottky barrier diode 100 according to the first embodiment can be manufactured by performing the following steps (a) to (h).

（ａ）シリコン基板準備工程
ｎ＋＋型カソード領域１１２（厚さ：４００μｍ、不純物濃度：１．０×１０１９ｃｍ−３）の上面にｎ−型ドリフト領域１１４（厚さ：６．０μｍ、不純物濃度：５．０×１０１５ｃｍ−３）が形成されたシリコン基板１１０を準備する（図２（ａ）参照。）。 (A) Silicon substrate preparation step An n − type drift region 114 (thickness: 6.0 μm, impurity) on the upper surface of the n ++ type cathode region 112 (thickness: 400 μm, impurity concentration: 1.0 × 10 19 cm −3 ) A silicon substrate 110 having a concentration of 5.0 × 10 15 cm −3 ) is prepared (see FIG. 2A).

（ｂ）ｎ＋型半導体領域形成工程
イオン注入法によってｎ−型ドリフト領域１１４の表面にｎ型不純物としてのリンイオンを打ち込み、その後所定の熱処理を行ってｎ＋型半導体領域１３０（深さ：１．５μｍ、表面不純物濃度：１．５×１０１６ｃｍ−３）を形成する（図２（ｂ）参照。）。 (B) n + type semiconductor region forming step Phosphorus ions as n type impurities are implanted into the surface of the n − type drift region 114 by an ion implantation method, and then a predetermined heat treatment is performed to form the n + type semiconductor region 130 (depth: 1 5 μm, surface impurity concentration: 1.5 × 10 16 cm −3 ) (see FIG. 2B).

（ｃ）溝形成工程
ｎ−型ドリフト領域１１４の所定領域に溝１１７（深さ：２．０μｍ）を形成する（図２（ｃ）参照。）。 (C) Groove Formation Step A groove 117 (depth: 2.0 μm) is formed in a predetermined region of the n − -type drift region 114 (see FIG. 2C).

（ｄ）熱酸化及びポリシリコン膜形成工程
熱酸化により、溝１１７の内面（側面及び底面）及びｎ＋型半導体領域１３０の表面に熱酸化による二酸化ケイ素膜１２１を形成し、その後、二酸化ケイ素膜１２１の上面にＣＶＤによりポリシリコン膜１１９を形成する（図２（ｄ）参照。）。 (D) Thermal oxidation and polysilicon film formation step By thermal oxidation, a silicon dioxide film 121 is formed by thermal oxidation on the inner surface (side surface and bottom surface) of the groove 117 and the surface of the n + type semiconductor region 130, and then the silicon dioxide film A polysilicon film 119 is formed on the upper surface of 121 by CVD (see FIG. 2D).

（ｅ）トレンチ領域形成工程
ＣＭＰ（Chemical Mechanical Polishing）により所定量のポリシリコン膜１１９を除去するとともに、ｎ＋型半導体領域１３０の表面に形成された二酸化ケイ素膜１２１を除去することにより、ｎ−型ドリフト領域１１４との境界面に形成された絶縁領域１２０を介して導電材１１８が埋め込まれた構造を有する複数のトレンチ領域１１６を形成する（図３（ａ）参照。）。このとき、シリコン基板１１０の第２主面側における複数のトレンチ領域１１６が設けられていない部分にはメサ領域１２２が形成されることになり、メサ領域１２２の表面にはｎ＋型半導体領域１３０が形成されることになる。 (E) Trench region forming step A predetermined amount of the polysilicon film 119 is removed by CMP (Chemical Mechanical Polishing), and the silicon dioxide film 121 formed on the surface of the n + -type semiconductor region 130 is removed to remove n −. A plurality of trench regions 116 having a structure in which a conductive material 118 is embedded through an insulating region 120 formed at a boundary surface with the mold drift region 114 (see FIG. 3A). At this time, the mesa region 122 is formed in a portion where the plurality of trench regions 116 are not provided on the second main surface side of the silicon substrate 110, and the n + type semiconductor region 130 is formed on the surface of the mesa region 122. Will be formed.

（ｆ）バリア金属層形成工程
シリコン基板１１０の第２主面上に、モリブデン膜からなるバリア金属層１２４を形成する（図３（ｂ）参照。）。バリア金属層１２４は、メサ領域１２２との間でショットキ接合を形成する。 (F) Barrier Metal Layer Formation Step A barrier metal layer 124 made of a molybdenum film is formed on the second main surface of the silicon substrate 110 (see FIG. 3B). The barrier metal layer 124 forms a Schottky junction with the mesa region 122.

（ｇ）アノード電極層形成工程
バリア金属層１２４の上方に、蒸着法により、アルミニウム膜及びニッケル膜等の積層膜からなるアノード電極層１２６を形成する（図３（ｃ）参照。）。 (G) Anode electrode layer forming step An anode electrode layer 126 made of a laminated film such as an aluminum film and a nickel film is formed above the barrier metal layer 124 by vapor deposition (see FIG. 3C).

（ｈ）カソード電極層形成工程
ｎ＋＋型カソード領域１１２の下方に、チタン膜、ニッケル膜及び銀膜の積層膜からなるカソード電極層１２８を形成する（図３（ｄ）参照。）。 (H) Cathode Electrode Layer Formation Step A cathode electrode layer 128 made of a laminated film of a titanium film, a nickel film, and a silver film is formed below the n ++ type cathode region 112 (see FIG. 3D).

以上の工程を行うことによって、実施形態１に係るトレンチショットキバリアダイオード１００を製造することができる。   By performing the above steps, the trench Schottky barrier diode 100 according to the first embodiment can be manufactured.

（実施形態１に係るトレンチショットキバリアダイオード１００の効果）
実施形態１に係るトレンチショットキバリアダイオード１００によれば、メサ領域１２２の側壁がトレンチ領域１１６で覆われているため、逆バイアス時にはメサ領域１２２の内部が空乏化してピンチオフされ、逆方向リーク電流を小さくすることが可能となる。 (Effect of trench Schottky barrier diode 100 according to Embodiment 1)
According to the trench Schottky barrier diode 100 according to the first embodiment, since the sidewall of the mesa region 122 is covered with the trench region 116, the inside of the mesa region 122 is depleted and pinched off at the time of reverse bias, and reverse leakage current is generated. It can be made smaller.

また、実施形態１に係るトレンチショットキバリアダイオード１００によれば、メサ領域１２２の表面には、ｎ−型ドリフト領域１１４が含有するｎ型不純物よりも高濃度のｎ型不純物を含有するｎ＋型半導体領域１３０が形成されているため、実効的なバリアハイトΦＢを低くするとともにメサ領域１２２の抵抗を低減することが可能となり、従来のトレンチショットキバリアダイオードの場合よりも順方向電圧を低くすることが可能となる。 Further, according to the trench Schottky barrier diode 100 according to the first embodiment, the surface of the mesa region 122 includes an n + type containing an n-type impurity having a higher concentration than the n-type impurity contained in the n − type drift region 114. Since the semiconductor region 130 is formed, the effective barrier height ΦB can be lowered and the resistance of the mesa region 122 can be reduced, and the forward voltage can be lowered as compared with the conventional trench Schottky barrier diode. It becomes possible.

このため、実施形態１に係るトレンチショットキバリアダイオード１００は、順方向電圧が低く、かつ、逆方向リーク電流が小さいトレンチショットキバリアダイオード、言い換えると、順方向電圧及び逆方向リーク電流のトレードオフ関係が従来よりも改善されたトレンチショットキバリアダイオードとなる。   Therefore, the trench Schottky barrier diode 100 according to Embodiment 1 has a low forward voltage and a small reverse leakage current, in other words, a trade-off relationship between the forward voltage and the reverse leakage current. The trench Schottky barrier diode is improved from the conventional one.

また、実施形態１に係るトレンチショットキバリアダイオード１００によれば、トレンチ領域１１６の底面及び側面に形成された絶縁領域１２０に逆バイアス電圧の一部を負わせることでｎ−型ドリフト領域１１４にかかる電界強度を緩和することが可能となるため、ｎ＋型半導体領域１３０を形成することに起因して逆方向耐圧が低下するということを抑制することが可能となる。 Further, according to the trench Schottky barrier diode 100 according to the first embodiment, the n − type drift region 114 is applied by applying a part of the reverse bias voltage to the insulating regions 120 formed on the bottom surface and the side surface of the trench region 116. Since the electric field strength can be relaxed, it is possible to suppress the reverse breakdown voltage from being reduced due to the formation of the n + type semiconductor region 130.

また、実施形態１に係るトレンチショットキバリアダイオード１００によれば、ｎ＋型半導体領域１３０の深さは、トレンチ領域１１６の深さよりも浅いため、逆バイアス時に逆バイアス時にトレンチ領域１１６底部から広がる空乏層をｎ＋＋型カソード領域１１２の方向に十分大きくすることが可能となる。このため、ｎ＋型半導体領域１３０を形成することに起因して逆方向耐圧が低下するのを抑制することが可能となる。 In addition, according to the trench Schottky barrier diode 100 according to the first embodiment, since the depth of the n + -type semiconductor region 130 is shallower than the depth of the trench region 116, depletion that spreads from the bottom of the trench region 116 during reverse bias is performed. The layer can be made sufficiently large in the direction of the n ++ type cathode region 112. For this reason, it is possible to suppress a decrease in reverse breakdown voltage due to the formation of the n + type semiconductor region 130.

また、実施形態１に係るトレンチショットキバリアダイオード１００によれば、ｎ＋型半導体領域１３０の深さがトレンチ領域１１６の深さの５０％以上であるため、ｎ＋型半導体領域１３０を形成することに起因して逆方向耐圧が低下することを抑制しつつ、メサ領域１２２の抵抗を低減して順方向電圧を低くすることが可能となる。 Further, according to the trench Schottky barrier diode 100 according to the first embodiment, since the depth of the n + -type semiconductor region 130 is not less than 50% of the depth of the trench region 116, forming the n + -type semiconductor region 130 It is possible to reduce the resistance of the mesa region 122 and reduce the forward voltage while suppressing the reverse breakdown voltage from being reduced due to the above.

また、実施形態１に係るトレンチショットキバリアダイオード１００によれば、ｎ＋型半導体領域１３０の表面不純物濃度は１．５×１０１６ｃｍ−３であり、５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であるため、実効的なバリアハイトΦＢを十分に低くするとともにメサ領域１２２の抵抗を十分に低減することができ、順方向電圧を十分に低くすることが可能となる。また、実効的なバリアハイトΦＢが低くなりすぎて逆方向リーク電流が大きくなるのを抑制することが可能となる。 Further, according to the trench Schottky barrier diode 100 according to the first embodiment, the surface impurity concentration of the n + -type semiconductor region 130 is 1.5 × 10 16 cm −3 , and 5 × 10 15 cm −3 to 1 × 10. Since it is 17 cm −3 , the effective barrier height ΦB can be made sufficiently low, the resistance of the mesa region 122 can be sufficiently reduced, and the forward voltage can be made sufficiently low. In addition, it is possible to suppress an increase in the reverse leakage current due to the effective barrier height ΦB being too low.

また、実施形態１に係るトレンチショットキバリアダイオード１００によれば、ｎ＋型半導体領域１３０の不純物濃度がｎ＋型半導体領域１３０の表面で最も高いため、実効的なバリアハイトΦＢを効果的に低くすることで順方向電圧を低くすることが可能となる。 Further, according to the trench Schottky barrier diode 100 according to the first embodiment, the impurity concentration of the n + -type semiconductor region 130 because the highest at the surface of the n + -type semiconductor region 130, to reduce the effective barrier height ΦB effectively Thus, the forward voltage can be lowered.

なお、実施形態１に係るトレンチショットキバリアダイオード１００を構成するにあたっては、以下の試験例１〜３の結果を参考にした。   In configuring the trench Schottky barrier diode 100 according to the first embodiment, the results of the following Test Examples 1 to 3 were referred to.

（試験例１）
試験例１は、ｎ＋型半導体領域の深さが逆方向耐圧に与える影響を明らかにするための試験例である。試験は、メサ領域の表面にｎ＋型半導体領域を形成してあるトレンチショットキバリアダイオードについて、ｎ＋型半導体領域の深さを変化させながら逆方向耐圧をシミュレーションすることによって行った。 (Test Example 1)
Test Example 1 is a test example for clarifying the influence of the depth of the n + type semiconductor region on the reverse breakdown voltage. The test was performed by simulating the reverse breakdown voltage of the trench Schottky barrier diode in which the n + type semiconductor region was formed on the surface of the mesa region while changing the depth of the n + type semiconductor region.

図４は、試験例１における深さ方向のｎ型不純物の不純物濃度プロファイルを示す図である。
試験例１に係るトレンチショットキバリアダイオードにおいては、図４に示すように、ｎ＋型半導体領域の深さを０μｍ〜３μｍの範囲（０μｍ、０．５μｍ、１．０μｍ、１．５μｍ、２．０μｍ、２．５μｍ、３．０μｍ）で変化させた。なお、ｎ＋＋型カソード領域の厚さは４００μｍであり、ｎ−型ドリフト領域の厚さは６．０μｍであり、トレンチの深さは２．０μｍである。また、ｎ＋＋型カソード領域の不純物濃度は１．０×１０１９ｃｍ−３であり、ｎ−型ドリフト領域の不純物濃度は５．０×１０１５ｃｍ−３であり、ｎ＋型半導体領域の表面不純物濃度は１．５×１０１６ｃｍ−３である。また、絶縁領域の厚さは３００ｎｍである。また、バリア金属層はモリブデン膜（バリアハイトΦＢ：０．６８ｅＶ）からなる。 4 is a diagram showing an impurity concentration profile of n-type impurities in the depth direction in Test Example 1. FIG.
In the trench Schottky barrier diode according to Test Example 1, as shown in FIG. 4, the depth of the n + type semiconductor region is in the range of 0 μm to 3 μm (0 μm, 0.5 μm, 1.0 μm, 1.5 μm, 2. 0 μm, 2.5 μm, 3.0 μm). The thickness of the n ++ type cathode region is 400 [mu] m, n - the thickness of the type drift region is 6.0 .mu.m, the depth of the trench is 2.0 .mu.m. The impurity concentration of the n ++ type cathode region is 1.0 × 10 19 cm -3, n - impurity concentration type drift region is 5.0 × 10 15 cm -3, the n + -type semiconductor region The surface impurity concentration is 1.5 × 10 16 cm −3 . The thickness of the insulating region is 300 nm. The barrier metal layer is made of a molybdenum film (barrier height ΦB: 0.68 eV).

図５は、試験例１におけるｎ＋型半導体領域の深さと逆方向耐圧との関係を示す図である。図５からも明らかなように、試験例１においては、ｎ＋型半導体領域の深さが２μｍ以下の場合には、所定の逆方向耐圧（約１１８Ｖ）が得られたが、ｎ＋型半導体領域の深さが２μｍを超える場合には、所定の逆方向耐圧（約１１８Ｖ）が得られなかった。すなわち、ｎ＋型半導体領域の深さがトレンチ領域の深さよりも浅い場合に、所定の逆方向耐圧（約１１８Ｖ）が得られることがわかった。 FIG. 5 is a diagram showing the relationship between the depth of the n + type semiconductor region and the reverse breakdown voltage in Test Example 1. As is clear from FIG. 5, in the test example 1, when the depth of the n + -type semiconductor region of 2μm or less, although a predetermined reverse breakdown voltage (approximately 118V) is obtained, n + -type semiconductor When the depth of the region exceeded 2 μm, a predetermined reverse breakdown voltage (about 118 V) could not be obtained. That is, it was found that a predetermined reverse breakdown voltage (about 118 V) can be obtained when the depth of the n + type semiconductor region is shallower than the depth of the trench region.

また、試験例１においては、図５からも明らかなように、ｎ＋型半導体領域の深さが深くなるに従って順方向電圧電圧は小さくなるため、ｎ＋型半導体領域の深さは深い方が好ましいことがわかった。 In Test Example 1, as is clear from FIG. 5, the forward voltage voltage decreases as the depth of the n + type semiconductor region increases, so that the depth of the n + type semiconductor region is greater. It turned out to be preferable.

よって、試験例１においては、所定の逆方向耐圧（約１１８Ｖ）を維持しつつ順方向電圧電圧を小さくするためには、ｎ＋型半導体領域の深さを、２μｍを超えない範囲で、かつ、できるだけ２μｍに近い深さ（例えば、１．０μｍ以上。）にすることが好ましいことがわかった。 Therefore, in Test Example 1, in order to reduce the forward voltage voltage while maintaining a predetermined reverse breakdown voltage (about 118 V), the depth of the n + type semiconductor region is within a range not exceeding 2 μm, and It was found that it is preferable to make the depth as close to 2 μm as possible (for example, 1.0 μm or more).

（試験例２）
試験例２は、ｎ＋型半導体領域の表面不純物濃度が逆方向リーク電流及び順方向電圧に与える影響を明らかにするための試験例である。試験は、メサ領域の表面にｎ＋型半導体領域を形成してあるトレンチショットキバリアダイオードについて、ｎ＋型半導体領域の表面不純物濃度を変化させながら逆方向リーク電流及び順方向電圧をシミュレーションすることによって行った。 (Test Example 2)
Test Example 2 is a test example for clarifying the influence of the surface impurity concentration of the n + type semiconductor region on the reverse leakage current and the forward voltage. The test is performed for a trench Schottky barrier diode in which an n + type semiconductor region is formed on the surface of the mesa region, by simulating the reverse leakage current and the forward voltage while changing the surface impurity concentration of the n + type semiconductor region. went.

図６は、試験例２における深さ方向のｎ型不純物の不純物濃度プロファイルを示す図である。
試験例２に係るトレンチショットキバリアダイオードにおいては、図６に示すように、ｎ＋型半導体領域の表面不純物濃度を１．０×１０１６ｃｍ−３〜２．５×１０１６ｃｍ−３の範囲（１．０×１０１６ｃｍ−３、１．５×１０１６ｃｍ−３、２．０×１０１６ｃｍ−３、２．５×１０１６ｃｍ−３）で変化させた。なお、ｎ＋＋型カソード領域の厚さは４００μｍであり、ｎ−型ドリフト領域の厚さは６．０μｍであり、ｎ＋型半導体領域の深さは１．５μｍである。また、ｎ＋＋型カソード領域の不純物濃度は１．０×１０１９ｃｍ−３であり、ｎ−型ドリフト領域の不純物濃度は５．０×１０１５ｃｍ−３である。また、絶縁領域の厚さは３００ｎｍである。また、バリア金属層はモリブデン膜からなる。 FIG. 6 is a diagram showing an impurity concentration profile of n-type impurities in the depth direction in Test Example 2.
In the trench Schottky barrier diode according to Test Example 2, as shown in FIG. 6, the surface impurity concentration of the n + type semiconductor region is in the range of 1.0 × 10 16 cm −3 to 2.5 × 10 16 cm −3 . (1.0 × 10 16 cm −3 , 1.5 × 10 16 cm −3 , 2.0 × 10 16 cm −3 , 2.5 × 10 16 cm −3 ). Note that the thickness of the n ++ type cathode region is 400 μm, the thickness of the n − type drift region is 6.0 μm, and the depth of the n + type semiconductor region is 1.5 μm. The impurity concentration of the n ++ type cathode region is 1.0 × 10 19 cm −3 , and the impurity concentration of the n − type drift region is 5.0 × 10 15 cm −3 . The thickness of the insulating region is 300 nm. The barrier metal layer is made of a molybdenum film.

図７は、試験例２におけるｎ＋型半導体領域の表面不純物濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。図７からも明らかなように、試験例２においては、ｎ＋型半導体領域の表面不純物濃度が高くなると、順方向電圧が低くなる一方で逆方向リーク電流が高くなる。言い換えれば、ｎ＋型半導体領域の表面不純物濃度が低くなると、逆方向リーク電流が低くなる一方で順方向電圧が高くなることがわかった。 FIG. 7 is a diagram showing the relationship between the surface impurity concentration of the n + type semiconductor region, the reverse leakage current, and the forward voltage in Test Example 2. As is apparent from FIG. 7, in Test Example 2, when the surface impurity concentration of the n + type semiconductor region is increased, the forward voltage is decreased while the reverse leakage current is increased. In other words, it has been found that when the surface impurity concentration of the n + -type semiconductor region decreases, the reverse leakage current decreases and the forward voltage increases.

なお、試験例２においては、ｎ＋型半導体領域の表面不純物濃度がどのような濃度であっても、所定の逆方向耐圧（約１１８Ｖ）が得られることを確認している。 In Test Example 2, it was confirmed that a predetermined reverse breakdown voltage (about 118 V) was obtained regardless of the surface impurity concentration of the n + type semiconductor region.

（試験例３）
試験例３は、試験例３に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフ関係が、従来のトレンチショットキバリアダイオードにおけるトレードオフ関係よりも改善されたものであること明らかにするための試験例である。 (Test Example 3)
Test Example 3 clearly shows that the trade-off relationship between the forward voltage and the reverse leakage current in the trench Schottky barrier diode according to Test Example 3 is improved over the trade-off relationship in the conventional trench Schottky barrier diode. It is a test example for

試験は、トレンチショットキバリアダイオードに深さを変化させてｎ＋型半導体領域を形成したもの（但し、ｎ＋型半導体領域の深さは１．０μｍ、１．５μｍ又は２．０μｍである（試験例３−１）。）、トレンチショットキバリアダイオードに表面不純物濃度を変化させてｎ＋型半導体領域を形成したもの（但し、ｎ＋型半導体領域の表面不純物濃度は１．０×１０１６ｃｍ−３、１．５×１０１６ｃｍ−３、２．０×１０１６ｃｍ−３又は２．５×１０１６ｃｍ−３である（試験例３−２）。）及びトレンチショットキバリアダイオードにｎ＋型半導体領域を形成していないもの（但し、トレードオフラインを作成するために、バリアハイトΦＢを０．６２ｅＶ、０．６４ｅＶ及び０．６８ｅＶとしたもの（比較例））を用いて、順方向電圧及び逆方向リーク電流をシミュレーションすることによって行った。 In the test, a trench Schottky barrier diode is formed by changing the depth to form an n + type semiconductor region (however, the depth of the n + type semiconductor region is 1.0 μm, 1.5 μm or 2.0 μm (test Example 3-1)), a trench Schottky barrier diode having a surface impurity concentration varied to form an n + type semiconductor region (provided that the surface impurity concentration of the n + type semiconductor region is 1.0 × 10 16 cm −). 3 , 1.5 × 10 16 cm −3 , 2.0 × 10 16 cm −3 or 2.5 × 10 16 cm −3 (Test Example 3-2)) and n + in the trench Schottky barrier diode Using a type semiconductor region not formed (however, in order to create a trade-off line, the barrier height ΦB is 0.62 eV, 0.64 eV and 0.68 eV (comparative example)) , It was carried out by simulating the forward voltage and reverse leakage current.

図８は、試験例３における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。図８からも明らかなように、試験例３−１に係るトレンチショットキバリアダイオード及び試験例３−２に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフラインは、比較例に係るトレンチショットキバリアダイオードのトレードオフラインよりも左下に位置する。このため、試験例３−１に係るトレンチショットキバリアダイオード及び試験例３−２に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフ関係は、比較例に係るトレンチショットキバリアダイオードのトレードオフ関係よりも改善されていると結論付けることができる。   FIG. 8 is a diagram illustrating a trade-off relationship between the reverse leakage current and the forward voltage in Test Example 3. As is clear from FIG. 8, the trade-off line of the forward voltage and the reverse leakage current in the trench Schottky barrier diode according to Test Example 3-1 and the trench Schottky barrier diode according to Test Example 3-2 is related to the comparative example. It is located at the lower left of the trade-off line of the trench Schottky barrier diode. Therefore, the trade-off relationship between the forward voltage and the reverse leakage current in the trench Schottky barrier diode according to Test Example 3-1 and the trench Schottky barrier diode according to Test Example 3-2 is the same as that of the trench Schottky barrier diode according to Comparative Example. It can be concluded that the trade-off relationship is improved.

［実施形態２］
図９は、実施形態２に係るトレンチショットキバリアダイオード２００の深さ方向におけるｎ型不純物の不純物濃度プロファイルを示す図である。 [Embodiment 2]
FIG. 9 is a diagram showing an impurity concentration profile of n-type impurities in the depth direction of the trench Schottky barrier diode 200 according to the second embodiment.

実施形態２に係るトレンチショットキバリアダイオード２００（図示せず。）は、基本的には実施形態１に係るトレンチショットキバリアダイオード１００と同じ構成を有するが、ｎ＋型半導体領域の深さ方向におけるｎ型不純物の不純物濃度プロファイルが実施形態１に係るトレンチショットキバリアダイオード１００の場合とは異なる。 A trench Schottky barrier diode 200 (not shown) according to the second embodiment has basically the same configuration as the trench Schottky barrier diode 100 according to the first embodiment, but n in the depth direction of the n + -type semiconductor region. The impurity concentration profile of the type impurity is different from that of the trench Schottky barrier diode 100 according to the first embodiment.

実施形態２に係るトレンチショットキバリアダイオード２００においては、図９に示すように、ｎ＋型半導体領域の深さ方向におけるｎ型不純物の不純物濃度が、ｎ＋型半導体領域の表面で１．０×１０１６ｃｍ−３であり、ｎ＋型半導体領域の底部で５．０×１０１５ｃｍ−３であり、ｎ＋型半導体領域の表面と底部との間の中間部分で１．５×１０１６ｃｍ−３である。すなわち、実施形態２に係るトレンチショットキバリアダイオード２００においては、ｎ＋型半導体領域の表面と底部との間の中間部分でｎ型不純物の不純物濃度が最も高いものである。 In the trench Schottky barrier diode 200 according to the second embodiment, as shown in FIG. 9, n + -type impurity concentration of the n-type impurity in the depth direction of the semiconductor region, 1.0 × the surface of the n + -type semiconductor region 10 16 a cm -3, an n + -type semiconductor at the bottom of the area 5.0 × 10 15 cm -3, 1.5 × 10 16 in the intermediate portion between the surface and the bottom of the n + -type semiconductor region cm- 3 . That is, in the trench Schottky barrier diode 200 according to the second embodiment, the n-type impurity has the highest impurity concentration in an intermediate portion between the surface and the bottom of the n + -type semiconductor region.

このため、実施形態２に係るトレンチショットキバリアダイオード２００によれば、逆方向リーク電流を比較的小さなものに維持しつつ、メサ領域の抵抗を低減して順方向電圧を低くすることが可能となる。   Therefore, according to the trench Schottky barrier diode 200 according to the second embodiment, the forward voltage can be lowered by reducing the resistance of the mesa region while keeping the reverse leakage current relatively small. .

なお、実施形態２に係るトレンチショットキバリアダイオード２００は、ｎ＋型半導体領域の深さ方向におけるｎ型不純物の不純物濃度プロファイル以外の点については、実施形態１に係るトレンチショットキバリアダイオード１００の場合と同様の構成を有するため、実施形態１に係るトレンチショットキバリアダイオード１００が有する効果のうち該当する効果を有する。 The trench Schottky barrier diode 200 according to the second embodiment is the same as the trench Schottky barrier diode 100 according to the first embodiment except for the impurity concentration profile of the n-type impurity in the depth direction of the n + -type semiconductor region. Since it has the same structure, it has an applicable effect among the effects which the trench Schottky barrier diode 100 concerning Embodiment 1 has.

実施形態２に係るトレンチショットキバリアダイオード２００においては、メサ領域の表面において、ｎ＋型半導体領域が含有するｎ型不純物よりも低濃度のｐ型不純物を含有させることで、上記のようなｎ＋型半導体領域の不純物濃度プロファイルを実現している。実施形態２に係るトレンチショットキバリアダイオード２００は、実施形態１に係るトレンチショットキバリアダイオード１００の製造方法における（ｂ）工程と（ｃ）工程との間に以下の（ｉ）工程を含む製造方法を実施することによって、製造することができる。 In the trench Schottky barrier diode 200 according to Embodiment 2, the surface of the mesa region than the n-type impurity n + -type semiconductor region contains By including a low-concentration p-type impurity, as described above n + Impurity concentration profile of the type semiconductor region is realized. The trench Schottky barrier diode 200 according to the second embodiment is a manufacturing method including the following step (i) between the steps (b) and (c) in the method for manufacturing the trench Schottky barrier diode 100 according to the first embodiment. It can be manufactured by carrying out.

（ｉ）ｐ型不純物導入工程
イオン注入法によってｎ＋型半導体領域の表面からｐ型不純物としてのボロンイオンを打ち込み、その後所定の熱処理を行ってｎ＋型半導体領域の表面にボロンイオンを含有させる（深さ：０．５μｍ、表面ボロンイオン濃度：０．５×１０１６ｃｍ−３）を形成する。なお、表面ボロンイオン濃度とは、ｎ＋型半導体領域の表面におけるボロンイオンの濃度のことをいう。 (I) p-type impurity introduction step Boron ions as p-type impurities are implanted from the surface of the n + -type semiconductor region by ion implantation, and then a predetermined heat treatment is performed so that boron ions are contained in the surface of the n + -type semiconductor region. (Depth: 0.5 μm, surface boron ion concentration: 0.5 × 10 16 cm −3 ). The surface boron ion concentration refers to the concentration of boron ions on the surface of the n + type semiconductor region.

なお、実施形態２に係るトレンチショットキバリアダイオード２００を構成するにあたっては、以下の試験例４及び５の結果を参考にした。   In configuring the trench Schottky barrier diode 200 according to the second embodiment, the results of Test Examples 4 and 5 below were referred to.

（試験例４）
試験例４は、ｐ型不純物の表面不純物濃度が逆方向リーク電流及び順方向電圧に与える影響を明らかにするための試験例である。試験は、ｎ＋型半導体領域の表面にｐ型不純物としてのボロンイオンを含有させたトレンチショットキバリアダイオードについて、表面ボロンイオン濃度を変化させながら逆方向リーク電流及び順方向電圧をシミュレーションすることによって行った。 (Test Example 4)
Test Example 4 is a test example for clarifying the influence of the surface impurity concentration of the p-type impurity on the reverse leakage current and the forward voltage. The test is performed by simulating the reverse leakage current and the forward voltage while changing the surface boron ion concentration of the trench Schottky barrier diode in which boron ions as p-type impurities are contained on the surface of the n + type semiconductor region. It was.

試験例４に係るトレンチショットキバリアダイオードにおいては、ｎ＋型半導体領域における表面ボロンイオン濃度を０×１０１６ｃｍ−３〜１．５×１０１６ｃｍ−３の範囲（０×１０１６ｃｍ−３、０．５×１０１６ｃｍ−３、１．０×１０１６ｃｍ−３、１．５×１０１６ｃｍ−３）で変化させた。なお、ｎ＋＋型カソード領域の厚さは４００μｍであり、ｎ−型ドリフト領域の厚さは６．０μｍであり、トレンチ領域の深さは２．０μｍであり、ｎ＋型半導体領域の深さは１．５μｍであり、ボロンイオンが注入される領域の深さは０．５μｍである。また、ｎ＋＋型カソード領域の不純物濃度は１．０×１０１９ｃｍ−３であり、ｎ−型ドリフト領域の不純物濃度は５．０×１０１５ｃｍ−３であり、ｎ＋型半導体領域の表面不純物濃度は２．０×１０１６ｃｍ−３である。また、絶縁領域の厚さは３００ｎｍである。また、バリア金属層はモリブデン膜からなる。 In the trench Schottky barrier diode according to Test Example 4, the surface boron ion concentration in the n + type semiconductor region is in the range of 0 × 10 16 cm −3 to 1.5 × 10 16 cm −3 (0 × 10 16 cm −3. 0.5 × 10 16 cm −3 , 1.0 × 10 16 cm −3 , 1.5 × 10 16 cm −3 ). Note that the thickness of the n ++ type cathode region is 400 μm, the thickness of the n − type drift region is 6.0 μm, the depth of the trench region is 2.0 μm, and the depth of the n + type semiconductor region. Is 1.5 μm, and the depth of the region into which boron ions are implanted is 0.5 μm. The impurity concentration of the n ++ type cathode region is 1.0 × 10 19 cm -3, n - impurity concentration type drift region is 5.0 × 10 15 cm -3, the n + -type semiconductor region The surface impurity concentration is 2.0 × 10 16 cm −3 . The thickness of the insulating region is 300 nm. The barrier metal layer is made of a molybdenum film.

図１０は、試験例４における表面ボロンイオン濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。図１０からも明らかなように、試験例４においては、ｎ＋型半導体領域の表面ボロンイオン濃度が高くなると、逆方向リーク電流が低くなる一方で順方向電圧が高くなる。言い換えれば、ｎ＋型半導体領域の表面ボロンイオン濃度が低くなると、順方向電圧が低くなる一方で逆方向リーク電流が高くなることがわかった。 FIG. 10 is a graph showing the relationship between the surface boron ion concentration, reverse leakage current, and forward voltage in Test Example 4. As is apparent from FIG. 10, in Test Example 4, when the surface boron ion concentration in the n + type semiconductor region increases, the reverse leakage current decreases while the forward voltage increases. In other words, it has been found that when the surface boron ion concentration in the n + -type semiconductor region decreases, the forward voltage decreases while the reverse leakage current increases.

（試験例５）
試験例５は、試験例５に係るトレンチショットキバリアダイオード２００における順方向電圧及び逆方向リーク電流のトレードオフ関係が従来のトレンチショットキバリアダイオードにおけるトレードオフ関係よりも改善されたものであること明らかにするための試験例である。 (Test Example 5)
Test Example 5 clearly shows that the trade-off relationship between the forward voltage and the reverse leakage current in the trench Schottky barrier diode 200 according to Test Example 5 is improved over the trade-off relationship in the conventional trench Schottky barrier diode. It is a test example for

試験は、試験例５に係るトレンチショットキバリアダイオードとして、試験例４に係るトレンチショットキバリアダイオードと同じ構造を有するトレンチショットキバリアダイオード（試験例５）を用い、従来のトレンチショットキバリアダイオードとして、試験例５に係るトレンチショットキバリアダイオードからｎ＋型半導体領域を除いたもの（比較例）を用いて、順方向電圧及び逆方向リーク電流をシミュレーションすることによって行った。 The test uses the trench Schottky barrier diode (Test Example 5) having the same structure as the trench Schottky barrier diode according to Test Example 4 as the trench Schottky barrier diode according to Test Example 5, and the test example as a conventional trench Schottky barrier diode. Using the trench Schottky barrier diode according to 5 except for the n + type semiconductor region (comparative example), the forward voltage and the reverse leakage current were simulated.

図１１は、試験例５における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。図１１からも明らかなように、試験例５に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフラインは、比較例に係るトレンチショットキバリアダイオードのトレードオフラインよりも左下に位置する。このため、試験例５に係るトレンチショットキバリアダイオードにおける順方向電圧及び逆方向リーク電流のトレードオフ関係は、比較例に係るトレンチショットキバリアダイオードのトレードオフ関係よりも改善されていると結論付けることができる。   FIG. 11 is a diagram illustrating a trade-off relationship between the reverse leakage current and the forward voltage in Test Example 5. As is clear from FIG. 11, the trade-off line of the forward voltage and the reverse leakage current in the trench Schottky barrier diode according to Test Example 5 is located at the lower left than the trade-off line of the trench Schottky barrier diode according to the comparative example. For this reason, it can be concluded that the trade-off relationship between the forward voltage and the reverse leakage current in the trench Schottky barrier diode according to Test Example 5 is improved over the trade-off relationship of the trench Schottky barrier diode according to Comparative Example. it can.

［実施形態３］
図１２は、実施形態３に係るトレンチショットキバリアダイオード３００の深さ方向におけるｎ型不純物の不純物濃度プロファイルを示す図である。 [Embodiment 3]
FIG. 12 is a diagram illustrating an n-type impurity concentration profile in the depth direction of the trench Schottky barrier diode 300 according to the third embodiment.

実施形態３に係るトレンチショットキバリアダイオード３００（図示せず。）は、基本的には実施形態１に係るトレンチショットキバリアダイオード１００と同じ構成を有するが、ｎ−型ドリフト領域の構成が実施形態１に係るトレンチショットキバリアダイオード１００の場合とは異なる。 The trench Schottky barrier diode 300 (not shown) according to the third embodiment basically has the same configuration as the trench Schottky barrier diode 100 according to the first embodiment, but the configuration of the n − type drift region is the first embodiment. This is different from the trench Schottky barrier diode 100 according to FIG.

すなわち、実施形態３に係るトレンチショットキバリアダイオード３００においては、ｎ−型ドリフト領域は、図１２に示すように、ｎ＋型半導体領域の底部（図１２の矢印ａ参照。）からｎ−型ドリフト領域におけるｎ＋＋型カソード領域と接する部分（図１２の矢印ｂ参照。）に向けてｎ型不純物の不純物濃度が徐々に高くなるように構成されている。 That is, in the trench Schottky barrier diode 300 according to Embodiment 3, n - -type drift region, as shown in FIG. 12, the bottom of the n + -type semiconductor region from (arrow a reference in Figure 12.) N - -type drift The region is configured such that the impurity concentration of the n-type impurity gradually increases toward the portion in contact with the n ++ type cathode region (see arrow b in FIG. 12).

このため、実施形態３に係るトレンチショットキバリアダイオード３００によれば、逆方向リーク電流を小さなものに維持しつつ、メサ領域及びドリフト領域における合成抵抗を低減して順方向電圧を低くすることが可能となる。   Therefore, according to the trench Schottky barrier diode 300 according to the third embodiment, the forward voltage can be lowered by reducing the combined resistance in the mesa region and the drift region while keeping the reverse leakage current small. It becomes.

なお、実施形態３に係るトレンチショットキバリアダイオード３００は、ｎ＋型半導体領域の構成以外の点については、実施形態１に係るトレンチショットキバリアダイオード１００の場合と同様の構成を有するため、実施形態１に係るトレンチショットキバリアダイオード１００が有する効果のうち該当する効果を有する。 The trench Schottky barrier diode 300 according to the third embodiment has the same configuration as that of the trench Schottky barrier diode 100 according to the first embodiment except for the configuration of the n + type semiconductor region. The trench Schottky barrier diode 100 according to the present invention has a corresponding effect.

実施形態３に係るトレンチショットキバリアダイオード３００は、実施形態１に係るトレンチショットキバリアダイオード１００の製造方法における（ａ）工程を以下の（ａ’）工程に変えた製造方法を実施することによって、製造することができる。   The trench Schottky barrier diode 300 according to the third embodiment is manufactured by performing a manufacturing method in which the step (a) in the manufacturing method of the trench Schottky barrier diode 100 according to the first embodiment is changed to the following step (a ′). can do.

（ａ’）シリコン基板準備工程
ｎ＋＋型カソード領域（厚さ：４００μｍ、不純物濃度：１×１０１９ｃｍ−３）の上面に、不純物濃度を変化させながらｎ−型ドリフト領域（厚さ：６．０μｍ）をエピタキシャル成長させることにより、上記のような不純物濃度プロファイルを有するシリコン基板を準備する。 (A ′) Silicon substrate preparation step On the upper surface of the n ++ type cathode region (thickness: 400 μm, impurity concentration: 1 × 10 19 cm −3 ), while changing the impurity concentration, the n − type drift region (thickness: 6) (0.0 μm) is epitaxially grown to prepare a silicon substrate having the above impurity concentration profile.

以上、本発明のトレンチショットキバリアダイオードを上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。   Although the trench Schottky barrier diode of the present invention has been described based on the above embodiments, the present invention is not limited to the above embodiments, and can be implemented in various modes without departing from the scope of the invention. For example, the following modifications are possible.

（１）上記各実施形態においては、トレンチ領域と接触するようにｎ＋型半導体領域を形成したが、本発明はこれに限定されるものではない。トレンチ領域と接触しないようにｎ＋型半導体領域を形成してもよい。 (1) In each of the above embodiments, the n + type semiconductor region is formed so as to be in contact with the trench region, but the present invention is not limited to this. An n + type semiconductor region may be formed so as not to contact the trench region.

（２）上記実施形態２においては、ｎ型不純物をｎ−型ドリフト領域の所定深さに注入すした後にｐ型不純物を所定深さより浅くｎ−型ドリフト領域に注入することによりｎ＋型半導体領域を形成したが、本発明はこれに限定されるものではない。高加速イオン注入法によってｎ型不純物をｎ−型ドリフト領域に注入することによってｎ＋型半導体領域を形成することもできる。 (2) In the second embodiment, the n-type impurity n - type a p-type impurity after be injected to a predetermined depth of the drift region shallower than a predetermined depth n - n + -type semiconductor by implanting a type drift region Although the region is formed, the present invention is not limited to this. An n + type semiconductor region can also be formed by implanting an n type impurity into the n − type drift region by a high acceleration ion implantation method.

（３）上記各実施形態においては、第１導電型をｎ型とし第２導電型をｐ型として本発明のショットキバリア半導体装置を説明したが、本発明はこれに限定されるものではない。例えば、第１導電型をｐ型とし第２導電型をｎ型としてもよい。 (3) In each of the above embodiments, the Schottky barrier semiconductor device of the present invention has been described with the first conductivity type being n-type and the second conductivity type being p-type. However, the present invention is not limited to this. For example, the first conductivity type may be p-type and the second conductivity type may be n-type.

実施形態１に係るトレンチショットキバリアダイオード１００を説明するために示す図である。1 is a diagram for explaining a trench Schottky barrier diode 100 according to Embodiment 1. FIG. 実施形態１に係るトレンチショットキバリアダイオード１００の製造方法を説明するために示す図である。6 is a view for explaining a method of manufacturing the trench Schottky barrier diode 100 according to Embodiment 1. FIG. 実施形態１に係るトレンチショットキバリアダイオード１００の製造方法を説明するために示す図である。6 is a view for explaining a method of manufacturing the trench Schottky barrier diode 100 according to Embodiment 1. FIG. 試験例１における深さ方向のｎ型不純物の不純物濃度プロファイルを示す図である。6 is a diagram showing an impurity concentration profile of n-type impurities in a depth direction in Test Example 1. FIG. 試験例１におけるｎ＋型半導体領域の深さと逆方向耐圧との関係を示す図である。6 is a diagram illustrating a relationship between a depth of an n + type semiconductor region and a reverse breakdown voltage in Test Example 1. FIG. 試験例１における深さ方向の不純物濃度プロファイルを示す図である。6 is a diagram showing an impurity concentration profile in a depth direction in Test Example 1. FIG. 試験例２におけるｎ＋型半導体領域の表面不純物濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。10 is a diagram showing a relationship between a surface impurity concentration of an n + type semiconductor region, a reverse leakage current, and a forward voltage in Test Example 2. FIG. 試験例３における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。It is a figure which shows the trade-off relationship of the reverse direction leakage current and forward voltage in Test Example 3. 実施形態２に係るトレンチショットキバリアダイオード２００の深さ方向におけるｎ型不純物の不純物濃度プロファイルを示す図である。6 is a diagram showing an impurity concentration profile of n-type impurities in a depth direction of a trench Schottky barrier diode 200 according to Embodiment 2. FIG. 試験例４における表面ボロンイオン濃度と逆方向リーク電流及び順方向電圧との関係を示す図である。It is a figure which shows the relationship between the surface boron ion density | concentration in Test Example 4, a reverse direction leakage current, and a forward voltage. 試験例５における逆方向リーク電流と順方向電圧とのトレードオフ関係を示す図である。It is a figure which shows the trade-off relationship of the reverse direction leakage current in Example 5, and a forward direction voltage. 実施形態３に係るトレンチショットキバリアダイオード３００の深さ方向におけるｎ型不純物の不純物濃度プロファイルを示す図である。It is a figure which shows the impurity concentration profile of the n-type impurity in the depth direction of the trench Schottky barrier diode 300 which concerns on Embodiment 3. FIG. 従来のトレンチショットキバリアダイオード９００を説明するために示す図である。It is a figure shown in order to demonstrate the conventional trench Schottky barrier diode 900. FIG.

符号の説明Explanation of symbols

１００，９００…トレンチショットキバリアダイオード、１１０，９１０…シリコン基板、１１２，９１２…ｎ＋＋型カソード領域、１１４，９１４…ｎ−型ドリフト領域、１１６，９１６…トレンチ領域、１１７…溝、１１８，９１８…導電材、１１９…ポリシリコン、１２０，９２０…絶縁領域、１２１…二酸化ケイ素、１２２，９２２…メサ領域、１２４，９２４…バリア金属層、１２６，９２６…アノード電極層、１２８，９２８…カソード電極層、１３０…ｎ＋型半導体領域 100, 900 ... trench Schottky barrier diode, 110, 910 ... silicon substrate, 112, 912 ... n ++ type cathode region, 114, 914 ... n - type drift region, 116, 916 ... trench region, 117 ... groove, 118, 918 ... Conductive material, 119 ... Polysilicon, 120, 920 ... Insulating region, 121 ... Silicon dioxide, 122, 922 ... Mesa region, 124, 924 ... Barrier metal layer, 126, 926 ... Anode electrode layer, 128, 928 ... Cathode electrode Layer, 130... N + type semiconductor region

Claims (8)

第１主面側に設けられた第１導電型のカソード領域及び第２主面側に設けられ前記カソード領域が含有する第１導電型の不純物よりも低濃度の第１導電型の不純物を含有する第１導電型のドリフト領域を有する半導体基板と、
前記半導体基板の第２主面側に設けられ前記ドリフト領域との境界面に形成された絶縁領域を介して導電材が埋め込まれた構造を有する複数のトレンチ領域と、
前記半導体基板の第２主面側における前記複数のトレンチ領域が設けられていない部分に設けられたメサ領域と、
前記半導体基板の第２主面上に設けられ前記メサ領域との間でショットキ接合を形成するバリア金属層とを備えるトレンチショットキバリアダイオードであって、
前記メサ領域の表面には、前記ドリフト領域が含有する第１導電型の不純物よりも高濃度の第１導電型の不純物を含有する第１導電型の半導体領域が形成されていることを特徴とするトレンチショットキバリアダイオード。 A first conductivity type cathode region provided on the first main surface side and a first conductivity type impurity having a lower concentration than the first conductivity type impurity provided on the second main surface side and included in the cathode region. A semiconductor substrate having a drift region of the first conductivity type,
A plurality of trench regions having a structure in which a conductive material is embedded via an insulating region provided on a second main surface side of the semiconductor substrate and formed on a boundary surface with the drift region;
A mesa region provided in a portion where the plurality of trench regions are not provided on the second main surface side of the semiconductor substrate;
A trench Schottky barrier diode comprising a barrier metal layer provided on a second main surface of the semiconductor substrate and forming a Schottky junction with the mesa region;
A first conductivity type semiconductor region containing a first conductivity type impurity having a higher concentration than the first conductivity type impurity contained in the drift region is formed on a surface of the mesa region. Trench Schottky barrier diode. 請求項１に記載のトレンチショットキバリアダイオードにおいて、
前記半導体領域の深さは、前記トレンチ領域の深さよりも浅いことを特徴とするトレンチショットキバリアダイオード。 The trench Schottky barrier diode according to claim 1,
The trench Schottky barrier diode is characterized in that a depth of the semiconductor region is shallower than a depth of the trench region. 請求項１又は２に記載のトレンチショットキバリアダイオードにおいて、
前記半導体領域の表面不純物濃度は、５×１０１５ｃｍ−３〜１×１０１７ｃｍ−３であることを特徴とするトレンチショットキバリアダイオード。 The trench Schottky barrier diode according to claim 1 or 2,
The trench Schottky barrier diode is characterized in that the surface impurity concentration of the semiconductor region is 5 × 10 15 cm −3 to 1 × 10 17 cm −3 . 請求項１〜３のいずれかに記載のトレンチショットキバリアダイオードにおいて、
前記半導体領域の不純物濃度は、前記半導体領域の表面で最も高いことを特徴とするトレンチショットキバリアダイオード。 In the trench Schottky barrier diode according to any one of claims 1 to 3,
The trench Schottky barrier diode is characterized in that the impurity concentration of the semiconductor region is highest on the surface of the semiconductor region. 請求項１〜３のいずれかに記載のトレンチショットキバリアダイオードにおいて、
前記半導体領域の不純物濃度は、前記半導体領域の表面と底部との間の中間部分で最も高いことを特徴とするトレンチショットキバリアダイオード。 In the trench Schottky barrier diode according to any one of claims 1 to 3,
The trench Schottky barrier diode is characterized in that the impurity concentration of the semiconductor region is highest in an intermediate portion between the surface and the bottom of the semiconductor region. 請求項５に記載のトレンチショットキバリアダイオードにおいて、
前記半導体領域は、イオン注入法によって第１導電型の不純物を前記ドリフト領域の表面から所定深さに注入する工程と、イオン注入法によって前記第１導電型の不純物よりも低濃度の第２導電型の不純物を前記ドリフト領域の表面から前記所定深さより浅く注入する工程とを実施することにより形成されたものであることを特徴とするトレンチショットキバリアダイオード。 The trench Schottky barrier diode according to claim 5,
The semiconductor region includes a step of implanting a first conductivity type impurity to a predetermined depth from the surface of the drift region by an ion implantation method, and a second conductivity having a lower concentration than the first conductivity type impurity by an ion implantation method. A trench Schottky barrier diode is formed by performing a step of implanting a type impurity from the surface of the drift region to a depth shallower than the predetermined depth. 請求項５に記載のトレンチショットキバリアダイオードにおいて、
前記半導体領域は、高加速イオン注入法によって第１導電型の不純物を前記ドリフト領域に注入することによって形成されたものであることを特徴とするトレンチショットキバリアダイオード。 The trench Schottky barrier diode according to claim 5,
The trench Schottky barrier diode, wherein the semiconductor region is formed by implanting a first conductivity type impurity into the drift region by a high acceleration ion implantation method. 請求項１〜７のいずれかに記載のトレンチショットキバリアダイオードにおいて、
前記ドリフト領域は、前記半導体領域の底部から前記ドリフト領域における前記カソード領域と接する部分に向けて第１導電型の不純物の不純物濃度が徐々に高くなるように構成されていることを特徴とするトレンチショットキバリアダイオード。 In the trench Schottky barrier diode according to any one of claims 1 to 7,
The drift region is configured such that the impurity concentration of the first conductivity type impurity gradually increases from the bottom of the semiconductor region toward a portion of the drift region in contact with the cathode region. Schottky barrier diode.
JP2006325447A 2006-12-01 2006-12-01 Trench Schottky barrier diode Active JP5030563B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006325447A JP5030563B2 (en) 2006-12-01 2006-12-01 Trench Schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006325447A JP5030563B2 (en) 2006-12-01 2006-12-01 Trench Schottky barrier diode

Publications (2)

Publication Number Publication Date
JP2008140968A true JP2008140968A (en) 2008-06-19
JP5030563B2 JP5030563B2 (en) 2012-09-19

Family

ID=39602137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006325447A Active JP5030563B2 (en) 2006-12-01 2006-12-01 Trench Schottky barrier diode

Country Status (1)

Country Link
JP (1) JP5030563B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147399A (en) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd Trench schottky barrier diode
CN103943688A (en) * 2014-04-21 2014-07-23 中航（重庆）微电子有限公司 Schottky barrier diode device structure and manufacturing method thereof
JP2014212265A (en) * 2013-04-19 2014-11-13 新電元工業株式会社 Semiconductor device and method of manufacturing the same
CN106684117A (en) * 2016-12-30 2017-05-17 东莞市联洲知识产权运营管理有限公司 Low-leakage-current schottky diode
WO2018155711A1 (en) * 2017-02-27 2018-08-30 株式会社タムラ製作所 Trench mos schottky diode
CN110416319A (en) * 2019-08-21 2019-11-05 江苏中科君芯科技有限公司 The fast recovery diode device and preparation method of two-sided Schottky control
CN110648912A (en) * 2013-12-20 2020-01-03 节能元件控股有限公司 Method for manufacturing trench type metal oxide semiconductor P-N junction diode
JP2022087348A (en) * 2017-02-27 2022-06-09 株式会社タムラ製作所 Trench MOS type Schottky diode

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646967B (en) * 2013-11-14 2016-08-24 中航（重庆）微电子有限公司 A kind of groove type Schottky diode structure and preparation method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072068A (en) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd Semiconductor device
JP2006295062A (en) * 2005-04-14 2006-10-26 Rohm Co Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072068A (en) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd Semiconductor device
JP2006295062A (en) * 2005-04-14 2006-10-26 Rohm Co Ltd Semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147399A (en) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd Trench schottky barrier diode
JP2014212265A (en) * 2013-04-19 2014-11-13 新電元工業株式会社 Semiconductor device and method of manufacturing the same
CN110648912A (en) * 2013-12-20 2020-01-03 节能元件控股有限公司 Method for manufacturing trench type metal oxide semiconductor P-N junction diode
CN103943688A (en) * 2014-04-21 2014-07-23 中航（重庆）微电子有限公司 Schottky barrier diode device structure and manufacturing method thereof
CN106684117A (en) * 2016-12-30 2017-05-17 东莞市联洲知识产权运营管理有限公司 Low-leakage-current schottky diode
CN110352498A (en) * 2017-02-27 2019-10-18 株式会社田村制作所 Groove MOS type Schottky diode
JP2018142577A (en) * 2017-02-27 2018-09-13 株式会社タムラ製作所 Trench MOS type Schottky diode
WO2018155711A1 (en) * 2017-02-27 2018-08-30 株式会社タムラ製作所 Trench mos schottky diode
EP3588580A4 (en) * 2017-02-27 2020-12-02 Tamura Corporation Trench mos schottky diode
US11081598B2 (en) 2017-02-27 2021-08-03 Tamura Corporation Trench MOS Schottky diode
JP2022087348A (en) * 2017-02-27 2022-06-09 株式会社タムラ製作所 Trench MOS type Schottky diode
JP7116409B2 (en) 2017-02-27 2022-08-10 株式会社タムラ製作所 Trench MOS type Schottky diode
JP7291331B2 (en) 2017-02-27 2023-06-15 株式会社タムラ製作所 Trench MOS type Schottky diode
CN110416319A (en) * 2019-08-21 2019-11-05 江苏中科君芯科技有限公司 The fast recovery diode device and preparation method of two-sided Schottky control
CN110416319B (en) * 2019-08-21 2023-05-05 江苏中科君芯科技有限公司 Double-sided Schottky-controlled fast recovery diode device and preparation method thereof

Also Published As

Publication number Publication date
JP5030563B2 (en) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5030563B2 (en) Trench Schottky barrier diode
JP5034315B2 (en) Semiconductor device and manufacturing method thereof
JP5439763B2 (en) Semiconductor device and manufacturing method of semiconductor device
TWI496290B (en) Semiconductor device and manufacturing method thereof
US20160315140A1 (en) Semiconductor device and manufacturing method of semiconductor device
JP5697744B2 (en) Semiconductor device and manufacturing method thereof
KR20160073379A (en) Semiconductor structure with high energy dopant implantation technology
JP2010147399A (en) Trench schottky barrier diode
WO2014080471A1 (en) Semiconductor device
JP5807597B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2013161116A1 (en) Semiconductor device and method for manufacturing same
JP2009200300A (en) Semiconductor device, and method of manufacturing the same
JP2011204808A (en) Semiconductor device and method of manufacturing the same
JP2014236120A (en) Semiconductor device and manufacturing method therefor
JP2010067901A (en) Semiconductor device and method of manufacturing the same
JP2019121705A (en) Nitride semiconductor device and method of manufacturing the same
JP2013214551A (en) Semiconductor device and manufacturing method of the same
JP7278914B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2019129300A (en) Semiconductor device and method for manufacturing the same
JP4889645B2 (en) Manufacturing method of semiconductor device
JP2015106695A (en) Semiconductor device and method for manufacturing the same
JP6961088B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2009016480A (en) Semiconductor device, and manufacturing method of semiconductor device
JP4048856B2 (en) Manufacturing method of semiconductor device
JP2008153454A (en) Method of manufacturing mos type semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Ref document number: 5030563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3