JP5544280B2

JP5544280B2 - Wiring board

Info

Publication number: JP5544280B2
Application number: JP2010256785A
Authority: JP
Inventors: 正剛上野
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 2010-11-17
Filing date: 2010-11-17
Publication date: 2014-07-09
Anticipated expiration: 2030-11-17
Also published as: JP2012109387A

Description

本発明は、配線基板に関するものである。 The present invention relates to a wiring board.

従来から、ＣＰＵなどの半導体チップを搭載する配線基板が知られている（例えば、下記の特許文献１参照）。一般に、配線基板の表面には、いわゆるデカップリングコンデンサとして機能するチップコンデンサが多数搭載されている。このため、配線基板を補強するための部材（スティフナー）を配線基板に取り付ける場合には、チップコンデンサが配置されている箇所を避ける必要があり、省スペース化及び製造工程の簡略化が困難であった。一方、配線基板の高機能化の要望も高まっており、配線基板の拡張性の向上が求められている。なおこのような問題及び要望は、半導体チップを搭載するための配線基板に限らず、一般に、チップ部品を搭載するための配線基板全般に共通するものであった。 Conventionally, a wiring board on which a semiconductor chip such as a CPU is mounted is known (for example, see Patent Document 1 below). In general, many chip capacitors functioning as so-called decoupling capacitors are mounted on the surface of a wiring board. For this reason, when attaching a member (stiffener) for reinforcing the wiring board to the wiring board, it is necessary to avoid a place where the chip capacitor is disposed, and it is difficult to save space and simplify the manufacturing process. It was. On the other hand, there is an increasing demand for higher functionality of the wiring board, and there is a demand for improving the expandability of the wiring board. Such problems and demands are not limited to wiring boards for mounting semiconductor chips, but are generally common to wiring boards for mounting chip components.

特開２００５−３０２９２４号公報JP 2005-302924 A 特開２０１０−４０６６９号公報JP 2010-40669 A

本発明は、上述した従来の課題の少なくとも一部を解決するためになされたものであり、配線基板に搭載されるチップコンデンサの数を低減又は省略することができるとともに、配線基板の拡張性を向上させることのできる技術を提供することを目的とする。 The present invention has been made to solve at least a part of the above-described conventional problems, and can reduce or omit the number of chip capacitors mounted on the wiring board, and can enhance the expandability of the wiring board. It aims at providing the technique which can be improved.

本発明は、上述の課題の少なくとも一部を解決するために、以下の形態または適用例を取ることが可能である。 In order to solve at least a part of the problems described above, the present invention can take the following forms or application examples.

[適用例１]
主面と前記主面の裏側に位置する裏面とを有し、チップ部品を取り付けるための取付領域が前記主面に形成された多層基板と、
前記裏面側に接続された板状の補強部材と、
を備える配線基板であって、
前記補強部材は、セラミックを主体として形成され、内部にキャパシタを有しており、
前記補強部材の表面には、回路パターンが形成されている、
配線基板。
この構成によれば、配線基板上に搭載されるチップコンデンサの数を低減又は省略することができるとともに、補強部材の表面に様々な電子部品を搭載することが可能となるため、配線基板の拡張性を向上させることができる。 [Application Example 1]
A multilayer substrate having a main surface and a back surface located on the back side of the main surface, and an attachment region for attaching a chip component formed on the main surface;
A plate-like reinforcing member connected to the back side;
A wiring board comprising:
The reinforcing member is formed mainly of ceramic and has a capacitor inside.
A circuit pattern is formed on the surface of the reinforcing member.
Wiring board.
According to this configuration, the number of chip capacitors mounted on the wiring board can be reduced or omitted, and various electronic components can be mounted on the surface of the reinforcing member. Can be improved.

[適用例２]
適用例１に記載の配線基板であって、
前記回路パターン上には、外部と電気的に接続するための端子が設けられている、
この構成によれば、端子を介して、外部回路との信号通信や、外部電源からの電源供給等が可能となる。 [Application Example 2]
A wiring board according to Application Example 1,
On the circuit pattern, a terminal for electrical connection with the outside is provided.
According to this configuration, signal communication with an external circuit, power supply from an external power source, and the like can be performed via a terminal.

[適用例３]
適用例１または適用例２に記載の配線基板であって、さらに、
前記回路パターンに電気的に接続された電子部品を備える、
配線基板。
この構成によれば、配線基板の機能を拡張することができる。 [Application Example 3]
The wiring board according to Application Example 1 or Application Example 2,
Comprising an electronic component electrically connected to the circuit pattern;
Wiring board.
According to this configuration, the function of the wiring board can be expanded.

[適用例４]
適用例３に記載の配線基板であって、
前記補強部材の表面には、凹部が形成されており、
前記電子部品は、前記補強部材の前記凹部に配置される、
配線基板。
この構成によれば、電子部品の搭載性を向上させることができる。 [Application Example 4]
The wiring board according to Application Example 3,
A recess is formed on the surface of the reinforcing member,
The electronic component is disposed in the recess of the reinforcing member.
Wiring board.
According to this configuration, it is possible to improve the mountability of electronic components.

［適用例５］
適用例１ないし適用例４のいずれか一項に記載の配線基板であって、
前記補強部材は、厚み方向に貫通してなるビア導体を有し、
前記ビア導体は、前記キャパシタと電気的に独立し、前記補強部材の前記表面の少なくとも一部を被覆してなる金属層に接続されている、
配線基板。
この構成によれば、チップ部品から生じた熱が、ビア導体を通じて金属層に達しやすくなるため、配線基板の放熱効果を高めることができる。 [Application Example 5]
The wiring board according to any one of Application Example 1 to Application Example 4,
The reinforcing member has a via conductor that penetrates in the thickness direction,
The via conductor is electrically independent of the capacitor and connected to a metal layer covering at least a part of the surface of the reinforcing member;
Wiring board.
According to this configuration, heat generated from the chip component can easily reach the metal layer through the via conductor, so that the heat dissipation effect of the wiring board can be enhanced.

［適用例６］
適用例１ないし適用例５のいずれか一項に記載の配線基板であって、
前記キャパシタは、第一電極層と第二電極層とがセラミック層を介して交互に積層してなる積層キャパシタである、
配線基板。
この構成によれば、補強部材の内部にキャパシタを形成することができる。 [Application Example 6]
The wiring board according to any one of Application Example 1 to Application Example 5,
The capacitor is a multilayer capacitor in which a first electrode layer and a second electrode layer are alternately laminated via a ceramic layer.
Wiring board.
According to this configuration, the capacitor can be formed inside the reinforcing member.

なお、本発明は、種々の態様で実現することが可能である。例えば、配線基板の製造方法等の形態で実現することができる。 Note that the present invention can be realized in various modes. For example, it is realizable with forms, such as a manufacturing method of a wiring board.

本発明の一実施例としての配線基板１００の構成を示す説明図である。It is explanatory drawing which shows the structure of the wiring board 100 as one Example of this invention. 配線基板１００にチップ部品としての半導体チップ１０２を取り付けた状態を示す説明図である。4 is an explanatory diagram showing a state in which a semiconductor chip 102 as a chip component is attached to the wiring board 100. FIG. 補強部材１３０を多層基板１１０に取り付ける工程の一例を示す説明図である。5 is an explanatory diagram showing an example of a process of attaching a reinforcing member 130 to the multilayer substrate 110. FIG. 補強部材１３０を多層基板１１０に取り付ける工程の他の例を示す説明図である。FIG. 6 is an explanatory view showing another example of a step of attaching a reinforcing member 130 to the multilayer substrate 110. 第２実施例における配線基板１００ｂの構成を示す説明図である。It is explanatory drawing which shows the structure of the wiring board 100b in 2nd Example. 配線基板１００ｂの回路パターン１３２に電子部品が接続された状態を示す説明図である。It is explanatory drawing which shows the state by which the electronic component was connected to the circuit pattern 132 of the wiring board 100b.

次に、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１実施例：
Ａ１．配線基板の構成：
Ａ２．補強部材１３０の取り付け工程：
Ｂ．第２実施例：
Ｃ．変形例： Next, embodiments of the present invention will be described in the following order based on examples.
A. First embodiment:
A1. Wiring board configuration:
A2. Step of attaching the reinforcing member 130:
B. Second embodiment:
C. Variations:

Ａ．第１実施例：
Ａ１．配線基板の構成：
図１は、本発明の一実施例としての配線基板１００の構成を示す説明図である。図１（Ａ）は、配線基板１００の平面図であり、図１（Ｂ）は、図１（Ａ）におけるＢ−Ｂ断面を示す図である。図２は、配線基板１００にチップ部品としての半導体チップ１０２を取り付けた状態を示す説明図である。図２（Ａ）は、配線基板１００の平面図であり、図２（Ｂ）は、図２（Ａ）におけるＢ−Ｂ断面を示す図である。 A. First embodiment:
A1. Wiring board configuration:
FIG. 1 is an explanatory diagram showing a configuration of a wiring board 100 as an embodiment of the present invention. FIG. 1A is a plan view of the wiring board 100, and FIG. 1B is a diagram showing a cross section taken along the line BB in FIG. FIG. 2 is an explanatory view showing a state in which a semiconductor chip 102 as a chip component is attached to the wiring board 100. FIG. 2A is a plan view of the wiring board 100, and FIG. 2B is a diagram showing a BB cross section in FIG.

配線基板１００は、半導体チップ１０２を、コンピュータのプリント基板（図示せず）に取り付けるためのコネクタとして機能する。配線基板１００は、多層基板１１０と、４２アロイ製のスティフナー１２０と、補強部材１３０とを備えている。 The wiring board 100 functions as a connector for attaching the semiconductor chip 102 to a computer printed board (not shown). The wiring substrate 100 includes a multilayer substrate 110, a stiffener 120 made of 42 alloy, and a reinforcing member 130.

多層基板１１０は、銅メッキ等で形成された配線層とエポキシ樹脂等の樹脂を主体として形成された樹脂絶縁層とが交互に積層されてなる略正方形の基板である。多層基板１１０の主面ＳＡ１には、半導体チップ１０２を取り付けるための取付領域Ｆが形成されている（図１）。この取付領域Ｆには、半導体チップ１０２の端子と電気的に接続するための第１の端子群１１２が設けられている。また、多層基板１１０の取付領域Ｆが形成された面とは反対側の面には、プリント基板の端子と電気的に接続するための第２の端子群１１４が設けられている。第１の端子群１１２と第２の端子群１１４とは、多層基板１１０内に形成された配線層を介して電気的に接続されている。本実施例では、第１の端子群１１２として、フリップチップ接続のための端子が採用されており、第２の端子群１１４として、ピンが格子状に配置されたＰＧＡ（ＰｉｎＧｒｉｄＡｒｒａｙ）タイプが採用されている。 The multilayer substrate 110 is a substantially square substrate in which a wiring layer formed by copper plating or the like and a resin insulating layer formed mainly by a resin such as an epoxy resin are alternately stacked. An attachment region F for attaching the semiconductor chip 102 is formed on the main surface SA1 of the multilayer substrate 110 (FIG. 1). In the attachment region F, a first terminal group 112 for electrical connection with the terminals of the semiconductor chip 102 is provided. A second terminal group 114 for electrically connecting to the terminals of the printed circuit board is provided on the surface of the multilayer substrate 110 opposite to the surface on which the attachment region F is formed. The first terminal group 112 and the second terminal group 114 are electrically connected via a wiring layer formed in the multilayer substrate 110. In the present embodiment, terminals for flip chip connection are employed as the first terminal group 112, and a PGA (Pin Grid Array) type in which pins are arranged in a lattice shape is employed as the second terminal group 114. It has been adopted.

スティフナー１２０は、多層基板１１０の取付領域Ｆが形成された主面ＳＡ１に熱硬化樹脂によって取り付けられており、多層基板１１０を主面ＳＡ１側から補強する。スティフナー１２０は、略正方形の形状を有しており、中央には開口部Ｍが形成されている。スティフナー１２０の開口部Ｍの内側からは、多層基板１１０に形成された取付領域Ｆが露出している。 The stiffener 120 is attached by thermosetting resin to the main surface SA1 where the attachment region F of the multilayer substrate 110 is formed, and reinforces the multilayer substrate 110 from the main surface SA1 side. The stiffener 120 has a substantially square shape, and an opening M is formed at the center. From the inside of the opening M of the stiffener 120, the attachment region F formed in the multilayer substrate 110 is exposed.

補強部材１３０は、主面ＳＡ１の裏側に位置する裏面ＳＡ２側に接続された板状の部材である。補強部材１３０は、多層基板１１０を裏面ＳＡ２側から補強するために取り付けられており、半導体チップ１０２が取り付けられた際に発生しやすい多層基板１１０の反り等を抑制することができる。 The reinforcing member 130 is a plate-like member connected to the back surface SA2 side located on the back side of the main surface SA1. The reinforcing member 130 is attached to reinforce the multilayer substrate 110 from the back surface SA2 side, and can suppress warpage of the multilayer substrate 110 that easily occurs when the semiconductor chip 102 is attached.

本実施例では、補強部材１３０は、セラミックを主体として形成されており、内部にキャパシタ１３１を有している。キャパシタ１３１は、第一電極層１３１ａと第二電極層１３１ｂとがセラミック層を介して交互に積層された積層キャパシタとして構成されている。このキャパシタ１３１を構成する第一電極層１３１ａ及び第二電極層１３１ｂは、補強部材１３０の厚み方向に形成された柱状の導体部を介して多層基板１１０と電気的に接続されることとなり、いわゆるデカップリングコンデンサとして機能する。 In the present embodiment, the reinforcing member 130 is formed mainly of ceramic and has a capacitor 131 inside. The capacitor 131 is configured as a multilayer capacitor in which first electrode layers 131a and second electrode layers 131b are alternately stacked via ceramic layers. The first electrode layer 131a and the second electrode layer 131b constituting the capacitor 131 are electrically connected to the multilayer substrate 110 via columnar conductor portions formed in the thickness direction of the reinforcing member 130. Functions as a decoupling capacitor.

さらに、補強部材１３０の表面には、回路パターン１３２が形成されている。この回路パターン１３２は、補強部材１３０の内部の配線層を介して第１の端子群１１２と接続している。このため、半導体回路や各種センサー等の電子部品を回路パターン１３２に接続すれば、半導体チップ１０２との通信が可能となり、配線基板１００の拡張性を高めることができる。各種センサーとしては、例えば、温度センサーや振動センサー等を採用することができる。 Further, a circuit pattern 132 is formed on the surface of the reinforcing member 130. The circuit pattern 132 is connected to the first terminal group 112 via a wiring layer inside the reinforcing member 130. For this reason, if electronic components such as a semiconductor circuit and various sensors are connected to the circuit pattern 132, communication with the semiconductor chip 102 becomes possible, and the expandability of the wiring board 100 can be improved. As various sensors, for example, a temperature sensor, a vibration sensor, or the like can be employed.

さらに、回路パターン１３２上には、外部回路と電気的に接続するための端子１３４が設けられている。このため、端子１３４を介して、外部回路との信号通信や、外部電源からの電源供給等が可能となる。なお、回路パターン１３２上に設けられる端子１３４としては、例えば、ピンやスタッド、フランジ等を採用することができる。 Further, a terminal 134 for electrically connecting to an external circuit is provided on the circuit pattern 132. Therefore, signal communication with an external circuit, power supply from an external power source, and the like can be performed via the terminal 134. In addition, as the terminal 134 provided on the circuit pattern 132, a pin, a stud, a flange, etc. are employable, for example.

さらに、補強部材１３０の内部には、厚み方向に貫通する貫通孔に導体が充填されたビア導体１３８が形成されている。ビア導体１３８は、キャパシタ１３１とは電気的に独立しており、補強部材１３０の表面の少なくとも一部を被覆する金属層１３９に接続されている。このため、半導体チップ１０２から生じた熱が、ビア導体１３８を通じて金属層１３９に達しやすくなるため、配線基板１００の放熱効果を高めることができる。なお、金属層１３９は、めっき処理によって形成することができる。 Furthermore, a via conductor 138 in which a conductor is filled in a through hole penetrating in the thickness direction is formed inside the reinforcing member 130. The via conductor 138 is electrically independent from the capacitor 131 and is connected to a metal layer 139 that covers at least a part of the surface of the reinforcing member 130. For this reason, the heat generated from the semiconductor chip 102 easily reaches the metal layer 139 through the via conductor 138, so that the heat dissipation effect of the wiring substrate 100 can be enhanced. Note that the metal layer 139 can be formed by plating.

なお、内部にキャパシタ１３１を有する補強部材１３０の製造方法としては、例えば、チタン酸バリウム等を含むグリーンシートと呼ばれる誘電体シートの表面に、銀やニッケル、パラジウムなどの導体を含んだペーストをスクリーン印刷法によって印刷することによって電極層を形成し、電極層が形成された誘電体シートを積み重ねて一体化した後に焼成するといった方法を採用することができる。なお、柱状の導体部の形成方法としては、電極層を形成した誘電体シートにレーザ照射やパンチングなどの周知の方法により貫通孔を形成し、貫通孔内にニッケル等の導体を含むペーストを圧入する方法を採用することができる。 As a method for manufacturing the reinforcing member 130 having the capacitor 131 therein, for example, a paste containing a conductor such as silver, nickel, palladium, or the like is screened on the surface of a dielectric sheet called a green sheet containing barium titanate or the like. It is possible to adopt a method in which an electrode layer is formed by printing by a printing method, and the dielectric sheets on which the electrode layer is formed are stacked and integrated and then fired. In addition, as a method of forming the columnar conductor portion, a through hole is formed in the dielectric sheet on which the electrode layer is formed by a known method such as laser irradiation or punching, and a paste containing a conductor such as nickel is pressed into the through hole. The method to do can be adopted.

また、回路パターン１３２の形成方法としては、例えば、誘電体シートの表面に銀やニッケル、パラジウムなどの導体を含んだペーストをスクリーン印刷法によって印刷するといった方法を採用することができる。 In addition, as a method for forming the circuit pattern 132, for example, a method of printing a paste containing a conductor such as silver, nickel, or palladium on the surface of the dielectric sheet by a screen printing method can be employed.

このように、第１実施例では、補強部材１３０の内部にキャパシタ１３１が設けられているので、配線基板１００に搭載されるチップコンデンサの数を低減又は省略することができる。このため、チップコンデンサを別途配置するためのスペースを省略することができるとともに、チップコンデンサと補強部材を別々に実装する場合に比べて、製造工程を簡略化することが可能となる。さらに、補強部材１３０の内部には複数の電極層を緻密に積層することができるとともに、補強部材１３０の内部の広範囲に複数のキャパシタ１３１を形成することができるので、大きな静電容量を容易に確保することも可能となる。さらに、補強部材１３０の表面には回路パターン１３２が形成されているため、補強部材１３０の表面に様々な電子部品を搭載することが可能となり、配線基板１００の拡張性を高めることができる。 Thus, in the first embodiment, since the capacitor 131 is provided inside the reinforcing member 130, the number of chip capacitors mounted on the wiring board 100 can be reduced or omitted. For this reason, a space for separately disposing the chip capacitor can be omitted, and the manufacturing process can be simplified as compared with the case where the chip capacitor and the reinforcing member are separately mounted. In addition, a plurality of electrode layers can be densely stacked inside the reinforcing member 130, and a plurality of capacitors 131 can be formed in a wide area inside the reinforcing member 130. It can also be secured. Furthermore, since the circuit pattern 132 is formed on the surface of the reinforcing member 130, various electronic components can be mounted on the surface of the reinforcing member 130, and the expandability of the wiring board 100 can be improved.

Ａ２．補強部材１３０の取り付け工程：
図３は、補強部材１３０を多層基板１１０に取り付ける工程の一例を示す説明図である。この図３に示した例では、キャパシタ１３１の端子やビア導体１３８にＰＶＤ等の周知の薄膜形成方法を用いて銅のメタライズを行なった後、多層基板１１０の裏面ＳＡ２側にて露出する部品接続用の端子に対して半田印刷を行なう。次に、半田印刷を行った部品接続用の端子上に、メタライズを行ったキャパシタ１３１の端子やビア導体１３８を位置合わせしてから、熱処理を行うことで補強部材１３０と多層基板１１０とを接合する。また、キャパシタ１３１の端子やビア導体１３８は、半田や導電ペースト等によって、多層基板１１０に接合する。このようにすれば、補強部材１３０を多層基板１１０に取り付けることができる。 A2. Step of attaching the reinforcing member 130:
FIG. 3 is an explanatory diagram illustrating an example of a process of attaching the reinforcing member 130 to the multilayer substrate 110. In the example shown in FIG. 3, after metallizing copper to the terminals of the capacitor 131 and the via conductors 138 using a well-known thin film forming method such as PVD, the component connection exposed on the back surface SA2 side of the multilayer substrate 110 Solder printing is performed on the terminals. Next, the metallized capacitor 131 terminals and via conductors 138 are aligned on solder-printed component connection terminals, and then heat treatment is performed to join the reinforcing member 130 and the multilayer substrate 110 together. To do. The terminals of the capacitor 131 and the via conductors 138 are joined to the multilayer substrate 110 with solder, conductive paste, or the like. In this way, the reinforcing member 130 can be attached to the multilayer substrate 110.

図４は、補強部材１３０を多層基板１１０に取り付ける工程の他の例を示す説明図である。図３に示した取り付け工程との違いは、補強部材１３０と多層基板１１０との間に樹脂材１４０を挟んで圧着し、熱処理を行なうことによって、補強部材１３０と多層基板１１０とを接合する点である。このような方法によっても、補強部材１３０を多層基板１１０に取り付けることができる。なお、樹脂材１４０のホール部１４２に導電ペースト等を充填した後に、補強部材１３０と多層基板１１０とを接合してもよい。 FIG. 4 is an explanatory diagram illustrating another example of the process of attaching the reinforcing member 130 to the multilayer substrate 110. The difference from the attachment process shown in FIG. 3 is that the resin member 140 is sandwiched between the reinforcing member 130 and the multilayer substrate 110, and the reinforcing member 130 and the multilayer substrate 110 are joined by heat treatment. It is. The reinforcing member 130 can be attached to the multilayer substrate 110 also by such a method. The reinforcing member 130 and the multilayer substrate 110 may be bonded after the hole 142 of the resin material 140 is filled with a conductive paste or the like.

Ｂ．第２実施例：
図５は、第２実施例における配線基板１００ｂの構成を示す説明図である。図５（Ａ）は、配線基板１００ｂの平面図であり、図５（Ｂ）は、図５（Ａ）におけるＢ−Ｂ断面を示す図である。図１に示した第１実施例との違いは、補強部材１３０ｂの表面に、周縁よりも窪んだ形状の凹部１５０が形成されている点であり、他の構成は第１実施例と同じである。 B. Second embodiment:
FIG. 5 is an explanatory diagram showing the configuration of the wiring board 100b in the second embodiment. FIG. 5A is a plan view of the wiring board 100b, and FIG. 5B is a diagram showing a cross section taken along line BB in FIG. 5A. The difference from the first embodiment shown in FIG. 1 is that a concave portion 150 having a shape recessed from the peripheral edge is formed on the surface of the reinforcing member 130b, and other configurations are the same as those of the first embodiment. is there.

図６は、配線基板１００ｂの回路パターン１３２に電子部品が接続された状態を示す説明図である。図６（Ａ）は、配線基板１００ｂの平面図であり、図６（Ｂ）は、図６（Ａ）におけるＢ−Ｂ断面を示す図である。この図６に示した例では、電子部品の一例として、温度センサー１８０が補強部材１３０ｂの凹部１５０に配置されている。温度センサー１８０は、配線基板１００の温度情報を、回路パターン１３２を介して半導体チップ１０２に送信する。半導体チップ１０２は、温度センサー１８０から受信した温度情報に基づいて、様々な処理を実行することができる。 FIG. 6 is an explanatory diagram showing a state in which electronic components are connected to the circuit pattern 132 of the wiring board 100b. 6A is a plan view of the wiring substrate 100b, and FIG. 6B is a diagram showing a cross section taken along the line BB in FIG. 6A. In the example shown in FIG. 6, a temperature sensor 180 is disposed in the recess 150 of the reinforcing member 130b as an example of an electronic component. The temperature sensor 180 transmits temperature information of the wiring board 100 to the semiconductor chip 102 via the circuit pattern 132. The semiconductor chip 102 can execute various processes based on the temperature information received from the temperature sensor 180.

このように、第２実施例によれば、上記第１実施例と同様の効果を奏する上に、凹部１５０に温度センサー等の電子部品を取り付けることが可能となり、電子部品の搭載性を向上させることができる。また、電子部品を配線基板から離れた場所に搭載する場合に比べて、電子部品と半導体チップ１０２との距離を短くすることができるので、信号の伝送損失を低減することができる。 As described above, according to the second embodiment, the same effects as those of the first embodiment can be obtained, and an electronic component such as a temperature sensor can be attached to the recess 150, thereby improving the mountability of the electronic component. be able to. In addition, since the distance between the electronic component and the semiconductor chip 102 can be shortened as compared with the case where the electronic component is mounted at a location away from the wiring board, signal transmission loss can be reduced.

Ｃ．変形例：
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。 C. Variations:
The present invention is not limited to the above-described examples and embodiments, and can be implemented in various modes without departing from the gist thereof. For example, the following modifications are possible.

変形例１：
上記実施例では、多層基板１１０及び補強部材１３０の形状は略正方形であったが、多層基板１１０及び補強部材１３０の形状は略正方形に限らず、例えば、長方形や、円形等であってもよい。 Modification 1:
In the above embodiment, the shapes of the multilayer substrate 110 and the reinforcing member 130 are substantially square. However, the shapes of the multilayer substrate 110 and the reinforcing member 130 are not limited to a substantially square shape, and may be, for example, a rectangle or a circle. .

変形例２：
上記実施例では、第２の端子群１１４はＰＧＡタイプであったが、第２の端子群１１４はＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）タイプやＬＧＡ（ＬａｎｄＧｒｉｄＡｒｒａｙ）タイプ等であってもよい。 Modification 2:
In the above embodiment, the second terminal group 114 is a PGA type, but the second terminal group 114 may be a BGA (Ball Grid Array) type, an LGA (Land Grid Array) type, or the like.

変形例３：
上記実施例では、ビア導体１３８は金属層１３９に接続されていたが、この代わりに、ビア導体１３８を回路パターン１３２に接続し、回路パターン１３２を金属層１３９の代わりに放熱板として機能させることとしてもよい。 Modification 3:
In the above embodiment, the via conductor 138 is connected to the metal layer 139. Instead, the via conductor 138 is connected to the circuit pattern 132, and the circuit pattern 132 functions as a heat sink instead of the metal layer 139. It is good.

変形例４：
上記実施例では、多層基板１１０には１つの取付領域が形成されていたが、取付領域の数は１つに限られず、複数であってもよい。同様に、スティフナー１２０に形成される開口部の数は１つに限られず、複数であってもよい。 Modification 4:
In the above embodiment, one attachment region is formed on the multilayer substrate 110, but the number of attachment regions is not limited to one, and may be plural. Similarly, the number of openings formed in the stiffener 120 is not limited to one and may be plural.

変形例５：
上記実施例では、キャパシタ１３１は２層の電極層として構成されていたが、キャパシタ１３１は２層以上の複数層で構成されていてもよい。 Modification 5:
In the above embodiment, the capacitor 131 is configured as two electrode layers. However, the capacitor 131 may be configured of a plurality of layers of two or more layers.

変形例６：
上記実施例では、回路パターン１３２は半導体チップ１０２と通信可能に構成されていたが、回路パターン１３２は半導体チップ１０２から独立した回路として構成されていてもよい。 Modification 6:
In the above embodiment, the circuit pattern 132 is configured to be communicable with the semiconductor chip 102, but the circuit pattern 132 may be configured as a circuit independent of the semiconductor chip 102.

１００…配線基板
１００ｂ…配線基板
１０２…半導体チップ
１１０…多層基板
１１２…第１の端子群
１１４…第２の端子群
１２０…スティフナー
１３０…補強部材
１３０ｂ…補強部材
１３１…キャパシタ
１３１ａ…第一電極層
１３１ｂ…第二電極層
１３２…回路パターン
１３４…端子
１３８…ビア導体
１３９…金属層
１４０…樹脂材
１４２…ホール部
１５０…凹部
１８０…温度センサー
Ｆ…取付領域
Ｍ…開口部
ＳＡ１…主面
ＳＡ２…裏面 DESCRIPTION OF SYMBOLS 100 ... Wiring board 100b ... Wiring board 102 ... Semiconductor chip 110 ... Multilayer board 112 ... 1st terminal group 114 ... 2nd terminal group 120 ... Stiffener 130 ... Reinforcement member 130b ... Reinforcement member 131 ... Capacitor 131a ... 1st electrode layer 131b ... second electrode layer 132 ... circuit pattern 134 ... terminal 138 ... via conductor 139 ... metal layer 140 ... resin material 142 ... hole part 150 ... concave 180 ... temperature sensor F ... mounting area M ... opening SA1 ... main surface SA2 ... Back side

Claims

主面と前記主面の裏側に位置する裏面とを有し、チップ部品を取り付けるための取付領域が前記主面に形成された多層基板と、
前記裏面側に接続された板状の補強部材と、
を備える配線基板であって、
前記補強部材は、セラミックを主体として形成され、内部にキャパシタを有しており、
前記補強部材の表面には、回路パターンが形成されており、
前記回路パターンに電気的に接続された電子部品を備え、
前記補強部材の表面には、凹部が形成されており、
前記電子部品は、前記補強部材の前記凹部に配置される、
配線基板。 A multilayer substrate having a main surface and a back surface located on the back side of the main surface, and an attachment region for attaching a chip component formed on the main surface;
A plate-like reinforcing member connected to the back side;
A wiring board comprising:
The reinforcing member is formed mainly of ceramic and has a capacitor inside.
Wherein the surface of the reinforcing member is formed with the circuit pattern,
Comprising an electronic component electrically connected to the circuit pattern;
A recess is formed on the surface of the reinforcing member,
The electronic component is disposed in the recess of the reinforcing member.
Wiring board.

請求項１に記載の配線基板であって、
前記補強部材は、厚み方向に貫通してなるビア導体を有し、
前記ビア導体は、前記キャパシタと電気的に独立し、前記補強部材の前記表面の少なくとも一部を被覆してなる金属層に接続されている、
配線基板。 The wiring board according to claim 1 ,
The reinforcing member has a via conductor that penetrates in the thickness direction,
The via conductor is electrically independent of the capacitor and connected to a metal layer covering at least a part of the surface of the reinforcing member;
Wiring board.

主面と前記主面の裏側に位置する裏面とを有し、チップ部品を取り付けるための取付領域が前記主面に形成された多層基板と、  A multilayer substrate having a main surface and a back surface located on the back side of the main surface, and an attachment region for attaching a chip component formed on the main surface;
前記裏面側に接続された板状の補強部材と、  A plate-like reinforcing member connected to the back side;
を備える配線基板であって、  A wiring board comprising:
前記補強部材は、セラミックを主体として形成され、内部にキャパシタを有しており、  The reinforcing member is formed mainly of ceramic and has a capacitor inside.
前記補強部材の表面には、回路パターンが形成されており、  A circuit pattern is formed on the surface of the reinforcing member,
前記補強部材は、厚み方向に貫通してなるビア導体を有し、  The reinforcing member has a via conductor that penetrates in the thickness direction,
前記ビア導体は、前記キャパシタと電気的に独立し、前記補強部材の前記表面の少なくとも一部を被覆してなる金属層に接続されている、  The via conductor is electrically independent of the capacitor and connected to a metal layer covering at least a part of the surface of the reinforcing member;
配線基板。  Wiring board.

請求項３に記載の配線基板であって、
前記回路パターンに電気的に接続された電子部品を備える
配線基板。 A wiring board according to claim 3,
A wiring board comprising an electronic component electrically connected to the circuit pattern.

請求項１ないし請求項４のいずれか一項に記載の配線基板であって、
前記回路パターン上には、外部と電気的に接続するための端子が設けられている、
配線基板。 The wiring board according to any one of claims 1 to 4 ,
On the circuit pattern, a terminal for electrical connection with the outside is provided.
Wiring board.

請求項１ないし請求項５のいずれか一項に記載の配線基板であって、
前記キャパシタは、第一電極層と第二電極層とがセラミック層を介して交互に積層してなる積層キャパシタである、
配線基板。 A wiring board according to any one of claims 1 to 5,
The capacitor is a multilayer capacitor in which a first electrode layer and a second electrode layer are alternately laminated via a ceramic layer.
Wiring board.