JP5543936B2 - ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 Download PDFInfo
- Publication number
- JP5543936B2 JP5543936B2 JP2011057554A JP2011057554A JP5543936B2 JP 5543936 B2 JP5543936 B2 JP 5543936B2 JP 2011057554 A JP2011057554 A JP 2011057554A JP 2011057554 A JP2011057554 A JP 2011057554A JP 5543936 B2 JP5543936 B2 JP 5543936B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- emitter
- hbt
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Amplifiers (AREA)
Description
本発明の第2の実施例であるHBTを図面を参照して説明する。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。図3Aに本発明のHBTの平面構造、更に、図3AにおけるBB’に沿った断面構造を図3Bに示す。本例は基本HBTを並列接続して構成する大電力用マルチフィンガーHBTの例である。基本HBTのエミッタ面積は108μm2である。
図7に本発明のHBTの例の等価回路図を示す。この例では、複数の単位HBTが並列の接続されたHBT21に静電破壊防止回路22が並列接続された例である。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。
本発明の第5の実施例である、電力増幅器を図面を参照して説明する。尚、本実施例は本発明の基本的原理を説明するものであり、各構成要素は概略の形状を示している。図11は、本実施の形態を示す電力増幅器のブロック構成図23である。本例は、2段構成の電力増幅器である。図中、24、25はそれぞれ第1の増幅回路、第2の増幅回路であり、又、符号26a、26b、26cは、それぞれ入力整合回路、段間整合回路、出力整合回路である。増幅される高周波信号は、端子27から本電力増幅器に入力され、上記整合回路26a、26b、26c、増幅回路24、25を介して増幅された後、端子28から出力される。
Claims (4)
- 少なくとも1個以上のヘテロ接合バイポーラトランジスタを並列接続して構成される増幅回路を多段接続して有する電力増幅器であって、且つ前記バイポーラトランジスタがInGaPエミッタ層と、このInGaPエミッタ層の、当該InGaPエミッタ層とヘテロ接合を形成するベース層とは反対側に、GaAs層とAlGaAsバラスト抵抗層とが順次形成された構造を少なくとも有し、前記InGaPエミッタ層と前記AlGaAsバラスト抵抗層との間に、前記GaAs層が配置され、前記GaAs層は、前記エミッタ層と前記ベース層とのヘテロ接合部に形成される空乏層幅よりも厚いことを特徴とする電力増幅器。
- 前記並列接続されたヘテロ接合バイポーラトランジスタのエミッタとコレクタとの間に電気的に並列に接続された電圧制限保護回路を有することを特徴とする請求項1に記載の電力増幅器。
- 前記InGaPエミッタ層と前記AlGaAsバラスト抵抗層とが直接接触することがないことを特徴とする請求項1乃至2の何れか一項に記載の電力増幅器。
- 半絶縁性基板の上部に、少なくともサブコレクタ用半導体層、コレクタ用半導体層、ベース用半導体層、InGaPエミッタ用半導体層、GaAs半導体層、AlGaAsバラスト抵抗用半導体層を順次積層して形成する工程、
前記AlGaAsバラスト抵抗用半導体層上部に所望の形状のエミッタ電極を形成する工程、
前記AlGaAsバラスト抵抗用半導体層、前記GaAs半導体層をメサ形状に加工して、前記InGaPエミッタ用半導体層を露出させる工程、
前記露出させたInGaPエミッタ用半導体層を貫通して前記ベース用半導体層に達するベース電極を形成する工程、
前記InGaPエミッタ用半導体層、前記ベース用半導体層、及び前記コレクタ用半導体層をメサ形状に加工して、前記サブコレクタ用半導体層を露出させる工程、
前記露出させたサブコレクタ用半導体層にコレクタ電極を形成する工程を有し、
前記GaAs半導体層は、前記エミッタ用半導体層と前記ベース用半導体層とのヘテロ接合部に形成される空乏層幅よりも厚いことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011057554A JP5543936B2 (ja) | 2004-01-19 | 2011-03-16 | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004010288 | 2004-01-19 | ||
JP2004010288 | 2004-01-19 | ||
JP2011057554A JP5543936B2 (ja) | 2004-01-19 | 2011-03-16 | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004287312A Division JP4977313B2 (ja) | 2004-01-19 | 2004-09-30 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011155281A JP2011155281A (ja) | 2011-08-11 |
JP5543936B2 true JP5543936B2 (ja) | 2014-07-09 |
Family
ID=44540983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011057554A Expired - Fee Related JP5543936B2 (ja) | 2004-01-19 | 2011-03-16 | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5543936B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020031191A (ja) * | 2018-08-24 | 2020-02-27 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ及び半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000260784A (ja) * | 1999-03-12 | 2000-09-22 | Sharp Corp | へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法 |
JP2002076014A (ja) * | 2000-08-30 | 2002-03-15 | Mitsubishi Electric Corp | 高周波用半導体装置 |
JP2003007715A (ja) * | 2001-06-26 | 2003-01-10 | Nippon Telegr & Teleph Corp <Ntt> | バイポーラトランジスタ |
JP2004006531A (ja) * | 2002-05-31 | 2004-01-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-03-16 JP JP2011057554A patent/JP5543936B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011155281A (ja) | 2011-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4977313B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
US6943387B2 (en) | Semiconductor device, manufacturing thereof and power amplifier module | |
JP5660115B2 (ja) | ヘテロ接合バイポーラトランジスタ、これを用いた電力増幅器、及びヘテロ接合バイポーラトランジスタの製造方法 | |
TWI604530B (zh) | Heterojunction Bipolar Transistors and Power Amplifier Modules | |
JP2007173624A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US7566920B2 (en) | Bipolar transistor and power amplifier | |
US20060138459A1 (en) | Semiconductor device, manufacturing method of the same and electronic device | |
JP5749918B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
CN1897301A (zh) | 双极晶体管和功率放大器 | |
JP2005259755A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
JP5543936B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 | |
KR20030077956A (ko) | 반도체 장치의 제조 방법 | |
US11557664B2 (en) | Heterojunction bipolar transistor including ballast resistor and semiconductor device | |
JP2004274430A (ja) | 電力増幅器モジュール及びその製造方法 | |
JP2005101402A (ja) | 半導体装置およびその製造方法 | |
JP2004111941A (ja) | バイポーラトランジスタ及びその製造方法 | |
JP2015065292A (ja) | 半導体装置および電力増幅器 | |
JP2015065294A (ja) | 半導体装置および電力増幅器 | |
JP2007035809A (ja) | 半導体装置及びその製造方法 | |
JP2015185649A (ja) | 半導体装置および電力増幅器 | |
JP2005101134A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130321 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130820 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5543936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |