JP5531432B2 - Compound semiconductor device and manufacturing method thereof - Google Patents

Description

本発明は、化合物半導体装置及びその製造方法等に関する。   The present invention relates to a compound semiconductor device and a manufacturing method thereof.

近年、化合物半導体装置、特にＧａＮ系化合物半導体を主な材料とした高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）の高出力高周波用デバイスへの適用について検討がなされている。ＧａＮ系化合物半導体を主な材料としたＨＥＭＴ（以下、ＧａＮ系ＨＥＭＴともいう）では、表面に、電気的な特性及び化学的な特性の安定のために、シリコン窒化膜が表面保護膜として形成されている。ＧａＮ系ＨＥＭＴの表面には電流コラプスとよばれる電流変動を引き起こすトラップが多く存在しており、シリコン窒化膜はこのようなトラップの不活性化に効果的である。   In recent years, application of high electron mobility transistors (HEMTs) mainly composed of compound semiconductor devices, particularly GaN-based compound semiconductors, to high-power high-frequency devices has been studied. In HEMTs (hereinafter also referred to as GaN-based HEMTs) mainly composed of GaN-based compound semiconductors, a silicon nitride film is formed on the surface as a surface protective film in order to stabilize electrical and chemical characteristics. ing. There are many traps that cause current fluctuation called current collapse on the surface of the GaN-based HEMT, and the silicon nitride film is effective for inactivating such traps.

表面保護膜には、化合物半導体層の表面に対する安定化作用及び絶縁性が要求される。安定化作用の一つとして、外的要因による化合物半導体層の表面の化学的変化の抑制が挙げられる。化合物半導体層は２種類以上の元素から構成されており、水分等の浸入により腐食しやすい。表面保護膜には、このような腐食の抑制が要求される。また、安定化作用の他の一つとして、化合物半導体層の表面準位の形成の抑制が挙げられる。化合物半導体層の表面に自然酸化膜等の酸化膜が存在すると、表面準位が形成され、表面の電位が変化する。表面保護膜には、このような表面準位の形成の抑制が要求される。   The surface protective film is required to have a stabilizing action and insulation on the surface of the compound semiconductor layer. One of the stabilizing actions is suppression of chemical changes on the surface of the compound semiconductor layer due to external factors. The compound semiconductor layer is composed of two or more elements, and is easily corroded by intrusion of moisture or the like. The surface protective film is required to suppress such corrosion. Another example of the stabilizing action is suppression of formation of surface states of the compound semiconductor layer. When an oxide film such as a natural oxide film is present on the surface of the compound semiconductor layer, a surface level is formed, and the surface potential changes. The surface protective film is required to suppress the formation of such surface states.

水素により終端された結合等を多く含むシリコン窒化膜は、化合物半導体層の表面に対する化学的作用が大きく、表面に存在する不安定な原子結合状態を安定化する作用も有している。但し、このようなシリコン窒化膜の電気伝導性は比較的高く、表面保護膜として用いると、十分な絶縁性を確保しにくい。   A silicon nitride film containing a large amount of bonds terminated by hydrogen has a large chemical action on the surface of the compound semiconductor layer, and also has an action of stabilizing an unstable atomic bond state existing on the surface. However, the electrical conductivity of such a silicon nitride film is relatively high, and when used as a surface protective film, it is difficult to ensure sufficient insulation.

そこで、Ｓｉ−Ｈ結合を多く有するシリコン窒化膜を形成した後に、その上に絶縁性の高いシリコン窒化膜を形成することにより、表面保護膜を２層構造とすることが提案されている。   Therefore, it has been proposed to form a surface protection film with a two-layer structure by forming a silicon nitride film having a large amount of Si-H bonds and then forming a silicon nitride film with high insulation on the silicon nitride film.

その一方で、ＧａＮ系ＨＥＭＴの高周波特性の向上にはゲート電極の微細化が効果的である。   On the other hand, miniaturization of the gate electrode is effective for improving the high-frequency characteristics of the GaN-based HEMT.

しかしながら、従来のＧａＮ系ＨＥＭＴでは、ゲート電極の微細化に伴って、２層構造の表面保護膜を用いても電流コラプスを十分に抑制することができなくなってきている。このような問題点は、ＧａＮ系ＨＥＭＴ等の高出力高周波デバイスだけでなく、他の化合物半導体装置にも存在する。   However, in the conventional GaN-based HEMT, with the miniaturization of the gate electrode, even when a surface protective film having a two-layer structure is used, current collapse cannot be sufficiently suppressed. Such a problem exists not only in high-power high-frequency devices such as GaN-based HEMTs but also in other compound semiconductor devices.

特開２００８−２０５３９２号公報JP 2008-205392 A

本発明の目的は、ゲート電極が微細化されても電流コラプスを抑制することができる化合物半導体装置及びその製造方法を提供することにある。   An object of the present invention is to provide a compound semiconductor device capable of suppressing current collapse even when a gate electrode is miniaturized, and a manufacturing method thereof.

化合物半導体装置の製造方法の一態様では、化合物半導体積層構造上方に、ソース電極、ドレイン電極及びゲート電極を形成し、前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に、表面保護膜を形成する。また、前記表面保護膜を形成する際に、前記化合物半導体積層構造上に第１の絶縁膜を形成し、前記第１の絶縁膜の表面に、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜を形成し、前記第２の絶縁膜の上方に、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜を形成する。   In one aspect of the method for manufacturing a compound semiconductor device, a source electrode, a drain electrode, and a gate electrode are formed above the compound semiconductor multilayer structure, and a surface is formed on the compound semiconductor multilayer structure between the source electrode and the drain electrode. A protective film is formed. Further, when forming the surface protective film, a first insulating film is formed on the compound semiconductor stacked structure, and at least one of oxygen atoms or nitrogen atoms is formed on the surface of the first insulating film. A second insulating film including a larger amount than the first insulating film, including less Si—H bonds than the first insulating film, and more than the first insulating film. A third insulating film having high insulating properties is formed.

化合物半導体装置の一態様には、化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたソース電極、ドレイン電極及びゲート電極と、前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に形成された表面保護膜と、が設けられている。前記表面保護膜には、前記化合物半導体積層構造上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成され、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜と、前記第２の絶縁膜の上方に形成され、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜と、が設けられている。   One aspect of the compound semiconductor device includes a compound semiconductor multilayer structure, a source electrode, a drain electrode and a gate electrode formed above the compound semiconductor multilayer structure, and the compound semiconductor multilayer between the source electrode and the drain electrode. And a surface protective film formed on the structure. The surface protective film includes a first insulating film formed on the compound semiconductor multilayer structure, and a first insulating film formed on the first insulating film, wherein at least one of oxygen atoms or nitrogen atoms is transferred to the first insulating film. A second insulating film containing more than the first insulating film, and an insulating property that is formed above the second insulating film, contains less Si—H bonds than the first insulating film, and is higher in insulation than the first insulating film. A third insulating film is provided.

上記の化合物半導体装置の製造方法等によれば、電流コラプスを引き起こす電子のトラップを低減することができる。このため、ゲート電極が微細化されても電流コラプスを抑制することできる。   According to the above-described method for manufacturing a compound semiconductor device, it is possible to reduce electron traps that cause current collapse. Therefore, current collapse can be suppressed even when the gate electrode is miniaturized.

第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。It is sectional drawing which shows the method of manufacturing GaN-type HEMT which concerns on 1st Embodiment to process order. 図１Ａに引き続き、第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。It is sectional drawing which shows the method of manufacturing GaN-type HEMT which concerns on 1st Embodiment in order of a process following FIG. 1A. 表面保護膜１０を形成する方法を工程順に示す断面図である。3 is a cross-sectional view showing a method of forming a surface protective film 10 in the order of steps. FIG. 電流コラプスの検証結果を示すグラフである。It is a graph which shows the verification result of current collapse. 第２の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。It is sectional drawing which shows the method of manufacturing GaN-type HEMT which concerns on 2nd Embodiment in process order. 第１の実施形態、第２の実施形態の変形例を示す断面図である。It is sectional drawing which shows the modification of 1st Embodiment and 2nd Embodiment.

（表面保護膜について）
本願発明者は、２層構造の表面保護膜を用いても電流コラプスを十分に抑制することができなくなってきている原因について検討を行った。この結果、表面保護膜内にもトラップとして機能する部分が存在し、この部分が、ゲート電極の微細化に伴う電界強度の増加によって電流コラプスを引き起こしていることを見出した。 (About surface protection film)
The inventor of the present application has examined the cause of the current collapse that cannot be sufficiently suppressed even when the surface protective film having a two-layer structure is used. As a result, it has been found that there is a portion functioning as a trap in the surface protective film, and this portion causes current collapse due to an increase in electric field strength accompanying the miniaturization of the gate electrode.

表面保護膜としてシリコン窒化膜をプラズマＣＶＤ（chemical vapor deposition）法により形成する場合には、例えば、シリコンの原料としてＳｉＨ₄ガスを用い、窒素の原料としてＮ₂ガス又はＮＨ₃ガスを用いる。この場合、高周波電力により、これらの原料ガスの一部から水素原子が脱離及びプラズマ化し、乖離原料ガス（プリカーサ）が化合物半導体層の表面に到達する。そして、プリカーサが化合物半導体層の表面上に存在するシリコン原子及び窒素原子と結合し、水素が離脱する。つまり、化合物半導体層の表面上に存在する不完全な結合は、後続のプリカーサにより安定な状態に変化していく。このようにしてシリコン窒化膜が形成されていくと考えられる。 When a silicon nitride film is formed as a surface protective film by a plasma CVD (chemical vapor deposition) method, for example, SiH ₄ gas is used as a silicon raw material, and N ₂ gas or NH ₃ gas is used as a nitrogen raw material. In this case, hydrogen atoms are desorbed and converted into plasma from a part of these source gases by the high frequency power, and the dissociated source gas (precursor) reaches the surface of the compound semiconductor layer. And a precursor couple | bonds with the silicon atom and nitrogen atom which exist on the surface of a compound semiconductor layer, and hydrogen detach | leaves. That is, the incomplete bond existing on the surface of the compound semiconductor layer is changed to a stable state by the subsequent precursor. It is considered that the silicon nitride film is formed in this way.

ところが、シリコン窒化膜の形成の終了段階では、不完全な結合が安定にならないまま残留してしまう。つまり、不完全なＳｉ−Ｎ結合及びＳｉ−Ｈ結合がシリコン窒化膜の表面に多く残留してしまう。これは、高周波電力の切断に伴ってプリカーサが十分な反応をする前にエネルギの供給が絶たれ、また、原料ガスの供給の切断に伴って後続のプリカーサが供給されなくなるからであると考えられる。このような現象は、Ｓｉ−Ｈ結合を多く有する下側のシリコン窒化膜において顕著に生じる。また、その上に絶縁性の高い上側のシリコン窒化膜を形成しても、絶縁性の高いシリコン窒化膜の組成は化学量論組成に極めて近いため、不完全な結合を形成しにくいと考えられる。そして、不完全な結合が残留してしまうと、これらが電子のトラップとして作用し、電流コラプスを引き起こすと考えられる。   However, at the end of the formation of the silicon nitride film, imperfect bonds remain without being stabilized. That is, many incomplete Si—N bonds and Si—H bonds remain on the surface of the silicon nitride film. This is considered to be because the energy supply is cut off before the precursor reacts sufficiently with the cutting of the high frequency power, and the subsequent precursor is not supplied with the cutting of the supply of the raw material gas. . Such a phenomenon remarkably occurs in the lower silicon nitride film having many Si—H bonds. In addition, even if an upper silicon nitride film having high insulating properties is formed thereon, the composition of the silicon insulating film having high insulating properties is very close to the stoichiometric composition, so that it is difficult to form incomplete bonds. . If imperfect bonds remain, it is considered that these act as electron traps and cause current collapse.

本願発明者は、このように不完全な結合によって電流コラプスが引き起こされていることを見出し、更に鋭意検討を行った。この結果、下側のＳｉ−Ｈ結合を多く有するシリコン窒化膜を形成した後で、上側の絶縁性の高いシリコン窒化膜を形成する前に、下側のシリコン窒化膜の表面に対してプラズマ処理等を行うことにより、不完全な結合を低減して電流コラプスを抑制することができることに想到した。   The inventor of the present application has found that current collapse is caused by such incomplete coupling, and has further studied diligently. As a result, after the silicon nitride film having many Si-H bonds on the lower side is formed, the plasma treatment is performed on the surface of the lower silicon nitride film before the upper silicon nitride film having a high insulating property is formed. As a result, it has been conceived that incomplete coupling can be reduced and current collapse can be suppressed.

（第１の実施形態）
先ず、第１の実施形態について説明する。図１Ａ乃至図１Ｂは、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法を工程順に示す断面図である。 (First embodiment)
First, the first embodiment will be described. 1A to 1B are cross-sectional views illustrating a method of manufacturing a GaN-based HEMT (compound semiconductor device) according to the first embodiment in the order of steps.

第１の実施形態では、先ず、図１Ａ（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法により、バッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ及び表面層２ｄをこの順でエピタキシャル成長させる。バッファ層２ａ及び電子走行層２ｂとしては、例えば不純物がドーピングされていないＧａＮ層（ｉ−ＧａＮ層）を形成し、これらの総厚は３μｍ程度とする。バッファ層２ａは、基板１の表面に存在する格子欠陥の電子走行層２ｂへの伝播を防止している。電子供給層２ｃとしては、例えばｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）を形成し、その厚さは１０ｎｍ程度とする。表面層２ｄとしては、例えばｎ型のＧａＮ層（ｎ−ＧａＮ層）を形成し、その厚さは１０ｎｍ以下とする。バッファ層２ａ、電子走行層２ｂ、電子供給層２ｃ及び表面層２ｄが化合物半導体領域２（化合物半導体積層構造）に含まれる。   In the first embodiment, first, as shown in FIG. 1A (a), for example, a metal organic vapor phase epitaxy (MOVPE) method is performed on a substrate 1 such as a semi-insulating SiC substrate. The buffer layer 2a, the electron transit layer 2b, the electron supply layer 2c, and the surface layer 2d are epitaxially grown in this order. As the buffer layer 2a and the electron transit layer 2b, for example, a GaN layer not doped with impurities (i-GaN layer) is formed, and the total thickness thereof is about 3 μm. The buffer layer 2a prevents the propagation of lattice defects existing on the surface of the substrate 1 to the electron transit layer 2b. For example, an n-type AlGaN layer (n-AlGaN layer) is formed as the electron supply layer 2c, and the thickness thereof is about 10 nm. As the surface layer 2d, for example, an n-type GaN layer (n-GaN layer) is formed, and the thickness thereof is 10 nm or less. The buffer layer 2a, the electron transit layer 2b, the electron supply layer 2c, and the surface layer 2d are included in the compound semiconductor region 2 (compound semiconductor multilayer structure).

次いで、図１Ａ（ｂ）に示すように、化合物半導体領域２に向けて選択的にＡｒを注入することにより、活性領域を画定する素子分離領域３を化合物半導体領域２及び基板１の表層部に形成する。   Next, as shown in FIG. 1A (b), by selectively implanting Ar toward the compound semiconductor region 2, the element isolation region 3 that defines the active region is formed in the compound semiconductor region 2 and the surface layer portion of the substrate 1. Form.

その後、ソース電極を形成する予定の領域及びドレイン電極を形成する予定の領域を開口するレジストパターンを化合物半導体領域２上に形成する。続いて、レジストパターンをマスクとして用い、不活性ガス及びＣｌ₂ガス等の塩素系ガスを用いたドライエッチングを表面層２ｄに対して行うことにより、図１Ａ（ｃ）に示すように、表面層２ｄに２個の開口部を形成する。なお、開口部の深さに関し、表面層２ｄの一部を残してもよく、また、電子供給層２ｃの一部を除去してもよい。つまり、開口部の深さは表面層２ｄの厚さと一致している必要はない。 Thereafter, a resist pattern is formed on the compound semiconductor region 2 to open a region where the source electrode is to be formed and a region where the drain electrode is to be formed. Subsequently, by using the resist pattern as a mask, dry etching using an inert gas and a chlorine-based gas such as Cl ₂ gas is performed on the surface layer 2d, thereby forming the surface layer as shown in FIG. 1A (c). Two openings are formed in 2d. Regarding the depth of the opening, a part of the surface layer 2d may be left, or a part of the electron supply layer 2c may be removed. That is, the depth of the opening does not need to match the thickness of the surface layer 2d.

次いで、同じく図１Ａ（ｃ）に示すように、一方の開口部内にソース電極４を形成し、他方の開口部内にドレイン電極５を形成する。ソース電極４及びドレイン電極５の形成に当たっては、例えば、先ず、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｌ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｌ層の厚さは２００ｎｍ程度とする。そして、開口部の形成に用いたレジストパターンを除去する。つまり、ソース電極４及びドレイン電極５の形成では、例えば蒸着及びリフトオフの技術を用いる。その後、５５０℃程度での熱処理を行うことにより、ソース電極４及びドレイン電極５と化合物半導体領域２の表面（電子供給層２ｃの表面）との間をオーミックコンタクトさせる。なお、開口部の形成後にレジストパターンを除去し、ソース電極４及びドレイン電極５の形成用に新たにレジストパターンを形成してもよい。   Next, as shown in FIG. 1A (c), the source electrode 4 is formed in one opening, and the drain electrode 5 is formed in the other opening. In forming the source electrode 4 and the drain electrode 5, for example, first, a Ti layer is formed by an evaporation method, and an Al layer is formed thereon by an evaporation method. The thickness of the Ti layer is about 20 nm, and the thickness of the Al layer is about 200 nm. Then, the resist pattern used for forming the opening is removed. That is, in forming the source electrode 4 and the drain electrode 5, for example, vapor deposition and lift-off techniques are used. Thereafter, a heat treatment at about 550 ° C. is performed to make ohmic contact between the source electrode 4 and the drain electrode 5 and the surface of the compound semiconductor region 2 (the surface of the electron supply layer 2c). Note that the resist pattern may be removed after the opening is formed, and a new resist pattern may be formed for forming the source electrode 4 and the drain electrode 5.

続いて、図１Ａ（ｄ）に示すように、化合物半導体領域２上の全面に、ソース電極４及びドレイン電極５を覆う表面保護膜１０を形成する。   Subsequently, as shown in FIG. 1A (d), a surface protective film 10 covering the source electrode 4 and the drain electrode 5 is formed on the entire surface of the compound semiconductor region 2.

ここで、表面保護膜１０を形成する方法について説明する。図２は、表面保護膜１０を形成する方法を工程順に示す断面図である。   Here, a method of forming the surface protective film 10 will be described. FIG. 2 is a cross-sectional view showing a method of forming the surface protective film 10 in the order of steps.

先ず、図２（ａ）に示すように、全面にシリコン窒化膜１０ａを、例えばプラズマ化学気相成長（ＣＶＤ：chemical vapor deposition）法により形成する。シリコン窒化膜１０ａの厚さは、例えば２０ｎｍ程度とする。また、シリコン窒化膜１０ａの組成は、化学量論組成（Ｓｉ₃Ｎ₄）よりもシリコンの割合が多いものとする。従って、シリコン窒化膜１０ａのＳｉ−Ｈ結合の濃度は、化学量論組成のシリコン窒化膜のそれよりも高くなる。このようなシリコン窒化膜１０ａは、次のようにして形成することができる。例えば、原料ガスを乖離させるプラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、ＳｉＨ₄ガスの流量、Ｎ₂ガスの流量、Ｈｅガスの流量は、夫々、３ｓｃｃｍ、１５０ｓｃｃｍ、１０００ｓｃｃｍとする。シリコン窒化膜１０ａの屈折率は２．０よりも高いことが好ましい。 First, as shown in FIG. 2A, a silicon nitride film 10a is formed on the entire surface by, for example, a plasma chemical vapor deposition (CVD) method. The thickness of the silicon nitride film 10a is, eg, about 20 nm. In addition, the composition of the silicon nitride film 10a is assumed to have a higher proportion of silicon than the stoichiometric composition (Si ₃ N ₄ ). Accordingly, the Si—H bond concentration of the silicon nitride film 10a is higher than that of the silicon nitride film having the stoichiometric composition. Such a silicon nitride film 10a can be formed as follows. For example, the plasma excitation frequency for separating the source gas is 13.56 MHz, and the high-frequency output is 50 W. Regarding the source gas, the flow rate of SiH ₄ gas, the flow rate of N ₂ gas, and the flow rate of He gas are 3 sccm, 150 sccm, and 1000 sccm, respectively. The refractive index of the silicon nitride film 10a is preferably higher than 2.0.

次いで、シリコン窒化膜１０ａの表面のプラズマ処理を行うことにより、図２（ｂ）に示すように、シリコン窒化膜１０ａの表層部をシリコン含有絶縁膜１０ｂに変化させる。このプラズマ処理では、例えば、プラズマＣＶＤ装置を用いて酸素プラズマへの曝露を行う。この場合、酸素ガスを乖離させるプラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、Ｏ₂ガスの流量を３００ｓｃｃｍとする。この条件下で３分間程度のプラズマ処理を行えば、厚さが最大で１０ｎｍ程度のシリコン含有絶縁膜１０ｂが得られる。このようなプラズマ処理により形成されたシリコン含有絶縁膜１０ｂ中のＳｉ−Ｈ結合の濃度は、シリコン窒化膜１０ａのそれよりも極めて低いものとなる。つまり、シリコン含有絶縁膜１０ｂの表面に存在する不完全な結合手は、シリコン窒化膜１０ａの表面に存在する不完全な結合手よりも著しく少ない。 Next, the surface of the silicon nitride film 10a is changed to a silicon-containing insulating film 10b by performing plasma treatment on the surface of the silicon nitride film 10a, as shown in FIG. In this plasma treatment, for example, exposure to oxygen plasma is performed using a plasma CVD apparatus. In this case, the plasma excitation frequency for separating oxygen gas is 13.56 MHz, and the high-frequency output is 50 W. Regarding the source gas, the flow rate of O ₂ gas is set to 300 sccm. If plasma treatment is performed for about 3 minutes under these conditions, a silicon-containing insulating film 10b having a maximum thickness of about 10 nm can be obtained. The concentration of Si—H bonds in the silicon-containing insulating film 10b formed by such plasma processing is extremely lower than that of the silicon nitride film 10a. In other words, the number of incomplete bonds existing on the surface of the silicon-containing insulating film 10b is significantly smaller than the incomplete bonds existing on the surface of the silicon nitride film 10a.

その後、図２（ｃ）に示すように、全面にシリコン窒化膜１０ｃを、例えばプラズマＣＶＤ法により形成する。シリコン窒化膜１０ｃの厚さは、例えば３０ｎｍ程度とする。また、シリコン窒化膜１０ｃの組成は、少なくともシリコン窒化膜１０ａよりも化学量論組成に近いものとし、化学量論組成にすることが好ましい。従って、シリコン窒化膜１０ｃのＳｉ−Ｈ結合の濃度は、シリコン窒化膜１０ａのそれよりも低くなり、また、シリコン窒化膜１０ｃの絶縁性は、シリコン窒化膜１０ａのそれよりも高くなる。このようなシリコン窒化膜１０ｃは、次のようにして形成することができる。例えば、プラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、ＳｉＨ₄ガスの流量、Ｎ₂ガスの流量、Ｈｅガスの流量は、夫々、２ｓｃｃｍ、１５０ｓｃｃｍ、１０００ｓｃｃｍとする。シリコン窒化膜１０ｃの屈折率は２．０と同程度であることが好ましい。 Thereafter, as shown in FIG. 2C, a silicon nitride film 10c is formed on the entire surface by, eg, plasma CVD. The thickness of the silicon nitride film 10c is about 30 nm, for example. Further, the composition of the silicon nitride film 10c is at least closer to the stoichiometric composition than that of the silicon nitride film 10a, and is preferably set to the stoichiometric composition. Therefore, the Si—H bond concentration of the silicon nitride film 10c is lower than that of the silicon nitride film 10a, and the insulating property of the silicon nitride film 10c is higher than that of the silicon nitride film 10a. Such a silicon nitride film 10c can be formed as follows. For example, the plasma excitation frequency is 13.56 MHz and the high frequency output is 50 W. Further, regarding the source gas, the flow rate of SiH ₄ gas, the flow rate of N ₂ gas, and the flow rate of He gas are ₂ sccm, 150 sccm, and 1000 sccm, respectively. The refractive index of the silicon nitride film 10c is preferably about the same as 2.0.

なお、シリコン含有絶縁膜１０ｂの形成に当たり、酸素プラズマへの曝露に代えて窒素プラズマへの曝露を行ってもよい。この場合、窒素ガスを乖離させるプラズマ励起周波数は１３．５６ＭＨｚとし、高周波出力は５０Ｗとする。また、原料ガスに関し、Ｈ₂ガスの流量を１０００ｓｃｃｍとする。この条件下で５分間程度のプラズマ処理を行えば、厚さが１０ｎｍ程度のシリコン含有絶縁膜１０ｂが得られる。このようなプラズマ処理により形成されたシリコン含有絶縁膜１０ｂ中のＳｉ−Ｈ結合の濃度は、シリコン窒化膜１０ａのそれよりも極めて低いものとなる。つまり、シリコン含有絶縁膜１０ｂの表面に存在する不完全な結合手は、シリコン窒化膜１０ａの表面に存在する不完全な結合手よりも著しく少ない。 In forming the silicon-containing insulating film 10b, exposure to nitrogen plasma may be performed instead of exposure to oxygen plasma. In this case, the plasma excitation frequency for separating nitrogen gas is 13.56 MHz, and the high-frequency output is 50 W. Regarding the source gas, the flow rate of H ₂ gas is set to 1000 sccm. If plasma treatment is performed for about 5 minutes under these conditions, a silicon-containing insulating film 10b having a thickness of about 10 nm can be obtained. The concentration of Si—H bonds in the silicon-containing insulating film 10b formed by such plasma processing is extremely lower than that of the silicon nitride film 10a. In other words, the number of incomplete bonds existing on the surface of the silicon-containing insulating film 10b is significantly smaller than the incomplete bonds existing on the surface of the silicon nitride film 10a.

また、プラズマ処理（酸素プラズマ又は窒素プラズマへの曝露）に代えて熱処理を行うことにより、熱酸化膜をシリコン含有絶縁膜１０ｂとして形成してもよい。   Alternatively, the thermal oxide film may be formed as the silicon-containing insulating film 10b by performing heat treatment instead of plasma treatment (exposure to oxygen plasma or nitrogen plasma).

このようにして表面保護膜１０を形成することができる。   In this way, the surface protective film 10 can be formed.

表面保護膜１０の形成後には、図１Ｂ（ｅ）に示すように、ゲート電極用の開口部１０ｇを形成する予定の領域に整合する開口部２１ａを備えたレジストパターン２１を表面保護膜１０上に形成する。そして、レジストパターン２１をマスクとしたドライエッチングを行うことにより、表面保護膜１０に開口部１０ｇを形成する。このドライエッチングでは、例えばＳＦ₆ガスを用いる。続いて、レジストパターン２１を除去する。 After the surface protective film 10 is formed, as shown in FIG. 1B (e), a resist pattern 21 having an opening 21a aligned with a region where the gate electrode opening 10g is to be formed is formed on the surface protective film 10. To form. Then, an opening 10g is formed in the surface protective film 10 by performing dry etching using the resist pattern 21 as a mask. In this dry etching, for example, SF ₆ gas is used. Subsequently, the resist pattern 21 is removed.

その後、図１Ｂ（ｆ）に示すように、ゲート電極を形成する予定の領域に整合する開口部２２ａを備えた下層レジストパターン２２及び開口部２２ａより狭い開口部２３ａを備えた上層レジストパターン２３をシリコン窒化膜１０上に形成する。   Thereafter, as shown in FIG. 1B (f), a lower layer resist pattern 22 having an opening 22a aligned with a region where a gate electrode is to be formed and an upper resist pattern 23 having an opening 23a narrower than the opening 22a are formed. It is formed on the silicon nitride film 10.

これらの下層レジストパターン２２及び上層レジストパターン２３の形成に当たっては、先ず、アルカリ可溶性樹脂（ポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製））を、例えばスピンコート法により塗布し、熱処理することにより、レジスト膜を形成する。更に、感光性レジスト剤（商品名ＰＦＩ３２−Ａ８:住友化学社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、紫外線露光により幅が０．８μｍ程度の開口部２３ａを上層のレジスト膜に形成する。この結果、開口部２３ａを備えた上層レジストパターン２３が得られる。その後、上層レジストパターン２３をマスクとして、アルカリ現像液を用いて下層のレジスト膜をウェットエッチングする。この結果、開口部２２ａを備えた下層レジストパターン２２が得られる。これらの処理により、図１Ｂ（ｆ）に示すように、庇構造の多層レジストが得られる。   In forming the lower layer resist pattern 22 and the upper layer resist pattern 23, first, an alkali-soluble resin (polymethylglutarimide (PMGI) (for example, manufactured by US Microchem Corp.)) is applied by, for example, a spin coating method, followed by heat treatment. By doing so, a resist film is formed. Furthermore, a photosensitive resist agent (trade name PFI32-A8: manufactured by Sumitomo Chemical Co., Ltd.) is applied by, for example, a spin coat method, and heat treatment is performed to form a resist film. Next, an opening 23a having a width of about 0.8 μm is formed in the upper resist film by ultraviolet exposure. As a result, an upper resist pattern 23 having an opening 23a is obtained. Thereafter, using the upper resist pattern 23 as a mask, the lower resist film is wet etched using an alkali developer. As a result, the lower resist pattern 22 having the opening 22a is obtained. By these treatments, as shown in FIG. 1B (f), a multi-layer resist having a ridge structure is obtained.

下層レジストパターン２２及び上層レジストパターン２３の形成後、同じく図１Ｂ（ｆ）に示すように、開口部２２ａ内にゲート電極６を形成する。ゲート電極６の形成に当たっては、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。   After the formation of the lower resist pattern 22 and the upper resist pattern 23, the gate electrode 6 is formed in the opening 22a as shown in FIG. 1B (f). In forming the gate electrode 6, for example, a Ni layer is formed by a vapor deposition method, and an Au layer is formed thereon by a vapor deposition method. The thickness of the Ni layer is about 10 nm, and the thickness of the Au layer is about 300 nm.

次いで、図１Ｂ（ｇ）に示すように、加温した有機溶剤を用いてレジストパターン２２及び２３を除去する。つまり、ゲート電極６の形成でも、例えば蒸着及びリフトオフの技術を用いる。   Next, as shown in FIG. 1B (g), the resist patterns 22 and 23 are removed using a heated organic solvent. That is, even in the formation of the gate electrode 6, for example, vapor deposition and lift-off techniques are used.

その後、保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。   Thereafter, a protective film, wiring, and the like are formed to complete a GaN-based HEMT (semiconductor device).

このようにして製造されたＧａＮ系ＨＥＭＴでは、図２（ｃ）に示すように、表面保護膜１０が、シリコン窒化膜１０ａ、シリコン含有絶縁膜１０ｂ及びシリコン窒化膜１０ｃの３層構造となっている。そして、シリコン窒化膜１０ａ中のＳｉ−Ｈ結合の濃度はシリコン窒化膜１０ｃのそれよりも高く、シリコン窒化膜１０ｃの絶縁性はシリコン窒化膜１０ａのそれよりも高い。従って、化合物半導体領域２の表面のトラップが低減され、また、高い絶縁性を確保することができる。更に、本実施形態では、シリコン窒化膜１０ａとシリコン窒化膜１０ｃとの間にシリコン含有絶縁膜１０ｂが存在しているため、表面保護膜１０中の不完全な結合手が極めて少ない。従って、従来のものと比較して電子のトラップとして機能する部分が極めて少なく、電流コラプスをより効果的に抑制することができる。   In the GaN-based HEMT manufactured in this way, as shown in FIG. 2C, the surface protective film 10 has a three-layer structure of a silicon nitride film 10a, a silicon-containing insulating film 10b, and a silicon nitride film 10c. Yes. The concentration of Si—H bonds in the silicon nitride film 10a is higher than that of the silicon nitride film 10c, and the insulating property of the silicon nitride film 10c is higher than that of the silicon nitride film 10a. Therefore, traps on the surface of the compound semiconductor region 2 are reduced, and high insulation can be secured. Furthermore, in this embodiment, since the silicon-containing insulating film 10b exists between the silicon nitride film 10a and the silicon nitride film 10c, there are very few imperfect bonds in the surface protective film 10. Therefore, there are very few parts that function as electron traps compared to the conventional one, and current collapse can be more effectively suppressed.

ここで、シリコン含有絶縁膜１０ｂの特徴について説明する。先ず、酸素プラズマへの暴露により形成された場合の特徴について説明し、次に、窒素プラズマへの曝露により形成された場合の特徴について説明する。   Here, characteristics of the silicon-containing insulating film 10b will be described. First, characteristics when formed by exposure to oxygen plasma will be described, and then characteristics when formed by exposure to nitrogen plasma will be described.

シリコン窒化膜１０ａの表面を酸素プラズマに曝すと、活性な酸素原子がシリコン窒化膜１０ａの表面に到達し、不完全なＳｉ−Ｎ結合及びＳｉ−Ｈ結合が、結合エネルギが低く安定なＳｉＯ、ＳｉＯ₂又はＳｉＯＮに変化する。このようにして不完全Ｓｉ−Ｎ結合及びＳｉ−Ｈ結合が大幅に減少する。 When the surface of the silicon nitride film 10a is exposed to oxygen plasma, active oxygen atoms reach the surface of the silicon nitride film 10a, and incomplete Si—N bonds and Si—H bonds are formed with stable SiO, low binding energy. It changes to SiO ₂ or SiON. In this way, incomplete Si—N bonds and Si—H bonds are greatly reduced.

また、シリコン窒化膜１０ａの表面を窒素プラズマに曝すと、活性な窒素原子がシリコン窒化膜１０ａの表面に到達し、不完全なＳｉ−Ｎ結合及びＳｉ−Ｈ結合が、結合エネルギが低く安定なＳｉＮ（窒素リッチ窒化珪素）に変化する。このようにして不完全Ｓｉ−Ｎ結合及びＳｉ−Ｈ結合が大幅に減少する。   Further, when the surface of the silicon nitride film 10a is exposed to nitrogen plasma, active nitrogen atoms reach the surface of the silicon nitride film 10a, and incomplete Si—N bonds and Si—H bonds are stable with low binding energy. It changes to SiN (nitrogen rich silicon nitride). In this way, incomplete Si—N bonds and Si—H bonds are greatly reduced.

また、これらのプラズマ処理によってシリコン含有絶縁膜１０ｂが形成されるだけでなく、残存するシリコン窒化膜１０ａ内部のトラップが低減されるという効果も得られる。上述のように、シリコン窒化膜１０ａとしては、Ｓｉ−Ｈ濃度が高いものを形成する。これは、化合物半導体領域２の表面に存在する自然酸化膜等の不安定な結合を安定状態に遷移させ、化合物半導体領域２の表面を改質するためでもある。但し、Ｓｉ−Ｈ結合の一部はこのような遷移及び改質に用いられず、そのまま残留する。このような残留したＳｉ−Ｈ結合の多くはシリコン窒化膜１０ａの形成時に後続のプリカーサとの結合により消滅していくが、それでも残留するものもあり、また、この過程で不完全なＳｉ−Ｈ結合が生じることもある。そして、この不完全なＳｉ−Ｈ結合はトラップとして作用し得る。また、この不完全なＳｉ−Ｈ結合の存在に伴って絶縁性が低くなる。このような不完全なＳｉ−Ｈ結合が存在していても、シリコン含有絶縁膜１０ｂの形成時に上述のようなプラズマ処理を行うと、活性酸素原子又は活性窒素原子の浸透により、不完全なＳｉ−Ｈ結合が安定なＳｉＯ、ＳｉＮ等に変換される。このようにして、シリコン窒化膜１０ａ内部のトラップも低減される。   Moreover, not only the silicon-containing insulating film 10b is formed by these plasma treatments, but also the effect that the remaining traps inside the silicon nitride film 10a are reduced. As described above, a silicon nitride film 10a having a high Si—H concentration is formed. This is also for changing the surface of the compound semiconductor region 2 by shifting unstable bonds such as a natural oxide film existing on the surface of the compound semiconductor region 2 to a stable state. However, a part of the Si—H bond is not used for such transition and modification and remains as it is. Many of the remaining Si—H bonds disappear due to the subsequent bonding with the precursor during the formation of the silicon nitride film 10a, but some of them still remain, and in this process, incomplete Si—H Bonding may occur. This incomplete Si—H bond can act as a trap. In addition, the insulating property is lowered due to the presence of the incomplete Si—H bond. Even if such incomplete Si—H bonds exist, if the above-described plasma treatment is performed during the formation of the silicon-containing insulating film 10b, incomplete Si due to penetration of active oxygen atoms or active nitrogen atoms. -H bond is converted into stable SiO, SiN, or the like. In this way, traps inside the silicon nitride film 10a are also reduced.

本願発明者が第１の実施形態に沿ってＧａＮ系ＨＥＭＴを製造し、シリコン窒化膜１０ａ及び１０ｃについて種々の測定を行ったところ、下記表１に示す結果が得られた。   When the inventors of the present application manufactured a GaN-based HEMT according to the first embodiment and performed various measurements on the silicon nitride films 10a and 10c, the results shown in Table 1 below were obtained.

また、熱酸化によりシリコン含有絶縁膜１０ｂを形成した場合の電流コラプスについて調査を行ったところ、図３（ｃ）に示す結果が得られた。なお、図３には、比較のために２つの比較例の結果も示している。図３（ａ）はシリコン窒化膜１０ａのみから表面保護膜を構成した場合の結果を示し、図３（ｂ）はシリコン窒化膜１０ａ及び１０ｃのみから表面保護膜を構成した場合の結果を示す。   Further, when the current collapse when the silicon-containing insulating film 10b was formed by thermal oxidation was investigated, the result shown in FIG. 3C was obtained. FIG. 3 also shows the results of two comparative examples for comparison. FIG. 3A shows the result when the surface protective film is formed only from the silicon nitride film 10a, and FIG. 3B shows the result when the surface protective film is formed only from the silicon nitride films 10a and 10c.

図３に示すように、シリコン含有絶縁膜１０ｂを含む３層構造の表面保護膜１０を用いた場合には、２つの比較例と比較して、電流コラプスを大幅に抑制することができた。   As shown in FIG. 3, when the surface protective film 10 having a three-layer structure including the silicon-containing insulating film 10b was used, current collapse was significantly suppressed as compared with the two comparative examples.

（第２の実施形態）
次に、第２の実施形態について説明する。図４は、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法を工程順に示す断面図である。第２の実施形態では、ゲート電極６に代えてマッシュルーム型のゲート電極を形成する。つまり、柄の部分及び傘の部分を備えたゲート電極を形成する。 (Second Embodiment)
Next, a second embodiment will be described. FIG. 4 is a cross-sectional view showing a method of manufacturing a GaN-based HEMT (compound semiconductor device) according to the second embodiment in the order of steps. In the second embodiment, a mushroom gate electrode is formed instead of the gate electrode 6. That is, a gate electrode having a handle portion and an umbrella portion is formed.

第２の実施形態では、先ず、第１の実施形態と同様にして、シリコン窒化膜１０の形成までの処理を行う（図１Ａ（ｄ））。次いで、図４（ａ）に示すように、ファインゲート用レジストパターン３１、下層レジストパターン３２及び上層レジストパターン３３をシリコン窒化膜１０上に形成する。ファインゲート用レジストパターン３１には、マッシュルーム型のゲート電極の柄の部分を形成する予定の領域に開口部３１ａが形成されている。下層レジストパターン３２には、ゲート電極の傘の部分を形成する予定の領域に開口部３２ａが形成されている。上層レジストパターン３３には、開口部３２ａより狭い開口部３３ａが形成されている。   In the second embodiment, first, similarly to the first embodiment, the processes up to the formation of the silicon nitride film 10 are performed (FIG. 1A (d)). Next, as shown in FIG. 4A, a fine gate resist pattern 31, a lower layer resist pattern 32, and an upper layer resist pattern 33 are formed on the silicon nitride film 10. The fine gate resist pattern 31 has an opening 31a in a region where a pattern portion of a mushroom gate electrode is to be formed. In the lower resist pattern 32, an opening 32a is formed in a region where an umbrella portion of the gate electrode is to be formed. In the upper resist pattern 33, an opening 33a narrower than the opening 32a is formed.

これらのファインゲート用レジストパターン３１、下層レジストパターン３２及び上層レジストパターン３３の形成に当たっては、先ず、ポリメタクリル酸メチル樹脂（ＰＭＭＡ）（例えば、米国マイクロケム社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。次いで、ポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。その後、ポジ型電子線レジスト剤（例えば、商品名ＺＥＰ５２０−Ａ：日本ゼオン社製）を、例えばスピンコート法により塗布し、熱処理を行うことにより、レジスト膜を形成する。続いて、電子線描画法により幅が０．８μｍ程度の開口部３３ａを上層のレジスト膜に形成する。この結果、開口部３３ａを備えた上層レジストパターン３３が得られる。次いで、上層レジストパターン３３をマスクとして、アルカリ現像液を用いてその下のレジスト膜をウェットエッチングする。この結果、開口部３２ａを備えた下層レジストパターン３２が得られる。これらの処理により、図４（ａ）に示すように、庇構造の多層レジストが得られる。更に、電子線描画により最も下方に位置するレジスト膜を加工することにより、幅が０．１μｍ程度の開口部３１ａを形成する。この結果、開口部３１ａを備えたファインゲート用レジストパターン３１が得られる。   In forming the fine gate resist pattern 31, the lower layer resist pattern 32, and the upper layer resist pattern 33, first, polymethyl methacrylate resin (PMMA) (for example, manufactured by US Microchem Corp.) is applied by, for example, spin coating. Then, a resist film is formed by performing heat treatment. Next, polymethylglutarimide (PMGI) (for example, manufactured by US Microchem Co., Ltd.) is applied by, for example, a spin coating method, and heat treatment is performed to form a resist film. Thereafter, a positive electron beam resist agent (for example, trade name ZEP520-A: manufactured by Nippon Zeon Co., Ltd.) is applied by, for example, a spin coating method, and heat treatment is performed to form a resist film. Subsequently, an opening 33a having a width of about 0.8 μm is formed in the upper resist film by an electron beam drawing method. As a result, an upper resist pattern 33 having an opening 33a is obtained. Next, using the upper resist pattern 33 as a mask, the underlying resist film is wet etched using an alkali developer. As a result, a lower resist pattern 32 having an opening 32a is obtained. By these treatments, as shown in FIG. 4A, a multi-layer resist having a ridge structure is obtained. Further, an opening 31a having a width of about 0.1 μm is formed by processing the resist film located at the lowest position by electron beam drawing. As a result, a fine gate resist pattern 31 having an opening 31a is obtained.

ファインゲート用レジストパターン３１、下層レジストパターン３２及び上層レジストパターン３３の形成後、ファインゲート用レジストパターン３１をマスクとしてＳＦ₆ガスでシリコン窒化膜１０をドライエッチングすることにより、開口部３１ａに整合する開口部１０ｇを形成する。 After the formation of the fine gate resist pattern 31, the lower layer resist pattern 32, and the upper layer resist pattern 33, the silicon nitride film 10 is dry-etched with SF ₆ gas using the fine gate resist pattern 31 as a mask, thereby matching with the opening 31a. An opening 10g is formed.

次いで、図４（ｂ）に示すように、開口部３３ａ、３２ａ及び３１ａ内にゲート電極１６を形成する。ゲート電極１６の形成に当たっては、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。   Next, as shown in FIG. 4B, the gate electrode 16 is formed in the openings 33a, 32a and 31a. In forming the gate electrode 16, for example, a Ni layer is formed by a vapor deposition method, and an Au layer is formed thereon by a vapor deposition method. The thickness of the Ni layer is about 10 nm, and the thickness of the Au layer is about 300 nm.

次いで、図４（ｃ）に示すように、加温した有機溶剤を用いてレジストパターン３１、３２及び３３を除去する。つまり、ゲート電極１６の形成でも、例えば蒸着及びリフトオフの技術を用いる。   Next, as shown in FIG. 4C, the resist patterns 31, 32 and 33 are removed using a heated organic solvent. That is, even in the formation of the gate electrode 16, for example, vapor deposition and lift-off techniques are used.

その後、保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。   Thereafter, a protective film, wiring, and the like are formed to complete a GaN-based HEMT (semiconductor device).

このような第２の実施形態によっても第１の実施家体と同様の効果が得られる。また、マッシュルーム型のゲート電極１６が設けられているため、高周波特性がより良好なものとなる。   The effect similar to the 1st implementation body is acquired also by such 2nd Embodiment. Further, since the mushroom gate electrode 16 is provided, the high frequency characteristics are improved.

なお、シリコン窒化膜１０ａ、シリコン含有絶縁膜１０ｂ及びシリコン窒化膜１０ｃの厚さは上述のものに限定されないが、   The thicknesses of the silicon nitride film 10a, the silicon-containing insulating film 10b, and the silicon nitride film 10c are not limited to those described above.

また、第１及び第２の実施形態では、ゲート電極６及び１６と化合物半導体領域２との関係に関し、ショットキー構造が採用されているが、図５（ａ）及び（ｂ）に示すように、ＭＩＳ（metal-insulator-semiconductor）構造が採用されてもよい。   In the first and second embodiments, a Schottky structure is employed for the relationship between the gate electrodes 6 and 16 and the compound semiconductor region 2, but as shown in FIGS. 5 (a) and 5 (b). A MIS (metal-insulator-semiconductor) structure may be employed.

また、表面層２ｄのゲート電極６、１６の下方の部分にリセスが形成されていてもよい。   In addition, a recess may be formed in a portion below the gate electrodes 6 and 16 of the surface layer 2d.

また、ゲート電極６、１６が、ソース電極４及びドレイン電極５の中心位置よりもソース電極４側に位置していてもよい。   Further, the gate electrodes 6 and 16 may be located closer to the source electrode 4 than the center positions of the source electrode 4 and the drain electrode 5.

また、基板として炭化シリコン（ＳｉＣ）基板に代えて、ＧａＮ基板、サファイア基板又はシリコン基板等を用いてもよい。また、基板が半絶縁性でなくてもよい。   Further, instead of a silicon carbide (SiC) substrate, a GaN substrate, a sapphire substrate, a silicon substrate, or the like may be used. Further, the substrate may not be semi-insulating.

１：ＳｉＣ基板
２：化合物半導体領域
３：素子分離領域
４：ソース電極
５：ドレイン電極
６、１６：ゲート電極
１０：表面保護膜
１０ａ：シリコン窒化膜
１０ｂ：シリコン含有絶縁膜
１０ｃ：シリコン窒化膜 1: SiC substrate 2: Compound semiconductor region 3: Element isolation region 4: Source electrode 5: Drain electrode 6, 16: Gate electrode 10: Surface protective film 10a: Silicon nitride film 10b: Silicon-containing insulating film 10c: Silicon nitride film

Claims (8)

化合物半導体積層構造上方に、ソース電極、ドレイン電極及びゲート電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に、表面保護膜を形成する工程と、
を有し、
前記表面保護膜を形成する工程は、
前記化合物半導体積層構造上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の表面に、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上方に、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。 Forming a source electrode, a drain electrode and a gate electrode above the compound semiconductor multilayer structure;
Forming a surface protective film on the compound semiconductor multilayer structure between the source electrode and the drain electrode;
Have
The step of forming the surface protective film includes:
Forming a first insulating film on the compound semiconductor multilayer structure;
Forming a second insulating film containing at least one of oxygen atoms or nitrogen atoms on the surface of the first insulating film more than the first insulating film;
Forming a third insulating film that includes less Si-H bonds than the first insulating film and has higher insulating properties than the first insulating film above the second insulating film;
A method for producing a compound semiconductor device, comprising: 前記第２の絶縁膜を形成する工程は、前記第１の絶縁膜の表面を酸素プラズマ又は窒素プラズマに曝す工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。   2. The method of manufacturing a compound semiconductor device according to claim 1, wherein the step of forming the second insulating film includes a step of exposing a surface of the first insulating film to oxygen plasma or nitrogen plasma. 前記第２の絶縁膜を形成する工程は、前記第１の絶縁膜の表面を熱酸化する工程を有することを特徴とする請求項１に記載の化合物半導体装置の製造方法。   The method of manufacturing a compound semiconductor device according to claim 1, wherein the step of forming the second insulating film includes a step of thermally oxidizing the surface of the first insulating film. 前記第１の絶縁膜及び前記第３の絶縁膜として、シリコン窒化膜を形成することを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置の製造方法。   4. The method of manufacturing a compound semiconductor device according to claim 1, wherein a silicon nitride film is formed as the first insulating film and the third insulating film. 5. 前記第１の絶縁膜に含まれるシリコンの割合を、化学量論組成におけるシリコンの割合より高くすることを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置の製造方法。   5. The method of manufacturing a compound semiconductor device according to claim 1, wherein a ratio of silicon contained in the first insulating film is higher than a ratio of silicon in a stoichiometric composition. 前記第２の絶縁膜を形成する工程は、前記第１の絶縁膜の表面へ酸素原子又は窒素原子を導入する工程を有することを特徴とする請求項１乃至５のいずれか１項に記載の化合物半導体装置の製造方法。6. The method according to claim 1, wherein the step of forming the second insulating film includes a step of introducing oxygen atoms or nitrogen atoms into the surface of the first insulating film. A method for manufacturing a compound semiconductor device. 化合物半導体積層構造と、
前記化合物半導体積層構造上方に形成されたソース電極、ドレイン電極及びゲート電極と、
前記ソース電極と前記ドレイン電極との間の前記化合物半導体積層構造上に形成された表面保護膜と、
を有し、
前記表面保護膜は、
前記化合物半導体積層構造上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成され、酸素原子又は窒素原子の少なくとも一方を前記第１の絶縁膜よりも多く含む第２の絶縁膜と、
前記第２の絶縁膜の上方に形成され、前記第１の絶縁膜よりもＳｉ−Ｈ結合を少なく含み、前記第１の絶縁膜よりも高い絶縁性を示す第３の絶縁膜と、
を有することを特徴とする化合物半導体装置。 Compound semiconductor multilayer structure,
A source electrode, a drain electrode and a gate electrode formed above the compound semiconductor multilayer structure;
A surface protective film formed on the compound semiconductor multilayer structure between the source electrode and the drain electrode;
Have
The surface protective film is
A first insulating film formed on the compound semiconductor stacked structure;
A second insulating film formed on the first insulating film and including at least one of oxygen atoms or nitrogen atoms more than the first insulating film;
A third insulating film formed above the second insulating film, including less Si-H bonds than the first insulating film, and having a higher insulating property than the first insulating film;
A compound semiconductor device comprising: 前記第２の絶縁膜は、前記第１の絶縁膜の表面への酸素原子又は窒素原子の導入により形成されていることを特徴とする請求項７に記載の化合物半導体装置。8. The compound semiconductor device according to claim 7, wherein the second insulating film is formed by introducing oxygen atoms or nitrogen atoms into the surface of the first insulating film.

Images