JP5519861B2 - 電源回路 - Google Patents

Description

本発明は、電源回路に関し、特に、回路内において電力損失を低減するための技術に関する。

近年、発光ダイオード（以下、ＬＥＤと称す）の発光効率が向上し一般照明用の光源として注目されてきている。このＬＥＤを駆動するための電源としては、直流電源が必要である。直流電源としては、従来から、スイッチング素子を用いて、交流電源から出力される電圧を整流平滑して得られる電圧を降圧して出力する降圧回路を有する電源回路が提案されている（特許文献１参照）。

この種の電源回路は、一般的に、ＬＥＤの点灯状態を安定させるためにＬＥＤに流れる電流が所定の電流値を超えないように制御することが行われる。そして、このような制御を行う場合、電源回路内にＬＥＤに流れる電流を検出するための電流検出用抵抗とツェナーダイオードを用いた定電圧源とを設けて、電流検出用抵抗の両端間の電圧と定電圧源の出力電圧との差分電圧に基づいてスイッチング素子のオンオフ動作を制御することにより、ＬＥＤに流れる電流が所定の電流値を超えないように制御することが行われている。

特開２０１１−９０９０１号公報

ところで、ツェナーダイオードを用いた定電圧源は、直流電源の出力端に抵抗からなる分圧回路を接続し、分圧回路の出力端にツェナーダイオードを接続してなるものが一般的である。一方、直流電源からの出力電圧は、商用電源を整流平滑して出力する一般的な直流電源であれば、１００Ｖ程度である。これに対して、定電圧源からの出力電圧としては数Ｖ程度の電圧が求められる。すると、この定電圧源では、直流電源から定電圧源に入力される１００Ｖ程度の電圧を分圧回路により数Ｖ程度まで分圧する必要がある。このように、定電圧源への入力電圧と定電圧源の出力電圧との差分が大きい場合（例えば、９０Ｖ程度）、分圧回路を構成する抵抗に比較的大きな電圧がかかってしまい、抵抗での電力損失が増大してしまう。このことは、定電圧源での電力損失の増大に繋がってしまう。

本発明は、上記事由に鑑みてなされたものであり、電圧出力回路での電力損失の低減を図ることができ、さらに定電力制御できる電源回路を提供することを目的とする。

本発明に係る電源回路は、直流電源と、直流電源の高電位側の出力端から負荷を経由して直流電源の低電位側の出力端に至る電流経路中に介挿されたスイッチング素子と、電流経路中に介挿された一次巻線および当該一次巻線に磁気的に結合した二次巻線を有するトランスと、スイッチング素子に流れる電流を検出し、検出した電流に応じた電圧を出力する電流検出回路と、スイッチング素子がターンオンしたときに二次巻線に誘起される電圧に依存した電圧を出力する電圧出力回路と、電流検出回路の出力電圧と電圧出力回路の出力電圧との差分絶対値が電圧閾値以上の場合、スイッチング素子をターンオフし、差分絶対値が電圧閾値未満の場合、スイッチング素子をターンオンするオンオフ制御回路とを備える。

本構成によれば、電圧出力回路が、スイッチング素子がターンオンしたときに二次巻線に誘起される電圧に依存した電圧を出力する。そして、トランスの巻線比を調節することにより、電圧出力回路への入力電圧を調節することができる。従って、電圧出力回路への入力電圧を電圧出力回路の出力電圧に近づけるように調節すれば、電圧出力回路への入力電圧と電圧出力回路からの出力電圧との差分を小さくすることができるので、電圧出力回路での電力損失を低減することができる。

実施の形態に係る電源回路の回路図である。 実施の形態に係る電源回路の動作を説明するための波形図である。 実施の形態に係る電源回路の動作を説明するための波形図である。 変形例に係る電源回路の回路図である。 変形例に係る電源回路の回路図である。 変形例に係る電源回路の回路図である。 変形例に係る電源回路の動作を説明するための波形図である。 変形例に係る電源回路の回路図である。 変形例に係る電源回路の回路図である。 変形例に係る電源回路の動作を説明するための模式図である。 変形例に係る電源回路の動作を説明するための波形図である。 変形例に係る電源回路の回路図である。 変形例に係る電源回路の回路図である。

＜実施の形態＞
＜１＞構成
本実施の形態に係る電源回路の回路図を図１に示す。

電源回路１は、交流電源ＡＣに接続された整流平滑回路３１と、整流平滑回路３１から出力される直流電圧を降圧して負荷である発光モジュール３５に出力する電圧変換回路３と、電圧変換回路３を駆動するための駆動回路とを備える。ここで、交流電源ＡＣは、例えば、電圧実効値１００Ｖの交流を出力するものである。また、発光モジュール３５は、複数のＬＥＤを直列に接続してなる直列回路から構成されている。

＜１−１＞整流平滑回路
整流平滑回路３１は、４つのダイオードからなるダイオードブリッジＤＢと、ダイオードブリッジＤＢの出力端間に接続された平滑用のコンデンサＣ３４とから構成される。この整流平滑回路３１は、交流電源ＡＣから供給される交流をダイオードブリッジＤＢで脈流に変換し、その後、平滑用のコンデンサＣ３４により脈流を平滑化して直流出力する。なお、コンデンサＣ３４は、例えば、高誘電率系セラミックスコンデンサや、フィルムコンデンサや電解コンデンサなどから構成される。

＜１−２＞電圧変換回路
電圧変換回路３は、トランスＴＦ１と、トランジスタ（スイッチング素子）３７と、ダイオードＤ４０と、コンデンサＣ３９とを備える。

トランスＴＦ１は、一次巻線Ｌ３６と二次巻線Ｌ４７とから構成されており、一次巻線Ｌ３６の一端側が発光モジュール３５に接続されている。このトランスＴＦ１の一次巻線Ｌ３６と二次巻線Ｌ４７との巻線比は、電圧出力回路４４の出力電圧に基づいて設定されている。例えば、電圧出力回路４４の出力電圧が、５Ｖ程度であれば、二次巻線Ｌ４７の両端間に誘起される電圧が、１０乃至２０Ｖ程度となるように設定されている。また、トランスＴＦ１は、一次巻線Ｌ３６の極性と二次巻線Ｌ４７の極性とが同じである。

トランジスタ３７は、ＮＰＮバイポーラトランジスタからなり、コレクタがトランスＴＦ１の一次巻線Ｌ３６の他端側に接続され且つエミッタが電流検出回路４１に接続されるとともに、ベースがオンオフ制御回路５７に接続されている。

ダイオードＤ４０は、アノードがトランスＴＦ１の一次巻線Ｌ３６とトランジスタ３７との接続点に接続され、カソードが整流平滑回路３１の高電位側の出力端に接続されている。

コンデンサＣ３９は、トランスＴＦ１の一次巻線Ｌ３６の上記一端側とダイオードＤ４０のカソードとの間に接続されている。

＜１−３＞駆動回路
駆動回路は、トランスＴＦ１の一次巻線Ｌ３６に接続された電流検出回路４１と、トランスＴＦ１の二次巻線Ｌ４７に接続された電圧出力回路４４と、電流検出回路４１および電圧出力回路４４の出力電圧に基づいてトランジスタ３７のオンオフ動作を制御するオンオフ制御回路５７とを備える。

＜電流検出回路＞
電流検出回路４１は、整流平滑回路３１の出力端間に直列に接続された３つの抵抗Ｒ４２，Ｒ４３，Ｒ３８から構成される。ここで、抵抗Ｒ４２が整流平滑回路３１の高電位側の出力端に接続され、抵抗Ｒ３８が整流平滑回路３１の低電位側の出力端に接続されている。また、抵抗Ｒ４２，Ｒ４３の接続点は、オンオフ制御回路５７に接続され、抵抗Ｒ３８，抵抗Ｒ４３の接続点は、トランジスタ３７のエミッタに接続されている。

＜電圧出力回路＞
電圧出力回路４４は、トランスＴＦ１の二次巻線Ｌ４７の両端間に直列に接続された２つの抵抗Ｒ４５，Ｒ４６から構成される。この電圧出力回路４４は、抵抗Ｒ４５，Ｒ４６の接続点と整流平滑回路３１の低電位側の出力端との間の電圧を出力する。

＜オンオフ制御回路＞
オンオフ制御回路５７は、トランジスタ４８，４９，５２と、抵抗Ｒ５０，Ｒ５１，Ｒ５３，Ｒ５５，Ｒ５６と、コンデンサＣ５４とを備える。

トランジスタ４８は、ＮＰＮバイポーラトランジスタからなる。このトランジスタ４８
は、ベースが電流検出回路４１の出力端に接続され、エミッタが電圧出力回路４４の出力端に接続されている。このトランジスタ４８のターンオン電圧（以下、「スレショルド電圧」と称する。）が、電流検出回路４１の出力電圧と電圧出力回路４４の出力電圧との差分絶対値に対する電圧閾値に相当する。

トランジスタ４９は、ＰＮＰバイポーラトランジスタからなる。このトランジスタ４９は、ベースがトランジスタ４８のコレクタに接続され、エミッタがトランスＴＦ１の二次巻線Ｌ４７に接続されている。

抵抗Ｒ５０，Ｒ５１は、トランジスタ４９のコレクタと整流平滑回路３１の低電位側の出力端との間に直列に接続されている。

トランジスタ５２は、ＮＰＮバイポーラトランジスタからなる。このトランジスタ５２は、ベースが抵抗Ｒ５０，Ｒ５１の接続点に接続され、エミッタが整流平滑回路３１の低電位側の出力端に接続されるとともに、コレクタがトランスＴＦ１の二次巻線Ｌ４７に抵抗Ｒ５３を介して接続されている。また、トランジスタ５２のコレクタは、トランジスタ３７のベースに接続されている。

抵抗Ｒ５５は、トランジスタ５２のコレクタとトランジスタ３７のエミッタとの間に接続されている。抵抗Ｒ５６は、トランジスタ５２のコレクタとトランジスタ３７のコレクタとの間に接続されている。また、コンデンサＣ５４は、トランジスタ３７のベースと、トランスＴＦ１の二次巻線Ｌ４７との間に接続されている。

ここで、トランジスタ４８，４９および抵抗Ｒ５０，５１からなる直列回路が、電流検出回路４１の出力電圧と電圧出力回路４４の出力電圧との差分絶対値が、電圧閾値以上の場合、第１レベルの電圧を出力し、上記差分絶対値が前記閾値電圧未満の場合、第２レベルの電圧を出力する２レベル電圧出力回路を構成している。

ここで、第１レベルの電圧は、トランジスタ５２のスレショルド電圧以上の電圧に相当し、第２レベルの電圧は、略０Ｖに相当する。

また、トランジスタ５２が、２レベル電圧出力回路の出力電圧が第１レベルの場合、トランジスタ３７をオフし、２レベル電圧出力回路の出力電圧が第２レベルの場合、トランジスタ３７をオンするオンオフ制御用スイッチング素子に相当する。

＜２＞動作
次に、本実施の形態に係る電源回路１の動作について説明する。

電源回路１の動作を説明するための波形図を図２に示す。

まず、交流電源ＡＣから電源回路１への交流電力の供給が開始されると（図２の時刻Ｔ０）、整流平滑回路３１から電圧変換回路３に直流電圧が入力される。そして、電圧変換回路３に直流電圧が入力されると、トランジスタ３７のベース・エミッタ間に抵抗Ｒ５５の両端間の電圧が加わり、トランジスタ３７はオン状態になる。

トランジスタ３７がオン状態になると、整流平滑回路３１の高電位側の出力端から発光モジュール３５またはコンデンサＣ３９を通って、トランスＴＦ１の一次巻線Ｌ３６、トランジスタ３７、抵抗Ｒ３８を経由して整流平滑回路３１の低電位側の出力端に至る経路で電流Ｌｄ（図１の矢印Ｉｄ参照）が流れる。この電流Ｌｄの大きさは、発光モジュール３５やトランスＴＦ１の一次巻線Ｌ３６を通ることにより、直線的に単調増加する（図２（ａ）の時刻Ｔ０乃至Ｔ１）。このとき、トランスＴＦ１の二次巻線Ｌ４７に流れる電流ＩＬ２は、一定となり（図２（ｃ）の時刻Ｔ０乃至Ｔ１）、二次巻線Ｌ４７の両端間には、一定の電圧が発生する。このとき、二次巻線Ｌ４７に生じる電圧は、トランジスタ３７がオンの時、（Ｖｉｎ−ＶＦ）/ｎとなり、トランジスタ３７がオフのとき、（ＶＦ+ＶＤ４０）／ｎになる。
これにより、二次巻線Ｌ４７から抵抗Ｒ５３を介してトランジスタ３７のベースに電流が供給され続けることで、トランジスタ３７がオン状態で維持される。また、二次巻線Ｌ４７の両端間に生じる電圧が一定であることから、抵抗Ｒ４６の両端間の電圧は、一定に維持され、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｂｅも一定に維持される（図２（ｄ）の時刻Ｔ０乃至Ｔ１）。

一方、抵抗Ｒ３８の両端間の電圧は、トランジスタ３７を流れる電流の増加に伴って増加していく（図２（ａ）の時刻Ｔ０乃至Ｔ１）。そして、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位Ｖｂも、抵抗Ｒ３８の両端間の電圧増加に伴って上昇する（図２（ｄ）の時刻Ｔ０乃至Ｔ１）。ここで、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位Ｖｂが、増加していくのに対して、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｅは一定に維持されている。従って、両者の電位差Ｖｂｅは、時間の経過とともに増加していく（図２（ｅ）の時刻Ｔ０乃至Ｔ１）。ここで、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点が、オンオフ制御回路５７のトランジスタ４８のベースに接続され、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点が、オンオフ制御回路５７のトランジスタ４８のエミッタに接続されている。従って、ここでは、時間の経過とともに、トランジスタ４８のベース・エミッタ間に印加される電圧が増加していくことになる。

そして、トランジスタ４８のベース・エミッタ間に印加される電圧が、トランジスタ４８のスレショルド電圧Ｖｏｎになると、トランジスタ４８がターンオンし、トランジスタ４９がターンオンし、抵抗Ｒ５０，Ｒ５１に電流が流れる。そして、抵抗Ｒ５１の両端間に生じる電圧が、トランジスタ５２のベース・エミッタ間に印加され、トランジスタ５２がターンオンする。すると、トランジスタ３７のベース・エミッタ間が短絡されることにより、トランジスタ３７がターンオフする（図２（ｆ）の時刻Ｔ１）。

トランジスタ３７がターンオフすると、トランジスタ３７を流れる電流は、遮断され（図２（ａ）の時刻Ｔ１乃至Ｔ２）、一次巻線Ｌ３６からダイオードＤ４０、発光モジュール３５を経由して一次巻線Ｌ３６に至る経路で電流Ｉ４０が流れる。このとき、一次巻線Ｌ３６に蓄積されていたエネルギが、発光モジュール３５側に放出されている。そして、ダイオードＤ４０を流れる電流Ｉ４０は、直線的に単調減少する（図２（ｂ）の時刻Ｔ１乃至Ｔ２）。このとき、一次巻線Ｌ３６の両端間には、ダイオードＤ４０のアノードに接続される一端側が他端側に比べて高電位となるような一定の電圧が発生する。そして、一次巻線Ｌ３６と極性が同一である二次巻線Ｌ４７には、整流平滑回路３１の低電位側に接続される一端側が他端側に比べて高電位となるような一定の電圧が発生する。これにより、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｅは、整流平滑回路３１の低電位側の出力端よりも低い所定の電位で一定に維持される（図２（ｄ）の時刻Ｔ１乃至Ｔ２）。

一方、トランジスタ３７がターンオフすることにより、抵抗Ｒ３８には電流が流れなくなり、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位Ｖｂは、急峻に低下し（図２（ｄ）の時刻Ｔ１）、その後、一定に維持される（図２（ｄ）の時刻Ｔ１乃至Ｔ２の期間参照）。ここにおいて、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位Ｖｂと、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｅとの電位差Ｖｂｅは、電位Ｖｅがマイナス電位になるため、トランジスタ４８のスレショルド電圧以上になりトランジスタ４８はオンを維持するが、トランジスタ４８のコレクタ電位もマイナスになるためトランジスタ４８のコレクタ電流は流れない。従って、トランジスタ４９もオフを維持しトランジスタ５２もオフを維持するが、トランジスタ３７のＶｂｅもマイナス電圧を維持しているのでトランジスタ３７もオフを維持する（図２（ｆ）の時刻Ｔ１乃至Ｔ２）。

その後、トランスＴＦ１の一次巻線Ｌ３６が蓄積されたエネルギを全て放出すると、トランスＴＦ１の二次巻線Ｌ４７の両端間の電圧がゼロになる。これは、一次巻線を流れる電流について、ｄｉ/ｄｔがゼロになるためである。そして、二次巻線Ｌ２に電流が流れなくなり、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｅが急峻に上昇する。このとき、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位Ｖｂと電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｅとの電位差Ｖｂｅが、トランジスタ４８のスレショルド電圧よりも小さくなる。すると、トランジスタ４８がターンオフし、トランジスタ４９，５２が連鎖的にターンオフすることで、トランジスタ３７がターンオンする（図２（ｆ）の時刻Ｔ２）。

以降、電源回路１は、交流電源ＡＣから電力が供給される限り、以上の動作を繰り返す。

ところで、電源回路１では、トランスＴＦ１の一次巻線Ｌ３６のインダクタンスをかえることにより、一次巻線Ｌ３６に流れる電流の増加率を変えることができる。なお、抵抗Ｒ３８の大きさを大きくしても増加率は変化しない。抵抗Ｒ３８を大きくしただけでは、ピーク値が増加しオン時間が長くなって周波数が変化するだけである。ここにおいて、電圧Ｖｉｎから発光モジュール３５の両端間の電圧ＶＦ、抵抗Ｒ３８の両端間の電圧およびトランジスタ３７のオン時の電圧Ｖ３７ｏｎを引いた差分電圧と、トランスＴＦ１の１次巻線Ｌ３６のインダクタンス値によって決まる。ところが、抵抗Ｒ３８の両端間の電圧とトランジスタ３７のオン時の電圧Ｖ３７ｏｎは、電圧Ｖｉｎに対して十分小さいので無視できる。

実施の形態に係る電源回路１の動作を説明するための波形図を図３（ａ−１）乃至（ａ−３）並びに図３（ｂ−１）乃至（ｂ−３）に示す。ここで、図３（ａ−１）乃至（ａ−３）は、抵抗Ｒ３８の抵抗値が所定の大きさの第１抵抗値に設定されている場合の波形図を示し、図３（ｂ−１）乃至（ｂ−３）は、抵抗Ｒ３８の抵抗値が第１抵抗値よりも小さい所定の大きさの第２抵抗値に設定されている場合の波形図を示す。

図３（ａ−１）および（ｂ−１）に示すように、抵抗Ｒ３８の抵抗値が大きいほうが、抵抗Ｒ４２，Ｒ４３の接続点に生じる電位Ｖｂが最大値に到達するまでの時間が長くなっている。これに伴い、トランジスタ４８のベース・エミッタ間の電圧がスレショルド電圧以上になるまでの時間も長くなっている。これにより、トランジスタ３７のオン期間が長くなっている。なお、抵抗Ｒ３８が大きい場合は、トランジスタ３７のベース・エミッタ間の電圧がスレショルド電圧以上になるまでの時間が短くなるので、波形が図３に示す形状と異なってくる。これは、トランスＴＦ１の一次巻線Ｌ３６に流れる電流の傾きが、一次巻線Ｌ３６のインダクタンスによって決まるためである。

このように、電源回路１では、抵抗Ｒ３８の抵抗値を適宜設定することにより、トランジスタ３７のオン時間の長さを調節することができる。

＜３＞電源回路１の出力電圧安定性について
次に、電源回路１の出力電圧安定性について説明する。

電源回路１の動作中において、トランジスタ３７がオン状態の場合、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位（トランジスタ４８のベース電位）Ｖｂは、式（１）のように表される。

ここで、Ｖｉｎは、整流平滑回路３１から電圧変換回路３への入力電圧、Ｒ３８、Ｒ４２、Ｒ４３は、それぞれ抵抗Ｒ３８，Ｒ４２，Ｒ４３の抵抗値、Ｉｄは、トランジスタ３７に流れる電流値である。

また、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位（トランジスタ４８のエミッタ電位）Ｖｅは、式（２）のように表される。

ここで、ＶＬ２は、トランスＴＦ１の二次巻線Ｌ４７の両端間に生じる電圧、Ｒ４５，Ｒ４６は、抵抗Ｒ４５，Ｒ４６の抵抗値、ＶＬ１は、トランスＴＦ１の一次巻線Ｌ３６の両端間に生じる電圧、Ｖｆは、発光モジュール３５の両端間に生じる電圧、ｎは、トランスＴＦ１の一次巻線Ｌ３６と二次巻線Ｌ４７の巻線比である。ここで、電圧Ｖｆは、発光モジュール３５を構成するＬＥＤの個数に応じて変化する。

前述のように、トランジスタ４８がターンオンするとトランジスタ３７に流れる電流が遮断される。そして、このトランジスタ４８がターンオンするときにトランジスタ３７に流れる電流Ｉｄの大きさが最大となる（図２（ａ）および（ｆ）参照）。

トランジスタ３７に流れる電流Ｉｄの最大値をＩｄｍａｘとすると、式（１）および式（２）から式（３）で表される関係式が成立する。

式（３）を変形すると、式（４）のように表される。

式（４）から判るように、発光モジュール３５の両端間の電圧Ｖｆと、整流平滑回路３１から電圧変換回路３への入力電圧Ｖｉｎと、トランジスタ３７を流れる電流の最大値Ｉｄｍａｘとの関係は、抵抗Ｒ３８，Ｒ４２，Ｒ４３，Ｒ４５，Ｒ４６の抵抗値およびトランスＴＦ１の巻線比ｎを適宜設定することにより変更することができる。

ところで、式（４）から判るように、抵抗Ｒ４２，Ｒ４３，Ｒ４５，Ｒ４６およびトランスＴＦ１の巻線比ｎを適当に設定することにより、入力電圧Ｖｉｎの大きさ依存性を無くす、即ち、式（４）における入力電圧Ｖｉｎの係数を「０」にすることができる。この場合、式（４）は、式（５）のように表すことができる。

このように抵抗Ｒ４２，Ｒ４３，Ｒ４５，Ｒ４６およびトランスＴＦ１の巻線比ｎを適当に設定することにより、入力電圧Ｖｉｎの変動により、発光モジュール３５の両端間の電圧Ｖｆが変動してしまうことを防止できる。

また、この場合、発光モジュール３５への供給電力Ｗｆは、式（６）のように表される。

ここで、Ｉａｖｅは、発光モジュール３５に流れる電流の平均値である。図２（ａ）に示すように、トランジスタ３７がオン状態のときは、発光モジュール３５からトランスＴＦ１の一次巻線Ｌ３６、トランジスタ３７と経由する電流の大きさは、０Ａから最大値Ｉｄｍａｘまで直線的に単調増加する。一方、図２（ｂ）に示すように、トランジスタ３７がオフ状態のときは、トランスＴＦ１からダイオードＤ４０、発光モジュール３５と経由する電流の大きさは、最大値Ｉｄｍａｘから０Ａまで直線的に単調減少する。従って、発光モジュール３５を流れる電流の平均値Ｉａｖｅは、トランジスタ３７を流れる電流の最大値Ｉｄｍａｘの半分に相当することになる。

ここで、発光モジュール３５の両端間の電圧Ｖｆの変動に対する発光モジュール３５への供給電力の変分について検討する。電圧Ｖｆの変化量に対する発光モジュール３５への供給電力Ｗｆの変化量（ΔＷｆ／ΔＶｆ）は、式（７）で表すことができる。

式（７）から判るように、抵抗Ｒ４５，Ｒ４６の抵抗値を適宜設定することにより、電圧Ｖｆが発光モジュール３５の定格電圧に等しい場合に供給電力Ｗｆの変化量が「０」となるようにすることができる。この場合、電圧Ｖｆが定格電圧よりも大きくなるように変化すると、供給電力Ｗｆが減少し、電圧Ｖｆが定格電圧よりも小さくなると、供給電力Ｗｆが増加することになる。この結果、発光モジュール３５の両端間の電圧Ｖｆを定格電圧で安定させることができる。

ところで、ＬＥＤランプ使用者やランプ生産者にとっては、ＬＥＤ電力を一定に制御することが一定の明るさで点灯できるので望ましい。

式（７）を言い換えると、例として、ＬＥＤからなる発光モジュール３５として大きい定格電圧ＶＦのものを装着すると、通常の定電流制御の回路であれば発光モジュール３５に供給される電力が大きくなって明るくなりすぎることになる。一方、本実施の形態に係る電源回路では、ΔＷｆがマイナスになる。これは、Ｌ３６電圧が減少し、Ｌ４７電圧も減少し、ＶＲ４６が低下するため、トランジスタ４８のターンオンタイミングが早くなりＩｄｍａｘが小さくなり自動的に電力を抑える方向に働き、電力一定になるように設定できることを意味する。この場合、抵抗Ｒ３８の両端間の電圧の上昇率は低下し、オン時間が長くなる。すなわち、定格電圧ＶＦの異なる発光モジュール３５を装着しても、定電力化できる。

また、ＬＥＤ温度が増加し、ＬＥＤからなる発光モジュール３５の定格電圧ＶＦが低下すると、通常の降圧チョッパ回路を定電流制御で駆動させる場合、発光モジュール３５に供給する電力が小さくなってしまい、結果としてＬＥＤの光量が低下してしまう。しかし、本実施の形態に係る電源回路では、温度増加してもＩｄｍａｘが増加しＬＥＤ電力を一定に出来、明るさを常に一定にできる。

＜４＞まとめ
結局、本実施の形態に係る電源回路１では、電圧出力回路４４が、トランジスタ３７がターンオンしたときに二次巻線Ｌ４７に誘起される電圧に依存した電圧を出力する。そして、トランスＴＦ１の巻線比を調節することにより、電圧出力回路４４への入力電圧を調節することができる。従って、電圧出力回路４４への入力電圧を電圧出力回路４４の出力電圧に近づけるように調節すれば、電圧出力回路４４への入力電圧と電圧出力回路４４からの出力電圧との差分を小さくすることができるので、電圧出力回路４４での電力損失を低減することができる。

また、電圧出力回路４４での電力損失が、ツェナーダイオードを用いた構成の電圧出力回路での電力損失に比べて低い。これに伴い、電圧出力回路４４での発熱量が、ツェナーダイオードを用いた構成の電圧出力回路での発熱量に比べて低減され、電源回路１への熱負荷の軽減を図ることができる。

＜変形例＞
（１）実施の形態では、発光モジュール３５が、ダイオードＤ４０のカソードとトランスＴＦ１の一次巻線Ｌ３６との間に接続される電源回路１の例について説明したが、発光モジュール３５の接続場所はこれに限定されるものではない。例えば、発光モジュール３５が、ダイオードＤ４０のアノードとトランスＴＦ１の一次巻線Ｌ３６との間に接続されていてもよい。この場合、コンデンサＣ３９は、ダイオードＤ４０のアノードとトランスＴＦ１の一次巻線Ｌ３６との間に発光モジュール３５と並列に接続される。

本構成によれば、電源回路１を備えた装置のハウジングスペースの制約上、発光モジュール３５を、ダイオードＤ４０のアノードとトランスＴＦ１の一次巻線Ｌ３６との間に接続せざるを得ないような場合に対応できる。

（２）実施の形態では、トランジスタ４８，５２，３７がＮＰＮバイポーラトランジスタから構成され、トランジスタ４９がＰＮＰバイポーラトランジスタから構成される電源回路１の例について説明したが、トランジスタ４８，４９，５２，３７は、バイポーラトランジスタに限定されるものではない。

本変形例に係る電源回路３０１の回路図を図４に示す。なお、実施の形態に係る電源回路１と同様の構成については同一の符号を付して適宜説明を省略する。

図４に示すように、電源回路３０１では、オンオフ制御回路３５７の一部を構成するトランジスタ３４８，３５２がＮチャネル型ＭＯＳＦＥＴから構成され、トランジスタ３４９がＰチャネル型ＭＯＳＦＥＴから構成されている。また、電圧変換回路３０３の一部を構成するトランジスタ３３７がＮチャネル型ＭＯＳＦＥＴから構成されている。

本変形例に係るオンオフ制御回路３５７では、トランジスタ３４８のスレショルド電圧が、電流検出回路４１の出力電圧と電圧出力回路４４の出力電圧との差分絶対値に対する電圧閾値に相当する。

また、トランジスタ３４８，３４９、および、抵抗Ｒ５０，５１からなる直列回路が、電流検出回路４１の出力電圧と電圧出力回路４４の出力電圧との差分絶対値が、電圧閾値以上の場合、第１レベルの電圧を出力し、上記差分絶対値が電圧閾値未満の場合、第２レベルの電圧を出力する２レベル電圧出力回路を構成している。第１レベルの電圧は、トランジスタ３５２のスレショルド電圧以上の電圧に相当し、第２レベルの電圧は、略０Ｖに相当する。

そして、トランジスタ３５２が、２レベル電圧出力回路の出力電圧が第１レベルの場合、トランジスタ３３７をオフし、２レベル電圧出力回路の出力電圧が第２レベルの場合、トランジスタ３３７をオンするオンオフ制御用スイッチング素子に相当する。

本構成によれば、回路の集積度向上を図ることができるので、電源回路３０１全体の小型化を図ることができる。

なお、本変形例に係る電源回路３０１では、トランジスタ３４８，３４９，３５２，３３７の一部だけをＭＯＳＦＥＴから構成し残りをバイポーラトランジスタから構成してもよい。

（３）実施の形態では、オンオフ制御回路５７が、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位と電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位との電位差とトランジスタ４８のスレショルド電圧とを大小関係に基づいてトランジスタ３７のオンオフ制御を行う電源回路１の例について説明した。しかし、オンオフ制御回路５７の回路構成はこれに限定されるものではない。

本変形例に係る電源回路４０１の回路図を図５に示す。なお、実施の形態に係る電源回路１と同様の構成については同一の符号を付して適宜説明を省略する。

図５に示すように、電源回路４０１は、オペアンプ４５５、抵抗Ｒ４５１，Ｒ４５２，Ｒ４５３，Ｒ４５４，Ｒ４５６，Ｒ４５７を備える点が実施の形態に係るオンオフ制御回路５７とは相違する。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

オペアンプ４５５のプラス側入力端子は、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に抵抗Ｒ４５１を介して接続されるとともに、出力端子に抵抗Ｒ４５３を介して接続されている。また、オペアンプ４５５のマイナス側入力端子は、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に抵抗Ｒ４５２を介して接続されるとともに、抵抗Ｒ４５４を介して整流平滑回路３１の低電位側の出力端に接続されている。オペアンプ４５５の出力端子と整流平滑回路３１の低電位側の出力端との間には、抵抗Ｒ４５６，Ｒ４５７が直列に接続されており分圧回路が構成されている。そして当該分圧回路からの出力電圧がトランジスタ５２のベースに入力されている。

本変形例に係るオンオフ制御回路４５７では、トランジスタ５２のスレショルド電圧が、電流検出回路４１の出力電圧と電圧出力回路４４の出力電圧との差分絶対値に比例した電圧に対する電圧閾値に相当する。

また、オペアンプ４５５および抵抗Ｒ４５１，Ｒ４５２，Ｒ４５３，Ｒ４５４，Ｒ４５６，Ｒ４５７から、電流検出回路４１の出力電圧と電圧出力回路４４の出力電圧との差分絶対値に比例した電圧を出力する差分出力回路が構成されている。

そして、トランジスタ５２が、差分絶対値に比例した電圧が電圧閾値以上の場合、トランジスタ３７をオフし、差分絶対値に比例した電圧が電圧閾値未満の場合、トランジスタ３７をオンするオンオフ制御用スイッチング素子に相当する。

このオンオフ制御回路４５７では、オペアンプ４５５の出力電圧が、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位と電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位との電位差に比例している。そして、オペアンプ４５５の出力電圧を抵抗Ｒ４５６，Ｒ４５７からなる分圧回路で分圧してなる電圧が、トランジスタ５２のスレショルド電圧以上になるとトランジスタ５２がターンオンする。

なお、オンオフ制御回路５７は、これだけに限らず、一般的なトーテムポール構造のものや、一般的なドライバーＩＣを用いてスイッチング損失を低減しても良い。

（４）実施の形態では、トランスＴＦ１の一次巻線Ｌ３６の極性と二次巻線Ｌ４７の極性とが同じである例について説明したが、これに限定されるものではなく、トランスの一次巻線の極性と二次巻線の極性とが反対であってもよい。

本変形例に係る電源回路５０１の回路図を図６に示す。

図６に示すように、電源回路５０１は、電圧変換回路５０３の構成と、電流検出回路５４１の構成とが実施の形態に係る電源回路１とは相違する。また、整流平滑回路３１の出力端間に直列に接続された抵抗Ｒ５３１，Ｒ５３２からなる分圧回路と、差分回路５６１を備えている点も実施の形態に係る電源回路１と相違する。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

電圧変換回路５０３は、トランスＴＦ２が、一次巻線Ｌ３３６と、一次巻線Ｌ３３６とは極性が反対の二次巻線Ｌ３４７とを備える。また、トランジスタ５３７は、ＰＮＰバイポーラトランジスタから構成されている。

電流検出回路５４１は、整流平滑回路３１の出力端間に直列に接続された３つの抵抗Ｒ５３８，Ｒ５４２，Ｒ５４３から構成される。ここで、抵抗Ｒ５３８が整流平滑回路３１の高電位側の出力端に接続され、抵抗Ｒ５４３が整流平滑回路３１の低電位側の出力端に接続されている。また、抵抗Ｒ５４２，Ｒ５４３の接続点は、差分回路５６１に接続され、抵抗Ｒ５３８，抵抗Ｒ５４２の接続点は、発光モジュール３５に接続されている。

差分回路５６１は、オペアンプ５６６と、抵抗Ｒ５６２，Ｒ５６３，Ｒ５６４，Ｒ５６５とを備える。オペアンプ５６６のプラス側入力端子は、抵抗Ｒ５６２を介して電流検出回路５４１の抵抗Ｒ５４２，Ｒ５４３の接続点に接続されるとともに、抵抗Ｒ５６３を介して出力端子にも接続されている。オペアンプ５６６のマイナス側入力端子は、抵抗Ｒ５６４を介して抵抗Ｒ５３１，Ｒ５３２の接続点に接続されるとともに、抵抗Ｒ５６５を介して整流平滑回路３１の低電位側の出力端に接続されている。この差分回路５６１は、電流検出回路５４１の抵抗Ｒ５４２，Ｒ５４３の接続点に生じる電位から抵抗Ｒ５３１，Ｒ５３２の接続点に生じる電位を引いて得られる電圧を出力する。また、抵抗Ｒ５４２，Ｒ５４３の比率と、抵抗Ｒ５３１，Ｒ５３２の比率とは、抵抗Ｒ５４２，Ｒ５４３の接続点に生じる電位が抵抗Ｒ５３１，Ｒ５３２の接続点に生じる電位よりも低くなるように設定されている。

そして、電圧出力回路４４の出力端が、オンオフ制御回路５７の一部を構成するトランジスタ４８のベースに接続され、差分回路５６１の出力端が、トランジスタ４８のエミッタに接続されている。

次に、本変形例に係る電源回路５０１の動作について説明する。

電源回路５０１の動作を説明するための波形図を図７に示す。

まず、交流電源ＡＣから電源回路１への交流電力の供給が開始されると（図７の時刻Ｔ０）、整流平滑回路３１から電圧変換回路３に直流電圧が入力される。そして、電圧変換回路３に直流電圧が入力されると、トランジスタ５３７のベース・エミッタ間に抵抗Ｒ５５の両端間の電圧が加わり、トランジスタ５３７はオン状態になる。

トランジスタ５３７がオン状態になると、整流平滑回路３１の高電位側の出力端から抵抗Ｒ３８を通って、発光モジュール３５またはコンデンサＣ３９、トランスＴＦ２の一次巻線Ｌ５３６、トランジスタ５３７を経由して整流平滑回路３１の低電位側の出力端に至る経路で電流Ｉｄ（図６の矢印Ｉｄ参照）が流れる。この電流Ｉｄの大きさは、発光モジュール３５やトランスＴＦ２の一次巻線Ｌ５３６を通ることにより、直線的に単調増加する（図７（ａ）の時刻Ｔ０乃至Ｔ１の期間参照）。このとき、トランスＴＦ２の二次巻線Ｌ５４７の電圧が一定であるので二次巻線Ｌ５４７に流れる電流も一定になる（図７（ｃ）の時刻Ｔ０乃至Ｔ１の期間参照）。この二次巻線Ｌ５４７の両端間に生じる電圧は、一次巻線Ｌ３３６の両端間に生じる電圧とは極性が逆である一定の電圧が発生する。これにより、トランジスタ５３７のベースから抵抗Ｒ５３を介して二次巻線Ｌ３４７に電流が流れ続けることで、トランジスタ５３７がオン状態で維持される。また、二次巻線Ｌ３４７の両端間に生じる電圧が一定であることから、抵抗Ｒ４５の両端間の電圧は、一定に維持され、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｂも一定に維持される（図７（ｄ）の時刻Ｔ０乃至Ｔ１の期間参照）。

一方、抵抗Ｒ５３８の両端間の電圧は、トランジスタ５３７を流れる電流の増加に伴って増加していく（図７（ａ）の時刻Ｔ０乃至Ｔ１の期間参照）。そして、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位は、抵抗Ｒ５３８の両端間の電圧増加に伴って下降し、これに伴い、差分回路５６１の出力端の電位Ｖｅは下降する（図７（ｄ）の時刻Ｔ０乃至Ｔ１）。ここで、差分回路５６１の出力端の電位Ｖｅが、減少していくのに対して、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｂは一定に維持されている。従って、両者の電位差Ｖｂｅは、時間の経過とともに増加していく（図７（ｅ）の時刻Ｔ０乃至Ｔ１）。ここで、差分回路５６１の出力端が、オンオフ制御回路５７のトランジスタ４８のエミッタに接続され、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点が、オンオフ制御回路５７のトランジスタ４８のベースに接続されている。従って、時間の経過とともに、トランジスタ４８のベース・エミッタ間に印加される電圧が増加していくことになる。

そして、トランジスタ４８のベース・エミッタ間に印加される電圧が、トランジスタ４８のスレショルド電圧以上になると、トランジスタ４８がターンオンし、トランジスタ４９が連鎖的にターンオンし、抵抗Ｒ５０，Ｒ５１に電流が流れる。そして、抵抗Ｒ５１の両端間に生じる電圧が、トランジスタ５２のベース・エミッタ間に印加され、トランジスタ５２がターンオンする。すると、トランジスタ５３７のベース・エミッタ間が短絡されることにより、トランジスタ５３７がターンオフする（図７（ｆ）の時刻Ｔ１）。

トランジスタ５３７がオフ状態になると、トランジスタ５３７を流れる電流は、遮断され（図７（ａ）の時刻Ｔ１乃至Ｔ２）、一次巻線Ｌ３３６からダイオードＤ４０、発光モジュール３５を経由して一次巻線Ｌ３６に至る経路で電流Ｉ４０が流れる。このとき、一次巻線Ｌ３３６に蓄積されていたエネルギが、発光モジュール３５側に放出されている。そして、ダイオードＤ４０を流れる電流Ｉ４０は、直線的に単調減少する（図７（ｂ）の時刻Ｔ１乃至Ｔ２）。このとき、一次巻線Ｌ３６の両端間には、ダイオードＤ４０のアノードに接続される一端側が他端側に比べて高電位となるような一定の電圧が発生する。そして、一次巻線Ｌ３６とは極性が反対である二次巻線Ｌ４７には、整流平滑回路３１の低電位側に接続される一端側が他端側に比べて低電位となるような一定の電圧が発生する。これにより、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｅは、整流平滑回路３１の低電位側の出力端よりも高い所定の電位で一定に維持される（図７（ｄ）の時刻Ｔ１乃至Ｔ２）。

一方、トランジスタ５３７がターンオフすることにより、抵抗Ｒ５３８には電流が流れなくなり、電流検出回路４１の抵抗Ｒ４２，Ｒ４３の接続点に生じる電位Ｖｂは、急峻に上昇し（図７（ｄ）の時刻Ｔ１）、その後、一定に維持される（図７（ｄ）の時刻Ｔ１乃至Ｔ２）。ここにおいて、差分回路５６１の出力端に生じる電位Ｖｅと、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｂとの電位差Ｖｂｅは、トランジスタ４８のスレショルド電圧で維持される（図７（ｅ）の時刻Ｔ１乃至Ｔ２）。従って、トランジスタ５３７は、オフ状態で維持される（図７（ｆ）の時刻Ｔ１乃至Ｔ２）。

その後、トランスＴＦ２の一次巻線Ｌ３３６が蓄積されたエネルギを全て放出すると、トランスＴＦ２の二次巻線Ｌ３４７には電流が流れなくなり、電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｅが急峻に上昇する。このとき、差分回路５６１の出力端に生じる電位Ｖｅと電圧出力回路４４の抵抗Ｒ４５，Ｒ４６の接続点に生じる電位Ｖｂとの電位差Ｖｂｅが、トランジスタ４８のスレショルド電圧よりも小さくなる。すると、トランジスタ４８がターンオフし、トランジスタ４９，５２が連鎖的にターンオフすることで、トランジスタ５３７がターンオンする（図７（ｆ）の時刻Ｔ２）。

以上の動作を繰り返すことにより、トランジスタ５３７のオンオフ動作が継続することになる。

（５）実施の形態では、オンオフ制御回路５７の一部を構成するトランジスタ４８がＮＰＮバイポーラトランジスタからなり、トランジスタ４９がＰＮＰバイポーラトランジスタからなる例について説明したが、これに限定されるものではない。

本変形例に係る電源回路６０１の回路図を図８に示す。なお、実施の形態と同様の構成については同一の符号を付して適宜説明を省略する。

図８に示すように、オンオフ制御回路６５７は、トランジスタ６４８がＰＮＰバイポーラトランジスタからなり、トランジスタ６４９がＮＰＮバイポーラトランジスタからなる。そして、整流平滑回路３１の低電位側の出力端とトランジスタ６４８のコレクタとの間には、プルダウン用の抵抗Ｒ６５１が接続されている。

本変形例では、トランジスタ６４８がターンオンすると、抵抗Ｒ６５１に電流が流れ、トランジスタ６４９のベース電位が上昇し、トランジスタ６４９がターンオンする。

（６）実施の形態において、抵抗Ｒ３８の大きさを変更することにより、トランスＴＦ１の一次巻線Ｌ３６に流れる電流ピーク値を変更してオン時間を変更して、トランジスタ３７のオンデューティを変化させることができることを説明した。

本変形例では、このことを利用して、電流検出回路４１を構成する各抵抗の抵抗値を可変とすることにより、一次巻線Ｌ３６に流れる電流を変更して、トランジスタ３７のオンディーティを変更できる機能を有する。

本変形例に係る電源回路７０１の回路図を図９に示す。

図９に示すように、電源回路７０１は、電流検出回路７４１が可変抵抗Ｒ７３８，Ｒ７４２，Ｒ７４３を備えている。そして、電源回路７０１が、各可変抵抗Ｒ７３８，Ｒ７４２，Ｒ７４３の抵抗値を制御する制御ユニットＵ１に接続されている。

（７）本変形例では、実施の形態に係る電源回路１において電流検出回路４１、電圧出力回路４４およびオンオフ制御回路５７を構成する各抵抗の抵抗値を大きくすることにより、電流検出回路４１、電圧出力回路４４およびオンオフ制御回路５７内を流れる電流値を小さくしている。これにより、電流検出回路４１、電圧出力回路４４およびオンオフ制御回路５７での消費電力の低減を図っている。

ところで、電流検出回路４１、電圧出力回路４４およびオンオフ制御回路５７内を流れる電流の電流値を小さくすると、オンオフ制御回路５７の一部を構成する各トランジスタ４８，４９，５２の寄生容量の影響が無視できなくなる。

本変形例に係るトランジスタ４８，４９，５２について寄生容量を考慮した等価回路を図１０に示す。

図１０（ａ）および（ｂ）に示すように、各トランジスタ４８，４９，５２それぞれのベース・エミッタ間には寄生容量Ｃｅｂがある。従って、トランジスタ４９は、トランジスタ４８がオンしてから、トランジスタ４９の寄生容量Ｃｅｂの充電が完了するまでの時間だけ遅延することになる。また、トランジスタ５２は、トランジスタ４９がオンしてから、トランジスタ５２の寄生容量Ｃｅｂの充電が完了するまでの時間だけ遅延することになる。更に、トランジスタ３７は、トランジスタ５２がオンしてから、トランジスタ３７の寄生容量Ｃｅｂに充電された電荷の放電が完了するまでの時間だけ遅延する。

本変形例に係る電源回路の動作を説明するための図を図１１に示す。

図１１に示すように、トランジスタ４８がオンしてから、トランジスタ４９，５２，３７の動作遅延時間分だけ遅れてトランジスタ３７がターンオフする。また、トランジスタ４８がオフしてからトランジスタ４９，５２，３７の動作遅延時間分だけ遅れてトランジスタ３７がオフする。これにより、本変形例では、トランジスタ３７のオンデューティを各トランジスタ４９，５２，３７の動作遅延時間の長さが変わることで変化する。

従って、本変形例では、オンオフ制御回路５７を構成する各抵抗Ｒ５０，Ｒ５１，Ｒ５３，Ｒ５５，Ｒ５６の抵抗値を適宜選択することにより、各トランジスタ４９，５２，３７に流出入する電流値を変えることができる。これにより、各トランジスタ４９，５２，３７の動作遅延時間の長さを適宜設定することにより、トランジスタ３７のオンデューティを調節することが可能である。

（８）実施の形態では、電圧変換回路３が降圧回路を構成する例について説明したが、これに限定されるものではなく、昇降圧回路等他の種類の電圧変換回路を構成するものであってもよい。

本変形例に係る電源回路８０１の回路図を図１２に示す。なお、実施の形態と同様の構成については、同一の符号を付して適宜説明を省略する。

図１２に示すように、電源回路８０１の電圧変換回路８０３は、トランスＴＦ１と、トランジスタ３７と、ダイオードＤ８４０と、コンデンサＣ８３９とを備える。トランジスタ３７とトランスＴＦ１とは、実施の形態と同様である。

ダイオードＤ８４０は、アノードが発光モジュール３５の低電位側に接続され、カソードが一次巻線Ｌ３６に接続されている。

コンデンサＣ８３９は、一次巻線Ｌ３６とトランジスタ３７との接続点と、ダイオードＤ８４０のアノードとの間に接続されている。

これにより、電圧変換回路８０３は、昇降圧回路を構成している。

この場合、トランスＴＦ１の二次巻線Ｌ４７の両端間の電圧は、ＬＥＤからなる発光モジュール３５の両端間の電圧には関連せずに電圧Ｖｉｎに比例した電圧となる。この場合、発光モジュール３５に供給する電力を直接一定にはできないが、入力電力を有る範囲内で一定にする制御にできる。すなわち、抵抗Ｒ４６の両端間の電圧と、抵抗Ｒ４３および抵抗Ｒ３８それぞれの両端間の電圧の和は、共に電圧Ｖｉｎに比例した電圧になるが、トランスＴＦ１の巻数比などの調整により、Ｖｉｎ×α＋ＶＲ３８（抵抗Ｒ３８の両端間の電圧）＝一定と設定する。

他の変形例に係る電源回路９０１の回路図を図１３に示す。なお、図１２に示す構成と同様の構成については、同一の符号を付して適宜説明を省略する。

図１３に示すように、電源回路９０１では、電流検出回路４１の機能と電圧出力回路４４の機能とを合体した回路９４１を備えている。回路９４１は、トランジスタ４８のベース電圧に二次巻線Ｌ４７の電圧要素と抵抗Ｒ３８の電圧要素とを加算して印加する。

本構成によれば、図１３に示す構成の電源回路８０１よりも回路損失少なく、所定の電圧範囲内において発光モジュール３５への入力電力を一定とするような定電力制御が可能となる。また、ＬＥＤからなる発光モジュール３５に供給する電力は、（電源回路９０１への入力電力）×（電源回路９０１の回路効率）となるので、回路効率の変化が少ない範囲で、発光モジュール３５に供給する電力をほぼ一定にできる。

本発明は、直流電源を必要とする装置に広く利用することができる。

１，２０１，３０１，４０１，５０１，６０１，７０１，８０１ 電源回路
３，２０３，３０３，５０３，８０３ 電圧変換回路
３１ 整流平滑回路
３５ 発光モジュール
３７，４８，４９，５２，５３７，６４８，６４９ トランジスタ
４１，５４１，７４１ 電流検出回路
４４ 電圧出力回路
５７，３５７，４５７，６５７ オンオフ制御回路
４５５，５６６ オペアンプ
５６１ 差分回路
Ｃ３４，Ｃ３９，Ｃ５４，Ｃ８３９ コンデンサ
Ｄ４０，Ｄ８４０ ダイオード
Ｌ３６，Ｌ３３６，Ｌ５３６ 一次巻線
Ｌ４７，Ｌ３４７，Ｌ５４７ 二次巻線
Ｌ２３６ インダクタ
Ｒ３８，Ｒ４２，Ｒ４３，Ｒ４５，Ｒ４６，Ｒ５０，Ｒ５１，Ｒ５３，Ｒ５５，Ｒ５６，Ｒ４５１，Ｒ４５２，Ｒ４５３，Ｒ４５４，Ｒ４５６，Ｒ５３１，Ｒ５３２，Ｒ５３８，Ｒ５４２，Ｒ５４３，Ｒ５６２，Ｒ５６３，Ｒ５６４，Ｒ５６５，Ｒ６５１ 抵抗
Ｒ７３８ 可変抵抗
ＴＦ１，ＴＦ２ トランス
Ｕ１ 制御ユニット

Claims (7)

1. 直流電源と、
   前記直流電源の高電位側の出力端から負荷を経由して前記直流電源の低電位側の出力端に至る電流経路中に介挿されたスイッチング素子と、
   前記電流経路中に介挿された一次巻線および当該一次巻線に磁気的に結合した二次巻線を有するトランスと、
   前記スイッチング素子に流れる電流を検出し、検出した電流に応じた電圧を出力する電流検出回路と、
   前記スイッチング素子がターンオンしたときに前記二次巻線に誘起される電圧に依存した電圧を出力する電圧出力回路と、
   前記電流検出回路の出力電圧と前記電圧出力回路の出力電圧との差分絶対値が電圧閾値以上の場合、前記スイッチング素子をターンオフし、前記差分絶対値が前記電圧閾値未満の場合、前記スイッチング素子をターンオンするオンオフ制御回路とを備える
   ことを特徴とする電源回路。
2. 前記トランスの巻線比は、前記電圧出力回路の出力電圧に基づいて設定されている
   ことを特徴とする請求項１記載の電源回路。
3. 前記電流検出回路は、
   前記電流経路中における前記スイッチング素子と前記直流電源の低電位側の出力端との間に介挿された第１抵抗と
   一端側が前記直流電源の高電位側の出力端に接続され且つ他端が前記第１抵抗および前記スイッチング素子との間に接続された第２抵抗および第３抵抗からなる直列回路と、
   を備え、
   前記第１抵抗および前記第３抵抗からなる直列回路の両端間の電圧を出力し、
   前記電圧出力回路は、
   前記二次巻線の両端間に接続された第４抵抗および第５抵抗からなり、前記第５抵抗の両端間の電圧を出力する
   ことを特徴とする請求項１または請求項２記載の電源回路。
4. 前記オンオフ制御回路は、
   前記差分絶対値が前記電圧閾値以上の場合、第１レベルの電圧を出力し、前記差分絶対値が前記電圧閾値未満の場合、第２レベルの電圧を出力する２レベル電圧出力回路と、
   前記２レベル電圧出力回路の出力電圧が前記第１レベルの場合、前記スイッチング素子をオフし、前記２レベル電圧出力回路の出力電圧が前記第２レベルの場合、前記スイッチング素子をオンするオンオフ制御用スイッチング素子とを備える
   ことを特徴とする請求項１乃至３のいずれか１項に記載の電源回路。
5. 前記スイッチング素子は、ＮＰＮバイポーラトランジスタからなり、
   前記２レベル電圧出力回路は、
   ベースが前記電流検出回路の出力端に接続され且つエミッタが前記電圧出力回路の出力端に接続された、ＮＰＮバイポーラトランジスタからなる第１トランジスタと、
   ベースが前記第１トランジスタのコレクタに接続され且つエミッタが前記二次巻線に接続された、ＰＮＰバイポーラトランジスタからなる第２トランジスタと、
   前記第２トランジスタのコレクタと前記直流電源の低電位側の出力端との間に直列に接続された第６抵抗および第７抵抗からなる直列回路とを有し、
   前記オンオフ制御用スイッチング素子は、
   ベースが前記第６抵抗および第７抵抗の接続点に接続され且つエミッタが前記直流電源の低電位側の出力端に接続されるとともに、コレクタが前記二次巻線および前記スイッチング素子のベースに接続された、ＮＰＮバイポーラトランジスタからなる第３トランジスタで構成される
   ことを特徴とする請求項４記載の電源回路。
6. 前記スイッチング素子は、ＮチャネルＭＯＳＦＥＴからなり、
   前記２レベル電圧出力回路は、
   ゲートが前記電流検出回路の出力端に接続され且つソースが前記電圧出力回路の出力端に接続された、ＮチャネルＭＯＳＦＥＴからなる第１トランジスタと、
   ゲートが前記第１トランジスタのドレインに接続され且つソースが前記二次巻線に接続された、ＰチャネルＭＯＳＦＥＴからなる第２トランジスタと、
   前記第２トランジスタのドレインと前記直流電源の低電位側の出力端との間に直列に接続された第６抵抗および第７抵抗からなる直列回路とを有し、
   前記オンオフ制御用スイッチング素子は、
   ゲートが前記第６抵抗および第７抵抗の接続点に接続され且つソースが前記直流電源の低電位側の出力端に接続されるとともに、ドレインが前記二次巻線および前記スイッチング素子のゲートに接続された、ＮチャネルＭＯＳＦＥＴからなる第３トランジスタで構成される
   ことを特徴とする請求項４記載の電源回路。
7. 前記オンオフ制御回路は、
   前記差分絶対値に比例した電圧を出力する差分出力回路と、
   前記差分絶対値に比例した電圧が前記電圧閾値以上の場合、前記スイッチング素子をオフし、前記差分絶対値に比例した電圧が前記電圧閾値未満の場合、前記スイッチング素子をオンするオンオフ制御用スイッチング素子とを備える
   ことを特徴とする請求項１乃至３のいずれか１項に記載の電源回路。

Images