JP5509746B2 - Spiral type inductor, inspection method of electrical characteristics of spiral type inductor - Google Patents
Spiral type inductor, inspection method of electrical characteristics of spiral type inductor Download PDFInfo
- Publication number
- JP5509746B2 JP5509746B2 JP2009208985A JP2009208985A JP5509746B2 JP 5509746 B2 JP5509746 B2 JP 5509746B2 JP 2009208985 A JP2009208985 A JP 2009208985A JP 2009208985 A JP2009208985 A JP 2009208985A JP 5509746 B2 JP5509746 B2 JP 5509746B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- spiral
- external electrode
- electrical characteristics
- spiral coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、チップに一体型に形成されるスパイラル型のインダクタにおいてウエハから
のチップの個片化数を増大させ、かつ個片化前のインダクタの電気的特性の検査を可能と
する技術に関する。
The present invention relates to a technique for increasing the number of chips separated from a wafer in a spiral inductor formed integrally with a chip and enabling inspection of the electrical characteristics of the inductor before separation.
近年、ウエハレベルチップサイズパッケージ（ＷＣＳＰ）と呼ばれる半導体チップの能
動面上に樹脂層を形成し、その上に配線を形成し、配線上に外部端子を形成したパッケー
ジが開発されている。
In recent years, a package called a wafer level chip size package (WCSP) has been developed in which a resin layer is formed on an active surface of a semiconductor chip, wiring is formed thereon, and external terminals are formed on the wiring.
図４に従来技術に係るＷＣＳＰ構造１００を製造するための基本工程について示す。Ｗ
ＣＳＰ構造１００を製造するための基本工程は、まず（１）Ｓｉ等の半導体基板１０２上
にＳｉＯ２やＳｉＮ等で保護膜１０４（パッシベーション膜）を積層し、（２）保護膜１
０４の上にポリイミド等の絶縁樹脂層１０６をパターニングし、（３）絶縁樹脂層１０６
上にＴｉＷ等を材料としたスパッタリングによりシード層１０８を積層し、（４）シード
層１０８上にＣｕ等を材料としたスパッタリングにより配線の基層１１０を積層し、（５
）配線１１４の配置に対応した位置において配線１１４を形成するためのメッキレジスト
１１２をパターニングし、（６）Ｃｕ等を材料として配線の基層１１０上に電界メッキに
より配線１１４を積層し、（７）メッキレジスト１１２を剥離して配線の基層１１０の露
出した部分をエッチングにより除去し、（８）シード層１０８の露出した部分をエッチン
グにより除去し、（９）ポリイミド樹脂等を用いた絶縁樹脂層１１６（ソルダーレジスト
層）を積層する。なお１層目の上に２層目を積層する場合は、（９）のソルダーレジスト
層上において（３）から（９）までの工程を繰り返せばよい。
FIG. 4 shows a basic process for manufacturing the WCSP structure 100 according to the prior art. W
The basic steps for manufacturing the CSP structure 100 are as follows: (1) a protective film 104 (passivation film) is laminated on a semiconductor substrate 102 such as Si with SiO 2 or SiN, and (2) the protective film 1
An insulating resin layer 106 such as polyimide is patterned on 04, and (3) the insulating resin layer 106
A seed layer 108 is stacked on the seed layer 108 by sputtering using a material such as TiW, and (4) a wiring base layer 110 is stacked on the seed layer 108 by sputtering using a material such as Cu.
) Patterning a plating resist 112 for forming the wiring 114 at a position corresponding to the arrangement of the wiring 114, (6) laminating the wiring 114 on the wiring base layer 110 by using Cu or the like as a material, and (7) The plating resist 112 is peeled off and the exposed portion of the wiring base layer 110 is removed by etching. (8) The exposed portion of the seed layer 108 is removed by etching. (9) The insulating resin layer 116 using polyimide resin or the like. (Solder resist layer) is laminated. When the second layer is laminated on the first layer, the steps (3) to (9) may be repeated on the solder resist layer (9).
図５に従来技術に係るＷＣＳＰ構造１００を示す。ＷＣＳＰ構造１００は半導体チップ
１１８の能動面１２０上に積層され、能動面１２０上の電極１２２を再配置して半導体チ
ップ１１８を実装する実装基板（不図示）上の電極（不図示）との電気的接続を行うもの
である。ＷＣＳＰ構造１００は半導体チップ１１８の能動面１２０において、ＳｉＯ２や
ＳｉＮ等で形成され電極１２２を露出するようにパターニングされたパッシベーション膜
１２４、ポリイミド等で形成され電極１２２を露出するようにパターニングされた１層目
の絶縁層１２６、Ｃｕ等の材料を用いてスパッタリング等により形成し能動面１２０上の
電極１２２と接続する１層目の配線１２８、ポリイミド等で形成され１層目の配線の一部
を露出するようにパターニングされた２層目の絶縁層１３０、１層目の配線１２８と電気
的に接続し能動面１２０上の電極１２２の再配置を行う２層目の配線１３２、の順に積層
される。またフェースダウンボンディングを行う場合は、２層目の配線１３２上の適当な
位置に半田ボール１３４を接続し、また必要に応じて２層目の配線１３２を樹脂封止する
ためのソルダーレジスト層１３８を積層している。
FIG. 5 shows a WCSP structure 100 according to the prior art. The WCSP structure 100 is stacked on the active surface 120 of the semiconductor chip 118, and the electrode 122 on the active surface 120 is rearranged to be electrically connected to an electrode (not illustrated) on a mounting substrate (not illustrated) on which the semiconductor chip 118 is mounted. Connection. The WCSP structure 100 is formed on the active surface 120 of the semiconductor chip 118 by a passivation film 124 formed of SiO 2 , SiN or the like and patterned to expose the electrode 122, and formed by polyimide or the like and patterned to expose the electrode 122. First insulating layer 126, first layer wiring 128 formed by sputtering or the like using a material such as Cu and connected to electrode 122 on active surface 120, part of the first layer wiring formed of polyimide or the like A second insulating layer 130 patterned to expose the first layer, and a second wiring 132 that is electrically connected to the first wiring 128 and rearranges the electrode 122 on the active surface 120. Is done. When face-down bonding is performed, a solder ball 134 is connected to an appropriate position on the second-layer wiring 132 and, if necessary, a solder resist layer 138 for resin-sealing the second-layer wiring 132. Are stacked.
ここで、２層目の絶縁層１３０を形成する場合は、１層目の配線１２８の一部を露出さ
せるようにパターニングし、２層目の絶縁層１３０に凹部１３０ａを形成する。そして２
層目の配線１３２を形成すると同時に、凹部１３０ａの内壁に形成され第１層の配線１２
８及び第２層の配線１３２に接続する貫通配線１３６を形成している。
Here, in the case of forming the second insulating layer 130, patterning is performed so as to expose a part of the first wiring 128, and the recess 130 a is formed in the second insulating layer 130. And 2
At the same time as forming the first layer wiring 132, the first layer wiring 12 is formed on the inner wall of the recess 130a.
A through wiring 136 connected to the eighth and second layer wirings 132 is formed.
このような構成を有することにより、能動面１２０上の電極１２２は、１層目の配線１
２８、貫通配線１３６、２層目の配線１３２（半田ボール１３４）を介して、実装基板上
の電極（不図示）の配置に対応した再配置を行いつつ実装基板上の電極（不図示）と電気
的に接続することができる。
By having such a configuration, the electrode 122 on the active surface 120 is connected to the first-layer wiring 1.
28, through wirings 136, second-layer wirings 132 (solder balls 134), and electrodes (not shown) on the mounting board, while rearranging corresponding to the arrangement of electrodes (not shown) on the mounting board Can be electrically connected.
このようなＷＣＳＰ構造のもと、特許文献１乃至３においては樹脂層の配線と干渉しな
い位置にスパイラル状の配線からなるスパイラル型のインダクタを有する構造が開示され
ている。ここで、インダクタを有するＷＣＳＰ構造のチップを量産する場合、一つのウエ
ハ上にＷＣＳＰ構造をアレイ状に並べた態様で複数形成し、ダイシングしてＷＣＳＰ構造
のチップを個片化している。
Under such a WCSP structure, Patent Documents 1 to 3 disclose a structure having a spiral type inductor made of a spiral wiring at a position where it does not interfere with the wiring of the resin layer. Here, when mass-producing WCSP structure chips having inductors, a plurality of WCSP structures are formed on a single wafer in an array, and the chips are diced into individual pieces.
このようなＷＣＳＰ構造の技術を応用して基板上にインダクタを形成し、このインダク
タをチップ部品として提供することが可能である。一方、インダクタをチップ部品として
提供する場合、出荷に際しては、その部品に係るインダクタの電気的特性を計測、保証し
て出荷する必要がある。しかし、１００ＭＨｚ以上の高周波で、保証のための計測を行う
ためには別途計測のためのパターンをウエハ上に形成する必要があり、このようなパター
ンによりインダクタ部品を肥大化させる原因となる。
By applying such WCSP structure technology, an inductor can be formed on a substrate, and this inductor can be provided as a chip component. On the other hand, when an inductor is provided as a chip component, it is necessary to measure and guarantee the electrical characteristics of the inductor related to the component before shipment. However, in order to perform measurement for assurance at a high frequency of 100 MHz or higher, it is necessary to separately form a pattern for measurement on the wafer, and this pattern causes the inductor component to be enlarged.
そこで本発明は、インダクタ部品を肥大化することなくインダクタの電気的特性の検査
を可能とするスパイラル型のインダクタ、およびその電気的特性の検査方法を提供するこ
とを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a spiral type inductor capable of inspecting the electrical characteristics of the inductor without enlarging the inductor component, and a method for inspecting the electrical characteristics.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の
適用例として実現することが可能である。
［適用例１］ウエハ上にアレイ状に配列されたスパイラルコイルと、前記スパイラルコ
イルの外周端部から延出した外部電極と、前記外部電極に並列に配置され前記スパイラル
コイルに接続される接続配線と、を有するスパイラル型のインダクタであって、前記接続
配線は、一のインダクタの接続配線と、一のインダクタから前記外部電極の延出した方向
に対して垂直方向にある他のインダクタの外部電極と、の間隔と、前記インダクタの電気
的特性を検査するシグナル端子と、前記シグナル端子から前記垂直方向に一定の間隔を置
いて配置され前記シグナル端子に接続されたグランド端子と、の間隔と、が互いに等しく
なる位置に配置されたことを特徴とするスパイラル型のインダクタ。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples.
[Application Example 1] Spiral coils arranged in an array on a wafer, external electrodes extending from outer peripheral ends of the spiral coils, and connection wirings arranged in parallel to the external electrodes and connected to the spiral coils And the connection wiring includes a connection wiring of one inductor and an external electrode of another inductor that is perpendicular to a direction in which the external electrode extends from the one inductor. And an interval between the signal terminal for inspecting the electrical characteristics of the inductor, and a ground terminal arranged at a certain interval in the vertical direction from the signal terminal and connected to the signal terminal, Is a spiral-type inductor characterized in that they are arranged at positions equal to each other.
上記構成により、一のインダクタの電気的特性の検査において他のインダクタをグラン
ドパターンとして用いることができる。さらに、接続配線の長手方向に対して垂直方向の
インダクタの配列間には接続配線は配置されないので、前記垂直方向のインダクタの配列
間隔を狭めることが可能となり、ウエハ上の個片化数を増大させたスパイラル型のインダ
クタとなる。
With the above configuration, another inductor can be used as a ground pattern in the inspection of the electrical characteristics of one inductor. Further, since no connection wiring is arranged between the arrangements of the inductors in the direction perpendicular to the longitudinal direction of the connection wiring, it becomes possible to reduce the arrangement interval of the vertical inductors and increase the number of individual pieces on the wafer. It becomes a spiral type inductor.
［適用例２］前記スパイラルコイルの中心端部には中心電極を有し、前記インダクタの
前記垂直方向の配列は、前記シグナル端子を前記一のインダクタの中心電極に接触したと
きに前記グランド端子が前記他のインダクタのスパイラルコイルと接触可能な位置となる
間隔を有することを特徴とする適用例１に記載のスパイラル型のインダクタ。
Application Example 2 A center electrode is provided at the center end of the spiral coil, and the vertical arrangement of the inductors is such that when the signal terminal contacts the center electrode of the one inductor, the ground terminal 2. The spiral type inductor according to Application Example 1, wherein the spiral type inductor has a distance that allows contact with a spiral coil of the other inductor.
上記構成により、シグナル端子とグランド端子をそれぞれ有する一対のプローブを用い
、一方のプローブを外部電極及び接続配線に、他方のプローブを中心電極及びスパイラル
配線に、同時に接触させることができ、各プローブのグランド端子の電位を一致させるこ
とができる。したがって電気的特性の測定誤差が抑制されたスパイラル型のインダクタと
なる。さらに前記一対のプローブは互いに同一の規格のものを用いることができるのでコ
ストを抑制することができる。
With the above configuration, a pair of probes each having a signal terminal and a ground terminal can be used, and one probe can be in contact with the external electrode and the connection wiring, and the other probe can be in contact with the center electrode and the spiral wiring at the same time. The potentials of the ground terminals can be matched. Therefore, a spiral inductor in which measurement errors of electrical characteristics are suppressed is obtained. Further, since the pair of probes can be of the same standard, the cost can be suppressed.
［適用例３］前記インダクタを、前記シグナル端子及び前記グランド端子の接触位置を
残して樹脂封止したことを特徴とする適用例１または２に記載のスパイラル型のインダク
タ。
上記構成により、個片化直前のインダクタの電気的特性を測定することができるので、
電気的特性の測定誤差がさらに抑制されたスパイラル型のインダクタとなる。
Application Example 3 The spiral inductor according to Application Example 1 or 2, wherein the inductor is resin-sealed leaving a contact position between the signal terminal and the ground terminal.
With the above configuration, the electrical characteristics of the inductor immediately before singulation can be measured.
It becomes a spiral type inductor in which measurement errors of electrical characteristics are further suppressed.
［適用例４］ウエハ上にアレイ状に配列されたスパイラルコイルと、前記スパイラルコ
イルの外周端部から延出した外部電極と、を有するスパイラル型のインダクタを、検査用
のシグナル端子と、前記シグナル端子から前記外部電極の延出した方向に対して垂直方向
に一定の間隔を置いて配置され前記シグナル端子に接続するグランド端子によりその電気
的特性を検査する方法であって、前記ウエハ上に、前記外部電極に並列に配置され、前記
スパイラルコイルに接続する接続配線を形成し、前記接続配線は、一のインダクタの接続
配線と、一のインダクタから前記外部電極の延出した方向に対して垂直方向にある他のイ
ンダクタの外部電極と、の間隔と、前記インダクタの電気的特性を検査するシグナル端子
と、前記グランド端子と、の間隔と、が互いに等しくなる位置に配置し、前記シグナル端
子は、前記一のインダクタの外部電極に接触させ、前記グランド端子は、前記他のインダ
クタの接続配線に接触させることを特徴とするスパイラル型のインダクタの電気的特性の
測定方法。
Application Example 4 A spiral inductor having a spiral coil arranged in an array on a wafer and an external electrode extending from an outer peripheral end of the spiral coil, a signal terminal for inspection, and the signal A method for inspecting the electrical characteristics of a ground terminal connected to the signal terminal that is arranged at a predetermined interval in a direction perpendicular to a direction in which the external electrode extends from the terminal, on the wafer, The connection wiring is arranged in parallel to the external electrode and connected to the spiral coil, and the connection wiring is perpendicular to the connection wiring of one inductor and the direction in which the external electrode extends from the one inductor. Between the external electrode of the other inductor in the direction, the signal terminal for inspecting the electrical characteristics of the inductor, and the ground terminal And the signal terminal is in contact with the external electrode of the one inductor, and the ground terminal is in contact with the connection wiring of the other inductor. A method for measuring the electrical characteristics of an inductor.
上記方法により、一のインダクタの電気的特性の検査において他のインダクタをグラン
ドパターンとして用いることができる。さらに、接続配線の長手方向に対して垂直方向の
インダクタの配列間には接続配線は配置されないので、前記垂直方向のインダクタの配列
間隔を狭めることが可能となり、ウエハ上の個片化数を増大させることができる。
By the above method, another inductor can be used as a ground pattern in the inspection of the electrical characteristics of one inductor. Further, since no connection wiring is arranged between the arrangements of the inductors in the direction perpendicular to the longitudinal direction of the connection wiring, it becomes possible to reduce the arrangement interval of the vertical inductors and increase the number of individual pieces on the wafer. Can be made.
［適用例５］前記スパイラルコイルの中心端部に中心電極を形成し、前記インダクタは
、前記シグナル端子を前記一のインダクタの中心電極に接触したときに前記グランド端子
が前記他のインダクタのスパイラルコイルと接触可能な位置となる間隔で前記垂直方向に
配列したことを特徴とする請求項４に記載のスパイラル型のインダクタの電気的特性の検
査方法。
Application Example 5 A center electrode is formed at the center end of the spiral coil, and the inductor has a spiral coil of the other inductor when the signal terminal contacts the center electrode of the one inductor. 5. The method for inspecting electrical characteristics of a spiral inductor according to claim 4, wherein the electrical characteristics of the spiral inductor are arranged in the vertical direction at intervals that allow contact with the spiral inductor.
上記方法により、シグナル端子とグランド端子をそれぞれ有する一対のプローブを用い
、一方のプローブを外部電極及び接続配線に、他方のプローブを中心電極及びスパイラル
配線に、同時に接触させることができ、各プローブのグランド端子の電位を一致させるこ
とができる。したがって電気的特性の測定誤差を抑制することができる。さらに前記一対
のプローブは互いに同一の規格のものを用いることができるのでコストを抑制することが
できる。
By the above method, a pair of probes each having a signal terminal and a ground terminal can be used, and one probe can be in contact with the external electrode and the connection wiring, and the other probe can be in contact with the center electrode and the spiral wiring at the same time. The potentials of the ground terminals can be matched. Therefore, measurement errors in electrical characteristics can be suppressed. Further, since the pair of probes can be of the same standard, the cost can be suppressed.
［適用例６］前記インダクタを、前記シグナル端子及び前記グランド端子の接触位置を
残して樹脂封止したのちに、前記シグナル端子及び前記グランド端子をそれぞれ前記イン
ダクタに接触させることを特徴とする請求項４または５に記載のインダクタの電気的特性
の測定方法。
上記方法により、個片化直前のインダクタの電気的特性を測定することができるので、
インダクタの電気的特性の測定誤差をさらに抑制することができる。
Application Example 6 After the resin is sealed with the inductor leaving the contact position between the signal terminal and the ground terminal, the signal terminal and the ground terminal are brought into contact with the inductor, respectively. 6. A method for measuring electrical characteristics of an inductor according to 4 or 5.
By the above method, it is possible to measure the electrical characteristics of the inductor just before singulation,
Measurement errors in the electrical characteristics of the inductor can be further suppressed.
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記
載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限
り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .
図１に本実施形態のスパイラル型のインダクタの模式図を示す。図１（ａ）は平面図、
図１（ｂ）は図１（ａ）のＡ´−Ａ線断面図である。本実施形態に係るスパイラル型のイ
ンダクタは、ウエハ１２上にアレイ状に配列されたスパイラルコイル１６と、前記スパイ
ラルコイル１６の外周端部から延出した外部電極２０と、前記外部電極２０に並列に配置
され前記スパイラルコイル１６に接続される接続配線２２と、を有するスパイラル型のイ
ンダクタ１０であって、前記接続配線２２は、一のインダクタ１０ａの接続配線２２と、
一のインダクタ１０ａから前記外部電極２０の延出した方向に対して垂直方向にある他の
インダクタ１０ｂの外部電極２０と、の間隔と、前記インダクタ１０の電気的特性を検査
するシグナル端子２６と、前記シグナル端子２６から前記垂直方向に一定の間隔を置いて
配置され前記シグナル端子２６に接続されたグランド端子２８と、の間隔と、が互いに等
しくなる位置に配置されたものである。
FIG. 1 shows a schematic diagram of a spiral inductor according to this embodiment. FIG. 1 (a) is a plan view,
FIG. 1B is a cross-sectional view taken along line A′-A in FIG. The spiral inductor according to this embodiment includes a spiral coil 16 arranged in an array on the wafer 12, an external electrode 20 extending from an outer peripheral end of the spiral coil 16, and a parallel connection with the external electrode 20. A spiral inductor 10 having a connection wiring 22 disposed and connected to the spiral coil 16, wherein the connection wiring 22 includes a connection wiring 22 of one inductor 10 a;
A signal terminal 26 for inspecting an interval between the external electrode 20 of another inductor 10b that is perpendicular to the direction in which the external electrode 20 extends from one inductor 10a, and electrical characteristics of the inductor 10; The signal terminals 26 and the ground terminals 28 arranged at a certain interval in the vertical direction and connected to the signal terminals 26 are arranged at positions equal to each other.
さらに、前記スパイラルコイル１６の中心端部には中心電極１８を有し、前記インダク
タ１０の前記垂直方向の配列は、前記シグナル端子２６を前記一のインダクタ１０ａの中
心電極１８に接触したときに前記グランド端子２８が前記他のインダクタ１０ｂのスパイ
ラルコイル１６と接触可能な位置となる間隔を有するものである。
Furthermore, the spiral coil 16 has a center electrode 18 at the center end, and the vertical arrangement of the inductors 10 is such that the signal terminals 26 are in contact with the center electrode 18 of the one inductor 10a. The ground terminal 28 has an interval at which it can come into contact with the spiral coil 16 of the other inductor 10b.
よって上記構成による、本実施形態に係るスパイラル型のインダクタ１０の電気的特性
の検査方法は、ウエハ１２上にアレイ状に配列されたスパイラルコイル１６と、前記スパ
イラルコイル１６の外周端部から延出した外部電極２０と、を有するスパイラル型のイン
ダクタ１０を、検査用のシグナル端子２６と、前記シグナル端子２６から前記外部電極２
０の延出した方向に対して垂直方向に一定の間隔を置いて配置され前記シグナル端子２６
に接続するグランド端子２８によりその電気的特性を検査する方法であって、前記ウエハ
１２上に、前記外部電極２０に並列に配置され、前記スパイラルコイル１６に接続する接
続配線２２を形成し、前記接続配線２２は、一のインダクタ１０ａの接続配線２２と、一
のインダクタ１０ａから前記外部電極２０の延出した方向に対して垂直方向にある他のイ
ンダクタ１０ｂの外部電極２０と、の間隔と、前記インダクタ１０の電気的特性を検査す
るシグナル端子２６と、前記グランド端子２８と、の間隔と、が互いに等しくなる位置に
配置し、前記シグナル端子２６は、前記一のインダクタ１０ａの外部電極２０に接触させ
、前記グランド端子２８は、前記他のインダクタ１０ｂの接続配線２２に接触させるもの
である。
Therefore, the method for inspecting the electrical characteristics of the spiral-type inductor 10 according to the present embodiment having the above-described configuration includes the spiral coils 16 arranged in an array on the wafer 12 and the outer peripheral ends of the spiral coils 16. The spiral inductor 10 having the external electrode 20 is connected to the test signal terminal 26 and the signal terminal 26 to the external electrode 2.
The signal terminal 26 is arranged at a certain interval in a direction perpendicular to the extending direction of 0.
A method of inspecting the electrical characteristics with a ground terminal 28 connected to the semiconductor device, wherein a connection wiring 22 arranged in parallel to the external electrode 20 and connected to the spiral coil 16 is formed on the wafer 12, and The connection wiring 22 has an interval between the connection wiring 22 of one inductor 10a and the external electrode 20 of another inductor 10b that is perpendicular to the direction in which the external electrode 20 extends from the one inductor 10a. The gap between the signal terminal 26 for inspecting the electrical characteristics of the inductor 10 and the ground terminal 28 is arranged to be equal to each other, and the signal terminal 26 is connected to the external electrode 20 of the one inductor 10a. The ground terminal 28 is in contact with the connection wiring 22 of the other inductor 10b.
さらに、前記スパイラルコイル１６の中心端部に中心電極１８を形成し、前記インダク
タ１０は、前記シグナル端子２６を前記一のインダクタ１０ａの中心電極１８に接触した
ときに前記グランド端子２８が前記他のインダクタ１０ｂのスパイラルコイル１６と接触
可能な位置となる間隔で前記垂直方向に配列したものである。
Further, a center electrode 18 is formed at the center end portion of the spiral coil 16, and the inductor 10 has the ground terminal 28 connected to the other electrode when the signal terminal 26 contacts the center electrode 18 of the one inductor 10a. The inductors 10b are arranged in the vertical direction at intervals that allow contact with the spiral coil 16 of the inductor 10b.
ウエハ１２は、Ｓｉ等で形成されたベアな板材、または集積回路（不図示）がパターニ
ングされたものが用いられる。集積回路（不図示）を有するウエハ１２においては、集積
回路（不図示）の電極が形成された能動面にＳｉＯ２やＳｉＮ等でパッシベーション膜（
不図示）が形成され、前記パッシベーション膜上にポリイミド等で形成された絶縁層１４
が形成され、そして前記絶縁層上にスパイラル型のインダクタ１０が形成される。
As the wafer 12, a bare plate material made of Si or the like, or a substrate on which an integrated circuit (not shown) is patterned is used. In the wafer 12 having an integrated circuit (not shown), a passivation film (SiO 2 , SiN, etc.) is formed on the active surface on which the electrodes of the integrated circuit (not shown) are formed.
(Not shown), and an insulating layer 14 formed of polyimide or the like on the passivation film.
And a spiral inductor 10 is formed on the insulating layer.
ウエハ１２は、インダクタ１０の配列単位ごとにダイシングして個片化されて半導体チ
ップとなり、インダクタ１０は半導体チップと一体化して形成される。なお本実施形態に
おいては能動面に形成された電極、実装基板に接続する配線等は従来技術で述べたＷＣＳ
Ｐ構造の場合と同様なので、説明および図面での記載を省略する。
The wafer 12 is diced for each arrangement unit of the inductor 10 to be separated into semiconductor chips, and the inductor 10 is formed integrally with the semiconductor chip. In this embodiment, the electrodes formed on the active surface, the wiring connected to the mounting substrate, etc. are the same as the WCS described in the prior art.
Since it is the same as in the case of the P structure, description and description in the drawings are omitted.
インダクタ１０を構成するスパイラルコイル１６は絶縁層上に形成され、すなわち上述
のパッシベーション膜（不図示）及び絶縁層１４を介してウエハ１２上にアレイ状に形成
され、インダクタンスを発生させるものである。スパイラルコイル１６は、スパイラルコ
イル１６の中心端部に形成された中心電極１８、スパイラルコイル１６の外周端部から延
出した外部電極２０、外部電極２０と並列に配置されスパイラルコイル１６に接続する接
続配線２２と一体に形成され、これらは主にＣｕ等のメッキのパターニングにより形成さ
れる。スパイラルコイル１６は矩形（円形でもよい）の渦巻き形状を有しており、その中
心端部には中心電極１８が形成され、また外周端部からスパイラルコイル１６の配列方向
（Ｘ方向）に延出した外部電極２０が形成されている。そして中心電極１８と外部電極２
０は配列方向（Ｘ方向）上で一直線上に並んで配置される。またインダクタ１０は、個片
化前に後述の第１プローブ２４、第２プローブ３０を用いて、インダクタンスやＱ値等の
電気的特性が検査される。
The spiral coil 16 constituting the inductor 10 is formed on an insulating layer, that is, formed on the wafer 12 through the above-described passivation film (not shown) and the insulating layer 14 to generate an inductance. The spiral coil 16 is connected in parallel to the center electrode 18 formed at the center end of the spiral coil 16, the external electrode 20 extending from the outer peripheral end of the spiral coil 16, and the external electrode 20 connected to the spiral coil 16. These are formed integrally with the wiring 22, and these are mainly formed by patterning of plating of Cu or the like. The spiral coil 16 has a rectangular (or circular) spiral shape, and a central electrode 18 is formed at the center end thereof, and extends from the outer peripheral end in the arrangement direction (X direction) of the spiral coil 16. The external electrode 20 is formed. The center electrode 18 and the external electrode 2
0s are arranged on a straight line in the arrangement direction (X direction). In addition, the inductor 10 is inspected for electrical characteristics such as inductance and Q value by using a first probe 24 and a second probe 30 described later before separation.
図２に本実施形態に係るインダクタの電気的特性の検査の模式図を示す。図２（ａ）は
側面図、図２（ｂ）は斜視図である。インダクタ１０の電気的特性の検査は、インダクタ
１０がアレイ上に形成されたウエハ１２をＸＹＺステージ３６上に配置し、その位置が固
定台３８により固定された第１プローブ２４及び第２プローブ３０を用いて検査する。ま
た各プローブは測定器（不図示）に接続され、測定器（不図示）はインダクタ１０からの
インダクタンスやＱ値を検査するための信号をインダクタ１０に出力するとともに、イン
ダクタ１０からの応答信号が入力される。
FIG. 2 shows a schematic diagram of the inspection of the electrical characteristics of the inductor according to the present embodiment. 2A is a side view and FIG. 2B is a perspective view. The electrical characteristics of the inductor 10 are examined by placing the wafer 12 on which the inductor 10 is formed on the array on the XYZ stage 36 and fixing the first probe 24 and the second probe 30 whose positions are fixed by the fixing base 38. Use to inspect. Each probe is connected to a measuring instrument (not shown), and the measuring instrument (not shown) outputs a signal for inspecting the inductance and Q value from the inductor 10 to the inductor 10 and a response signal from the inductor 10 is received. Entered.
ＸＹＺステージ３６によりウエハ１２をＸＹ方向に移動させるときは、各プローブの高
さ位置から低い方向（−Ｚ方向）にウエハ１２を移動させた上で行い、所定の位置に移動
させたのち各プローブの高さ位置の方向（＋Ｚ方向）に移動させ、各プローブを配列され
たインダクタ１０のいずれかに接触させる。ＸＹ方向の移動はインダクタ１０の配列方向
にその配列間隔で順次移動させることより行う。そして、本実施形態においては一のイン
ダクタ１０ａ（図１参照）の電気的特性を測定する際に接続配線２２の長手方向に垂直な
方向（Ｙ方向）にある他のインダクタ１０ｂ（図１参照）をグランドパターンとして用い
る。
When the wafer 12 is moved in the XY direction by the XYZ stage 36, the wafer 12 is moved from the height position of each probe to a lower direction (−Z direction), and after moving to a predetermined position, each probe is moved. Is moved in the direction of the height position (+ Z direction), and each probe is brought into contact with one of the arranged inductors 10. The movement in the XY direction is performed by sequentially moving the inductors 10 in the arrangement direction at intervals of the arrangement. In this embodiment, when measuring the electrical characteristics of one inductor 10a (see FIG. 1), another inductor 10b (see FIG. 1) in the direction (Y direction) perpendicular to the longitudinal direction of the connection wiring 22 is measured. Is used as a ground pattern.
図１に示すように、第１プローブ２４、第２プローブ３０は、それぞれシグナル端子２
６、３２と、前記シグナル端子２６、３２と一定の間隔を有して配置され前記シグナル端
子２６、３２と接続されるグランド端子２８、３４とを有する。第１プローブ２４及び第
２プローブ３０は、それぞれ外部電極２０の延出方向、すなわち接続配線２２の長手方向
（Ｘ方向）に垂直な方向（Ｙ方向）にシグナル端子２６、３２とグランド端子２８、３４
との間に一定の間隔を設けてあり、その間隔は互いに等しく設計されている。また第１プ
ローブ２４のシグナル端子２６、第２プローブ３０のシグナル端子３２は、接続配線２２
の長手方向（Ｘ方向）に互いに一直線上に並ぶ位置に配置され、同様に第１プローブ２４
のグランド端子２８、第２プローブ３０のグランド端子３４は、接続配線２２の長手方向
（Ｘ方向）に互いに一直線上に並ぶ位置に配置される。
As shown in FIG. 1, the first probe 24 and the second probe 30 are connected to the signal terminal 2 respectively.
6 and 32, and ground terminals 28 and 34 connected to the signal terminals 26 and 32, which are arranged with a certain distance from the signal terminals 26 and 32. The first probe 24 and the second probe 30 are respectively connected to the signal terminals 26 and 32 and the ground terminal 28 in the extending direction of the external electrode 20, that is, in the direction (Y direction) perpendicular to the longitudinal direction (X direction) of the connection wiring 22. 34
A fixed interval is provided between the two and the intervals are designed to be equal to each other. The signal terminal 26 of the first probe 24 and the signal terminal 32 of the second probe 30 are connected to the connection wiring 22.
Of the first probe 24 in the same manner in the longitudinal direction (X direction).
The ground terminal 28 of the second probe 30 and the ground terminal 34 of the second probe 30 are arranged at positions aligned with each other in the longitudinal direction (X direction) of the connection wiring 22.
また検査時において第１プローブ２４のシグナル端子２６は一のインダクタ１０ａの外
部電極２０に接触する。よって、接続配線２２は、一のインダクタ１０ａの接続配線２２
と、一のインダクタ１０ａから前記外部電極２０の延出した方向（Ｘ方向）に対して垂直
方向（Ｙ方向）にある他のインダクタ１０ｂの外部電極２０と、の間隔と、インダクタ１
０の電気的特性を検査するシグナル端子２６と、前記シグナル端子２６から前記垂直方向
に一定の間隔を置いて配置され前記シグナル端子２６に接続されたグランド端子２８と、
の間隔と、が互いに等しくなる位置に配置される。これにより第１プローブ２４のシグナ
ル端子２６を一のインダクタ１０ａの外部電極２０に接触させると、第１プローブ２４の
グランド端子２８は他のインダクタ１０ｂの接続配線２２に接触することができる。
At the time of inspection, the signal terminal 26 of the first probe 24 is in contact with the external electrode 20 of the one inductor 10a. Therefore, the connection wiring 22 is the connection wiring 22 of one inductor 10a.
And the distance between the external electrode 20 of another inductor 10b in the direction (Y direction) perpendicular to the direction (X direction) in which the external electrode 20 extends from one inductor 10a, and the inductor 1
A signal terminal 26 for inspecting an electrical property of 0, a ground terminal 28 arranged at a certain distance from the signal terminal 26 in the vertical direction and connected to the signal terminal 26;
Are arranged at positions where they are equal to each other. As a result, when the signal terminal 26 of the first probe 24 is brought into contact with the external electrode 20 of one inductor 10a, the ground terminal 28 of the first probe 24 can be brought into contact with the connection wiring 22 of the other inductor 10b.
さらに、第２プローブ３０のシグナル端子３２は一のインダクタ１０ａの中心電極１８
に接触する。よってインダクタ１０の垂直方向（Ｙ方向）の配列は、シグナル端子３２を
一のインダクタ１０ａの中心電極１８に接触したときにグランド端子３４が他のインダク
タ１０ｂのスパイラルコイル１６と接触可能な位置となる間隔を有する必要がある。これ
により第２プローブ３０のシグナル端子３２を一のインダクタ１０ａの中心電極１８に接
触させると、第２プローブ３０のスパイラルコイル１６の接続配線２２の長手方向（Ｘ方
向）に平行な成分のいずれかに接触させることができる。
Further, the signal terminal 32 of the second probe 30 is connected to the center electrode 18 of the inductor 10a.
To touch. Therefore, the arrangement in the vertical direction (Y direction) of the inductor 10 is a position where the ground terminal 34 can come into contact with the spiral coil 16 of the other inductor 10b when the signal terminal 32 contacts the center electrode 18 of one inductor 10a. It is necessary to have an interval. Thus, when the signal terminal 32 of the second probe 30 is brought into contact with the center electrode 18 of one inductor 10a, any one of the components parallel to the longitudinal direction (X direction) of the connection wiring 22 of the spiral coil 16 of the second probe 30 is selected. Can be contacted.
よって第１プローブ２４及び第２プローブ３０を一のインダクタ１０ａ及び他のインダ
クタ１０ｂにともに接触させると、第１プローブ２４のグランド端子２６、及び第２プロ
ーブ３０のグランド端子３４は接続配線２２及びスパイラルコイル１６を介して電気的に
接続され互いに同一の電位となる。そして第１プローブ２４のシグナル端子２６は一のイ
ンダクタ１０ａの外部電極２０に接触し、第２プローブ３０のシグナル端子３２は一のイ
ンダクタ１０ａの中心電極１８に接触するため一のインダクタ１０ａの電気的特性を検査
することができる。本実施形態では、インダクタ１０の中心電極１８及び外部電極２０は
Ｘ方向で互いに一直線上に並ぶように配置したので、接続配線２２の長手方向（Ｘ方向）
と、スパイラルコイル１６の接続配線２２の長手方向に平行な成分とが一直線上に並ぶよ
うに配置される。通常、接続配線２２はスパイラルコイル１６に対して一本接続すれば充
分であるが、プローブのシグナル端子とグランド端子との間隔の規格が変わった場合を考
慮して、図１（ａ）に示すようにスパイラルコイル１６のＸ方向の成分と一直線上に並ぶ
位置においてそれぞれ設けてもよい。
Therefore, when the first probe 24 and the second probe 30 are brought into contact with one inductor 10a and another inductor 10b, the ground terminal 26 of the first probe 24 and the ground terminal 34 of the second probe 30 are connected to the connection wiring 22 and the spiral. They are electrically connected via the coil 16 and have the same potential. The signal terminal 26 of the first probe 24 is in contact with the external electrode 20 of the one inductor 10a, and the signal terminal 32 of the second probe 30 is in contact with the center electrode 18 of the one inductor 10a. Properties can be inspected. In the present embodiment, since the center electrode 18 and the external electrode 20 of the inductor 10 are arranged so as to be aligned with each other in the X direction, the longitudinal direction of the connection wiring 22 (X direction).
And the component parallel to the longitudinal direction of the connection wiring 22 of the spiral coil 16 are arranged in a straight line. Usually, it is sufficient to connect one connection wire 22 to the spiral coil 16, but considering the case where the standard of the interval between the signal terminal and the ground terminal of the probe is changed, it is shown in FIG. As described above, the spiral coil 16 may be provided at a position aligned with the component in the X direction in a straight line.
このように、シグナル端子２６、３２とグランド端子２８、３４をそれぞれ有する一対
のプローブ（第１プローブ２４、第２プローブ３０）を用い、一方のプローブ（第１プロ
ーブ２４）を一のインダクタ１０ａの外部電極及び他のインダクタ１０ｂの接続配線２２
に、他方のプローブ（第２プローブ３０）を一のインダクタ１０ａの中心電極１８及び他
のインダクタ１０ｂのスパイラルコイル１６に、同時に接触させることができ、各プロー
ブのグランド端子の電位を一致させることができる。したがって電気的特性の測定誤差が
抑制されたスパイラル型のインダクタとなる。さらに前記一対のプローブは互いに同一の
規格のものを用いることができるのでコストを抑制することができる。なお、第１プロー
ブ２４と第２プローブ３０は同じ間隔を有するため、第１プローブ２４のシグナル端子２
６を一のインダクタ１０ａの中心電極１８に接触したとき、第１プローブ２４のグランド
端子２８は他のインダクタ１０ｂのスパイラルコイル１６と接触可能である。
In this way, a pair of probes (first probe 24, second probe 30) each having signal terminals 26, 32 and ground terminals 28, 34 are used, and one probe (first probe 24) is connected to one inductor 10a. Connection wiring 22 of external electrode and other inductor 10b
In addition, the other probe (second probe 30) can be brought into contact with the center electrode 18 of one inductor 10a and the spiral coil 16 of another inductor 10b at the same time, and the potentials of the ground terminals of the probes can be matched. it can. Therefore, a spiral inductor in which measurement errors of electrical characteristics are suppressed is obtained. Further, since the pair of probes can be of the same standard, the cost can be suppressed. Since the first probe 24 and the second probe 30 have the same interval, the signal terminal 2 of the first probe 24
When 6 is brought into contact with the center electrode 18 of one inductor 10a, the ground terminal 28 of the first probe 24 can contact the spiral coil 16 of the other inductor 10b.
なお本実施形態においては、他のインダクタ１０ｂとして、一のインダクタ１０ａに隣
接したものを用いているが、各プローブのシグナル端子とグランド端子との間隔が大きい
場合、もしくは前記間隔の間にインダクタ１０がＹ方向で複数段有する場合には、Ｙ方向
において複数段離れた配列位置にあるインダクタ１０を用いてもよい。
In the present embodiment, another inductor 10b adjacent to one inductor 10a is used. However, when the interval between the signal terminal and the ground terminal of each probe is large, or during the interval, the inductor 10 May have a plurality of stages in the Y direction, the inductors 10 at the array positions separated by a plurality of stages in the Y direction may be used.
ところで、図１（ｂ）に示すように、インダクタ１０の個片化前に配線の保護のため、
インダクタ１０を、シグナル端子２６、３２及びグランド端子２８、３４の接触位置を残
してソルダーレジスト層４０により樹脂封止している。よってこのようなインダクタ１０
の電気的特性の検査は、樹脂封止したのち、個片化前にシグナル端子２６、３２及びグラ
ンド端子２８、３４をそれぞれインダクタ１０に接触させることにより行う。これにより
個片化直前のインダクタ１０の電気的特性を測定することができるので、インダクタ１０
の電気的特性の測定誤差をさらに抑制することができる。
By the way, as shown in FIG. 1B, for protection of the wiring before the inductor 10 is separated,
The inductor 10 is resin-sealed with a solder resist layer 40 leaving the contact positions of the signal terminals 26 and 32 and the ground terminals 28 and 34. Therefore, such an inductor 10
The electrical characteristics are inspected by sealing the resin and bringing the signal terminals 26 and 32 and the ground terminals 28 and 34 into contact with the inductor 10 before separation. As a result, the electrical characteristics of the inductor 10 immediately before singulation can be measured.
The measurement error of the electrical characteristics can be further suppressed.
図３に本実施形態に係るインダクタと従来技術に係るインダクタの配列パターンの比較
を示す模式図である。図３（ａ）が本実施形態のインダクタ１０、図３（ｂ）が従来技術
のインダクタ４２である。図３（ａ）（ｂ）において破線で囲まれた領域の面積及び寸法
は互いに等しいものとする。従来技術におけるスパイラル型のインダクタ４２においては
、インダクタ４２のみならずプローブ用のグランドパターン４４を必要とするため、図３
（ｂ）に示すように、Ｙ方向の配列においてグランドパターン４４の厚みに相当する余分
な長さを必要とする。一方、本実施形態ではグランドパターン４４を必要としないので、
同一個数のインダクタを形成する場合においても従来技術の場合より少ない面積で形成す
ることが可能であり、また同一面積のウエハからは従来技術の場合より、より多くのイン
ダクタを配列させ、個片化することができる。
FIG. 3 is a schematic diagram showing a comparison of arrangement patterns of the inductor according to the present embodiment and the inductor according to the prior art. FIG. 3A shows the inductor 10 of this embodiment, and FIG. 3B shows the inductor 42 of the prior art. In FIGS. 3A and 3B, the area and dimensions of the region surrounded by the broken line are assumed to be equal to each other. Since the spiral inductor 42 in the prior art requires not only the inductor 42 but also the ground pattern 44 for the probe, FIG.
As shown in (b), an extra length corresponding to the thickness of the ground pattern 44 is required in the arrangement in the Y direction. On the other hand, since the ground pattern 44 is not required in this embodiment,
Even when forming the same number of inductors, it is possible to form with a smaller area than in the case of the prior art, and from the same area wafer, more inductors can be arranged and separated into pieces than in the case of the prior art. can do.
１０………インダクタ、１２………ウエハ、１４………絶縁層、１６………スパイラルコ
イル、１８………中心電極、２０………外部電極、２２………接続配線、２４………第１
プローブ、２６………シグナル端子、２８………グランド端子、３０………第２プローブ
、３２………シグナル端子、３４………グランド端子、３６………ＸＹＺステージ、３８
………固定台、４０………ソルダーレジスト層、４２………インダクタ、４４………グラ
ンドパターン、１００………ＷＣＳＰ構造、１０２………半導体基板、１０４………保護
膜、１０６………絶縁樹脂層、１０８………シード層、１１０………配線の基層、１１２
………メッキレジスト、１１４………配線、１１６………絶縁樹脂層、１１８………半導
体チップ、１２０………能動面、１２２………電極、１２４………パッシベーション膜、
１２６………１層目の絶縁層、１２８………１層目の配線、１３０………２層目の絶縁層
、１３２………２層目の配線、１３４………半田ボール、１３６………貫通配線、１３８
………ソルダーレジスト層。
10... Inductor 12... Wafer 14... Insulating layer 16... Spiral coil 18... Center electrode 20... External electrode 22. ... 1st
Probe 26... Signal terminal 28 28 Ground terminal 30 Second probe 32 Signal terminal 34 Ground terminal 36 XYZ stage 38
......... Fixing base, 40 ......... Solder resist layer, 42 ......... Inductor, 44 ......... Ground pattern, 100 ......... WCSP structure, 102 ......... Semiconductor substrate, 104 ...... Protective film, 106 ... ...... Insulating resin layer 108... Seed layer 110... Wiring base layer 112
……… Plating resist, 114 ……… Wiring, 116 ……… Insulating resin layer, 118 ……… Semiconductor chip, 120 ……… Active surface, 122 ……… Electrode, 124 ……… Passivation film,
126... 1st insulating layer, 128... 1st wiring, 130... 2nd insulating layer, 132... 2nd wiring, 134. ……… Through wiring, 138
……… Solder resist layer.
Claims (6)
前記接続配線は、
一のインダクタの接続配線と、一のインダクタから前記外部電極の延出した方向に対して垂直方向にある他のインダクタの外部電極と、の間隔と、
前記インダクタの電気的特性を検査するシグナル端子と、前記シグナル端子から前記垂直方向に一定の間隔を置いて配置されたグランド端子と、の間隔と、が互いに等しくなる位置に配置されたことを特徴とするスパイラル型のインダクタ。 A spiral having a spiral coil arranged in an array on a wafer, an external electrode extending from an outer peripheral end of the spiral coil, and a connection wiring arranged in parallel to the external electrode and connected to the spiral coil Type inductor,
The connection wiring is
A distance between connection wiring of one inductor and an external electrode of another inductor in a direction perpendicular to a direction in which the external electrode extends from the one inductor;
The signal terminal for inspecting the electrical characteristics of the inductor and the ground terminal arranged at a certain distance from the signal terminal in the vertical direction are arranged at positions equal to each other. Features a spiral inductor.
前記インダクタの前記垂直方向の配列は、
前記シグナル端子を前記一のインダクタの中心電極に接触したときに前記グランド端子が前記他のインダクタのスパイラルコイルと接触可能な位置となる間隔を有することを特徴とする請求項１に記載のスパイラル型のインダクタ。 A center electrode is provided at the center end of the spiral coil,
The vertical arrangement of the inductors is
2. The spiral type according to claim 1, wherein when the signal terminal is brought into contact with a center electrode of the one inductor, the ground terminal has a space at which the ground terminal can be brought into contact with a spiral coil of the other inductor. Inductor.
検査用のシグナル端子と、前記シグナル端子から前記外部電極の延出した方向に対して垂直方向に一定の間隔を置いて配置されたグランド端子によりその電気的特性を検査する方法であって、
前記ウエハ上に、前記外部電極に並列に配置され、前記スパイラルコイルに接続する接続配線を形成し、
前記接続配線は、
一のインダクタの接続配線と、一のインダクタから前記外部電極の延出した方向に対して垂直方向にある他のインダクタの外部電極と、の間隔と、
前記インダクタの電気的特性を検査するシグナル端子と、前記グランド端子と、の間隔と、が互いに等しくなる位置に配置し、
前記シグナル端子は、
前記一のインダクタの外部電極に接触させ、
前記グランド端子は、
前記他のインダクタの接続配線に接触させることを特徴とするスパイラル型のインダクタの電気的特性の測定方法。 A spiral inductor having a spiral coil arranged in an array on a wafer and an external electrode extending from an outer peripheral end of the spiral coil;
And signal terminals for inspection, a method for inspecting the electrical characteristics by ground terminals arranged at regular intervals in a direction perpendicular to a direction extending in the external electrode from the signal terminals,
On the wafer, arranged in parallel with the external electrode, forming a connection wiring connected to the spiral coil,
The connection wiring is
A distance between connection wiring of one inductor and an external electrode of another inductor in a direction perpendicular to a direction in which the external electrode extends from the one inductor;
The gap between the signal terminal for inspecting the electrical characteristics of the inductor and the ground terminal is arranged at the same position,
The signal terminal is
Contacting the external electrode of the one inductor;
The ground terminal is
A method for measuring electrical characteristics of a spiral inductor, characterized by contacting the connection wiring of the other inductor.
前記インダクタは、
前記シグナル端子を前記一のインダクタの中心電極に接触したときに前記グランド端子が前記他のインダクタのスパイラルコイルと接触可能な位置となる間隔で前記垂直方向に配列したことを特徴とする請求項４に記載のスパイラル型のインダクタの電気的特性の検査方法。 Forming a central electrode at a central end of the spiral coil;
The inductor is
5. The vertical direction in which the ground terminals are arranged at an interval at which the signal terminals come into contact with a spiral coil of the other inductor when the signal terminals come into contact with a center electrode of the one inductor. A method for inspecting electrical characteristics of a spiral inductor as described in 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009208985A JP5509746B2 (en) | 2009-09-10 | 2009-09-10 | Spiral type inductor, inspection method of electrical characteristics of spiral type inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009208985A JP5509746B2 (en) | 2009-09-10 | 2009-09-10 | Spiral type inductor, inspection method of electrical characteristics of spiral type inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011060995A JP2011060995A (en) | 2011-03-24 |
| JP5509746B2 true JP5509746B2 (en) | 2014-06-04 |
Family
ID=43948292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009208985A Expired - Fee Related JP5509746B2 (en) | 2009-09-10 | 2009-09-10 | Spiral type inductor, inspection method of electrical characteristics of spiral type inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5509746B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005340573A (en) * | 2004-05-28 | 2005-12-08 | Fujikura Ltd | Semiconductor element, manufacturing method thereof and semiconductor device |
| JP2007048803A (en) * | 2005-08-08 | 2007-02-22 | Matsushita Electric Ind Co Ltd | Inspection circuit and inspection method for semiconductor device |
-
2009
- 2009-09-10 JP JP2009208985A patent/JP5509746B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011060995A (en) | 2011-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10459007B2 (en) | Probe card | |
| JP5486866B2 (en) | Manufacturing method of semiconductor device | |
| US9991178B2 (en) | Interposer and electrical testing method thereof | |
| US9646954B2 (en) | Integrated circuit with test circuit | |
| US20100225434A1 (en) | Stacked device assembly with integrated coil and method of forming same | |
| US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
| US7939936B2 (en) | Semiconductor package having semiconductor device featuring externally-accessible endless ring-shaped resistance circuit | |
| TWI605562B (en) | Method for manufacturing semiconductor device | |
| JP4343256B1 (en) | Manufacturing method of semiconductor device | |
| CN110531125B (en) | Space transformer, probe card and manufacturing method thereof | |
| JP2006351588A (en) | Semiconductor device and its manufacturing method | |
| EP1909323A2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2010186916A (en) | Method of manufacturing semiconductor device | |
| US8482002B2 (en) | Semiconductor device including bonding pads and semiconductor package including the semiconductor device | |
| JP4213672B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5509746B2 (en) | Spiral type inductor, inspection method of electrical characteristics of spiral type inductor | |
| US8237450B2 (en) | Method of testing insulation property of wafer-level chip scale package and TEG pattern used in the method | |
| JP5732493B2 (en) | Semiconductor device | |
| TWI431278B (en) | Semiconductor test probe card space transformer | |
| JP2019129173A (en) | Electronic component | |
| US20080303177A1 (en) | Bonding pad structure | |
| JP4492976B2 (en) | Semiconductor device | |
| JP6993193B2 (en) | Electrical connection device and characteristic measurement method | |
| TWI754537B (en) | Space transformer, probe card, and manufacturing methods thereof | |
| JP2014096506A (en) | Semiconductor device and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140310 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5509746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |