JP2005340573A

JP2005340573A - Semiconductor element, manufacturing method thereof and semiconductor device

Info

Publication number: JP2005340573A
Application number: JP2004158862A
Authority: JP
Inventors: Kazuhisa Itoi; 和久糸井; Masakazu Sato; 正和佐藤; Tatsuya Ito; 達也伊藤
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2004-05-28
Filing date: 2004-05-28
Publication date: 2005-12-08

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element capable of being easily manufactured and equipped with a high performance spiral inductor capable of improving the Q-value of the side of a high frequency, and to provide its manufacturing method. <P>SOLUTION: An insulating resin layer 5 is formed so as to cover the whole surface of a semiconductor substrate 1 and an electrode pad 2 provided on the semiconductor substrate 1, then, an opening 4 is formed on the insulating resin layer 5 above the electrode pad 2, and thereafter, a column type projected part 6 is formed on the insulating resin layer 5. Further, a spiral plane coil 7 is provided around the outer periphery of the projected part 6 about the center of the projected part 6, and then, a conductive layer 7 is formed so as to be conductive from the electrode pad 2 to the outer peripheral end of the plane coil and from the inner peripheral end of the plane coil to the upper end surface of the projected part. The high performance spiral inductor is formed on the insulating resin layer and a constitution can be formed wherein a conductive layer extracted out of the electrode pad 2 is not intersected with the plane coil, thus resulting in the improvement of Q value. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、高性能スパイラルインダクタを備える半導体素子、半導体装置、及び半導体素子の製造方法に関し、特に、製造方法が容易で高い音響品質係数（Ｑ値）を有し、且つ高性能スパイラルインダクタを備える半導体素子、半導体装置、及び半導体素子の製造方法に関する。 The present invention relates to a semiconductor element having a high-performance spiral inductor, a semiconductor device, and a method for manufacturing the semiconductor element. In particular, the manufacturing method is easy, has a high acoustic quality factor (Q value), and includes a high-performance spiral inductor. The present invention relates to a semiconductor element, a semiconductor device, and a method for manufacturing a semiconductor element.

近年の移動体通信分野の発展により、高周波化、小型軽量化を目指した移動端末装置の開発が活発化している。高周波回路の性能を決定付ける要因のひとつとしてインダクタが挙げられる。従来、個別部品のインダクタ等は半導体素子の外に付けるのが一般的であった。しかし近年の小型・高性能化の要求によりアルミニウム配線（Ａｌ配線）を用いてチップ上にインダクタを形成する技術が進められている。 With the recent development of the mobile communication field, development of mobile terminal devices aiming at high frequency, small size and light weight has been activated. One factor that determines the performance of high-frequency circuits is an inductor. Conventionally, an inductor or the like as an individual component is generally attached outside a semiconductor element. However, in recent years, a technology for forming an inductor on a chip using aluminum wiring (Al wiring) has been advanced due to demands for miniaturization and high performance.

このようなインダクタをチップ上に備える高周波半導体素子を作製する際には、インピーダンスマッチング等の目的から半導体基板上に螺旋状のインダクタ（以下、スパイラルインダクタという。）を形成する方法が一般に用いられる。このようなスパイラルインダクタから放出される電磁エネルギーの一部は、配線と、この配線の下方に配置される基板との間に寄生する寄生キャパシタンスによって引き起こされる自己共振により、基板側のシリコン基板やスパイラルインダクタを形成するラインにおいて失われる。（特許文献１、特許文献２参照）
上記スパイラルインダクタにおいて電磁エネルギーが失われる原因のひとつは、シリコン基板とスパイラルインダクタの距離が近接していることにある。そこでシリコン基板とスパイラルインダクタの間に厚い樹脂層を挿入し、損失を抑制する研究が進められている。（非特許文献１参照）
ここで図８、図９を参照して、従来のスパイラルインダクタの構成及び製造方法を説明する。図８（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図８（ｂ）は、図８（ａ）のＤ−Ｄ断面図である。また図９は、このスパイラルインダクタの製造方法を示す断面工程図である。 When manufacturing a high-frequency semiconductor device having such an inductor on a chip, a method of forming a spiral inductor (hereinafter referred to as a spiral inductor) on a semiconductor substrate is generally used for the purpose of impedance matching or the like. Part of the electromagnetic energy emitted from such a spiral inductor is caused by self-resonance caused by parasitic capacitance between the wiring and the substrate disposed below the wiring, and the silicon substrate or spiral on the substrate side. Lost in the line forming the inductor. (See Patent Document 1 and Patent Document 2)
One cause of the loss of electromagnetic energy in the spiral inductor is that the distance between the silicon substrate and the spiral inductor is close. Therefore, research is being conducted to suppress loss by inserting a thick resin layer between the silicon substrate and the spiral inductor. (See Non-Patent Document 1)
Here, with reference to FIG. 8 and FIG. 9, the structure and manufacturing method of the conventional spiral inductor will be described. FIG. 8A is a plan view of the spiral inductor formed on the semiconductor substrate as viewed from above, and FIG. 8B is a cross-sectional view taken along the line DD in FIG. 8A. FIG. 9 is a cross-sectional process diagram illustrating the method for manufacturing the spiral inductor.

図８（ａ）、（ｂ）に示すように、従来のスパイラルインダクタは、半導体基板１０１と、半導体基板１０１上に設けられる電極１０２と、半導体基板１０１の全面を覆いつつ電極１０２上のみが開口された絶縁層１０３と、絶縁層１０３上の所定位置に設けられる下部導電層１０５と、下部導電層１０５の全面を覆いつつ下部導電層１０５上の所定位置及び電極１０２上のみが開口された絶縁樹脂層１０６と、前述の開口された部分を埋めると共に絶縁樹脂層１０６上に形成される平坦な螺旋状の上部導電層１０８と、で構成されている。 As shown in FIGS. 8A and 8B, the conventional spiral inductor has a semiconductor substrate 101, an electrode 102 provided on the semiconductor substrate 101, and an opening only on the electrode 102 while covering the entire surface of the semiconductor substrate 101. Insulating layer 103, lower conductive layer 105 provided at a predetermined position on insulating layer 103, and insulation covering only the predetermined position on lower conductive layer 105 and electrode 102 while covering the entire surface of lower conductive layer 105 The resin layer 106 and a flat spiral upper conductive layer 108 that fills the opened portion and is formed on the insulating resin layer 106 are formed.

ここで下部導電層１０５と上部導電層１０８を合わせてスパイラルインダクタ１１０と呼ぶ。即ち、スパイラルインダクタ１１０は、螺旋状の上部導電層１０８の外側に設けられた第１端子１０９ａと内側に設けられた第２端子１０９ｂとが下部導電層１０５により導通接続されており、図中の矢印で示した入力から下部導電層１０５、上部導電層１０８を介して出力に高周波信号を伝播するものである。尚、ここで螺旋状の上部導電層１０８は左回りで構成されており、図８（ｂ）中の記号（・）及び記号（×）はＤ−Ｄ断面における電流の向きを示している。 Here, the lower conductive layer 105 and the upper conductive layer 108 are collectively referred to as a spiral inductor 110. That is, in the spiral inductor 110, the first terminal 109a provided on the outer side of the spiral upper conductive layer 108 and the second terminal 109b provided on the inner side are conductively connected by the lower conductive layer 105. A high frequency signal is propagated from the input indicated by the arrow to the output through the lower conductive layer 105 and the upper conductive layer 108. Here, the spiral upper conductive layer 108 is formed in a counterclockwise direction, and the symbols (•) and (×) in FIG. 8B indicate the direction of current in the DD section.

次に、図９を参照してスパイラルインダクタの製造方法を説明する。 Next, a method for manufacturing a spiral inductor will be described with reference to FIG.

まず図９（ａ）に示すように、既に集積回路（図示せず）及び集積回路から引き出された配線の先端に電極１０２が形成されている半導体基板１０１を用意する。ここで電極１０２は例えばアルミニウム（Ａｌ）で形成された電極であり、半導体基板１０１はＳｉウェハ等である。そして、この半導体基板１０１の全面に絶縁層（ＳｉＮ層、パッシベーション膜ともいう。）１０３を形成し、絶縁層１０３の電極１０２に整合する位置に開口部１０４を開口して電極１０２を露出させる。 First, as shown in FIG. 9A, an integrated circuit (not shown) and a semiconductor substrate 101 on which an electrode 102 is formed at the tip of a wiring drawn from the integrated circuit are prepared. Here, the electrode 102 is an electrode formed of, for example, aluminum (Al), and the semiconductor substrate 101 is a Si wafer or the like. Then, an insulating layer (also referred to as a SiN layer or a passivation film) 103 is formed over the entire surface of the semiconductor substrate 101, and an opening 104 is opened at a position matching the electrode 102 of the insulating layer 103 to expose the electrode 102.

次に、図９（ｂ）に示すように、後工程で形成するスパイラルインダクタ１１０の下部導電層となる位置に、アルミニウムを用いて下部導電層１０５を形成する。その厚さは例えば０．２乃至２μｍ程度である。下部導電層１０５の形成方法は、スパッタリング法、蒸着法又はメッキ法を用いて形成する。具体的には、下部導電層１０５を構成するＡｌ等の膜を絶縁層１０３上の全面に成膜後、フォトリソグラフィ技術を用いてパターニングする。 Next, as shown in FIG. 9B, a lower conductive layer 105 is formed using aluminum at a position to be a lower conductive layer of a spiral inductor 110 formed in a later step. The thickness is, for example, about 0.2 to 2 μm. The lower conductive layer 105 is formed using a sputtering method, a vapor deposition method, or a plating method. Specifically, a film made of Al or the like constituting the lower conductive layer 105 is formed on the entire surface of the insulating layer 103, and then patterned using a photolithography technique.

続いて、図９（ｃ）に示すように、電極１０２の上方と下部導電層１０５の上方にそれぞれ開口部１０４とコンタクトホール１０７が開口されてなる絶縁樹脂層１０６を形成する。絶縁樹脂層１０６は例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その厚さは例えば５乃至５０μｍである。この絶縁樹脂層１０６の形成方法は、絶縁層１０３上に、例えば回転塗布法、印刷法又はラミネート法等を用いて均一厚でポリイミド等からなる層を成膜後、フォトリソグラフィ技術により所望位置をパターニングして開口部１０４とコンタクトホール１０７を開口することにより形成する。 Subsequently, as shown in FIG. 9C, an insulating resin layer 106 having an opening 104 and a contact hole 107 is formed above the electrode 102 and the lower conductive layer 105, respectively. The insulating resin layer 106 is made of, for example, polyimide, epoxy, or silicone resin, and has a thickness of, for example, 5 to 50 μm. The insulating resin layer 106 is formed by forming a layer made of polyimide or the like with a uniform thickness on the insulating layer 103 using, for example, a spin coating method, a printing method, or a laminating method, and then setting a desired position by photolithography. It is formed by opening the opening 104 and the contact hole 107 by patterning.

次いで、図９（ｄ）に示すように、後工程でスパイラルインダクタとなる上部導電層に整合する位置に、螺旋状のマスクを被せ、フォトリソグラフィ技術によりパターニングすることで上部導電層１０８を形成する（非特許文献１参照）。このとき上部導電層１０８の厚さは、例えば１乃至２０μｍ程度である。尚、上部導電層１０８の主原材料としては例えば銅（Ｃｕ）が挙げられ、成膜方法としては電解銅メッキ法が用いられる。
特開２００２−２４６５４７号公報特開２００３−８６６９０号公報国際公開第００／７７８４４号パンフレット「日経マイクロデバイス」日経ＢＰ社出版、２００２年３月１日号、ｐ１２５−１２７、「システム集積化に向けた受動部品取り込みが急進展、インダクタをチップ上に形成」 Next, as shown in FIG. 9D, the upper conductive layer 108 is formed by covering with a spiral mask at a position matching with the upper conductive layer to be a spiral inductor in a later step and patterning by a photolithography technique. (Refer nonpatent literature 1). At this time, the thickness of the upper conductive layer 108 is, for example, about 1 to 20 μm. The main raw material of the upper conductive layer 108 is, for example, copper (Cu), and an electrolytic copper plating method is used as a film forming method.
JP 2002-246547 A JP 2003-86690 A International Publication No. 00/77844 “Nikkei Microdevice” published by Nikkei BP, March 1, 2002, p125-127, “Incorporation of passive components for system integration, inductor formed on chip”

ところで、昨今の高周波化に伴い、従来のＡｌインダクタでは既に音響品質係数（Ｑ値）が限界に達している。以下、従来のスパイラルインダクタの問題点を４点挙げる。 By the way, with the recent increase in frequency, the acoustic quality factor (Q value) has already reached the limit in the conventional Al inductor. The following are four problems with conventional spiral inductors.

まず１点目は、螺旋状の上部導電層１０８の直下に、この上部導電層１０８の巻き方向に対して直交する方向に下部導電層１０５を設けることにより、図８（ｂ）の一点鎖線で示したように上部導電層１０８と下部導電層１０５とが交差する。この交差が原因となり交差部分で電流分布の乱れが生じ、引いてはＱ値が低下するという問題がある。 The first point is that a lower conductive layer 105 is provided immediately below the spiral upper conductive layer 108 in a direction perpendicular to the winding direction of the upper conductive layer 108, so that a dashed line in FIG. As shown, the upper conductive layer 108 and the lower conductive layer 105 intersect. Due to this crossing, the current distribution is disturbed at the crossing part, and there is a problem that the Q value is lowered.

また２点目として、上記スパイラルインダクタ１１０を形成するためには、１個のスパイラルインダクタ１１０に対し最低２〜３個のコンタクトホール１０７が必要となる。そのため銅メッキからなる上部導電層１０８を形成する際に、アルミニウムで形成される下部導電層１０５と上部導電層１０８の電気的接続を考慮に入れて設計しなければならない。即ちアルミニウムと銅の接続点が増すと、銅とアルミニウムの間のコンタクト抵抗によってスパイラルインダクタの抵抗値が増加し、それに伴いＱ値が低下する可能性がある（製造上の問題）ため、出来る限り接続点を少なくしなければならないという問題がある。 Second, in order to form the spiral inductor 110, at least two or three contact holes 107 are required for one spiral inductor 110. For this reason, when forming the upper conductive layer 108 made of copper plating, the electrical connection between the lower conductive layer 105 made of aluminum and the upper conductive layer 108 must be taken into consideration. That is, as the connection point between aluminum and copper increases, the resistance value of the spiral inductor increases due to the contact resistance between copper and aluminum, and the Q value may decrease accordingly (manufacturing problem). There is a problem that the number of connection points must be reduced.

更に３点目に、従来のスパイラルインダクタはコンタクトホール１０７及び開口部１０４の開口径がそれぞれ異なるため、コンタクトホール１０７と開口部１０４の工程を同時に行うことができない。よって製造条件の調整が必要となり製造工程が煩雑になるという問題がある。 Third, since the conventional spiral inductor has different contact hole 107 and opening 104 diameters, the contact hole 107 and opening 104 steps cannot be performed simultaneously. Therefore, there is a problem that adjustment of manufacturing conditions is necessary and the manufacturing process becomes complicated.

また更に４点目として、開口部１０４を開口した後、下部導電層１０５を成膜し、更にフォトリソグラフィ技術とエッチング技術を用いて所望範囲のみ下部導電層１０５を残す工程が必要となるため、製造工程時間が長くなるという問題がある。 Furthermore, as a fourth point, since it is necessary to form a lower conductive layer 105 after opening the opening 104 and further leave the lower conductive layer 105 only in a desired range using a photolithography technique and an etching technique. There is a problem that the manufacturing process time becomes long.

本発明は、上記課題を鑑みてなされたものであり、その目的は、容易に製造できると共に、高周波側の音響品質係数（Ｑ値）を向上させることができる高性能スパイラルインダクタを備える半導体素子及びその製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device including a high-performance spiral inductor that can be easily manufactured and can improve the acoustic quality factor (Q value) on the high frequency side. It is in providing the manufacturing method.

上記課題を解決するため、請求項１記載の本発明は、半導体基板と、半導体基板上に設けられた電極パッドと、半導体基板上を覆う絶縁樹脂層と、絶縁樹脂層上に設けられた平面コイルと、絶縁樹脂層上に設けられ、電極パッドと平面コイルの外周の端を導通可能に接続する第１の配線とを有し、平面コイルの内側の端に外部との電気的入出力部を設けたことを要旨とする。 In order to solve the above problems, the present invention according to claim 1 is a semiconductor substrate, an electrode pad provided on the semiconductor substrate, an insulating resin layer covering the semiconductor substrate, and a plane provided on the insulating resin layer. A coil and a first wiring which is provided on the insulating resin layer and which connects the electrode pad and the outer peripheral end of the planar coil so as to be conductive; and an electrical input / output unit connected to the outside at the inner end of the planar coil The gist is that

請求項２記載の本発明は、請求項１記載の半導体素子において、平面コイルの内側の端に導電性機能をもたせた柱状の突部を設けたことを要旨とする。 The gist of the present invention described in claim 2 is that, in the semiconductor element according to claim 1, a columnar protrusion having a conductive function is provided at the inner end of the planar coil.

請求項３記載の本発明は、請求項２記載の半導体素子において、突部は絶縁性樹脂からなる突起上の基部と該基部の一部又は全体が第２の配線で覆われると共に、第２の配線が平面コイルの内側の端に電気的に導通接続されていることを要旨とする。 According to a third aspect of the present invention, there is provided the semiconductor element according to the second aspect, wherein the projecting portion is covered with a base on the projection made of an insulating resin and a part or the whole of the base is covered with the second wiring, and the second This wiring is electrically connected to the inner end of the planar coil.

請求項４記載の本発明は、請求項２記載の半導体素子において、突部は金属ポストからなり、金属ポストは平面コイルの内側の端に電気的に導通接続されていることを要旨とする。 According to a fourth aspect of the present invention, there is provided a semiconductor device according to the second aspect, wherein the protrusion is made of a metal post, and the metal post is electrically connected to the inner end of the planar coil.

請求項５記載の本発明は、請求項１乃至４のいずれか１項に記載の半導体素子が回路基板に実装されていることを要旨とする。 The gist of the present invention described in claim 5 is that the semiconductor element according to any one of claims 1 to 4 is mounted on a circuit board.

請求項６記載の本発明は、半導体基板を形成する工程と、半導体基板上に電極パッドを形成する工程と、半導体基板及び電極パッドの全面を覆うように絶縁樹脂層を設ける工程と、絶縁樹脂層の電極パッド上に開口部を形成する工程と、絶縁樹脂層上に第１の配線及び平面コイルを同時に形成するとともに、電極パッドと平面コイルの外周の端を導通可能に接続したことを要旨とする。 The present invention described in claim 6 includes a step of forming a semiconductor substrate, a step of forming an electrode pad on the semiconductor substrate, a step of providing an insulating resin layer so as to cover the entire surface of the semiconductor substrate and the electrode pad, and an insulating resin. The step of forming the opening on the electrode pad of the layer, the first wiring and the planar coil on the insulating resin layer are formed simultaneously, and the electrode pad and the outer peripheral edge of the planar coil are connected to be conductive. And

本発明は、半導体基板と、この半導体基板上に設けられた電極パッドの全面を覆うように絶縁樹脂層を設け、この絶縁樹脂層の電極パッド上に開口部を開口させた後、この絶縁樹脂層上に導電性材料からなる螺旋状の平面コイルを形成し、電極パッドから平面コイルの外周端までの間を導通可能に導電層で導通接続して、更に平面コイルの内側端にバンプを配置することにより、絶縁樹脂層上に高性能スパイラルインダクタを形成し、更に電極パッドから引き出された導電層が平面コイルと交差しない構成を実現する。その結果、半導体素子に配線交差部が存在しないのでＱ値を向上させることができ、特に、高周波側のＱ値を向上させる効果を得ることができる。 The present invention provides a semiconductor substrate and an insulating resin layer so as to cover the entire surface of the electrode pad provided on the semiconductor substrate, and after opening an opening on the electrode pad of the insulating resin layer, the insulating resin A spiral planar coil made of a conductive material is formed on the layer. Conductive connection is established between the electrode pad and the outer periphery of the planar coil with a conductive layer, and bumps are placed on the inner end of the planar coil. As a result, a high-performance spiral inductor is formed on the insulating resin layer, and a configuration in which the conductive layer drawn from the electrode pad does not intersect with the planar coil is realized. As a result, since there is no wiring intersection in the semiconductor element, the Q value can be improved, and in particular, the effect of improving the Q value on the high frequency side can be obtained.

更に、従来構成で設けられていた下部導電層を不要とするため、これまで下部導電層と上部導電層（本願において平面コイルに相当する）間の導通を得るために設けられていたコンタクトホールの数を減らすことができる。これにより従来異なる導電性材料を電気的接続することでＱ値が低下していたという問題を解消できるので、結果としてＱ値を向上させることができる。 Furthermore, in order to eliminate the need for the lower conductive layer provided in the conventional configuration, the contact hole provided so far to obtain conduction between the lower conductive layer and the upper conductive layer (corresponding to a planar coil in the present application). The number can be reduced. As a result, the problem that the Q value has been lowered by electrically connecting different conductive materials can be solved. As a result, the Q value can be improved.

また更に、半導体基板と平面コイルの間に一定膜厚を有する絶縁樹脂層を設けることにより、半導体基板と平面コイルの距離を離すことができるのでＱ値を向上させることができる。また突部を設けることにより更に回路基板と平面コイル間の距離をより離すことができるので、回路基板からの影響も低減することができる。 Furthermore, by providing an insulating resin layer having a constant film thickness between the semiconductor substrate and the planar coil, the Q value can be improved because the distance between the semiconductor substrate and the planar coil can be increased. Moreover, since the distance between the circuit board and the planar coil can be further increased by providing the protrusion, the influence from the circuit board can also be reduced.

以下、図面を参照して本発明の実施の形態に係る半導体素子の１つである高性能スパイラルインダクタを備える半導体素子の構造を説明する。 Hereinafter, a structure of a semiconductor element including a high-performance spiral inductor, which is one of semiconductor elements according to an embodiment of the present invention, will be described with reference to the drawings.

図１（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ断面図である。また、図１（ｃ）は、スパイラルインダクタの外観斜視図である。本実施の形態においては、１個のスパイラルインダクタに注目して説明するが、実際にはこのようなスパイラルインダクタが半導体基板上に複数個設けられているものとする。 FIG. 1A is a plan view of a spiral inductor formed on a semiconductor substrate as viewed from above, and FIG. 1B is a cross-sectional view taken along line AA of FIG. FIG. 1C is an external perspective view of the spiral inductor. In the present embodiment, description will be made by paying attention to one spiral inductor, but in actuality, it is assumed that a plurality of such spiral inductors are provided on a semiconductor substrate.

まず図１（ｂ）に示すように、本発明に係る半導体素子１１は、半導体基板１（ウェハともいう。）と、この半導体基板１上に設けられた電極パッド２と、半導体基板１及び電極パッド２の全面を覆うように設けられた絶縁樹脂層５と、絶縁樹脂層５の電極パッド２上に開口された開口部４と、絶縁樹脂層５上に設けられる導電性材料からなる螺旋状の平面コイル７ａと、電極パッド２から平面コイル７ａの外周端まで導通可能に設けられる配線７ｂとを少なくとも備える。ここで平面コイル７ａと配線７ｂを合わせてスパイラルインダクタ１０という。またこのような半導体素子１１は回路基板に実装され一体化されている。 First, as shown in FIG. 1B, a semiconductor element 11 according to the present invention includes a semiconductor substrate 1 (also referred to as a wafer), an electrode pad 2 provided on the semiconductor substrate 1, a semiconductor substrate 1 and an electrode. An insulating resin layer 5 provided to cover the entire surface of the pad 2, an opening 4 opened on the electrode pad 2 of the insulating resin layer 5, and a spiral shape made of a conductive material provided on the insulating resin layer 5. The planar coil 7a and at least a wiring 7b provided to be conductive from the electrode pad 2 to the outer peripheral end of the planar coil 7a. Here, the planar coil 7 a and the wiring 7 b are collectively referred to as a spiral inductor 10. Such a semiconductor element 11 is mounted and integrated on a circuit board.

本発明の特徴のひとつは、電極パッド２から引き出された配線７ｂが、スパイラルインダクタ１０の直下を通過しない構成を有している点にある。即ち、従来は図８（ｂ）に示すように電極１０２から引き出された下部導電層１０５が、上部導電層１０８と交差するように配置されていた。しかし本発明は、電極パッド２から絶縁樹脂層５上に導電配線を引き出し、この絶縁樹脂層５上にスパイラルインダクタ１０を直接設け、この中心部から直接出力を取り出すか、又は中心部にバンプ８を載置することにより、従来構成において問題であった下部導電層１０５と上部導電層１０８の交差を解消する。 One of the features of the present invention is that the wiring 7 b drawn from the electrode pad 2 does not pass directly under the spiral inductor 10. That is, conventionally, as shown in FIG. 8B, the lower conductive layer 105 drawn from the electrode 102 is disposed so as to intersect the upper conductive layer 108. However, in the present invention, the conductive wiring is drawn out from the electrode pad 2 onto the insulating resin layer 5, and the spiral inductor 10 is directly provided on the insulating resin layer 5, and the output is directly taken out from the central portion, or the bump 8 is provided at the central portion. This eliminates the intersection of the lower conductive layer 105 and the upper conductive layer 108, which was a problem in the conventional configuration.

本発明のもうひとつの特徴は、半導体基板１と平面コイル及び配線の間に絶縁樹脂５を設ける点にある。これにより半導体基板１と平面コイル７ａ及び配線７ｂの層間隔に厚みを持たせることができるのでＱ値を上げることができる。 Another feature of the present invention is that an insulating resin 5 is provided between the semiconductor substrate 1 and the planar coil and wiring. As a result, the layer spacing between the semiconductor substrate 1, the planar coil 7a, and the wiring 7b can be increased, so that the Q value can be increased.

また本発明の他の特徴は、従来構成で設けられていた下部導電層を不要とすることで、１個の電極パッド２に対して開口部を１個形成すれば済む。これにより従来と比較してコンタクトホールの数を減少させることができるので、コンタクト抵抗によるスパイラルインダクタの抵抗値が減少でき、結果としてＱ値を上げることができる。 Another feature of the present invention is that it is only necessary to form one opening for one electrode pad 2 by eliminating the need for the lower conductive layer provided in the conventional configuration. As a result, the number of contact holes can be reduced as compared with the conventional case, so that the resistance value of the spiral inductor due to the contact resistance can be reduced, and as a result, the Q value can be increased.

ここで本発明において半導体基板１とは、集積回路が内部に積層形成されている基板を指し、その一例としてはウェハレベルＣＳＰ（Chip Size/Scale Package）が挙げられる。このような半導体基板１は、予め集積回路の入出力端子が基板上に引き出されており、その末端に電極パッド２が設けられている。電極パッド２は、主原材料が例えばアルミニウム（Ａｌ）からなる薄膜のパッドである。 Here, in the present invention, the semiconductor substrate 1 refers to a substrate on which an integrated circuit is laminated, and an example thereof is a wafer level CSP (Chip Size / Scale Package). In such a semiconductor substrate 1, input / output terminals of an integrated circuit are drawn out on the substrate in advance, and an electrode pad 2 is provided at the end thereof. The electrode pad 2 is a thin film pad whose main raw material is made of, for example, aluminum (Al).

また、このような半導体素子１１においては、半導体基板１と絶縁樹脂層５の間には一定膜厚を有する絶縁層３を設けるようにしてもよい。その場合絶縁層３は、半導体基板１の全面を被覆することで外部との絶縁性を保つことができる。尚、この絶縁層３の電極パッド２上に開口される開口部４は、フォトリソグラフィ技術により形成される。絶縁層３は、例えば、ＳｉＮ層等で構成される。 In such a semiconductor element 11, an insulating layer 3 having a certain thickness may be provided between the semiconductor substrate 1 and the insulating resin layer 5. In that case, the insulating layer 3 can maintain insulation from the outside by covering the entire surface of the semiconductor substrate 1. The opening 4 opened on the electrode pad 2 of the insulating layer 3 is formed by a photolithography technique. The insulating layer 3 is composed of, for example, a SiN layer.

絶縁樹脂層５は、絶縁層３が形成された全面を被覆しつつ、後工程で載置する半田バンプ８との整合性を考慮して形成される層である。この絶縁樹脂層５は、例えばポリイミド、エポキシ又はシリコーン樹脂等で形成される。 The insulating resin layer 5 is a layer formed in consideration of consistency with the solder bumps 8 to be placed in a later process while covering the entire surface where the insulating layer 3 is formed. The insulating resin layer 5 is formed of, for example, polyimide, epoxy, or silicone resin.

また、絶縁層３と絶縁樹脂層５に連通して開口される開口部４は、絶縁層３をＳｉＮ等の膜を全面に成膜した後、フォトリソグラフィ技術によりパターニングすることで開口されるものである。 In addition, the opening 4 that opens to communicate with the insulating layer 3 and the insulating resin layer 5 is formed by patterning the insulating layer 3 on the entire surface with a film of SiN or the like and then patterning it with a photolithography technique. It is.

平面コイル７ａは、その最外周の端が電極パッド２と導通するように配線接続されている。また平面コイル７ａの内側の端は、図示していない電極に銅線等を用いて空中配線されるか、又はバンプを載置することにより他の基板と対向接合される。この平面コイル７ａは、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）を主成分とする単層又は複層で形成される。 The planar coil 7a is wire-connected so that the outermost end thereof is electrically connected to the electrode pad 2. Further, the inner end of the planar coil 7a is wired in the air using a copper wire or the like on an electrode (not shown), or is bonded to another substrate by placing a bump. The planar coil 7a is formed of a single layer or multiple layers mainly composed of copper (Cu), gold (Au), aluminum (Al), and nickel (Ni).

配線７ｂは、主原材料が例えば銅等の導電性材料からなる薄膜の配線層である。この配線７ｂは、電極パッド２から平面コイル７ａの外周端までを導通可能に配線接続するものである。 The wiring 7b is a thin wiring layer whose main raw material is made of a conductive material such as copper. The wiring 7b is used for wiring connection from the electrode pad 2 to the outer peripheral end of the planar coil 7a so as to be conductive.

また、図１には図示してないが、絶縁樹脂層５及びスパイラルインダクタ１０を封止するための封止樹脂層をスパイラルインダクタ１０上に設けるようにしてもよい。封止樹脂層を設けることでスパイラルインダクタ１０の他基板への絶縁性を上げることができる。 Although not shown in FIG. 1, a sealing resin layer for sealing the insulating resin layer 5 and the spiral inductor 10 may be provided on the spiral inductor 10. By providing the sealing resin layer, the insulating property of the spiral inductor 10 to the other substrate can be improved.

以上の構成によれば、絶縁樹脂層上に高性能スパイラルインダクタを形成すると共に、電極パッドから引き出された配線７ｂが平面コイルと交差しない構成を形成することができるので、半導体素子のＱ値を向上させることができる。 According to the above configuration, a high-performance spiral inductor can be formed on the insulating resin layer, and a configuration in which the wiring 7b drawn from the electrode pad does not intersect with the planar coil can be formed. Can be improved.

次に、図２（ａ）〜（ｄ）を参照して、本発明に係る高性能スパイラルインダクタを備える半導体素子の製造方法を説明する。 Next, with reference to FIGS. 2A to 2D, a method for manufacturing a semiconductor element including the high-performance spiral inductor according to the present invention will be described.

この半導体素子の製造方法は、半導体基板１を形成する工程と、半導体基板１上に電極パッド２を形成する工程と、半導体基板１及び電極パッド２の全面を覆うように絶縁樹脂層５を形成する工程と、絶縁樹脂層５の電極パッド２上に開口部４を開口する工程と、絶縁樹脂層上に導電性材料からなる螺旋状の平面コイル７ａを形成する工程と、電極パッド２から平面コイル７ａの外周端までを導通接続させる導電性材料からなる配線７ｂを形成する工程とを有することを特徴とする。 In this method of manufacturing a semiconductor element, a step of forming a semiconductor substrate 1, a step of forming an electrode pad 2 on the semiconductor substrate 1, and an insulating resin layer 5 are formed so as to cover the entire surface of the semiconductor substrate 1 and the electrode pad 2. A step of opening the opening 4 on the electrode pad 2 of the insulating resin layer 5, a step of forming a spiral planar coil 7a made of a conductive material on the insulating resin layer, and a plane from the electrode pad 2. And a step of forming a wiring 7b made of a conductive material that is conductively connected to the outer peripheral end of the coil 7a.

本発明の製造方法の特徴のひとつは、絶縁樹脂層５上にスパイラルインダクタ１０を設けることにより、従来の必須工程であった下部導電層１０５を形成する工程を不要にする点にある。このように下部導電層１０５の積層工程及びパターンニング工程を不要にすることで、下部導電層１０５の製造作業を軽減し、且つ製造時間を短縮化することができる。 One of the features of the manufacturing method of the present invention is that the spiral inductor 10 is provided on the insulating resin layer 5 so that the step of forming the lower conductive layer 105, which is a conventional essential step, is unnecessary. Thus, by eliminating the step of laminating and patterning the lower conductive layer 105, the manufacturing work of the lower conductive layer 105 can be reduced and the manufacturing time can be shortened.

また、もうひとつの特徴は、スパイラルインダクタ１０を絶縁樹脂層５上に設けることにより、下部導電層１０５が不要になるため、その結果、コンタクトホールの数を１個の電極パッド２に対して１箇所設ければよくなる点にある。これにより開口径の異なるホールを形成する必要がなくなるので、異なる開口径毎にホールを開口する２段階の工程を、１段階の工程で済ませることができる。その結果、開口工程数を削減することができるので、その分製造作業を軽減し、且つ製造時間を短縮化することができる。 Another feature is that by providing the spiral inductor 10 on the insulating resin layer 5, the lower conductive layer 105 becomes unnecessary, and as a result, the number of contact holes is reduced to 1 for one electrode pad 2. It is in the point which should just be provided. This eliminates the need to form holes with different opening diameters, so that the two-stage process of opening holes for different opening diameters can be accomplished with a single-stage process. As a result, the number of opening steps can be reduced, and accordingly, the manufacturing work can be reduced and the manufacturing time can be shortened.

本発明の具体的な製造工程は、まず図２（ａ）に示すように、既に内層に集積回路が積層形成されている半導体基板１を用意し、この半導体基板１上に蒸着等で電極パッド２（アルミパッド）を形成し、次いで半導体基板１及び電極パッド２の全面に化学的気相蒸着法（ＣＶＤ）等により絶縁層３を形成し、その後フォトリソグラフィ技術によりパターニングすることで、電極パッド上を開口する。 As shown in FIG. 2A, a specific manufacturing process of the present invention is to prepare a semiconductor substrate 1 in which an integrated circuit is already formed as an inner layer, and electrode pads are deposited on the semiconductor substrate 1 by vapor deposition or the like. 2 (aluminum pad) is formed, and then an insulating layer 3 is formed on the entire surface of the semiconductor substrate 1 and the electrode pad 2 by chemical vapor deposition (CVD) or the like, followed by patterning by a photolithography technique. Open the top.

次に図２（ｂ）に示すように、絶縁層３、及び電極パッド２の全面に絶縁樹脂材料を塗布して絶縁樹脂層５を形成する。そして電極パッド２に整合する位置に開口部４を形成する。このときの絶縁層３の膜厚は例えば１μｍ程度である。また絶縁樹脂層５は、例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その厚さは例えば１０μｍ程度である。また、この絶縁樹脂層５は例えば回転塗布法、印刷法又はラミネート法等により形成する。開口部４は例えば絶縁樹脂層５を構成するポリイミド等の膜を全面に成膜した後にフォトリソグラフィ技術によりパターニングすることで形成する。 Next, as shown in FIG. 2B, an insulating resin material is applied to the entire surface of the insulating layer 3 and the electrode pad 2 to form an insulating resin layer 5. Then, an opening 4 is formed at a position aligned with the electrode pad 2. The thickness of the insulating layer 3 at this time is, for example, about 1 μm. The insulating resin layer 5 is made of, for example, polyimide, epoxy, or silicone resin, and has a thickness of about 10 μm, for example. The insulating resin layer 5 is formed by, for example, a spin coating method, a printing method, or a laminating method. The opening 4 is formed, for example, by forming a film of polyimide or the like constituting the insulating resin layer 5 on the entire surface and then patterning it by a photolithography technique.

次いで図２（ｃ）に示すように、絶縁樹脂層５上の電極パッド２と接続するスパイラルインダクタを形成する。この時、出力側の電気的接続口が平面コイル内側端になるように形成する。スパイラルインダクタの主原材料としては銅等の導電性材料が用いられ、電解銅メッキ等によりパターニングされる。その厚さは例えば１乃至１０μｍである。以上の工程により、半導体基板１上に、銅からなる平面コイル７ａと配線７ｂが同時に形成され、即ちスパイラルインダクタ１０が完成する。 Next, as shown in FIG. 2C, a spiral inductor connected to the electrode pad 2 on the insulating resin layer 5 is formed. At this time, the electrical connection port on the output side is formed to be the inner end of the planar coil. As the main raw material of the spiral inductor, a conductive material such as copper is used, and is patterned by electrolytic copper plating or the like. The thickness is, for example, 1 to 10 μm. Through the above steps, the planar coil 7a and the wiring 7b made of copper are simultaneously formed on the semiconductor substrate 1, that is, the spiral inductor 10 is completed.

そして図２（ｄ）に示すように、スパイラルインダクタ１０の内側の端に例えば半田バンプ８を載置し、この半田バンプ８を介して、導電性回路１３が予め配線された回路基板１２を対向接合させることで、半導体基板から回路基板１２までを導通可能に接続することができる。このとき半田バンプの直径は例えば１００μｍ程度を有している。尚ここで回路基板１２とは、フレキシブルプリント基板、リジット基板、シリコン基板等を指している。 2D, for example, a solder bump 8 is placed on the inner end of the spiral inductor 10, and the circuit board 12 on which the conductive circuit 13 is wired in advance is opposed to the solder bump 8. By bonding, the semiconductor substrate to the circuit board 12 can be connected so as to be conductive. At this time, the diameter of the solder bump is about 100 μm, for example. Here, the circuit board 12 indicates a flexible printed board, a rigid board, a silicon board, or the like.

次に、図３、図４を参照して、本発明の第２の実施の形態に係る高性能スパイラルインダクタを備える半導体素子２１の構成及び製造方法を説明する。尚、図３に示す第２の実施の形態において、図１（ａ）〜（ｃ）に示した第１の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。尚、本第２の実施の形態において第１の実施の形態と異なる点は、平面コイル７ａの内側の端に突部６を設ける点にある。 Next, with reference to FIG. 3 and FIG. 4, a configuration and manufacturing method of the semiconductor element 21 including the high-performance spiral inductor according to the second embodiment of the present invention will be described. In the second embodiment shown in FIG. 3, the same components as those in the first embodiment shown in FIGS. 1A to 1C are denoted by the same reference numerals, and detailed description thereof is omitted. . The second embodiment is different from the first embodiment in that a protrusion 6 is provided at the inner end of the planar coil 7a.

まず図３（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図３（ｂ）は、図３（ａ）のＢ−Ｂ断面図である。また、図３（ｃ）は、スパイラルインダクタの外観斜視図である。 First, FIG. 3A is a plan view of a spiral inductor formed on a semiconductor substrate as viewed from above, and FIG. 3B is a cross-sectional view taken along line BB in FIG. FIG. 3C is an external perspective view of the spiral inductor.

本発明の特徴のひとつは、螺旋状を有するスパイラルインダクタの内側の端に突部６を設けることで、絶縁樹脂層５を更に厚くすることができるので、回路基板に接合した際の半導体基板１に加わる応力を緩和させることができる点にある。また、更に平面コイルと回路基板との距離を離すことができるので、回路基板からの電気的影響を受けにくくなり、結果としてＱ値が向上する。 One of the features of the present invention is that the protrusion 6 is provided at the inner end of the spiral inductor having a spiral shape, so that the insulating resin layer 5 can be further thickened. Therefore, the semiconductor substrate 1 when bonded to the circuit board is provided. It is in the point which can relieve the stress added to. In addition, since the distance between the planar coil and the circuit board can be further increased, it is less susceptible to electrical influence from the circuit board, and as a result, the Q value is improved.

また他の特徴としては、突部６の高さが制御可能であるため高さ調整が容易である。そのため半導体基板１、絶縁層３、及び絶縁樹脂層５の特性に応じて突部６の積層高さを可変させ、適切な特性を得ることができる。 As another feature, the height of the protrusion 6 can be controlled, so that the height adjustment is easy. Therefore, the stacking height of the protrusions 6 can be varied according to the characteristics of the semiconductor substrate 1, the insulating layer 3, and the insulating resin layer 5, and appropriate characteristics can be obtained.

この突部６は、図３（ｂ）に示すように絶縁樹脂層５上であって電極パッド２から離れた所定位置に、断面が台形状を有する樹脂からなる突部である。この突部６は、原材料が例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その高さは、絶縁樹脂層５表面よりも高く、高さは５乃至１００μｍの範囲内とする。好ましくは３０μｍ程度が望ましい。尚、この樹脂製突部６は、ポリイミド等を印刷する印刷法、ラミネート法、又は回転塗布法（スピンコート）等により形成される。 The protrusion 6 is a protrusion made of a resin having a trapezoidal cross section at a predetermined position on the insulating resin layer 5 and away from the electrode pad 2 as shown in FIG. The protrusion 6 is made of, for example, polyimide, epoxy, or silicone resin, and has a height higher than the surface of the insulating resin layer 5 and a height in the range of 5 to 100 μm. About 30 μm is desirable. The resin protrusion 6 is formed by a printing method for printing polyimide or the like, a laminating method, a spin coating method (spin coating), or the like.

ここで平面コイル７ａは、螺旋状に形成されたコイルの内側の端から連続して突部６の上端面を覆うように形成されている。本実施の形態においては、図３（ｂ）に示すように、平面コイル７ａの端が突部６の側面一部を介して突部６の上面と連続導通するように形成しているが、これに限らず、突部６の側面及び上面の全面を導電性材料で覆うようにしてもよい。 Here, the planar coil 7a is formed so as to cover the upper end surface of the protrusion 6 continuously from the inner end of the spirally formed coil. In the present embodiment, as shown in FIG. 3B, the end of the planar coil 7a is formed so as to be continuous with the upper surface of the protrusion 6 through a part of the side surface of the protrusion 6. However, the present invention is not limited to this, and the entire side surface and upper surface of the protrusion 6 may be covered with a conductive material.

尚、図示してないが、平面コイル７ａが形成された半導体素子２１の上面を封止樹脂を用いて封止してもよい。封止樹脂層を設けることで突部６の強度を上げることができる。また突部６の上面に半田バンプ８を載置するようにしてもよい。これにより突部６の高さに加え半田バンプ８の高さを加算することができるので、回路基板１２と平面コイル７ａとの距離が離れるため更にＱ値を向上させることができる。 Although not shown, the upper surface of the semiconductor element 21 on which the planar coil 7a is formed may be sealed with a sealing resin. By providing the sealing resin layer, the strength of the protrusion 6 can be increased. Alternatively, the solder bumps 8 may be placed on the upper surface of the protrusion 6. As a result, the height of the solder bump 8 can be added in addition to the height of the protrusion 6, so that the Q value can be further improved because the distance between the circuit board 12 and the planar coil 7a is increased.

次に、図４（ａ）〜（ｅ）を参照して、本発明に係る高性能スパイラルインダクタを備える半導体素子の製造方法を説明する。 Next, with reference to FIGS. 4A to 4E, a method for manufacturing a semiconductor element including the high-performance spiral inductor according to the present invention will be described.

この半導体素子の製造方法は、半導体基板１を形成する工程と、半導体基板１上に電極パッド２を形成する工程と、半導体基板１及び電極パッド２の全面を覆うように絶縁樹脂層５を形成する工程と、絶縁樹脂層５の電極パッド２上に開口部４を開口する工程と、絶縁樹脂層上に導電性材料からなる螺旋状の平面コイル７ａを形成する工程と、平面コイル７ａの内側の端に柱状の突部６を形成する工程と、電極パッド２から平面コイルの外周端までの間、及びこの平面コイルの内周端から突部６の上端面までの間に導通可能に配線７ｂ、７ｃを形成する工程とを有することを特徴とする。 In this method of manufacturing a semiconductor element, a step of forming a semiconductor substrate 1, a step of forming an electrode pad 2 on the semiconductor substrate 1, and an insulating resin layer 5 are formed so as to cover the entire surface of the semiconductor substrate 1 and the electrode pad 2. A step of opening the opening 4 on the electrode pad 2 of the insulating resin layer 5, a step of forming a spiral planar coil 7a made of a conductive material on the insulating resin layer, and an inner side of the planar coil 7a. Wiring between the electrode pad 2 and the outer peripheral end of the planar coil and between the inner peripheral end of the planar coil and the upper end surface of the projecting part 6. And 7b and 7c.

尚、図４（ａ）〜（ｅ）に示す第２の実施の形態に係る製造方法おいて、図２（ａ）〜（ｄ）に示した第１の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。また図４（ａ）、（ｂ）は、図２（ａ）、（ｂ）と同工程のため、説明を省略し、図４（ｃ）から説明する。 In the manufacturing method according to the second embodiment shown in FIGS. 4A to 4E, the same components as those in the first embodiment shown in FIGS. The same reference numerals are assigned and detailed description thereof is omitted. 4 (a) and 4 (b) are the same steps as FIGS. 2 (a) and 2 (b), description thereof will be omitted, and description will be given from FIG. 4 (c).

そこで図４（ｃ）に示すように、絶縁樹脂層５上に突部形成用の樹脂を例えば回転塗布法、印刷法又はラミネート法で塗布する。その後、例えばフォトリソグラフィー法を用いて突部のみを残す。この突部６は、例えばポリイミド、エポキシ又はシリコーン樹脂等からなり、その高さは、例えば５乃至１００μｍ程度を有する。好ましくは３０μｍ程度が望ましい。 Therefore, as shown in FIG. 4C, a protrusion forming resin is applied onto the insulating resin layer 5 by, for example, a spin coating method, a printing method, or a laminating method. Thereafter, only the protrusions are left using, for example, a photolithography method. The protrusion 6 is made of, for example, polyimide, epoxy, or silicone resin, and has a height of, for example, about 5 to 100 μm. About 30 μm is desirable.

次いで、図４（ｄ）に示すように、スパッタリング法等を用いて導電性材料を、電極パッド２、絶縁樹脂層５及び突部６上に均一に積層塗布することにより導電層を形成し、この導電層上にレジストを塗布して、更に配線及び平面コイル用マスクを被せて現像し、これをパターンニングした後にマスクを除去することで平面コイル７ａ及び配線７ｂ、７ｃを形成する。これにより電極パッド２から平面コイル７ａまでの配線７ｂと、平面コイル７ａの内側の端から突部６の側面及び突部６の上面までの配線７ｃを一括形成する。この導電性材料には具体的に銅等が用いられ、その厚さは１乃至２０μｍ程度を有し、好ましくは１０μｍが望ましい。 Next, as shown in FIG. 4D, a conductive layer is formed by uniformly laminating a conductive material on the electrode pad 2, the insulating resin layer 5 and the protrusion 6 by using a sputtering method or the like, A resist is applied on the conductive layer, and a mask for wiring and a planar coil is further developed. After patterning this, the mask is removed to form the planar coil 7a and the wirings 7b and 7c. Thereby, the wiring 7b from the electrode pad 2 to the planar coil 7a and the wiring 7c from the inner end of the planar coil 7a to the side surface of the protrusion 6 and the upper surface of the protrusion 6 are collectively formed. Specifically, copper or the like is used for the conductive material, and the thickness thereof is about 1 to 20 μm, preferably 10 μm.

尚、平面コイル７ａ、配線７ｂ，７ｃは一括形成に限らず、それぞれ別の工程で形成しても良く、更には各部分を異なる材料で形成しても良い。これにより、例えば各配線部の膜厚を個別制御することが可能となる、という効果を得ることができる。 The planar coil 7a and the wirings 7b and 7c are not limited to batch formation, and may be formed in separate processes, and each part may be formed of different materials. Thereby, for example, the effect that the film thickness of each wiring part can be individually controlled can be obtained.

そして図４（ｅ）に示すように、上記工程により形成された突部６の上に半田バンプ８を載置し、この半田バンプ８を介して、導電性回路１３が予め配線された回路基板１２を対向接合させることで、半導体基板１と回路基板１２を導通可能に接続することができる。 Then, as shown in FIG. 4E, a solder bump 8 is placed on the protrusion 6 formed by the above process, and a conductive circuit 13 is preliminarily wired via the solder bump 8. By opposingly bonding 12, the semiconductor substrate 1 and the circuit board 12 can be connected so as to be conductive.

次に、図５、図６を参照して、本発明の第３の実施の形態に係る高性能スパイラルインダクタを備える半導体素子３１の構成及び製造方法を説明する。図５（ａ）は、半導体基板上に形成されたスパイラルインダクタを上方から見た平面図であり、図５（ｂ）は、図５（ａ）のＣ−Ｃ断面図である。尚、図５に示す第３の実施の形態において、図３（ａ）〜（ｃ）に示した第２の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。尚、本第３の実施の形態において第２の実施の形態と異なる点は、突部６を金属ポスト９とした点である。 Next, with reference to FIG. 5 and FIG. 6, a configuration and manufacturing method of the semiconductor element 31 including the high-performance spiral inductor according to the third embodiment of the present invention will be described. FIG. 5A is a plan view of the spiral inductor formed on the semiconductor substrate as viewed from above, and FIG. 5B is a cross-sectional view taken along the line C-C in FIG. In the third embodiment shown in FIG. 5, the same components as those in the second embodiment shown in FIGS. 3A to 3C are denoted by the same reference numerals, and detailed description thereof is omitted. . The third embodiment is different from the second embodiment in that the protrusion 6 is a metal post 9.

本発明に係る半導体素子３１の特徴は、第２の実施の形態において設けられた樹脂製の突部６に代えて、導電性材料からなる金属ポスト９を設ける点にある。これにより平面コイル７ａと回路基板との距離を離すことができるのでＱ値を向上させることができる。また半導体基板１に加わる応力を減少させることもできる。更に第２の実施の形態において突部６の側面及び上面に導電性材料を積層形成させていた工程を不要にすることができる。 A feature of the semiconductor element 31 according to the present invention is that a metal post 9 made of a conductive material is provided in place of the resin protrusion 6 provided in the second embodiment. Thereby, since the distance between the planar coil 7a and the circuit board can be increased, the Q value can be improved. In addition, the stress applied to the semiconductor substrate 1 can be reduced. Furthermore, in the second embodiment, the step of laminating and forming the conductive material on the side surface and the upper surface of the protrusion 6 can be eliminated.

この金属ポスト９は、絶縁樹脂層５上に形成された螺旋状の平面コイル７ａの中心部に形成される突部である。この主原材料は、銅、アルミニウム等の導電性材料からなり、好ましくは平面コイル７ａと同材質であることが望ましい。この金属ポスト９は断面形状が矩形状を有している。 The metal post 9 is a protrusion formed at the center of a spiral planar coil 7 a formed on the insulating resin layer 5. The main raw material is made of a conductive material such as copper or aluminum, and is preferably the same material as that of the planar coil 7a. The metal post 9 has a rectangular cross-sectional shape.

このような構成を有する半導体素子３１によれば、半導体基板１上に高性能なスパイラルインダクタ３０を形成すると共に、電極パッド２から引き出された配線がスパイラルインダクタ３０と交差しない構成を形成することができるので、結果として半導体素子のＱ値を向上させることができる。 According to the semiconductor element 31 having such a configuration, the high-performance spiral inductor 30 is formed on the semiconductor substrate 1 and the configuration in which the wiring drawn from the electrode pad 2 does not intersect with the spiral inductor 30 can be formed. As a result, the Q value of the semiconductor element can be improved as a result.

次に、図６（ａ）〜（ｅ）を参照して、本発明に係る高性能スパイラルインダクタを備える半導体素子の製造方法を説明する。尚、図６（ａ）〜（ｅ）に示す第３の実施の形態に係る製造方法において、図４（ａ）〜（ｄ）に示した第２の実施の形態と同一構成要素については同一符号を付し、その詳細説明は省略する。また図６（ａ）、（ｂ）は、図４（ａ）、（ｂ）と同工程のため、説明を省略し、図６（ｃ）から説明する。 Next, with reference to FIGS. 6A to 6E, a method for manufacturing a semiconductor element including the high-performance spiral inductor according to the present invention will be described. In the manufacturing method according to the third embodiment shown in FIGS. 6A to 6E, the same components as those in the second embodiment shown in FIGS. 4A to 4D are the same. Reference numerals are assigned and detailed description thereof is omitted. 6 (a) and 6 (b) are the same steps as FIGS. 4 (a) and 4 (b), description thereof will be omitted, and description will be given from FIG. 6 (c).

まず図６（ｃ）に示すように、絶縁樹脂層５を形成後、この絶縁樹脂層５の上面であって、平面コイル７ａ、配線７ｂの整合する位置に導電性材料からなる層を形成する。導電性材料としては例えば銅（Ｃｕ）が用いられ、電解銅メッキにより積層形成される。その厚さは、例えば１乃至２０μｍであり、好ましくは１０μｍとする。 First, as shown in FIG. 6C, after the insulating resin layer 5 is formed, a layer made of a conductive material is formed on the upper surface of the insulating resin layer 5 at a position where the planar coil 7a and the wiring 7b are aligned. . For example, copper (Cu) is used as the conductive material, and the conductive material is laminated by electrolytic copper plating. The thickness is, for example, 1 to 20 μm, preferably 10 μm.

次いで図６（ｄ）に示すように、平面コイル７ａの内側の端に銅メッキからなる金属ポスト９を形成する。この金属ポスト９も銅等の導電性材料が用いられ、電解銅メッキにより形成される。その高さは、例えば２０乃至１００μｍであり、好ましくは３０μｍとする。以上の製造方法により、半導体基板１上に銅等の導電性材料によるスパイラルインダクタ３０を形成することができると共に、同じ導電性材料からなる金属ポスト９を形成することができる。 Next, as shown in FIG. 6D, a metal post 9 made of copper plating is formed on the inner end of the planar coil 7a. This metal post 9 is also formed by electrolytic copper plating using a conductive material such as copper. The height is, for example, 20 to 100 μm, and preferably 30 μm. With the above manufacturing method, the spiral inductor 30 made of a conductive material such as copper can be formed on the semiconductor substrate 1, and the metal post 9 made of the same conductive material can be formed.

そして図６（ｅ）に示すように、上記工程により形成された金属ポスト９の上に半田バンプ８を載置し、この半田バンプ８を介して、導電性回路１３が予め配線された回路基板１２を対向接合させることで、半導体素子３１と回路基板１２を導通可能に接続することができる。 Then, as shown in FIG. 6E, a solder bump 8 is placed on the metal post 9 formed by the above process, and a conductive circuit 13 is preliminarily wired via the solder bump 8. The semiconductor element 31 and the circuit board 12 can be connected to each other so that the semiconductor element 31 and the circuit board 12 can be connected.

次に、図７を参照して、上記第１乃至第３の実施の形態で形成された高性能スパイラルインダクタを備える半導体素子のＱ値を測定した測定結果を示す。 Next, with reference to FIG. 7, a measurement result obtained by measuring a Q value of a semiconductor element including the high-performance spiral inductor formed in the first to third embodiments will be described.

図７は、周波数に対するＱ値の変化を示した特性グラフである。このグラフにおいて横軸は周波数[ＧＨｚ]であり縦軸はＱ値を示している。ここで同グラフ中のグラフ（１）は、第２の実施の形態で説明した構成を有する、いわゆる樹脂で形成された突部（樹脂ポスト）を備える半導体素子の特性である。またグラフ（２）は、第３の実施の形態で示した構成を有する、いわゆる銅からなる金属ポスト（銅ポスト）を備える半導体素子の特性である。またグラフ（３）は、第１の実施の形態で示した構成を有する、いわゆる突部（ポスト）を設けなかった場合であって、アンダーパス（配線交差部）無しの特性である。更にグラフ（４）は、突部（ポスト）を設けず、アンダーパス（配線交差部）が存在する場合の特性である。又、コイル形状は他の実施例と同じにしてある。 FIG. 7 is a characteristic graph showing the change of the Q value with respect to the frequency. In this graph, the horizontal axis represents the frequency [GHz], and the vertical axis represents the Q value. Here, the graph (1) in the graph is a characteristic of the semiconductor element including the protrusion (resin post) formed of a so-called resin having the configuration described in the second embodiment. Graph (2) shows the characteristics of a semiconductor element having a metal post (copper post) made of so-called copper having the configuration shown in the third embodiment. Graph (3) shows the characteristics without the underpass (wiring intersection) when the so-called projection (post) having the configuration shown in the first embodiment is not provided. Further, the graph (4) is a characteristic in the case where there is no protrusion (post) and there is an underpass (wiring intersection). The coil shape is the same as in the other embodiments.

これらのＱ値の測定は、図２（ｄ）、図４（ｅ）、図６（ｅ）に示すように、何れのサンプルにも半田バンプ８を介して回路基板１２が接合されており、このサンプルの電極パッド２から測定用信号を入力し、導電性回路１３から出力を得た。このときネットワークアナライザーと高周波プローブを用いて、Ｓパラメータを測定し、その測定結果からＱ値を算出した。又、比較例においても、出力端より半田バンプ８を介し実施例と同様の測定を行った。 In the measurement of these Q values, as shown in FIGS. 2 (d), 4 (e), and 6 (e), the circuit board 12 is bonded to each sample via the solder bumps 8, A measurement signal was inputted from the electrode pad 2 of this sample, and an output was obtained from the conductive circuit 13. At this time, the S parameter was measured using a network analyzer and a high frequency probe, and the Q value was calculated from the measurement result. In the comparative example, the same measurement as in the example was performed from the output end via the solder bump 8.

本グラフによれば、配線交差部を設けないことにより、高周波側のＱ値が向上したことが示された。即ちグラフ（４）に示すように、２[ＧＨｚ]付近にＱ値のピークが存在し、そのときのＱ値は２３であった。しかし本発明の樹脂ポスト（グラフ（１））によれば、約２[ＧＨｚ]の位置にピークが存在し、そのときのＱ値は２８となることが示された。また銅ポスト（グラフ（２））及びポスト無し（グラフ（３））の場合も共に高周波側にＱ値のピークが存在し、高周波側で顕著な優位性が出ることが示された。尚、ポスト有りの場合に高いＱ値が示されるのは、回路基板１２との距離が離れるためであると考えられる。また、樹脂ポストの方が他のポストより特性が良いことから、同じ特性を得る場合には、樹脂ポストを適用して全体の厚さを薄くすることで、高いＱ値を得つつ薄い半導体素子を提供することができる。 According to this graph, it was shown that the Q value on the high frequency side was improved by not providing the wiring intersection. That is, as shown in the graph (4), a Q value peak exists in the vicinity of 2 [GHz], and the Q value at that time was 23. However, according to the resin post of the present invention (graph (1)), a peak is present at a position of about 2 [GHz], and the Q value at that time is 28. In addition, in the case of the copper post (graph (2)) and the case without the post (graph (3)), the peak of the Q value exists on the high frequency side, and it was shown that a significant advantage appears on the high frequency side. In addition, it is thought that a high Q value is shown when there is a post because the distance from the circuit board 12 is increased. In addition, since the resin post has better characteristics than other posts, when obtaining the same characteristics, the resin post is applied to reduce the overall thickness, thereby obtaining a high Q value and a thin semiconductor element. Can be provided.

従って、本発明によれば、半導体基板と、半導体基板上に設けられた電極パッドと、半導体基板及び電極パッドの全面を覆うように設けられた絶縁層と、絶縁層の全面を覆うように設けられた絶縁樹脂層と、絶縁層及び絶縁樹脂層の電極パッド上に開口された開口部と、絶縁樹脂層上に突設された柱状の突部と、絶縁樹脂層上であって、この突部を中心としてその外周に設けられた螺旋状の平面コイルと、電極パッドから平面コイルの外周端までの間、及びこの平面コイルの内周端から突部の上端面までの間に導通可能に設けられた導電層とを備えることにより、絶縁樹脂層上に高性能スパイラルインダクタを形成すると共に、電極パッドから引き出された導電層が平面コイルと交差しない構成を形成することができる。その結果、半導体素子に配線交差部が形成されないのでＱ値を向上させることができ、特に高周波側のＱ値を向上させることができる。 Therefore, according to the present invention, the semiconductor substrate, the electrode pad provided on the semiconductor substrate, the insulating layer provided to cover the entire surface of the semiconductor substrate and the electrode pad, and the entire surface of the insulating layer are provided. An insulating resin layer, an opening formed on the insulating layer and the electrode pad of the insulating resin layer, a columnar protrusion protruding on the insulating resin layer, and the insulating resin layer. It is possible to conduct electricity between the spiral planar coil provided around the center of the coil and the electrode pad to the outer periphery of the planar coil, and from the inner periphery of the planar coil to the upper end surface of the projection. By providing the conductive layer provided, a high-performance spiral inductor can be formed on the insulating resin layer, and a configuration in which the conductive layer drawn from the electrode pad does not intersect with the planar coil can be formed. As a result, since no wiring intersection is formed in the semiconductor element, the Q value can be improved, and in particular, the Q value on the high frequency side can be improved.

本発明の第１の実施の形態に係る半導体素子の平面図（ａ）、Ａ−Ａ断面図（ｂ）、外観斜視図（ｃ）を示すものである。BRIEF DESCRIPTION OF THE DRAWINGS The top view (a), AA sectional drawing (b), and external appearance perspective view (c) of the semiconductor element which concern on the 1st Embodiment of this invention are shown. 本発明の第１の実施の形態に係る半導体素子の製造方法を工程順に示した図である。It is the figure which showed the manufacturing method of the semiconductor element which concerns on the 1st Embodiment of this invention in process order. 本発明の第２の実施の形態に係る半導体素子の平面図（ａ）、Ｂ−Ｂ断面図（ｂ）を示すものである。The top view (a) and BB sectional drawing (b) of the semiconductor element which concern on the 2nd Embodiment of this invention are shown. 本発明の第２の実施の形態に係る半導体素子の製造方法を工程順に示した図である。It is the figure which showed the manufacturing method of the semiconductor element which concerns on the 2nd Embodiment of this invention in process order. 本発明の第３の実施の形態に係る半導体素子の平面図（ａ）、Ｃ−Ｃ断面図（ｂ）を示すものである。The top view (a) and CC sectional drawing (b) of the semiconductor element which concern on the 3rd Embodiment of this invention are shown. 本発明の第３の実施の形態に係る半導体素子の製造方法を工程順に示した図である。It is the figure which showed the manufacturing method of the semiconductor element which concerns on the 3rd Embodiment of this invention in process order. 本発明の第１乃至第３の実施の形態に係る半導体素子のＱ値特性と、従来の半導体素子のＱ値特性を測定した測定結果を示すグラフである。It is a graph which shows the measurement result which measured the Q value characteristic of the semiconductor element concerning the 1st thru / or a 3rd embodiment of the present invention, and the Q value characteristic of the conventional semiconductor element. 従来の半導体素子の平面図（ａ）、Ｄ−Ｄ断面図を示すものである。The top view (a) of the conventional semiconductor element and DD sectional drawing are shown. 従来の半導体素子の製造工程を工程順に示した図である。It is the figure which showed the manufacturing process of the conventional semiconductor element in order of the process.

符号の説明Explanation of symbols

１…半導体基板
２…電極パッド
３…絶縁層
４…開口部
５…絶縁樹脂層
６…突部（樹脂製突部）
７ａ…平面コイル
７ｂ、７ｃ…配線
８…半田バンプ
９…金属ポスト
１０…スパイラルインダクタ
１０１…半導体基板
１０２…電極
１０３…絶縁層
１０４…開口部
１０５…下部導電層
１０６…絶縁樹脂層
１０７…コンタクトホール
１０８…上部導電層
１０９ａ…第１端子
１０９ｂ…第２端子
１１０…スパイラルインダクタ DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate 2 ... Electrode pad 3 ... Insulating layer 4 ... Opening part 5 ... Insulating resin layer 6 ... Protrusion (resin protrusion)
7a ... Planar coil 7b, 7c ... Wiring 8 ... Solder bump 9 ... Metal post 10 ... Spiral inductor 101 ... Semiconductor substrate 102 ... Electrode 103 ... Insulating layer 104 ... Opening 105 ... Lower conductive layer 106 ... Insulating resin layer 107 ... Contact hole 108 ... Upper conductive layer 109a ... First terminal 109b ... Second terminal 110 ... Spiral inductor

Claims

半導体基板と、
前記半導体基板上に設けられた電極パッドと、
前記半導体基板上を覆う絶縁樹脂層と、
前記絶縁樹脂層上に設けられた平面コイルと、
前記絶縁樹脂層上に設けられ、前記電極パッドと前記平面コイルの外周の端を導通可能に接続する第１の配線とを有し、
前記平面コイルの内側の端に外部との電気的入出力部を設けたことを特徴とする半導体素子。 A semiconductor substrate;
An electrode pad provided on the semiconductor substrate;
An insulating resin layer covering the semiconductor substrate;
A planar coil provided on the insulating resin layer;
A first wiring that is provided on the insulating resin layer and that connects the electrode pad and an outer peripheral end of the planar coil in a conductive manner;
An electrical input / output unit with the outside is provided at an inner end of the planar coil.

前記平面コイルの内側の端に導電性機能をもたせた柱状の突部を設けたことを特徴とする請求項１記載の半導体素子。 2. The semiconductor element according to claim 1, wherein a columnar protrusion having a conductive function is provided at an inner end of the planar coil.

前記突部は絶縁性樹脂からなる突起上の基部と該基部の一部又は全体が第２の配線で覆われると共に、前記第２の配線が前記平面コイルの内側の端に電気的に導通接続されていることを特徴とする請求項２記載の半導体素子。 The protrusion has a base on the protrusion made of an insulating resin and a part or the whole of the base is covered with the second wiring, and the second wiring is electrically connected to the inner end of the planar coil. 3. The semiconductor element according to claim 2, wherein the semiconductor element is formed.

前記突部は金属ポストからなり、前記金属ポストは前記平面コイルの内側の端に電気的に導通接続されていることを特徴とする請求項２記載の半導体素子。 3. The semiconductor element according to claim 2, wherein the protrusion is made of a metal post, and the metal post is electrically connected to an inner end of the planar coil.

請求項１乃至４のいずれか１項に記載の前記半導体素子が回路基板に実装されていることを特徴とする半導体装置。 5. A semiconductor device, wherein the semiconductor element according to claim 1 is mounted on a circuit board.

半導体基板を形成する工程と、
前記半導体基板上に電極パッドを形成する工程と、
前記半導体基板及び前記電極パッドの全面を覆うように絶縁樹脂層を設ける工程と、
前記絶縁樹脂層の前記電極パッド上に開口部を形成する工程と、
前記絶縁樹脂層上に第１の配線及び平面コイルを同時に形成するとともに、前記電極パッドと前記平面コイルの外周の端を導通可能に接続したことを特徴とする半導体素子の製造方法。

Forming a semiconductor substrate;
Forming an electrode pad on the semiconductor substrate;
Providing an insulating resin layer so as to cover the entire surface of the semiconductor substrate and the electrode pad;
Forming an opening on the electrode pad of the insulating resin layer;
A method of manufacturing a semiconductor device, wherein a first wiring and a planar coil are simultaneously formed on the insulating resin layer, and the electrode pad and an outer peripheral end of the planar coil are connected to be conductive.