JP5506170B2 - 実装構造体および電子機器 - Google Patents

実装構造体および電子機器 Download PDF

Info

Publication number
JP5506170B2
JP5506170B2 JP2008206079A JP2008206079A JP5506170B2 JP 5506170 B2 JP5506170 B2 JP 5506170B2 JP 2008206079 A JP2008206079 A JP 2008206079A JP 2008206079 A JP2008206079 A JP 2008206079A JP 5506170 B2 JP5506170 B2 JP 5506170B2
Authority
JP
Japan
Prior art keywords
layer
insulating resin
mounting structure
resin layer
filler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008206079A
Other languages
English (en)
Other versions
JP2010045067A5 (ja
JP2010045067A (ja
Inventor
敦史 山口
行壮 松野
涼 桑原
弘枝 小和田
公明 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008206079A priority Critical patent/JP5506170B2/ja
Priority to US12/535,760 priority patent/US8319108B2/en
Priority to CN2009101618994A priority patent/CN101645428B/zh
Publication of JP2010045067A publication Critical patent/JP2010045067A/ja
Publication of JP2010045067A5 publication Critical patent/JP2010045067A5/ja
Application granted granted Critical
Publication of JP5506170B2 publication Critical patent/JP5506170B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
    • Y10T428/24372—Particulate matter

Description

本発明は、熱硬化性樹脂組成物を封止材料として用いた実装構造体、およびその実装構造体を内蔵した電子機器に関する。
近年、電子機器の小型化、高性能化および動作速度の高速化を実現するために、半導体素子等の電子部品の高密度実装化が要求され、その要求に応える形で、ベアＩＣを含む半導体チップを回路基板に直接搭載した実装構造体が開発されている。
図６（ａ）に、半導体チップが回路基板に実装された従来の実装構造体の断面を示す。実装構造体２００は半導体チップ１と回路基板２で構成されている。半導体チップ１は、ベアＩＣ１１と、このベアＩＣ１１を載置するインターポーザ基板１２とで構成され、更にインターポーザ基板１２の回路基板２と対向する面に、はんだボール（電極）１３が形成されている。半導体チップ１は、はんだボール１３と回路基板２の実装面に形成されたランド（電極）２１がはんだ３で接合されることにより、回路基板２上に実装される。
このような従来の実装構造体において、リフローはんだ付け方法等より半導体素子を回路基板に固定した後に、半田付け部分を樹脂により封止すること（以降、「樹脂封止」という）が一般に行われている。この樹脂封止は、実装された電子部品の信頼性を確保するため、すなわちヒートサイクルが加わったり、落下等により半導体素子に衝撃が加わったりした際に、半導体素子と回路基板との間で接触不良が発生するのを防止するために行われる。
具体的に説明すると、図６（ａ）に示すように、はんだ３により相互に電極が接合された半導体チップ１と回路基板２との間に、熱硬化性樹脂組成物を主成分とする絶縁性樹脂層４が形成されている。絶縁性樹脂層４によって半導体チップ１を回路基板２に密着させることにより、外部から熱的もしくは機械的応力が加わった時に、接合部ではがれやクラックが発生するのを防止できる。
ところで、実装構造体に搭載される半導体素子は、電子機器の高機能化や動作速度の高速化に伴って消費電力が増加する傾向にある。このため、高密度実装の要求と同時に高放熱実装、すなわち高い放熱性を実現できる電子部品実装に関する要求が高まってきている。
電子部品実装の放熱問題を解決するため、従来は、放熱性が要求される半導体素子や電子部品に放熱板を取り付けたり、実装構造体の構造に工夫を施したりすることにより、放熱量を増加させていた（特許文献１、２、３参照）。しかし、放熱板を取り付けたり構造に工夫を加えたりした場合、実装構造体の容積が増えるため、それを内蔵した電子機器のサイズが大きくなり、小型化の要求に反することになる。
特開平４−１５５８５３号公報 特開平４−１２５５６号公報 特開平６−２３２２９４号公報
電子部品実装の放熱問題を解決する手段として、前述した封止用の絶縁性樹脂層を活用することが考えられる。半導体素子や電子部品で発生した熱を、絶縁性樹脂層を通して電子機器の筐体または外気中に発散させることにより、実装構造体の容積を増やすことなく放熱問題を解決できる。
封止用の絶縁性樹脂層は、放熱性やクラック防止の観点から改良がなされている。図６（ｂ）に、図６（ａ）の実装構造体２００をｂ−ｂ線に沿って切断した断面の一部を示す。絶縁性樹脂層４は熱硬化性樹脂組成物４０を主成分とし、それにフィラー４１が混入されている。フィラー４１を混入することにより各種特性、特に熱伝導率や接着強度の改善を図っている。なお図６（ｂ）は、フィラー４１の混入状態を分かりやすく説明するため、フィラー４１の形状を誇張し、かつ模式的に表示している。
このように、封止用の絶縁性樹脂層の特性に改良が加えられ、熱伝導率も向上してきている。しかし現状では、電子部品実装の放熱問題を解決できる程の放熱性を実現するには至っていない。
本発明は上記従来の問題点を解決するもので、封止用の絶縁性樹脂層に要求される接着強度と放熱性の条件を共に満足できる実装構造体を提供することを目的とする。
上記目的を達成するために本発明にかかる実装構造体は、
一方の主面に複数の電極が形成された、電子部品と、実装面に複数の電極が形成された回路基板とを備え、前記電子部品の複数の電極が前記回路基板の複数の電極にそれぞれ接合された実装構造体であって、
前記一方の主面に対向する前記電子部品の他方の主面に、接着力および熱伝導率の異なる第１層と第２層とで構成された第１の絶縁性樹脂層が形成され、かつ
前記第１の絶縁性樹脂層の前記他方の主面と接する部分には、前記第２層より接着力が高い前記第１層が配置され、
前記第１の絶縁性樹脂層の前記他方の主面と接しない部分には、前記第１層より熱伝導率が高い前記第２層が配置され、
前記一方の主面と前記回路基板との間に、接着力および熱伝導率の異なる第３層と第４層とで構成された第２の絶縁性樹脂層が形成され、
前記第２の絶縁性樹脂層の前記一方の主面と接する部分には、前記第４層より接着力が高い前記第３層が配置され、
前記第２の絶縁性樹脂層の前記一方の主面と接しない部分には、前記第３層より熱伝導率が高い前記第４層が配置され、
前記第１層が、前記電子部品の側面、および、前記第２の絶縁性樹脂層の側面を覆っていることを特徴とする。
ここで、前記第１の絶縁性樹脂層は第１層および第２層の２つの層で構成され、
前記電子部品と接する部分には、前記第２層より接着強度が高い前記第１層が配置され、
前記電子部品と接しない部分には、前記第１層より熱伝導率が高い前記第２層が配置されている。
前記第１層および前記第３層は、熱硬化性樹脂を主成分とし、これに球状のフィラーが混入されていることが好ましい。また前記第２層および前記第４層は、熱硬化性樹脂を主成分とし、これに少なくともリン片状のフィラーが混入されていることが好ましい。
前記第１層が、さらに、前記電子部品の側面、および、前記第２の絶縁性樹脂層の側面を覆っている。
本発明の実装構造体によれば、封止用の絶縁性樹脂層に要求される接着強度と放熱性の条件を共に充足するために、電子機器の小型化にともなう放熱上の制約を大幅に軽減できる。結果として、電子機器の小型化、高機能化および高速化に対応可能な実装構造体を実現できる。
（実施の形態１）
図１（ａ）に本発明の実施の形態１にかかる実装構造体の断面を示す。本実施の形態にかかる実装構造体１００ａは、半導体チップ１と回路基板２で構成されている。半導体チップ１は従来の実装構造体２００と同様に、ベアＩＣ１１およびインターポーザ基板１２で構成され、更にインターポーザ基板１２のベアＩＣ１１と対向する面に、端子電極であるはんだボール１３が形成されている。半導体チップ１は、はんだボール１３と回路基板２のランド（電極）２１がはんだ３で接合されることにより、回路基板２上に実装される。
図１（ａ）に示すように、はんだ３により接合された半導体チップ１（具体的にはインターポーザ基板１２）と回路基板２との隙間には、熱硬化性樹脂組成物を主成分とする絶縁性樹脂層５が充填されている。絶縁性樹脂層５を設ける目的は従来の実装構造体と同様であり、半導体チップ１を回路基板２に密着させることにより、外部から熱的もしくは機械的応力が加わった時に、接合部ではがれやクラックが発生するのを防止している。
図１（ｂ）に、図１（ａ）の実装構造体１００ａをｂ−ｂ線に沿って切断した断面の一部を示す。従来の実装構造体２００（図６参照）では、絶縁性樹脂層４は、熱硬化性樹脂組成物４０にフィラー４１が混入された一層の組成物であった。これに対し本実施の形態にかかる実装構造体１００ａでは、絶縁性樹脂層５は、混入されるフィラーの組成が異なる第１層５Ａと第２層５Ｂで構成されている。なお図１（ｂ）は、フィラーの混入状態を分かりやすく説明するため、フィラーの形状を誇張して模式的に表示している。
図１（ｂ）に示すように、絶縁性樹脂層５のうち半導体チップ１（具体的にはインターポーザ基板１２）または回路基板２と接する箇所には、第１層５Ａが配置されている。第１層５Ａは、熱硬化性樹脂組成物５０に球状のフィラー５１が混入されている。一方、絶縁性樹脂層５のうち半導体チップ１および回路基板２と接しない箇所には、第２層５Ｂが配置されている。第２層５Ｂは、熱硬化性樹脂組成物５０に球状フィラー５１とリン片状のフィラー５２が混入されている。
このように絶縁性樹脂層５を、混入されるフィラーの形状が異なる２種類の層（５Ａおよび５Ｂ、構造的には３層構造）で構成するのは、要求される接着強度と放熱性の条件を共に満足させるためである。なお、図１（ｂ）では、フィラーの組成の違いを強調するため、第２層５Ｂには、リン片状のフィラー５２のみを表示しているが、実際には球状フィラー５１も含まれている。
第１層５Ａと第２層５Ｂの組成と役割の違いについて以下に説明する。半導体チップ１や回路基板２との界面に配置された第１層５Ａは球状フィラー５１を含み、界面を含まない第２層５Ｂは主に非球状フィラー５２を含んでいる。これは、界面に配置された層では、界面での樹脂組成物の接触面積を大きくし、逆に界面を含まない層ではフィラー間の接触面積を大きくするためである。
第１層５Ａは球状のフィラー５１を含ませることにより、半導体チップ１（具体的にはインターポーザ基板１２）や回路基板２との界面での樹脂組成物５０の接触面積を大きくして、接着強度を高めている。樹脂組成物５０に球状のフィラー５１を含有させれば、フィラー含有量が同一の場合に、その他の形状のフィラーを含有させるよりも半導体チップ１や回路基板２との接触面積を大きくすることができる。第１層５Ａのフィラー含有率は６０ｗｔ％〜９０ｗｔ％が好適である。フィラー含有率が６０ｗｔ％よりも少ないと熱伝達が不足し、放熱性が低下する。一方、フィラー含有率が９０ｗｔ％を超えると、接着強度が不足する。
これに対し、半導体チップ１や回路基板２との界面を含まない第２層５Ｂは、球状フィラー５１と非球状フィラー（例えばリン片状フィラー）５２を含んでいる。第２層５Ｂに非球状フィラー（例えばリン片状フィラー）５２を含ませると、球状フィラーに比べてフィラー間の接触面積が大きくなり、放熱性を高めることができる。第２層５Ｂにおいて、フィラー全体に対する非球状フィラー５２の含有量は１０ｗｔ％以上が好適である。非球状フィラーの含有量が１０ｗｔ％よりも小さいと、非球状フィラーを含有させる効果がほとんどない。
本実施の形態にかかる実装構造体１００ａは、半導体チップ１から発生する熱を、回路基板２側から電子機器の筐体に放熱させる場合に有効である。すなわち、図１（ａ）に示すように、実装構造体１００ａを矢印方向に移動させ、回路基板２を、カーボンシート７を介して電子機器の金属性筐体６に当接させると、半導体チップ１で発生した熱は、第１層５Ａ、第２層５Ｂ、第１層５Ａ、回路基板２およびカーボンシート７を伝わって筐体６に達し、電子機器の外部に発散される。なお、カーボンシート７の代わりに高熱伝導性接着剤で回路基板２と筐体６を接着しても同様の効果が得られる。
次に、実装構造体１００ａの製造方法について簡単に説明する。まず半導体チップ１と回路基板２を用意する。次に半導体チップ１の電極１３が形成された面、および回路基板２のランド（電極）２１が形成された面のそれぞれに、球状のフィラー５１を含む未硬化の樹脂組成物５０を塗布する。樹脂組成物５０が乾いた後、その表面を磨いて半導体チップ１のはんだボール（電極）１３と回路基板２のランド２１を露出させる。
次に、回路基板２のランド２１上にはんだペーストを塗布し、更にその上に半導体チップ１を載せて仮固定する。その後、半導体チップ１が仮固定された回路基板２を、リフロー炉を通して加熱し、はんだ３を溶融させて半導体チップ１を回路基板２に固定する。
上記の工程で回路基板２に固定された半導体チップ１のインターポーザ基板１２と回路基板２との隙間に、主にリン片状のフィラー５２を含む未硬化の樹脂組成物５０を、毛細管現象を利用して充填する。最後に、加熱により樹脂組成物５０を硬化させて実装構造体１００ａを完成する。
図２に示す実装構造体１００ｂは、本実施の形態にかかる実装構造体１００ａの変形例である。図２（ａ）には実装構造体１００ｂの断面を示し、図２（ｂ）には絶縁性樹脂層５の周辺部に形成された絶縁性樹脂層８の断面を示す。図２（ｂ）は、図１（ｂ）と同様に、フィラーの混入状態を分かりやすく説明するため、フィラーの形状を誇張して模式的に表示している。なお、図中、図１の実装構造体と同一機能を有する部分には同一符号を付して説明を省略する。以後の説明においても同様とする。
実装構造体１００ｂでは、図１（ａ）に示す実装構造体１００ａの絶縁性樹脂層５の周辺部に樹脂層８が形成されている。樹脂層８は、前述した樹脂組成物５０に球状フィラー５１が混入されている。樹脂組成物５０の混入物が球状フィラー５１であるため、樹脂層８は、主に接着強度の向上に貢献する。
図１（ａ）に示す実装構造体１００ａにおいて、絶縁性樹脂層５を層構成とした結果として接着強度が低下した場合に、樹脂層８は、その補強のために設けられる。樹脂層８は、前述の第１層５Ａおよび第２層５Ｂを生成した後、その周辺に、球形フィラー５１を含む樹脂組成物５０をディスペンサで塗布することで形成できる。
（実施の形態２）
図３（ａ）に本発明の実施の形態２にかかる実装構造体１００ｃの断面を示す。また図３（ｂ）に、図３（ａ）の実装構造体１００ｃをｂ−ｂ線に沿って切断した断面の一部を示す。図３（ｂ）は、図１（ｂ）と同様に、フィラーの混入状態を分かりやすく説明するため、フィラーの形状を誇張して模式的に表示している。
実施の形態１の実装構造体１００ａでは、組成の異なる２種類の層（構造的には３層構造）で構成された絶縁性樹脂層５を、半導体チップ１と回路基板２との間の隙間に形成したが、本実施の形態にかかる実装構造体１００ｃでは、この絶縁性樹脂層５を半導体チップ１の天面に形成している。なお、半導体チップ１と回路基板２との間の隙間には、絶縁性樹脂層９が充填されている。絶縁性樹脂層９は、上述した熱硬化性樹脂組成物５０に球状フィラー５１を混入したもので、従来の絶縁性樹脂層４（図６参照）と同様の役割を果たす。
本実施の形態にかかる実装構造体１００ｃは、半導体チップ１から発生する熱を、半導体チップ１の天面側から電子機器の筐体に放熱させる場合に有効である。すなわち、図３（ａ）に示すように、実装構造体１００ｃを矢印方向に移動させ、半導体チップ１の上面に形成された絶縁性樹脂層５を、カーボンシート７を介して電子機器の金属性筐体６（に当接させる。半導体チップ１で発生した熱は、絶縁性樹脂層５の第１層５Ａ、第２層５Ｂおよびカーボンシート７を伝わって筐体６に達し、筐体６の表面から発散する。
図３（ｂ）に示すように、半導体チップ１（具体的にはベアＩＣ１１）との界面には、球状フィラー５１を含む第１層５Ａが形成されており、接着強度に優れているため、半導体チップ１の発熱に伴い熱応力が加わった場合に、接合部ではがれやクラックが発生するのを防止できる。またカーボンシート７と接する部分には、主としてリン片状フィラー５２を含む第２層５Ｂが設けられており、この層は放熱性に優れているため、半導体チップ１で発生した熱を、効率よく筐体６に伝えることができる。
絶縁性樹脂層５を形成する際には、まず回路基板２に接合された半導体チップ１の上面に、球状のフィラー５１を混入した未硬化の樹脂組成物５０を塗布する。樹脂組成物５０が乾いた後、その上に主としてリン片状のフィラー５２を混入した未硬化の樹脂組成物５０を塗布する。最後に、加熱により樹脂組成物５０を硬化させる。なお絶縁性樹脂層９は、従来と同様の方法で形成する。すなわち、はんだリフローにより半導体チップ１を回路基板２に接合した後、フィラー５１を含む未硬化の樹脂組成物５０を、毛細管現象を利用して隙間に充填し、その後加熱する。
なお、本実施の形態では絶縁性樹脂層５を２層構造（５Ａ、５Ｂ）としたが、これに限定されない。絶縁性樹脂層５を三層以上の層で構成し、樹脂組成物５０に混入するフィラーの形状と量を、界面からの距離に応じて変えてもよい。このように構成することで、半導体チップ１の天面から上方向へ向かって熱伝導率の大きさが傾斜して変化し、半導体チップ１で発生した熱を筐体６まで効率的に伝送できる。
また本実施の形態では、半導体チップ１と回路基板２との間に、粒状フィラー５１を含む絶縁性樹脂層９を形成したが、この絶縁性樹脂層９を実施の形態１の絶縁性樹脂層５で置き換えてもよい。このような構成とすることで、実装構造体の放熱性をさらに改善できる。
（実施の形態３）
図４（ａ）に本発明の実施の形態３にかかる実装構造体１００ｄの断面を示す。また図４（ｂ）には、図４（ａ）の実装構造体１００ｄをｂ−ｂ線に沿って切断した断面の一部を示し、図４（ｃ）には、図４（ａ）の実装構造体１００ｄをｃ−ｃ線に沿って切断した断面の一部を示す。なお図４（ｂ）、（ｃ）は、図１（ｂ）と同様に、フィラーの混入状態を分かりやすく説明するため、フィラーの形状を誇張して模式的に表示している。
実施の形態２にかかる実装構造体１００ｃでは、組成と役割の異なる二つの層で構成された絶縁性樹脂層５を半導体チップ１の天面に形成している。これに対し、本実施の形態にかかる実装構造体１００ｄでは、絶縁性樹脂層９と接する部分および回路基板２との接合部を除き、絶縁性樹脂層５で半導体チップ１の表面が覆われている。
すなわち、図４（ａ）に示すように、半導体チップ１および回路基板２との界面には第１層５Ａを形成し、半導体チップ１および回路基板２と接しない部分には第２層５Ｂを形成している。なお、半導体チップ１と回路基板２との間の隙間には、実施の形態２と同様に絶縁性樹脂層９が充填されている。
実施の形態２と同様に、本実施の形態にかかる実装構造体１００ｄは、半導体チップ１から発生する熱を、半導体チップ１の天面側から電子機器の筐体に放熱させる場合に有効である。すなわち、図４（ａ）に示すように、実装構造体１００ｄを矢印方向に移動させ、半導体チップ１の上面に形成された絶縁性樹脂層５を、カーボンシート７を介して電子機器の金属性筐体６に接触させる。半導体チップ１で発生した熱は、絶縁性樹脂層５の第１層５Ａ、第２層５Ｂおよびカーボンシート７を伝わって筐体６に達し、筐体６の表面から発散する。
図４（ｂ）、（ｃ）に示すように、半導体チップ１および回路基板２との界面には球状フィラー５１を含む第１層５Ａが形成されている。この第１層５Ａは接着強度に優れているため、熱的応力や機械的応力が加わっても、接合部ではがれやクラックが発生するのを防止できる。一方、カーボンシート７と接する側には主としてリン片状フィラー５２を含む第２層５Ｂが形成されている。この第２層５Ｂは放熱性に優れているため、半導体チップ１で発生した熱を、効率よく筐体６に伝えることができる。
次に、図５（ａ）〜（ｃ）を参照して本実施の形態にかかる実装構造体１００ｄの製造工程について説明する。最初に、回路基板２の実装面に半導体チップ１が半田付けされ、かつ回路基板２と半導体チップ１との間の隙間に絶縁性樹脂層９が充填された、従来の実装構造体２００（図６参照）と同様の構成の実装構造体１００ｅを製造する。
次に、図５（ａ）に示すように、この実装構造体１００ｅを、上部に樹脂の注入口９１を有する型９で覆い、注入口９１から球状のフィラー５１を混入した未硬化の樹脂組成物５０を注入して第１層５Ａを形成する。図５（ｂ）に、半導体チップ１および回路基板２との界面に第１層５Ａが形成された状態を示す。
第１層５Ａの樹脂組成物５０が乾いた後、注入口９１から主としてリン片状のフィラー５２を混入した未硬化の樹脂組成物５０を注入して、第１層５Ａ上に第２層５Ｂを形成する。図５（ｃ）に、第１層５Ａ上に第２層５Ｂが形成された状態を示す。
最後に、第１層５Ａおよび第２層５Ｂの樹脂組成物５０を加熱硬化させる。このようにして、半導体チップ１が、第１層５Ａおよび第２層５Ｂの２層構造からなる絶縁性樹脂層５によって完全に封止された実装構造体１００ｄが完成する。
本実施の形態にかかる実装構造体１００ｄは、半導体チップ１が絶縁性樹脂層５および９によって完全に覆われているため耐候性に優れている。しかも半導体チップ１は、はんだ３のみならず絶縁性樹脂層５および９によって回路基板２と接合されているため、接着強度に優れている。さらに熱の放射面である筐体６との接触面積も広いため、放熱性にも優れている。
＜熱硬化性樹脂組成物＞
次に、本発明で用いられる熱硬化性樹脂組成物について具体的に説明する。使用可能な熱硬化性樹脂組成物として、エポキシ樹脂組成物やフェノール樹脂組成物あるいはアクリル樹脂組成物が挙げられる。吸湿性、熱膨張性、硬化収縮性などの点を考慮すると、エポキシ樹脂組成物が適している。
本発明では一般的なエポキシ樹脂を使用することができるが、さらに多官能性エポキシ樹脂に、（Ｄ）成分の反応性希釈剤（架橋密度調節剤）として、単官能エポキシ樹脂を０〜３０ｗｔ％、好ましくは０〜２０ｗｔ％（いずれも全エポキシ樹脂中のｗｔ％）程度含むものがよい。
ここで多官能性エポキシ樹脂としては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等を挙げることができる。これらのエポキシ樹脂は２種以上を混合して使用してもよい。これらは粘度や物性を考慮して選択できるが、ビスフェノールＡ型エポキシ樹脂を多官能性エポキシ樹脂中に１０〜１００ｗｔ％、特に５０〜１００ｗｔ％含むことが好ましい。
また、単官能エポキシ樹脂としては、分子内に１個のエポキシ基を有する化合物で、炭素数６〜２８のアルキル基を有するものが好ましく、例えば、Ｃ6〜Ｃ28アルキルグリシジルエーテル、Ｃ6〜Ｃ28脂肪酸グリシジルエステル、Ｃ6〜Ｃ28アルキルフェノールグリシジルエーテル等を挙げることができる。好ましくは、Ｃ6〜Ｃ28アルキルグリシジルエーテルであり、これらは混合して用いてもよい。
さらに熱硬化性樹脂組成物の成分として、このようなエポキシ樹脂組成物に硬化剤を混合する。これらは、すべての成分が混合された１液性であっても、エポキシ樹脂と硬化剤とを別々に保存し使用時に混合して用いる２液性であってもよい。従って、本発明で用いる硬化剤としては、一般的に１液性のエポキシ樹脂に用いられるもの、および２液性のエポキシ樹脂に用いられるものが使用できるが、好ましいものとしては、アミン化合物、イミダゾール化合物、変性アミン化合物および変性イミダゾール化合物を挙げることができる。
アミン化合物としては、例えばジシアンジアミドやジエチレントリアミン、トリエチレンテトラミン、ジエチルアミノプロピルアミン等の脂肪族ポリアミン、ｍ−キシレンジアミン、ジアミノジフェニルメタン等の芳香族ポリアミン、イソホロンジアミン、メンセンジアミン等の脂環族ポリアミンおよびポリアミド等を挙げることができる。
イミダゾール化合物としては、例えば２−メチルイミダゾール、２−エチル−４−メチルイミダゾール、２−フェニルイミダゾール等を挙げることができる。
変性アミン化合物としては、エポキシ化合物にアミン化合物を付加させたエポキシ化合物付加ポリアミン等を挙げることができ、変性イミダゾール化合物としては、エポキシ化合物にイミダゾール化合物を付加させたイミダゾール付加物等を挙げることができる。
これらの硬化剤の中でも、１液性のエポキシ樹脂に用いられる潜在性硬化剤が好ましく、硬化性の点から、特に変性アミンを硬化剤全重量の５〜９５ｗｔ％使用し、ジシアンジアミドを硬化剤全重量の９５〜５ｗｔ％併用することが好ましい。
硬化剤の配合量は、通常エポキシ樹脂１００重量部に対して３〜６０重量部であり、好ましくは５〜４０重量部である。
本発明で用いる熱硬化性樹脂組成物は、必要に応じてさらに、硬化促進剤、脱泡剤、レベリング剤、染料、顔料等のその他の添加物を配合することができる。
以下、本発明の実施例および比較例について説明する。
＜熱伝導率と接着強度の測定＞
絶縁性樹脂層を構成する、熱硬化性樹脂組成物に絶縁性フィラーが混入した樹脂組成物は、下記の（Ａ）〜（Ｄ）の各成分に硬化促進剤を混合して作成する。
（Ａ）成分（熱硬化性樹脂組成物）：エポキシ樹脂、具体的にはビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン株式会社、エピコート８２８、比重１．１７、１００重量部）、
（Ｂ）成分（硬化剤）：ジシアンジアミド（味の素ファインテクノ株式会社、アミキュアAH-１５４、８重量部）、
（Ｃ）成分（絶縁性フィラー）：形状の異なるアルミナフィラー、具体的には、４０μ径のアルミナ球状フィラー、もしくは５μ厚みのリン片状アルミナフィラー、
（Ｄ）成分（反応性希釈剤：架橋調整剤）：アルキルグリシジルエーテル（ジャパンエポキシレジン株式会社、ＹＥＤ２１６Ｍ、１０重量部）、
硬化促進剤：味の素ファインテクノ株式会社、アミキュアＰＮ−２３、比重１．２１、１重量部。
［実施例１〜１１］
実施例１として、図１に示したのと同様の３層構造（各層の厚さは１ｍｍ）の絶縁性樹脂層を作成した。第１層の球状フィラーの含有率は６０％である。第２層にはリン片状フィラーだけを混入し、その含有率は６０％である。このようにして作成した絶縁性樹脂層の熱伝導率を測定した。熱伝導率は、単位長さあたり１℃の温度差があるとき、単位時間に単位面積を移動する熱量で定義され、ここでは、一般的な測定方法であるレーザフラッシュ方により測定を行った。
また、絶縁性樹脂層の接着強度を測定するため、銅板および直径５ｍｍ、長さ１０ｍｍの銅円柱を用意した。これら銅板および銅円柱の界面に、粒状フィラーを含む樹脂組成物（フィラーの含有率は６０％）各１ｍｇを塗布し硬化させて、絶縁性樹脂層の第１層を形成した。次に、リン片状フィラーを含む樹脂組成物（フィラーの含有率は６０％）１ｍｇを、２つの第１層で挟み込んだ状態で硬化させて、銅との界面を含まない絶縁性樹脂層の第２層を形成した。このようにして、図１に示したのと同様の３層構造の絶縁性樹脂層を作成した後、銅板を固定し、絶縁性樹脂層によって接合された銅円柱を５０ｍｍ／ｍｉｎの速度で引っ張り、その時の強度を測定し、その値を接着強度とした。
絶縁性樹脂層の第１層および第２層に含まれるフィラーの種類と含有量を変えて、熱伝導率および接着強度の測定を繰り返した（実施例２〜１１）。測定結果を表１に示す。表１において、左の列には実施例/比較例の番号を示し、中央の列には各層のフィラーの含有率を示す。更に右の列には、熱伝導率および接着強度の測定値と、絶縁性樹脂層として適しているかどうかの判定結果を示す。「判定」欄の◎は封止材料として優れていることを、○は実用に適することを、また×は実用に適さないことを示している。
Figure 0005506170
実装構造体の封止材料として用いるためには、絶縁性樹脂層は、接着強度が６ｋｇ以上、熱伝導率が１ｗ/ｍ・ｋ以上の両方の条件を充足する必要がある。表１に示した測定結果から明らかなように、絶縁性樹脂層の第２層にリン片状フィラーを加えて、第１層よりも第２層の熱伝導率を高めると、接着強度を維持しながら、樹脂層全体の熱伝導率を１ｗ/ｍ・ｋ以上にすることができる。
［比較例１〜４］
絶縁性樹脂層の第２層に、実施例の第１層に用いたのと同一の熱硬化性組成物および球状フィラーを用い、かつ第１層と第２層のフィラーの含有量を同一にした。このような絶縁性樹脂層について、実施例と同様の方法で熱伝導率および接着強度を測定した。フィラーの含有量および測定結果を表１に示す。いずれの比較例においても、接着強度は６ｋｇ以上となっているが、熱伝導率は１ｗ/ｍ・ｋを超えなかった。すなわち、比較例１〜４の絶縁性樹脂層は、熱伝導率について要求される条件を充足できなかった。
［比較例５］
比較例１〜４で用いたのと同一の球状フィラーを用いて絶縁性樹脂層の第１層と第２層を形成したが、フィラーの含有量を比較例１〜４よりも高くした。実施例と同様の方法で測定した絶縁性樹脂層の熱伝導率と接着強度を表１に示す。熱伝導率は１ｗ/ｍ・ｋ以上と良好な値を示しているが、接着強度は３ｋｇまで低下している。従って、比較例５の絶縁性樹脂層は、接着強度について要求される条件を充足できなかった。
［比較例６］
比較例１〜４で用いたのと同一の球状フィラーを用いて絶縁性樹脂層の第１層と第２層を形成したが、第１層のフィラーの含有量を５０ｗｔ％とした。実施例と同様の方法で測定した絶縁性樹脂層の熱伝導率と接着強度を表１に示す。第１層のフィラー含有量が６０ｗｔ％を下回ると、第２層のフィラー含有量が９０ｗｔ％と高い値でも、１ｗ/ｍ・ｋ以上の熱伝導率が得られない。従って、比較例６の絶縁性樹脂層は、熱伝導率について要求される条件を充足できなかった。
［比較例７〜９］
絶縁性樹脂層の第２層に、第１層と同一の形状である球状フィラーに加えて、フィラー間の接触面積が大きくなることが期待できるリン片状フィラーを５ｗｔ％加えた。実施例と同様の方法で測定した絶縁性樹脂層の熱伝導率および接着強度を表１に示す。実施例９〜１１に示すようにリン片状フィラーの含有量は１０ｗｔ％以上である必要であり、５ｗｔ％以下では熱伝導率を向上させることができない。
＜温度サイクル試験＞
次に、上述の測定で優れた放熱性を示した各実施例の絶縁性樹脂層（図１参照）が、半導体素子や電子部品が実装された状態で高い接着強度を維持できるかどうか、温度サイクル試験により調べた。
チップサイズが１３ｍｍ×１３ｍｍ、電極径（直径）０．５ｍｍ、電極ピッチ０．８ｍｍ、キャリア基材（インターポーザ基板）がセラミックスであるＣＳＰを、配線が施された厚さ１．６ｍｍのガラスエポキシ基板上に、クリーム半田（千住金属工業株式会社、Ｍ７０５−２２１ＢＭ５−Ｋ）を用いて実装した。
その後、実施例および比較例毎に、絶縁性樹脂層の第１層および第２層に混入するフィラーの種類と含有量を変え、実施の形態１で説明した方法で、半導体チップ１と回路基板２との間に３層構造の絶縁性樹脂層５を形成し、最終的に図１（ａ）に示す構造の実装構造体を得た。なお熱硬化性樹脂組成物を硬化させる際の加熱温度は１５０℃、加熱時間は３０分であった。
得られた各実装構造体について温度サイクル試験を行った。具体的には、−４０℃で３０分放置、および８５℃で３０分放置を１サイクルとし、所定のサイクル数に達したときに試料の導通試験を行い、ＣＳＰと回路基板との電気的接続を確認した。その結果を表２に示す。表２において、左の列には実施例/比較例の番号を示し、中央の列には各層のフィラーの含有率を示す。更に右の列に温度サイクル試験の結果を示す。１０００サイクル以上で導通があったものを合格（○）とし、この回数より前に断線等で非導通となったものを不合格（×）とした。
Figure 0005506170
表２から明らかなように、実施例１〜１１の実装構造体は、１０００サイクルを越えても試料中の全てが合格であった。比較例１〜９については、比較例５を除く実装構造体は合格であった。比較例５の実装構造体は、第１層と第２層のフィラー含有率が９０％であり、絶縁性樹脂層の第１層と半導体チップ１や回路基板２との間の接着強度が低いため、温度サイクル試験中に半導体チップや回路基板との界面で剥がれが生じたものと思われる。
なお、上述の実施例では、実施の形態１と同様の３層構造の絶縁性樹脂層（図１参照）に関して熱伝導率や接着強度の測定を行い、また温度サイクル試験を実施したが、実施の形態２や実施の形態３の絶縁性樹脂層（図３および図４参照）についても、同様の傾向であった。
また、上述の実施例では絶縁性樹脂層にアルミナフィラーを混入したが、それ以外にも、シリカ、窒素化ホウ素、マグネシア、窒化アルミニウム、窒化ケイ素などのフィラーを用いても同様の効果が得られる。
また、絶縁性樹脂層の熱伝導率が、半導体素子や電子部品、または回路基板との界面を含む方から界面を含まない方に増加するように傾斜していれば、３層以上の構造でも同様の効果が得られる。または、封止用樹脂層の熱伝導率が、フィラーの濃度を変化させることにより傾斜していれば、封止用樹脂層を層状に構成しなくても同様の効果が得られる。
本発明にかかる実装構造体は、回路基板に各種電子部品を実装する場合に広く利用できる。
本発明の実施の形態１にかかる実装構造体の構成を示す断面図である。 実施の形態１の実装構造体の変形例を示す断面図である。 本発明の実施の形態２にかかる実装構造体の構成を示す断面図である。 本発明の実施の形態３にかかる実装構造体の構成を示す断面図である。 実施の形態３にかかる実装構造体の製造工程を説明する図である。 従来の実装構造体の構成を示す断面図である。
符号の説明
１ 半導体チップ
２ 回路基板
３ はんだ
１ 半導体チップ
５、８、９ 絶縁性樹脂層
１０ 型
１２ インターポーザ基板
１３ はんだボール
２１ ランド
５０ 熱硬化性樹脂組成物
５１ 粒状フィラー
５２ リン片状フィラー
１００ａ〜１００ｅ 実装構造体

Claims (4)

  1. 一方の主面に複数の電極が形成された、電子部品と、実装面に複数の電極が形成された回路基板とを備え、前記電子部品の複数の電極が前記回路基板の複数の電極にそれぞれ接合された実装構造体であって、
    前記一方の主面に対向する前記電子部品の他方の主面に、接着力および熱伝導率の異なる第１層と第２層とで構成された第１の絶縁性樹脂層が形成され、かつ
    前記第１の絶縁性樹脂層の前記他方の主面と接する部分には、前記第２層より接着力が高い前記第１層が配置され、
    前記第１の絶縁性樹脂層の前記他方の主面と接しない部分には、前記第１層より熱伝導率が高い前記第２層が配置され、
    前記一方の主面と前記回路基板との間に、接着力および熱伝導率の異なる第３層と第４層とで構成された第２の絶縁性樹脂層が形成され、
    前記第２の絶縁性樹脂層の前記一方の主面と接する部分には、前記第４層より接着力が高い前記第３層が配置され、
    前記第２の絶縁性樹脂層の前記一方の主面と接しない部分には、前記第３層より熱伝導率が高い前記第４層が配置され、
    前記第１層が、前記電子部品の側面、および、前記第２の絶縁性樹脂層の側面を覆っており、
    前記第１層および前記第３層は、熱硬化性樹脂を主成分とし、これに球状のフィラーが混入されており、
    前記第２層および第４層は、熱硬化性樹脂を主成分とし、これに球状のフィラーとリン片状のフィラーとが混入されていることを特徴とする実装構造体。
  2. 前記第２層が、さらに、前記第１層を覆うように形成されていることを特徴とする、請求項１記載の実装構造体。
  3. 前記第１の絶縁性樹脂層が複数の層で形成され、前記電子部品の他方の主面と接しない層の熱伝導率が一番高く、前記電子部品の他方の主面に近づくに従って熱伝導率が低下することを特徴とする、請求項１記載の実装構造体。
  4. 電子部品の他方の主面上に前記第１の絶縁性樹脂層が形成された請求項１記載の実装構造体が内蔵され、かつ前記第１の絶縁性樹脂層が、放熱シートまたは高熱伝導性接着剤を介して筐体に当接していることを特徴とする電子機器。
JP2008206079A 2008-08-08 2008-08-08 実装構造体および電子機器 Active JP5506170B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008206079A JP5506170B2 (ja) 2008-08-08 2008-08-08 実装構造体および電子機器
US12/535,760 US8319108B2 (en) 2008-08-08 2009-08-05 Mounting structure and electronic equipment
CN2009101618994A CN101645428B (zh) 2008-08-08 2009-08-07 安装结构体以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206079A JP5506170B2 (ja) 2008-08-08 2008-08-08 実装構造体および電子機器

Publications (3)

Publication Number Publication Date
JP2010045067A JP2010045067A (ja) 2010-02-25
JP2010045067A5 JP2010045067A5 (ja) 2011-08-04
JP5506170B2 true JP5506170B2 (ja) 2014-05-28

Family

ID=41651848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206079A Active JP5506170B2 (ja) 2008-08-08 2008-08-08 実装構造体および電子機器

Country Status (3)

Country Link
US (1) US8319108B2 (ja)
JP (1) JP5506170B2 (ja)
CN (1) CN101645428B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117705B1 (ko) * 2010-07-28 2012-02-29 삼성에스디아이 주식회사 배터리 팩
CN103025122A (zh) * 2011-09-23 2013-04-03 联想(北京)有限公司 一种电子设备
CN104206036B (zh) * 2012-04-10 2017-05-03 松下知识产权经营株式会社 电极接合方法、电极接合结构体的制造方法以及电极接合结构体的制造***
KR20160021366A (ko) * 2014-08-14 2016-02-25 주식회사 아모그린텍 방열 시트
JP5967629B2 (ja) 2014-11-17 2016-08-10 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 回路モジュール及びその製造方法
CN106257652B (zh) * 2015-06-16 2020-03-27 台达电子企业管理（上海）有限公司 封装模块及封装方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS522266B2 (ja) * 1973-03-10 1977-01-20
JPH0412556A (ja) 1990-05-02 1992-01-17 Oki Electric Ind Co Ltd 半導体装置の放熱構造
JPH04155853A (ja) 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置
JPH06232294A (ja) 1993-02-03 1994-08-19 Hitachi Ltd 半導体集積回路装置
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
JP3378374B2 (ja) * 1993-09-14 2003-02-17 株式会社東芝 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート
JP3514340B2 (ja) * 1995-06-26 2004-03-31 電気化学工業株式会社 接着性シート
US6245400B1 (en) * 1998-10-07 2001-06-12 Ucar Graph-Tech Inc. Flexible graphite with non-carrier pressure sensitive adhesive backing and release liner
JP3773022B2 (ja) * 1999-02-12 2006-05-10 信越化学工業株式会社 フリップチップ型半導体装置
JP3581268B2 (ja) * 1999-03-05 2004-10-27 株式会社東芝 ヒートシンク付半導体装置およびその製造方法
US6570099B1 (en) * 1999-11-09 2003-05-27 Matsushita Electric Industrial Co., Ltd. Thermal conductive substrate and the method for manufacturing the same
JP2003234585A (ja) * 2002-02-06 2003-08-22 Fujitsu Ten Ltd 電子部品の放熱構造
JP2004179552A (ja) * 2002-11-28 2004-06-24 Nec Corp 半導体装置の実装構造、実装方法およびリワーク方法
US7229683B2 (en) * 2003-05-30 2007-06-12 3M Innovative Properties Company Thermal interface materials and method of making thermal interface materials
US7494635B2 (en) * 2003-08-21 2009-02-24 Saint-Gobain Ceramics & Plastics, Inc. Boron nitride agglomerated powder
JP2005353792A (ja) * 2004-06-10 2005-12-22 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
JP2006100463A (ja) * 2004-09-29 2006-04-13 Ibiden Co Ltd プリント配線板用層間絶縁層、プリント配線板およびその製造方法
JP4046120B2 (ja) * 2005-01-27 2008-02-13 三菱電機株式会社 絶縁シートの製造方法およびパワーモジュールの製造方法

Also Published As

Publication number Publication date
CN101645428A (zh) 2010-02-10
US8319108B2 (en) 2012-11-27
US20100032190A1 (en) 2010-02-11
JP2010045067A (ja) 2010-02-25
CN101645428B (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
JP5707316B2 (ja) 電子部品の実装方法
EP2899245B1 (en) Anisotropic conductive adhesive
JP5506170B2 (ja) 実装構造体および電子機器
CN106914710B (zh) 树脂助焊剂焊膏和安装结构体
JPH11251368A (ja) 樹脂フィルムおよびこれを用いた電子部品の接続方法
US20110058342A1 (en) Semiconductor Device
JP5120032B2 (ja) 電子装置
US7582510B2 (en) Electronic packaging materials for use with low-k dielectric-containing semiconductor devices
JP2013254921A (ja) 回路基板及び電子部品搭載基板
JPH10289969A (ja) 半導体装置およびそれに用いる封止用樹脂シート
JP3492025B2 (ja) 回路基板構造
JP2016094599A (ja) 熱伝導性シート用樹脂組成物、基材付き樹脂層、熱伝導性シートおよび半導体装置
JP2011100757A (ja) 電子部品及びその製造方法
KR101163172B1 (ko) 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법
JP6413249B2 (ja) 熱伝導性シートおよび半導体装置
KR20170012206A (ko) 접착제 및 접속 구조체
JP5070789B2 (ja) アンダーフィル用液状樹脂組成物および半導体装置
JP6632618B2 (ja) 実装用導電性ペースト
JP3931855B2 (ja) 電子回路装置
JP3818267B2 (ja) アンダーフィル用樹脂組成物及び半導体装置
JPH0964103A (ja) 半導体装置の実装体，その実装方法及びその実装用封止材
JP3183272B2 (ja) 半導体装置およびその製造方法
JP6388228B2 (ja) 半導体封止用液状エポキシ樹脂組成物とそれを用いた半導体装置
KR20130042241A (ko) 방열성 에폭시 솔더링 플럭스 및 이를 이용한 반도체 소자 실장 방법
JP6795285B2 (ja) 熱伝導性シート、熱伝導性シートの硬化物および半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130627

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140318