JP5504618B2 - Ｉｉｉ族窒化物半導体発光素子及びその製造方法 - Google Patents

Ｉｉｉ族窒化物半導体発光素子及びその製造方法 Download PDF

Info

Publication number
JP5504618B2
JP5504618B2 JP2008308665A JP2008308665A JP5504618B2 JP 5504618 B2 JP5504618 B2 JP 5504618B2 JP 2008308665 A JP2008308665 A JP 2008308665A JP 2008308665 A JP2008308665 A JP 2008308665A JP 5504618 B2 JP5504618 B2 JP 5504618B2
Authority
JP
Japan
Prior art keywords
layer
film
doped
type
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008308665A
Other languages
English (en)
Other versions
JP2010135490A (ja
Inventor
久幸 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2008308665A priority Critical patent/JP5504618B2/ja
Priority to US12/614,111 priority patent/US8642992B2/en
Publication of JP2010135490A publication Critical patent/JP2010135490A/ja
Application granted granted Critical
Publication of JP5504618B2 publication Critical patent/JP5504618B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、ＩＩＩ族窒化物半導体発光素子及びその製造方法に関する。
近年、短波長の光を発光する発光素子用の半導体材料として、ＩＩＩ族窒化物半導体が注目を集めている。一般にＩＩＩ族窒化物半導体は、サファイア単結晶を始めとする種々の酸化物結晶、炭化珪素単結晶またはＩＩＩ−Ｖ族化合物半導体単結晶等を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）あるいは水素化物気相エピタキシー法（ＨＶＰＥ法）等によって積層されて形成される。
現在のところ広く一般に採用されている結晶成長方法は、基板としてサファイアやＳｉＣ、ＧａＮ、ＡｌＮ等を用い、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）を用いて作製する方法で、前述の基板を設置した反応管内にＩＩＩ族の有機金属化合物とＶ族の原料ガスを用い、温度７００℃〜１２００℃程度の領域でｎ型半導体層、活性層およびｐ型半導体層を成長させるという方法である。
そして、各半導体層の成長後、基板もしくはｎ型半導体層に負極を形成し、ｐ型半導体層に正極を形成することによって発光素子が得られる。
従来の活性層には、発光波長を調整するために組成を調整したＩｎＧａＮを用い、これをＩｎＧａＮよりバンドギャップの高い層で挟むダブルへテロ構造や、量子井戸効果を使う多重量子井戸構造が採用されている（例えば、特許文献１〜４）。
また、ｐ型半導体層は、活性層のバンドギャップよりもバンドギャップが大きく、そのギャップ差に基づく電位障壁によって電子及び正孔をせき止める機能を有するｐ型クラッド層と、ｐ型電極が接合されるｐ型コンタクト層とから構成されるのが一般的である。
特開平１０−７９５０１号公報 特開平１１−３５４８３９号公報 特開２００１−６８７３３号公報 米国特許出願公開ＵＳ２００３／０１６０２２９Ａ１号明細書
ところで、従来のｐ型クラッド層は、ＭｇをドープさせたＧａＮ層またはＧａの一部をＡｌに置換したＡｌＧａＮ層を用いることが一般的だが、活性層に対する正孔の注入が十分ではなく、出力の向上が十分ではなかった。
また、多重量子井戸構造の活性層を有する窒化ガリウム系化合物半導体発光素子において、活性層を構成する障壁層の厚みを７０〜１４０Å程度とした上で、井戸層の膜厚を２０〜３０Å程度にすると、良好な出力が得られる一方で、駆動電圧が高くなる問題があった。
本発明は上記事情に鑑みてなされたものであって、高い発光出力を有するＩＩＩ族窒化物半導体発光素子、照明装置及びＩＩＩ族窒化物半導体発光素子の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
［１］ ｎ型半導体層と、前記ｎ型半導体層に積層された多重量子井戸構造からなる活性層と、前記活性層に積層された第１のｐ型半導体層と、前記第１のｐ型半導体層に積層された第２のｐ型半導体層とを有し、
前記第１のｐ型半導体層が、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲である）であってドーパントを含まないアンドープ膜と、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲である）であってドーパントを含むドープ膜とが交互に複数積層されてなる超格子構造からなる層であって、
前記第１のｐ型半導体層におけるドープ膜のＡｌ含有量が、前記アンドープ膜のＡｌ含有量よりも少なく、
しかも前記第１のｐ型半導体層においては、前記活性層側の面および第２のｐ型半導体層側の面にアンドープ膜が配置された構成とされていることを特徴とするＩＩＩ族窒化物半導体発光素子。
［２］ 前記第１のｐ型半導体層を構成する複数の前記ドープ膜のドーパント濃度が一定であることを特徴とする［１］に記載のＩＩＩ族窒化物半導体発光素子。
［３］ 前記第１のｐ型半導体層を構成する複数の前記ドープ膜のうち、最も前記活性層寄りに配置されたドープ膜のドーパント濃度が、他のドープ膜のドーパント濃度より高いことを特徴とする［１］に記載のＩＩＩ族窒化物半導体発光素子。
［４］ 前記ドープ膜がＧａＮからなることを特徴とする［１］乃至［３］の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
［５］ 前記活性層が、井戸層と、膜厚が２０Å以上７０Å未満の障壁層とが交互に複数積層された多重井戸構造からなることを特徴とする［１］乃至［４］の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
［６］ 前記第１のｐ型半導体層がｐ型クラッド層であり、前記第２のｐ型半導体層がｐ型コンタクト層であることを特徴とする［１］乃至［５］の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
［７］ ［１］乃至［６］の何れかに記載のＩＩＩ族窒化物半導体発光素子を備えたことを特徴とする照明装置。
［８］ ｎ型半導体層と多重量子井戸構造からなる活性層とが積層された積層膜上において、Ａｌ源、Ｇａ源及び窒素源を少なくとも含有する第１の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲である）であってドーパントを含まないアンドープ膜を積層するアンドープ膜形成工程と、Ｇａ源、窒素源及びドーパント源を少なくとも含有する第２の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲である）であってドーパントを含むドープ膜を積層するドープ膜形成工程と、を交互に繰り返し行い、前記アンドープ膜と前記ドープ膜とが交互に複数積層されてなる超格子構造からなる第１のｐ型半導体層を形成する工程と、
前記第１のｐ型半導体層に第２のｐ型半導体層を積層する工程と、
を含み、
前記アンドープ膜形成工程と前記ドープ膜形成工程とを交互に繰り返し行うにあたっては、前記ドープ膜のＡｌ含有量が、前記アンドープ膜のＡｌ含有量よりも少なくなるように、しかも前記活性層側の面および第２のｐ型半導体層側の面に、前記アンドープ膜が配置されるように、アンドープ膜およびドープ膜を形成することを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
［９］ 前記アンドープ膜形成工程と前記ドープ膜形成工程との間に休止工程を設けることを特徴とする［８］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
［１０］ 前記アンドープ膜形成工程と前記ドープ膜形成工程とを連続して行うことを特徴とする［８］に記載のＩＩＩ族窒化物半導体発光素子の製造方法。
本発明によれば、高い発光出力を有するＩＩＩ族窒化物半導体発光素子、照明装置及びＩＩＩ族窒化物半導体発光素子の製造方法を提供できる。
（第１の実施形態）
以下に、本発明の第１の実施形態であるＩＩＩ族窒化物半導体発光素子（以下、発光素子という）及び発光素子を備えたランプについて、図面を適宜参照しながら説明する。図１は、本実施形態の発光素子の断面模式図である。尚、以下の説明において参照する図面は、半導体発光素子及びランプを説明する図面であり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子等の寸法関係とは異なっている。
『発光素子』
図１に示すように、本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された活性層１３（以下、発光層という）を含む積層半導体層２０と、積層半導体層２０の上面に積層された透明電極１６と、透明電極１６上に積層されたｐ型ボンディングパッド電極１７と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１８とを具備して構成されている。本実施形態の発光素子１は、発光層１３からの光を主にｐ型ボンディングパッド電極１７が形成された側から取り出すフェイスアップマウント型の発光素子である。
図１に示すように、積層半導体層２０は、複数の半導体層が積層されて構成されている。より具体的には、積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型クラッド層１４（第１のｐ型半導体層）、ｐ型コンタクト層１５（第２のｐ型半導体層）がこの順に積層されて構成されている。
また、図１に示すように、ｐ型コンタクト層１５、ｐ型クラッド層１４、発光層１３及びｎ型半導体層１２は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、このｎ型半導体層１２の露出面２０ａにｎ型電極１８が積層されている。
また、ｐ型コンタクト層１５の上面１５ａには、透明電極１６及びｐ型ボンディングパッド電極１７が積層されている。これら、透明電極１６及びｐ型ボンディングパッド電極１７によってｐ型電極が構成されている。
ｎ型半導体層１２、発光層１３、ｐ型クラッド層１４及びｐ型コンタクト層１５を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。窒化ガリウム系化合物半導体としては、窒化ガリウム（ＧａＮ）のＧａの一部をＡｌ及びまたはＩｎで置換した一般式ＡｌｍＩｎｎＧａ１−ｍ−ｎＮ（０≦ｍ＜１，０≦ｎ＜１，０≦ｍ＋ｎ＜１）で表わされる各種組成の半導体が周知であり、本発明におけるｎ型半導体層１２、発光層１３、ｐ型コンタクト層１５を構成する窒化ガリウム系化合物半導体としても、一般式ＡｌｍＩｎｎＧａ１−ｍ−ｎＮ（０≦ｍ＜１，０≦ｎ＜１，０≦ｍ＋ｎ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。ｐ型クラッド層１４の組成については後述する。
そして、本実施形態の発光素子１においては、ｐ型ボンディングパッド電極１７とｎ型電極１８との間に電流を通じることで、発光層１３から光を発せさせるようになっている。
以下、発光素子１の構成について詳細に説明する。
（基板）
発光素子１の基板１１としては、ＩＩＩ族窒化物半導体結晶が表面にエピタキシャル成長される基板であれば、特に限定されず、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。特に、基板１１としてｃ面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのｃ面上に中間層２１（バッファ層）を形成するとよい。
（バッファ層）
バッファ層２１は、多結晶のＡｌａＧａ１−ａＮ（０≦ａ≦１）からなることが好ましく、単結晶のＡｌａＧａ１−ａＮ（０≦ａ≦１）がより好ましい。バッファ層２１の厚みは０．０１〜０．５μｍの範囲が好ましい。バッファ層２１の厚みが０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の厚みが０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する虞がある。
バッファ層２１は、基板１１と下地層２２との格子定数の違いを緩和し、サファイアからなる基板１１のＣ面上にＣ軸配向した単結晶層の形成を容易にする働きがある。したがって、バッファ層２１の上に例えば単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
バッファ層２１は、ＩＩＩ族窒化物半導体からなる六方晶系の結晶構造を持つ。バッファ層２１をなすＩＩＩ族窒化物半導体は、単結晶構造を有するものが好ましい。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層２１の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体からなるバッファ層２１とすることができる。このような単結晶構造を有するバッファ層２１を基板１１上に成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
また、バッファ層２１をなすＩＩＩ族窒化物半導体は、成膜条件をコントロールすることにより、六方晶を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶をいう。
（下地層）
下地層２２としては、ＡｌｐＧａｑＩｎｒＮ（０≦ｐ≦１、０≦ｑ≦１、０≦ｒ≦１、ｐ＋ｑ＋ｒ＝１）が挙げられるが、ＡｌｓＧａ１−ｓＮ（０≦ｓ＜１）を用いると結晶性の良い下地層２２を形成できるため好ましい。下地層２２の膜厚は０．１μｍ以上が好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｓＧａ１−ｓＮ層が得られやすい。
下地層２２の結晶性を良くするためには、下地層２２は不純物をドーピングしない方が望ましい。しかし、ｎ型の導電性が必要な場合は、ドーパントを添加することが出来る。下地層２２にドーパントを添加した場合は下地層２２がｎ型半導体層１２として機能する。
（ｎ型半導体層）
ｎ型半導体層１２は、通常ｎ型コンタクト層１２ａとｎ型クラッド層１２ｂとから構成される。ｎ型コンタクト層１２ａはｎ型クラッド層１２ｂを兼ねることも可能である。また、前述の下地層２２をｎ型半導体層１２に含めてもよい。
ｎ型コンタクト層１２ａは、ｎ型電極１８を設けるための層である。ｎ型コンタクト層１２ａとしては、ＡｌｂＧａ１−ｂＮ層（０≦ｂ＜１、好ましくは０≦ｂ≦０．５、さらに好ましくは０≦ｂ≦０．１）から構成されることが好ましい。また、ｎ型コンタクト層１２ａにはｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有すると、ｎ型電極１８との良好なオーミック接触の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅまたはＳｎ等が挙げられ、好ましくはＳｉまたはＧｅが挙げられる。
ｎ型コンタクト層１２ａの膜厚は、０．５〜５μｍとされることが好ましく、１〜３μｍの範囲に設定することがより好ましい。ｎ型コンタクト層１２ａの膜厚が上記範囲にあると、半導体の結晶性が良好に維持される。
ｎ型コンタクト層１２ａと発光層１３との間には、ｎ型クラッド層１２ｂを設けることが好ましい。ｎ型クラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎ型クラッド層１２ｂはＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。ｎ型クラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
ｎ型クラッド層１２ｂの膜厚は、特に限定されないが、好ましくは０．００５〜０．５μｍであり、より好ましくは０．００５〜０．１μｍである。ｎ型クラッド層１２ｂのドーパント濃度は１×１０１７〜１×１０２０／ｃｍ３が好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドーパント濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
なお、ｎ型クラッド層１２ｂを、超格子構造を含む層とする場合には、詳細な図示を省略するが、１００Å以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００Å以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含むものであっても良い。また、ｎ型クラッド層１２ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んだものであってもよい。また、好ましくは、前記ｎ側第１層又はｎ側第２層の何れかが、発光層１３に接する構成とすれば良い。
上述のようなｎ側第１層及びｎ側第２層は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮの組成とすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０Å以下であることが好ましく、それぞれ４０Å以下であることがより好ましく、それぞれ１０オンストローム〜４０Åの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００Å超だと、結晶欠陥が入りやすく好ましくない。
上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎ型クラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
（発光層）
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重井戸構造からなる。多重井戸構造における積層の回数は３回から１０回程度が好ましく、４回から７回程度がさらに好ましい。また、発光層１３のｎ型半導体層１２側の面とｐ型クラッド層１４側の面には、障壁層１３ａが必ず存在するようにする。これにより、発光層１３に電子及び正孔を有効に閉じこめることができ、発光効率を高められる。特に、最もｐ型クラッド層１４側に配置した障壁層１３ａは、ｐ型クラッド層１４からの不純物の拡散を遮断する機能も有している。ｐ型クラッド層１４の不純物の拡散とは、例えば経時劣化によるｐ型クラッド層１４のドーパントの拡散を例示できる。
井戸層１３ｂの厚みは、１５Å以上５０Å以下の範囲が好ましく、２０Å以上３５Å以下の範囲がより好ましい。井戸層１３ｂの厚みが上記の以外の厚みとなると、発光出力の低下を招く。
井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、後述する方法によって薄膜部を有する構造となりやすい結晶系であるからである。また、Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の発光を強い強度で発光することができる。
井戸層１３ｂがＩｎを含む窒化ガリウム系化合物半導体である場合、井戸層１３ｂの表面にＩｎを含まない薄層を設けることが好ましい。活性層中のＩｎの分解昇華を抑制し、発光波長の安定制御が可能となり、好適である。
また、井戸層１３ｂには、不純物をドープすることができる。ドーパントとしては、ドナーとして知られているＳｉやＧｅが発光強度を増進するのに好適である。ドープ量は１×１０１７ｃｍ−３〜１×１０１８ｃｍ−３程度が好適である。これ以上多いと発光強度の低下を引き起こす。
次に、障壁層１３ａは、膜厚が２０Å以上７０Å未満の範囲が好ましく、２０Å以上５０Å以下の範囲がより好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、膜厚が厚すぎることは、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は５０Å以下であることが好ましい。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＧａＩｎＮよりもＩｎ比率の小さいＧａＩｎＮで形成することができる。中でも、ＧａＮが好適である。また、障壁層１３ａにはドーパントをドープさせないことが望ましい。
また、井戸層１３ｂには、複数の薄膜部を設けてもよい。この薄膜部は、各井戸層１３ｂの上面の一部が、気化または分解によって除去されることによって形成されたものである。多重量子井戸構造の場合、全ての井戸層１３ｂが薄膜部を備えている必要はなく、また、薄膜部の寸法や面積比などを各層によって変化させても良い。
薄膜部とは、その厚さが井戸層１３ｂの平均厚さ未満の部分を意味する。薄膜部の判定および測定は、積層半導体層２０の断面ＴＥＭ写真によって可能である。例えば、５００，０００倍から２，０００，０００倍の断面ＴＥＭ写真で観察すると、薄膜部における井戸層１３ｂの膜厚と、薄膜部が形成されていない部分における井戸層１３ｂの膜厚を測定することができる。
薄膜部の厚みは、薄膜部同士で一定になる場合もあるし、薄膜部毎に異なる厚みになる場合もある。薄膜部毎に異なる厚みになる場合の薄膜部の厚みは、断面ＴＥＭ写真によって観察された数箇所〜数十カ所の薄膜部の厚みの平均を薄膜部の厚みとすればよい。
薄膜部における井戸層１３ｂの厚みは、０Å以上２０Å以下の範囲が好ましく、２Å以上１５Å以下の範囲がより好ましい。更に、薄膜部と薄膜部を除く井戸層１３ｂとの膜厚差は、５Å以上５０Å以下の範囲が好ましく、５Å以上３５Å以下の範囲がより好ましい。
薄膜部を除いた井戸層１３ｂの厚みが上記の以外の厚みとなると、発光出力の低下を招く。また、薄膜部は膜厚が０ｎｍである領域、即ち井戸層が全くない領域を含んでも良いが、発光出力低下の原因になるので、その領域は少ない方が良い。
また、薄膜部を有する井戸層１３ｂは、ｎ型半導体層１２側の面が平坦面とされ、ｐ型クラッド層１４側の面が凹凸面とされ、この凹凸面によって薄膜部が形成されてなる構造を有している。このような構造とした場合に、発光強度の低下が起こりにくく、また、エージングによる劣化の抑制の効果もある。ここで言う平坦面とは、例えば、上記断面ＴＥＭでの観察でその凹凸が１ｎｍ以下であるような場合を示す。更に望ましくは、０．５ｎｍ以下であり、凹凸が殆ど見えないことが特に望ましい。
また、ｐ型クラッド層１４側の面の凹凸の大きさに比較して、ｎ型半導体層１２側の面の凹凸の大きさが１／５以下である場合に、井戸層１３ｂのｎ型半導体層１２側にある障壁層１３ａの結晶性は充分高いと言え、特性向上に効果がある。中でも、１／１０以下であることが更に望ましく、井戸層１３ｂのｎ型半導体層１２側の面には凹凸が見えない平坦であることが最も望ましい。従って障壁層１３ａは、井戸層１３ｂの薄膜部を埋めて、その上面が平坦になっていることが好ましい。そうすることによって、次の井戸層１３ｂのｎ型半導体層１２側の面が平坦になる。
井戸層１３ｂを平面視したときの薄膜部の形状及び分布の状態は、例えば、井戸層１３ｂのｐ型クラッド層１４側の面に、複数の薄膜部が独立した状態で規則的または不規則的に分散されて配置されていることが好ましい。薄膜部の平面視形状は、円形状、楕円形状、不定形状のいずれでもよく、これらの形状が混在していてもよい。
薄膜部の井戸層１３ｂ全体に対する面積比は３０％以下が好ましく、２０％以下がさらに好ましく、１０％以下が特に好ましい。面積比を３０％以下にすることで、発光効率の低下を防止でき、また、駆動電圧の低減と出力の維持の両方を実現できる。
積層半導体層２０を断面視したときの薄膜部の幅は、１〜１００ｎｍの範囲が好ましい。さらに好ましくは５〜５０ｎｍが好適である。
また、井戸層１３ｂのうち薄膜部を除いた部分を厚膜部としたとき、厚膜部の面積は、井戸層１３ｂ全体に対して３０〜９０％であることが好ましく、これにより駆動電圧の低減と出力の維持の両方を実現できる。更に好ましくは、厚膜部で覆われた領域の方が薄膜部で覆われた領域よりも大きい、つまり、厚膜部の面積比率が全体に対して５０％〜９０％である。
（ｐ型クラッド層）
ｐ型クラッド層１４は、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。
本実施形態のｐ型クラッド層１４は、図１に示すように、アンドープ膜１４ａ及びドープ膜１４ｂが交互に複数積層されてなる超格子構造からなる層である。また、ｐ型クラッド層１４は、発光層１３側の面及びｐ型コンタクト層１５側の面にそれぞれ、アンドープ膜１４ａが配置されて構成されている。
アンドープ膜１４ａ及びドープ膜１４ｂの組成は、発光層１３のバンドギャップエネルギーより大きくなる組成であって、発光層１３へのキャリアの閉じ込めができる組成を有していることが好ましい。
具体的には、アンドープ膜１４ａは、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲である）であってドーパントを含まないものが好ましい。組成比ｘのより好ましい範囲は、０＜ｘ≦０．２であり、最も好ましい範囲は０＜ｘ≦０．１である。このようにアンドープ膜１４ａがドーパントを含まないＡｌＧａＮ系の半導体から構成されることによって、アンドープ膜１４ａの結晶性を高めることができる。これにより、ｐ型クラッド層１４全体の結晶性が向上して駆動電圧の低減が可能になる。また、アンドープ膜１４ａにＡｌが含まれることで、発光層１３へのキャリアの閉じ込めが容易になる。但し、Ａｌの組成比が高すぎるとアンドープ膜１４ａの結晶性が低下するので、組成比ｘの上限を上記の通りにすることが好ましい。
更に、最も発光層寄りに配置されたアンドープ膜１４ａは、ｐ型クラッド層１４から発光層１３への不純物の拡散を遮断する機能も有している。ｐ型クラッド層１４の不純物の拡散とは、例えば製造プロセスの熱履歴によるｐ型クラッド層１４のドーパントの拡散を例示できる。
次に、ドープ膜１４ｂは、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲である）であってドーパントを含むものが好ましい。組成比ｙのより好ましい範囲は、０≦ｙ＜０．１であり、最も好ましい範囲は０≦ｙ＜０．０５である。Ａｌの組成比ｙを小さくするほど、ドープ膜１４ｂにドーパントをドープさせやすくなる。このため本実施形態におけるドープ膜１４ｂは、組成比ｙが０であるＧａＮからなることが最も好ましい。また、キャリアを効率よく発生させ、移動させるには、ｘとｙの差が重要である。つまり、０＜（ｘ−ｙ）≦０．４であることが好ましく、より好ましい範囲は０．０１≦（ｘ−ｙ）≦０．２であり、最も好ましい範囲は０．０３≦（ｘ−ｙ）≦０．１である。また、ドーパントとしてはＭｇが好ましい。更に、ドープ膜１４ｂにおけるドーパント濃度は、１×１０１６〜５×１０２１ｃｍ−３の範囲が好ましく、１×１０１７〜１×１０２１ｃｍ−３の範囲がより好ましく、１×１０１８〜５×１０２０ｃｍ−３の範囲が最も好ましい。また、ｐ型クラッド層１４を構成する複数のドープ膜１４ｂのドーパント濃度は一定であることが好ましい。
ドープ膜１４ｂがＡｌＧａＮまたはＧａＮからなる不純物半導体で構成されることで、ｐ型クラッド層１４全体のキャリア濃度が高められる。これにより、発光層１３に対して正孔を多く注入することが可能となり、発光素子１の高出力化が可能になる。また、各ドープ膜１４ｂのドーパント濃度が一定なので、ｐ型クラッド層１４全体のキャリア濃度が均一になり、発光層１３に対して正孔を多く注入することが可能となる。
アンドープ膜１４ａ及びドープ膜１４ｂの厚みはそれぞれ、６０Å（６ｎｍ）以下であることが好ましく、４０Å（４ｎｍ）以下であることがより好ましく、１０Å（１ｎｍ）以上２５Å（２．５ｎｍ）以下の範囲であることが最も好ましい。超格子構造を形成するアンドープ膜１４ａ及びドープ膜１４ｂの厚みがそれぞれ１００Å（１０ｎｍ）超だと、結晶欠陥等を多く含む層となり、好ましくない。
また、ｐ型クラッド層１４の全体の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
（ｐ型コンタクト層）
次に、ｐ型コンタクト層１５は、正極を設けるための層である。ｐ型コンタクト層１５は、ＡｌｃＧａ１−ｃＮ（０≦ｃ≦０．４）が好ましい。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。ｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９〜５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えば好ましくはＭｇが挙げられる。ｐ型コンタクト層１５の膜厚は特に限定されないが、０．０１〜０．５μｍが好ましく、より好ましくは０．０５〜０．２μｍである。ｐ型コンタクト層１５の膜厚がこの範囲であると、発光出力の点で好ましい。
（透明電極）
ｐ型コンタクト層１５の上に積層される透明電極１６は、ｐ型コンタクト層１５との接触抵抗が小さいものが好ましい。また、発光層１３からの光を効率良く発光素子１の外部に取り出すためには、透明電極１６は光透過性に優れたものが好ましい。また、ｐ型コンタクト層１５の全面に渡って均一に電流を拡散させるために、透明電極１６は優れた導電性を有していることが好ましい。
以上のことから、透明電極１６の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅ、のいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透明の導電性材料が好ましい。また、導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等が好ましい。
また、透明電極１６の構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。また、透明電極１６は、ｐ型コンタクト層１５のほぼ全面を覆うように形成してもよく、隙間を開けて格子状や樹形状に形成してもよい。透明電極１６を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
（ｐ型ボンディングパッド電極）
ｐ型ボンディングパッド電極１７はボンディングパットを兼ねており、透明電極１６の上に積層されている。ｐ型ボンディングパッド電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（ｎ型電極）
ｎ型電極１８はボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１８を形成する際には、ｐ型コンタクト層１５、p型クラッド層１４、発光層１３およびｎ型クラッド層１２ｂの一部を除去してｎ型コンタクト層１２ａを露出させ、この露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１８を形成する。ｎ型電極１８としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
『半導体発光素子の製造方法』
次に、本実施形態の発光素子の製造方法について説明する。
本実施形態の発光素子１を製造するには、先ず、サファイア基板等の基板１１を用意する。次に、基板１１の上面上に、スパッタ法またはＭＯＣＶＤ法によってバッファ層２１を成膜する。スパッタ法によってバッファ層２１を形成する場合、チャンバ内の窒素原料と不活性ガスの流量に対する窒素流量の比を、窒素原料が１％〜１００％、望ましくは２５〜７５％となるようにすることが望ましい。
次に、バッファ層２１を形成した後、バッファ層２１の形成された基板１１の上面上に、下地層２２を形成する。
先に形成したバッファ層２１がＡｌＮからなる柱状結晶を有する場合には、下地層２２がバッファ層２１の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。このため下地層２２の積層方法としては、バッファ層２１からの転位をループ化させることが可能な結晶成長方法であれば、何ら制限なく用いることができる。例えば、ＭＯＣＶＤ法やＭＢＥ法、ＶＰＥ法は、上述したようなマイグレーションを生じさせることが可能なため、良好な結晶性の膜を成膜する手段として好適である。中でも、ＭＯＣＶＤ法は、最も結晶性の良い膜を得ることができる点でより好適な手段である。
下地層２２の形成後、ｎ型コンタクト層１２ａ及びｎ型クラッド層１２ｂを積層してｎ型半導体層１２を形成する。ｎ型コンタクト層１２ａ及びｎ型クラッド層１２ｂは、スパッタ法で形成してもよく、ＭＯＣＶＤ法で形成してもよい。
また、ｎ型クラッド層１２ｂを超格子構造とする場合は、１００Å以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００Å以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第２層とを、交互に繰り返し積層すればよい。超格子構造のｎクラッド層１２ｂを形成する場合は、ＭＯＣＶＤ法が生産効率の面で好ましい。上記ｎ側第１層及びｎ側第２層には、それぞれドーパントを添加してもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。
発光層１３の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよいが、特にＭＯＣＶＤ法が好ましい。具体的には、ＩＩＩ族金属源及び窒素源を有する反応ガスを用いたＭＯＣＶＤ法によって、障壁層１３ａと井戸層１３ｂとを交互に繰り返して積層し、且つ、ｎ型クラッド層１２ｂ側及びｐ型クラッド層１４側に障壁層１３ａが配される順で積層すればよい。
発光層１３は、基板の温度をＴ１（℃）として井戸層１３ｂを成長させてから障壁層１３ａを成長させ、基板温度をＴ１（℃）からＴ２（℃）（但し、Ｔ１（℃）＜Ｔ２（℃））に昇温してから障壁層１３ａを更に成長させた後に基板温度をＴ１（℃）に降温し、降温された状態で更に続けて障壁層１３ａを成長させる工程を繰り返し行うことにより形成する。
Ｔ１（℃）は、６５０〜９００℃の範囲が好ましく、６５０〜８５０℃の範囲がより好ましく、６８０〜８００℃の範囲がさらに好ましい。温度Ｔ１を６５０℃以上にすることで、井戸層１３ｂの結晶性を高めることができ、発光特性を向上できる。また、温度Ｔ１（℃）を９００℃以下にすることで、井戸層１３ｂに取り込まれるＩｎ量が低下することがなく、意図する波長を発光する素子を得ることができる。
Ｔ２（℃）は、７００〜１０００℃の範囲が好ましく、８５０〜１０００℃の範囲がより好ましく、９００〜９８０℃の範囲がさらに好ましい。Ｔ２（℃）を７００℃以上にすることで、障壁層１３ａの結晶性を高めることができ、発光特性を向上できる。また、Ｔ２（℃）を１０００℃以下にすることで、井戸層１３ｂに対するダメージを低減できる。
また、基板温度をＴ１（℃）からＴ２（℃）の間で昇温する間でＩＩＩ族金属源の供給を停止すことで、昇温時に井戸層の一部を分解または昇華させて井戸層に薄膜部を形成することが可能になる。
（ｐ型クラッド層の形成工程）
次に、発光層１３の上に、ｐ型クラッド層１４を形成する。ｐ型クラッド層１４（第１のp型半導体層）を形成する工程は、下記のアンドープ膜形成工程とドープ膜形成工程とを交互に繰り返し行うことで、アンドープ膜１４ａとドープ膜１４ｂとが交互に複数積層されてなる超格子構造を形成する工程である。また、本実施形態では、アンドープ膜形成工程とドープ膜形成工程との間に休止工程を配することが好ましい。
＜アンドープ膜形成工程＞
アンドープ膜形成工程では、まず発光層１３上において、Ａｌ源、Ｇａ源及び窒素源を少なくとも含有する第１の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲）であってドーパントを含まないアンドープ膜１４ａを積層する。
第１反応ガスに含まれるＡｌ源としては、トリメチルアルミニウム（ＴＭＡ）を用いることができる。Ｇａ源としては、例えばトリメチルガリウム（ＴＭＧ）またはトリエチルガリウムを用いることができる。窒素源としては、アンモニア、ヒドラジン、アジ化合物等を用いることができる。第１反応ガスにはさらに、キャリアガスとして水素または窒素を含ませることができる。アンドープ膜１４ａの形成温度の下限は、例えば基板１１の温度として、６００℃以上、より好ましくは７００℃以上、最も好ましくは８００℃以上とする。また、アンドープ膜１４ａの形成温度の上限は、基板１１の温度として、１３００℃以下、より好ましくは１２００℃以下、最も好ましくは１０００℃以下とする。形成温度の下限を上記の通りとすることで、アンドープ膜１４ａの結晶性が高められ、発光特性を向上できる。また、形成温度の上限を上記の通りとすることで、発光層１３に対するダメージを低減できる。
＜休止工程＞
次に、アンドープ膜形成工程の後に、休止工程を行う。休止工程では、キャリアガス及び窒素源のみを流し、Ａｌ源及びＧａ源の供給を停止する。休止工程の所要時間（休止時間）は、成膜に用いるチャンバの大きさや、導入するキャリアガスの流速によって適宜選択することができるが、一般的にチャンバ内のガスを充分に換気するためには、１〜３００秒の範囲とすればよい。
この休止工程によって、ドープ膜形成工程の前に、ＭＯＣＶＤ装置のチャンバ内に残留するＡｌ源が完全に排出される。これにより、ドープ膜１４ｂにＡｌを含有させたくない場合に、ドープ膜１４ｂにＡｌが不純物として混入するおそれが無くなる。また、ドープ膜１４ｂにＡｌを添加する場合でも、ドープ膜１４ｂのＡｌ組成比はアンドープ膜１４ａのＡｌ組成比よりも低くなるので、各工程の切換時にチャンバ内のＡｌ源の濃度を精密に制御する必要があり、そのための調整工程として休止工程を設けることが好ましい。
また、この休止工程は、ドープ膜形成工程後であってアンドープ膜形成工程前にも行う。これにより、アンドープ膜形成工程の前に、ＭＯＣＶＤ装置のチャンバ内に残留するドーパント源が完全に排出される。これにより、アンドープ膜１４ａにドーパントが混入するおそれが無くなる。
＜ドープ膜形成工程＞
次に、休止工程の後に、ドープ膜形成工程を行う。ドープ膜形成工程では、形成したアンドープ膜１４ａ上において、Ｇａ源、窒素源及びドーパント源を少なくとも含有する第２の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲）であってドーパントを含むドープ膜１４ｂを積層する。ドープ膜１４ｂにＡｌを含有させる場合は、第２の反応ガスにＡｌ源を添加しても良い。
第２反応ガスに含まれるＧａ源及び窒素源は、第１反応ガスに含まれるＧａ源及び窒素源と同じでよい。ドーパント源には、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）等を用いることができる。第２反応ガスにはさらに、キャリアガスとして水素または窒素を含ませることができ、更にＡｌ源としてトリメチルアルミニウムを添加できる。ドープ膜１４ｂの形成温度の下限は、例えば基板１１の温度として、６００℃以上、より好ましくは７００℃以上、最も好ましくは８００℃以上とする。また、ドープ膜１４ｂの形成温度の上限は、基板１１の温度として、１３００℃以下、より好ましくは１２００℃以下、最も好ましくは１０００℃以下とする。形成温度の下限を上記の通りとすることで、ドープ膜１４ｂの結晶性が高められ、発光特性を向上できる。また、形成温度の上限を上記の通りとすることで、発光層１３に対するダメージを低減できる。
また、ドープ膜とアンドープ膜の成膜の温度は、同じであっても良いし、違っていても良い。同じ温度とすることで、余計な安定待ち時間を設けずに済むので、工程の短縮に効果がある。また、ドープ膜の成膜温度を、アンドープ膜よりも１０℃以上高くすることで、層としての結晶性を向上することが可能である。より好ましくは、３０℃以上高くすることで効果を得ることができる。
更に、休止工程、アンドープ膜形成工程、休止工程、ドープ膜形成工程を繰り返し行い、最後にアンドープ膜形成工程を行うことにより、超格子構造のｐ型クラッド層１４を形成する。
図２は、本実施形態のｐクラッド層の形成工程における窒素源（ＮＨ３）、Ｇａ源（ＴＭＧ）、Ａｌ源（ＴＭＡ）及びドーパント源（Ｃｐ２Ｍｇ）の供給手順を説明するグラフである。図２の横軸は時間であり、縦軸は供給量である。図２に示すように、窒素源（ＮＨ３）を常時供給した状態で、アンドープ膜形成工程ではＧａ源（ＴＭＧ）及びＡｌ源（ＴＭＡ）を供給し、ドープ膜形成工程ではＧａ源（ＴＭＧ）及びドーパント源（Ｃｐ２Ｍｇ）を供給し、必要に応じて更にＡｌ源（ＴＭＡ）を供給する。休止工程では窒素源のみを流す。ドーパント源（Ｃｐ２Ｍｇ）の供給量は、各ドープ膜形成工程において一定とする。これにより、各ドープ膜１４ｂにおけるドーパント濃度が一定になる。このようにして本実施形態に係るp型クラッド層１４を形成できる。
次いで、ｐ型コンタクト層１５を形成する。ｐ型コンタクト層１５の形成は、スパッタ法、ＭＯＣＶＤ法のいずれの方法でもよいが、ｐ型クラッド層１４の形成工程に引き続いてｐ型コンタクト層１５を形成するためには、ｐ型コンタクト層１５をＭＯＣＶＤ法で形成することが好ましい。ｐ型コンタクト層１５をＭＯＣＶＤ法で形成するには、窒素源、Ｇａ源、ドーパント源を供給すると共に必要に応じてＡｌ源を供給することによって、ｐ型クラッド層１４上にＩＩＩ族窒化物半導体を堆積させることで形成する。
その後、ｐ型コンタクト層１５上に透明電極１６を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明電極１６を除去する。続いて、例えばフォトリソグラフィー技術を用いて積層半導体層２０をパターニングして、積層半導体層２０の所定の領域の一部をエッチングしてｎ型コンタクト層１２ａの一部を露出させ、ｎ型コンタクト層１２ａの露出面２０ａにｎ型電極１８を形成する。更に、透明電極１６の上にｐ型ボンディングパッド電極１７を形成する。
以上のようにして、図１に示す発光素子１が製造される。
本実施形態の発光素子１によれば、超格子構造を構成する２種類の膜のうち、Ａｌの含有量が低い膜にドーパントをドープしてドープ膜１４ｂとすることで、ｐ型クラッド層１４全体のキャリア濃度が高められる。また、Ａｌの含有量が高い膜にドーパントをドープさせずにアンドープ膜１４ａとすることで、ｐ型クラッド層１４全体の結晶性が高められる。
このように、ｐ型クラッド層１４のキャリア濃度が高まることで、発光層１３に対して正孔を多く注入することが可能となり、発光素子１の高出力化を実現できる。同時に、ｐ型クラッド層１４の結晶性が高まることで、発光素子１の駆動電圧を低下できる。
また、ｐ型クラッド層１４の発光層１３側の面をアンドープ膜１４ａで構成することで、発光層１３とドープ膜１４ｂとが直接に接しないので、ドープ膜１４ｂに含まれるドーパントが発光層１３に拡散するおそれがなく、出力を高めることができる。
また、本実施形態の発光素子１によれば、ドープ膜１４ｂのドーパント濃度を一定とすることで、ｐ型クラッド層１４全体のキャリア濃度を均一にすることができ、発光層１３に対して正孔を多く注入することが可能となり、発光素子１の高出力化を実現できる。
また、本実施形態の発光素子１によれば、ｐ型クラッド層１４のｐ型コンタクト層１５側の面をアンドープ膜１４ａで構成することで、ｐ型コンタクト層１５とドープ膜１４ｂとが直接に接しないので、ｐ型コンタクト層１５の結晶性を良好とすることができ、微小な電流のリークに効果があるほか、静電耐圧を向上させる効果がある。
また、本実施形態の発光素子１によれば、ドープ膜１４ｂへのＡｌの含有量をアンドープ膜よりも少なくすることにより、好ましくはＡｌの含有させないことにより、ドープ膜１４ｂにドーパントをドープさせやすくなり、ｐ型クラッド層１４のキャリア濃度を高めることができ、発光素子１の高出力化を図れる。
また、本実施形態の発光素子１によれば、障壁層１３ａの厚みが７０Å未満と薄いために、井戸層１３ｂに印加される歪みが低減され、井戸層１３ｂにおける歪み量が低減される。これにより出力を高めることができる。また、障壁層１３ａを薄くするとリーク電流が大きくなるおそれがあるが、本実施形態ではｐクラッド層１４がアンドープ膜１４ａ及びドープ膜１４ｂが交互に積層された超格子構造からなるため結晶性に優れ、障壁層１３ａの薄膜化による弊害を除くことができる。
また、本実施形態の発光素子１の製造方法によれば、超格子構造を構成する２種類の膜のうち、Ａｌの含有量が低い膜にドーパントをドープしてドープ膜１４ｂとすることで、キャリア濃度が全体的に高いｐ型クラッド層１４を形成できる。また、Ａｌの含有量が高い膜にドーパントをドープさせずにアンドープ膜１４ａとすることで、結晶性の高いｐ型クラッド層１４を形成できる。
このように、ｐ型クラッド層１４のキャリア濃度が高くなることで、発光層に対して正孔を多く注入することが可能となり、高出力の発光素子１を製造できる。同時に、ｐ型クラッド層１４の結晶性が高まることで、駆動電圧が低い発光素子１を製造できる。
また、本実施形態の発光素子１の製造方法によれば、アンドープ膜形成工程とドープ膜形成工程との間に休止工程を設けることで、休止工程において、アンドープ膜１４ａの形成に用いたＡｌ源がＭＯＣＶＤ装置のチャンバ内から完全に排出される。これにより、ドープ膜形成工程においてＡｌ源が残留することがなく、Ａｌを含まないＧａＮからなるドープ膜１４ｂを形成できる。ドープ膜１４ｂにＡｌが含まれないため、ドープ膜１４ｂにドーパントがドープされやすくなり、全体としてキャリア濃度が高いｐ型クラッド層１４を形成できる。また、ドープ膜１４ｂにＡｌを含ませる場合であっても、休止工程をおくことでドープ膜１４ｂにドープさせるＡｌ量を精密に制御できる。
（第２の実施形態）
次に、第２の実施形態の発光素子及びその製造方法について、図面を参照して説明する。図３は、本実施形態の発光素子２の断面模式図であり、図４は、本実施形態の発光素子２を製造する際の反応ガスの供給手順を説明するグラフである。また、図３に示す構成要素のうち、図１に示す構成要素と同一の構成要素には、図１と同一の符号を付してその説明を省略、若しくは簡単に説明する。
『発光素子』
本実施形態の発光素子２は、ｐ型クラッド層１１４の構成が、第１の実施形態の発光素子１におけるｐ型クラッド層１４の構成と異なる点を除き、第１の実施形態の発光素子１とほぼ同じ構成である。従って以下の説明では、主にｐ型クラッド層１１４について説明する。
図３に示すように、本実施形態の半導体発光素子２は、基板１１と、活性層１３（以下、発光層という）を含む積層半導体層１２０と、積層半導体層１２０に積層された透明電極１６と、透明電極１６に積層されたｐ型ボンディングパッド電極１７と、積層半導体層１２０の露出面１２０ａ上に積層されたｎ型電極１８とを具備して構成されている。
図３に示すように、積層半導体層１２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型クラッド層１１４（第１のｐ型半導体層）、ｐ型コンタクト層１５（第２のｐ型半導体層）がこの順に積層されて構成されている。
（ｐ型クラッド層）
本実施形態のｐ型クラッド層１１４は、図３に示すように、アンドープ膜１１４ａ及びドープ膜１１４ｍ、１１４ｂが交互に複数積層されてなる超格子構造からなる層である。複数のドープ膜１１４ｍ、１１４ｂのうち、ドープ膜１１４ｍは最も発光層１３寄りに配置された膜であり、ドープ膜１１４ｂはそれ以外の膜である。また、ｐ型クラッド層１１４は、発光層１３側の面及びｐ型コンタクト層１５側の面にそれぞれ、アンドープ膜１１４ａが配置されている。
アンドープ膜１１４ａ及びドープ膜１１４ｍ、１１４ｂの組成は、発光層１３のバンドギャップエネルギーより大きくなる組成であって、発光層１３へのキャリアの閉じ込めができる組成を有していることが好ましい。
具体的には、アンドープ膜１１４ａは、第１の実施形態の場合と同様に、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲である）であってドーパントを含まないものが好ましい。組成比ｘのより好ましい範囲は、０＜ｘ≦０．２であり、最も好ましい範囲は０＜ｘ≦０．１である。アンドープ膜１１４ａがドーパントを含まないＡｌＧａＮ系の半導体から構成されることによって、アンドープ膜１１４ａの結晶性を高めることができる。これにより、ｐ型クラッド層１１４全体の結晶性が向上して駆動電圧の低減が可能になる。また、アンドープ膜１１４ａにＡｌが含まれることで、発光層１３へのキャリアの閉じ込めが容易になる。但し、Ａｌの組成比が高すぎるとアンドープ膜１１４ａの結晶性が低下するので、組成比ｘの上限を上記の通りにすることが好ましい。
更に、最も発光層１３寄りに配置されたアンドープ膜１１４ａは、ｐ型クラッド層１１４から発光層１３への不純物の拡散を遮断する機能も有している。ｐ型クラッド層１１４の不純物の拡散とは、例えば製造プロセスの熱履歴によるｐ型クラッド層１１４のドーパントの拡散を例示できる。
次に、ドープ膜１１４ｍ、１１４ｂは、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲である）であってドーパントを含むものが好ましい。組成比ｙのより好ましい範囲は、０≦ｙ＜０．１であり、最も好ましい範囲は０≦ｙ＜０．０５である。Ａｌの組成比ｙを小さくするほど、ドープ膜１１４ｍ、１１４ｂにドーパントをドープさせやすくなる反面、Ａｌを添加することでｐ型クラッド層１１４のバンドギャップエネルギーを大きくできる。このため本実施形態におけるドープ膜１１４ｍ、１１４ｂは、第１の実施形態のドープ膜１４ｂとは異なり、好ましくはＡｌを添加する。
また、ドープ膜１１４ｍの組成比をｙｍとし、ドープ膜１１４ｂの組成比をｙｂとした場合の両者の差は、０≦（ｙｍ−ｙｂ）＜０．４が好ましく、０．０１≦（ｙｍ−ｙｂ）＜０．１がより好ましく、０．０１≦（ｙｍ−ｙｂ）＜０．０５が最も好ましい。
また、本実施形態では、複数のドープ膜１１４ｍ、１１４ｂのうち、最も発光層１３寄りに位置するドープ膜１１４ｍのドーパント濃度を、他のドープ膜１１４ｂのドーパント濃度よりも高くすることが好ましい。ドーパントとしてはＭｇが好ましい。最も発光層１３寄りに位置するドープ膜１１４ｍのドーパント濃度は、１×１０１６〜５×１０２１ｃｍ−３の範囲が好ましく、１×１０１７〜１×１０２１ｃｍ−３の範囲がより好ましく、１×１０１８〜５×１０２０ｃｍ−３の範囲が最も好ましい。また、その他のドープ膜１１４ｂのドーパント濃度は、１×１０１６〜５×１０２１ｃｍ−３の範囲が好ましく、１×１０１７〜１×１０２１ｃｍ−３の範囲がより好ましく、１×１０１８〜５×１０２０ｃｍ−３の範囲が最も好ましい。ドープ膜１１４ｍとドープ膜１１４ｂとのドーパント濃度比は、ドープ膜１１４ｍ：ドープ膜１１４ｂ＝１．１：１〜３：１の範囲が好ましく、１．３：１〜３：１の範囲がより好ましく、１．５：１〜２：１の範囲が最も好ましい。
ドープ膜１１４ｍ、１１４ｂが好ましくはＡｌＧａＮからなる不純物半導体で構成されることで、ｐ型クラッド層１１４全体のキャリア濃度が高められるとともに、ｐクラッド層１４のバンドギャップエネルギーを高められる。これにより、発光層１３に対して正孔をより多く注入することが可能となり、発光素子２の更なる高出力化が可能になる。また、最も発光層１３寄りに配置されたドープ膜１１４ｍのドーパント濃度を他のドープ膜１１４ｂより高くすることで、発光層１３に対して正孔をより多く注入することが可能となり、更なる発光素子２の高出力化を実現できる。
アンドープ膜１１４ａ及びドープ膜１１４ｍ、１１４ｂの厚みはそれぞれ、６０Å（６ｎｍ）以下であることが好ましく、４０Å（４ｎｍ）以下であることがより好ましく、１０Å（１ｎｍ）以上２５Å（２．５ｎｍ）以下の範囲であることが最も好ましい。超格子構造を形成するアンドープ膜１１４ａ及びドープ膜１１４ｍ、１１４ｂの厚みがそれぞれ１００Å（１０ｎｍ）超だと、結晶欠陥等を多く含む層となり、好ましくない。
また、ｐ型クラッド層１１４の全体の膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。
『発光素子の製造方法』
本実施形態の発光素子２では、ｐ型クラッド層１１４の構成のみ、第１の実施形態の発光素子１と異なっている。従って、以下の製造方法の説明では、主にｐ型クラッド層１１４の形成工程について説明する。
本実施形態の発光素子２を製造するには、先ず第１の実施形態と同様にして、基板１１上に、バッファ層２１、下地層２２、ｎ型コンタクト層１２ａ、ｎ型クラッド層１２ｂ及び発光層１３を順次積層する。
（ｐ型クラッド層の形成工程）
次に、発光層１３の上に、ｐ型クラッド層１１４を形成する。ｐ型クラッド層１１４（第１のp型半導体層）を形成する工程は、アンドープ膜形成工程とドープ膜形成工程とを交互に繰り返し行い、アンドープ膜１１４ａとドープ膜１１４ｍ、１１４ｂとが交互に複数積層されてなる超格子構造を形成する工程である。また、本実施形態では、アンドープ膜形成工程とドープ膜形成工程とを連続して行うことが好ましい。
＜アンドープ膜形成工程＞
アンドープ膜形成工程では、まず発光層１３上において、Ａｌ源、Ｇａ源及び窒素源を少なくとも含有する第１の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲）であってドーパントを含まないアンドープ膜１１４ａを積層する。
第１反応ガスに含まれるＡｌ源、Ｇａ源、窒素源は、第１の実施形態と同様のものを用いることができる。また、第１反応ガスにはさらに、キャリアガスとして水素または窒素を含ませることができる。アンドープ膜１１４ａの形成温度の下限及び上限は、第１の実施形態の場合と同様でよい。
＜ドープ膜形成工程＞
次に、アンドープ膜形成工程に引き続いて、ドープ膜形成工程を行う。ドープ膜形成工程では、形成したアンドープ膜１１４ａ上において、Ｇａ源、窒素源及びドーパント源を少なくとも含有する第２の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲）であってドーパントを含むドープ膜１１４ｍを積層する。
第２反応ガスに含まれるＧａ源及び窒素源は、第１反応ガスに含まれるＧａ源及び窒素源と同じでよい。ドーパント源には、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）等を用いればよい。第２反応ガスにはさらに、キャリアガスとして水素または窒素を含ませることができる。
第２反応ガスにはＡｌ源が含まれないが、アンドープ膜形成工程の終了直後のＭＯＣＶＤ反応装置のチャンバ内には、アンドープ膜形成工程で用いたＡｌ源が残留している。本実施形態のドープ膜形成工程では、この残留したＡｌ源を第２反応ガスに混入させた状態でＭＯＣＶＤ法による膜形成を行う。これによって形成されるドープ膜１１４ｍにはＡｌが含有されることになる。このようにして、Ｇａの一部がＡｌに置換された窒化ガリウム（ＧａＮ）からなるドープ膜１１４ｍが形成される。
なお、ドープ膜１１４ｍの形成温度の下限及び上限は、第１の実施形態の場合と同様でよい。
更に、アンドープ膜形成工程、ドープ膜形成工程を繰り返し行い、最後にアンドープ膜形成工程を行うことにより、超格子構造のｐ型クラッド層１１４を形成する。なお、２回目以降のドープ膜形成工程は、ドーパント源の供給量を１回目のドープ膜形成工程に比べて少なくするほかは、１回目のドープ膜形成工程と同じ成膜条件で行えばよい。これにより、ドーパント濃度が１層目のドープ膜１１４ｍよりも低いドープ膜１１４ｂが形成される。
図４には、本実施形態のｐクラッド層の形成工程における窒素源（ＮＨ３）、Ｇａ源（ＴＭＧ）、Ａｌ源（ＴＭＡ）及びドーパント源（Ｃｐ２Ｍｇ）の供給手順をグラフで示す。図４の横軸は時間であり、縦軸は供給量である。図４に示すように、窒素源を常時供給した状態で、アンドープ膜形成工程ではＧａ源（ＴＭＧ）及びＡｌ源（ＴＭＡ）を供給し、ドープ膜形成工程ではＧａ源（ＴＭＧ）及びドーパント源（Ｃｐ２Ｍｇ）を供給する。ドーパント源の供給量は、１回目のドープ膜形成工程における供給量を、２回目のドープ膜形成工程における供給量の例えば３倍とする。これにより、ドープ膜１１４ｍのドーパント濃度が、他のドープ膜１１４ｂのドーパント濃度よりも高くなる。このようにして本実施形態に係るp型クラッド層１１４を形成できる。
次いで、ｐ型コンタクト層１５、透明電極１６、ｎ型電極１８及びｐ型ボンディングパッド電極１７を形成することで、本実施形態の発光素子２が完成する。
本実施形態によれば、第１の実施形態の発光素子１及びその製造方法と同様な効果の他に、下記の効果も得られる。
即ち、本実施形態の発光素子２によれば、最も発光層１３寄りに配置されたドープ膜１１４ｍのドーパント濃度が他のドープ膜１１４ｂよりも高いので、発光層１３に対して正孔をより多く注入することが可能となり、更なる発光素子２の高出力化を実現できる。
また、ドープ膜１１４ｍ、１１４ｂにＡｌを添加することにより、ｐ型クラッド層１１４のバンドギャップエネルギーをより大きくすることができ、発光素子２の更なる高出力化が図られる。
また、本実施形態の発光素子２の製造方法によれば、アンドープ膜形成工程とドープ膜形成工程とを連続して行うので、アンドープ膜１１４ａの形成に用いたＡｌ源がＭＯＣＶＤ装置のチャンバ内から完全に排出される前にドープ膜形成工程が開始される。これにより、ドープ膜形成工程において第２反応ガス中にＡｌ源が残留するため、ドープ膜１１４ｍ、１１４ｂにＡｌが含まれることになる。ドープ膜１１４ｍ、１１４ｂに若干のＡｌが含有されてＡｌＧａＮ系の膜となることで、ｐ型クラッド層１１４のバンドギャップエネルギーをより大きくすることができ、より高出力な発光素子２を製造できる。
なお、ドープ膜形成工程の終了直後のチャンバ内には、ドーパント源が残留することになるが、アンドープ膜形成工程において形成されるアンドープ膜はＡｌの含有量が比較的高くドーパントがドープされにくいため、ドーパント源が残留したとしてもアンドープ膜にドーパントが混入するおそれはほとんど無い。
（第３の実施形態）
図５は、本発明の第３の実施形態であるランプ（照明装置）の断面模式図である。このランプは、第１または第２の実施形態の発光素子１、２を備えて構成されている。
本実施形態のランプとしては、例えば、第１または第２の実施形態の発光素子１、２と蛍光体とを組み合わせてなるものを挙げることができる。発光素子１、２と蛍光体とを組み合わせたランプは、当業者周知の手段によって当業者周知の構成とすることができる。また、従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、本実施形態のランプにおいてもこのような技術を何ら制限されることなく採用することが可能である。
図５は、上記の発光素子１、２を用いて構成したランプの一例を模式的に示した概略図である。図５に示すランプ３は、砲弾型のものであり、図１または図３に示す発光素子１、２が用いられている。図５に示すように、半導体発光素子１、２のp型ボンディングパッド電極１７がワイヤー３３で２本のフレーム３１、３２の内の一方（図５ではフレーム３１）に接着され、発光素子１、２のｎ型電極１８（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接合されることにより、半導体発光素子１、２が実装されている。また、半導体発光素子１、２の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、上記の半導体発光素子１、２が用いられてなるので、優れた発光特性を備えたものとなる。
なお、本実施形態のランプ３は、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等いかなる用途にも用いることができる。
以下、実施例により本発明を更に詳細に説明する。
（実施例１）
図１に示す窒化ガリウム系化合物半導体からなる発光素子を製造した。まず、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１を介して、厚さ８μｍのアンドープＧａＮからなる下地層２２、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層１２ａ、厚さ２５０ｎｍのｎ型Ｇａ0.9Ｉｎ0.1Ｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＧａ0.8Ｉｎ0.2Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３を順に積層した。これらの膜はいずれも、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩｎ）、アンモニア（ＮＨ３）、ビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）、シラン（ＳｉＨ４）等を反応ガスに用いたＭＯＣＶＤ法によって形成した。
次に、上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のＡｌ０．０６Ｇａ０．９４Ｎからなるアンドープ膜と、３層のＭｇをドープしたＧａＮよりなるドープ膜とを交互に積層して、超格子構造を持つｐ型クラッド層１４を成膜した。
より具体的には、ＴＭＧの供給を停止してＧａＮ障壁層の成長が終了した後、ＮＨ３ガスを供給しながら基板温度を９７５℃へ昇温した。９７５℃にてキャリアガスの種類を窒素から水素に切り替えた。続いて、ＭＯＣＶＤ装置のチャンバ内の圧力を１５ｋＰａ、基板温度を１０５０℃に変更した。チャンバ内の圧力、基板温度が安定するのを待って、ＮＨ３とともにチャンバ内にＴＭＧとＴＭＡとを供給することにより、厚さ２．５ｎｍのＡｌ０．０６Ｇａ０．９４Ｎからなるアンドープ膜を成膜した。
次に、ＴＭＧとＴＭＡとの供給を停止して３秒間の休止工程を経た後、ＴＭＧ及びＣｐ２Ｍｇを供給し、厚さ２．５ｎｍのＭｇをドープしたＧａＮからなるドープ膜を成膜した。
以後、休止工程、アンドープ膜形成工程、休止工程、ドープ膜形成工程を順次繰り返し、最後にＡｌ０．０６Ｇａ０．９４Ｎからなるアンドープ膜を形成することにより、超格子構造よりなるｐ型クラッド層を形成した。
その後、チャンバ内の基板温度、圧力、キャリアガスの種類をそのままに保ったまま、Ｃｐ２ＭｇとＴＭＧのみを炉内へ供給して、２００ｎｍのＭｇドープＧａＮよりなるｐ型コンタクト層を形成した。
更に、ｐ型コンタクト層上に、厚さ２００ｎｍのＩＴＯからなる透明電極を一般に知られたフォトリソグラフィの手法により形成した。
そして、透明電極の上に、２００ｎｍのＡｌからなる金属反射層、８０ｎｍのＴｉからなるバリア層及び２００ｎｍのＡｕからなるボンディング層からなる３層構造のｐ型ボンディングパッドを、フォトリソグラフィの手法を用いて形成した。
次に、これもフォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎ型コンタクト層を露出させ、このｎ型コンタクト層上に金属の積層構造を有するｎ型電極を形成し、光取り出し面を半導体側とした。
この構造において、ｎ型コンタクト層のＳｉドーパント濃度は７×１０１８ｃｍ-3であり、ｎ型クラッド層のＳｉドーパント濃度は２×１０１９ｃｍ-3であり、ＧａＮ障壁層のＳｉドーパント濃度は１×１０18ｃｍ-3であり、ｐ型クラッド層のドープ膜のＭｇドーパント濃度は１×１０２１ｃｍ-3であり、ｐ型コンタクト層のＭｇドーパント濃度は１．５×１０２０ｃｍ-3であった。
実施例１の発光素子について、順方向電圧を測定したところ、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧が３．０Ｖであった。
また、その後、ＴＯ−１８缶パッケージに実装してテスターによって発光出力を計測したところ印加電流２０ｍＡにおける発光出力は２３ｍＷを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。
（実施例２）
実施例１と同様にして、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１を介して、厚さ８μｍのアンドープＧａＮからなる下地層２２、厚さ２μｍのＳｉドープｎ型ＧａＮコンタクト層１２ａ、厚さ２５０ｎｍのｎ型Ｇａ0.9Ｉｎ0.1Ｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ２．５ｎｍのＧａ0.8Ｉｎ0.2Ｎ井戸層を５回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３を順に積層した。
次に、上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のＡｌ０．０６Ｇａ０．９４Ｎからなるアンドープ膜と、３層のＭｇをドープしたＡｌ０．０１Ｇａ０．９９Ｎよりなるドープ膜とを交互に積層して、超格子構造を持つｐ型クラッド層１４を成膜した。
より具体的には、ＴＭＧの供給を停止してＧａＮ障壁層の成長が終了した後、ＮＨ３ガスを供給しながら基板温度を９７５℃へ昇温した。９７５℃にてキャリアガスの種類を窒素から水素に切り替えた。続いて、ＭＯＣＶＤ装置のチャンバ内の圧力を１５ｋＰａ、基板温度を１０５０℃に変更した。チャンバ内の圧力、基板温度が安定するのを待って、ＮＨ３とともにチャンバ内にＴＭＧとＴＭＡとを供給することにより、厚さ２．５ｎｍのＡｌ０．０６Ｇａ０．９４Ｎからなるアンドープ膜を成膜した。
次に、ＴＭＡの供給を停止するとともにＣｐ２Ｍｇを供給を開始して、厚さ２．５ｎｍのＭｇをドープしたＡｌ０．０１Ｇａ０．９９Ｎからなるドープ膜を成膜した。ドープ膜の形成時はＴＭＡの供給を停止したが、チャンバ内に残留するＴＭＡがドープ膜の結晶中に取り込まれることにより、結果としてドープ膜にＡｌが混入して、Ａｌ０．０１Ｇａ０．９９Ｎなる組成のドープ膜になった。
以後、アンドープ膜形成工程、ドープ膜形成工程を順次繰り返し、最後にＡｌ０．０６Ｇａ０．９４Ｎからなるアンドープ膜を形成することにより、超格子構造よりなるｐ型クラッド層を形成した。なお、２回目以降のドープ膜形成工程におけるＣｐ２Ｍｇの供給量は、１回目のドープ膜形成工程におけるＣｐ２Ｍｇの供給量の三分の一の量とした。
その後、チャンバ内の基板温度、圧力、キャリアガスの種類をそのままに保ったまま、Ｃｐ２ＭｇとＴＭＧのみを炉内へ供給して、２００ｎｍのＭｇドープＧａＮよりなるｐ型コンタクト層を形成した。
更に、実施例１と同様にして、ｐ型コンタクト層上に透明電極を形成し、透明電極の上にｐ型ボンディングパッド形成し、フォトリソグラフィの手法を用いてｎ型コンタクト層を露出させ、このｎ型コンタクト層上にｎ型電極を形成し、光取り出し面を半導体側とした。
この構造において、ｎ型コンタクト層のＳｉドーパント濃度は７×１０１８ｃｍ-3であり、ｎ型クラッド層のＳｉドーパント濃度は２×１０１９ｃｍ-3であり、ＧａＮ障壁層のＳｉドーパント濃度は１×１０18ｃｍ-3であり、ｐ型クラッド層のドープ膜のうち、最も発光層に近いドープ膜のＭｇドーパント濃度は２×１０２１ｃｍ-3であり、その他のドープ膜のＭｇドーパント濃度は１×１０２１ｃｍ-3であり、ｐ型コンタクト層のＭｇドーパント濃度は１．５×１０２０ｃｍ-3であった。
実施例２の発光素子について、順方向電圧を測定したところ、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧が２．０Ｖであった。
また、その後、ＴＯ−１８缶パッケージに実装してテスターによって発光出力を計測したところ印加電流２０ｍＡにおける発光出力は２２．５ｍＷを示した。またその発光面の発光分布は正極下の全面で発光しているのが確認できた。
（実施例３〜比較例６）
ｐ型クラッド層の形成条件を変更して、アンドープ膜の組成及び膜厚、ドープ膜の組成、ドーパント濃度及び膜厚、障壁層の組成及び膜厚、井戸層の組成及び膜厚を下記表１に示した通りに変更した以外は、上記実施例１と同様にして、実施例３〜比較例６の発光素子を製造した。
そして、実施例１の場合と同様にして、実施例３〜比較例６の発光素子について、順方向電圧及び発光出力を測定した。結果を表２に示す。なお、表１に示す各層の厚みは、成膜の際の成膜条件である。
Figure 0005504618
Figure 0005504618
表２に示すように、実施例１〜１５はいずれも、順方向電圧が比較的低く、また、発光出力が２０ｍＷ以上となり、高輝度で低消費電力の発光素子となった。
一方、比較例１〜６では、駆動電圧が大幅に上昇するか、発光出力が大幅に低下した。
本発明の第１の実施形態であるＩＩＩ族窒化物半導体発光素子の断面模式図である。 本発明の第１の実施形態であるＩＩＩ族窒化物半導体発光素子の製造方法を説明するグラフである。 本発明の第２の実施形態であるＩＩＩ族窒化物半導体発光素子の断面模式図である。 本発明の第２の実施形態であるＩＩＩ族窒化物半導体発光素子の製造方法を説明するグラフである。 本発明の第３の実施形態であるＩＩＩ族窒化物半導体発光素子を備えたランプを示す断面模式図である。
符号の説明
１、２…発光素子（ＩＩＩ族窒化物半導体発光素子）、３…ランプ（照明装置）、１２…ｎ型半導体層、１３…発光層（活性層）、１３ａ…障壁層、１３ｂ…井戸層、１４…ｐ型クラッド層（第１のｐ型半導体層）、１４ａ、１１４ａ…アンドープ膜、１４ｂ、１１４ｂ、１１４ｍ…ドープ膜、１５…ｐ型コンタクト層（第２のｐ型半導体層）。

Claims (6)

  1. ｎ型半導体層と、
    前記ｎ型半導体層に積層された多重量子井戸構造からなる活性層と、
    前記活性層に積層された第１のｐ型半導体層と、
    前記第１のｐ型半導体層に積層された第２のｐ型半導体層とを有し、
    前記第１のｐ型半導体層が、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲である）であってドーパントを含まないアンドープ膜と、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲である）であってドーパントを含む
    ドープ膜とが交互に複数積層されてなる超格子構造からなる層であって、
    前記第１のｐ型半導体層におけるドープ膜のＡｌ含有量が、アンドープ膜のＡｌ含有量
    よりも少なく、かつ前記第１のｐ型半導体層を構成する複数の前記ドープ膜のうち、最も前記活性層寄りに配置されたドープ膜のドーパント濃度が、他のドープ膜のドーパント濃度より高く、
    しかも前記第１のｐ型半導体層においては、前記活性層側の面および第２のｐ型半導体
    層側の面にアンドープ膜が配置された構成とされていることを特徴とするＩＩＩ族窒化物
    半導体発光素子。
  2. 前記ドープ膜がＧａＮからなることを特徴とする請求項１に記載のＩＩＩ族窒化物半導体発光素子。
  3. 前記活性層が、井戸層と、膜厚が２０Å以上７０Å未満の障壁層とが交互に複数積層された多重井戸構造からなることを特徴とする請求項１乃至請求項２の何れかに記載のＩＩＩ族窒化物半導体発光素子。
  4. 前記第１のｐ型半導体層がｐ型クラッド層であり、前記第２のｐ型半導体層がｐ型コンタクト層であることを特徴とする請求項１乃至請求項３の何れか一項に記載のＩＩＩ族窒化物半導体発光素子。
  5. 請求項１乃至請求項４の何れかに記載のＩＩＩ族窒化物半導体発光素子を備えたことを特徴とする照明装置。
  6. ｎ型半導体層と多重量子井戸構造からなる活性層とが積層された積層膜上において、 Ａｌ源、Ｇａ源及び窒素源を少なくとも含有する第１の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｘＧａ１−ｘＮなる組成（組成比を示すｘは０＜ｘ≦０．４の範囲である）であってドーパントを含まないアンドープ膜を積層するアンドープ膜形成工程と、Ｇａ源、窒素源及びドーパント源を少なくとも含有する第２の反応ガスを用いたＭＯＣＶＤ法によって、ＡｌｙＧａ１−ｙＮなる組成（組成比を示すｙは０≦ｙ＜０．４の範囲である）であってドーパントを含むドープ膜を積層するドープ膜形成工程と、を交互に繰り返し行い、前記アンドープ膜と前記ドープ膜とが交互に複数積層されてなる超格子構造からなる第１のｐ型半導体層を形成する工程と、
    前記第１のｐ型半導体層に第２のｐ型半導体層を積層する工程と、を含み、
    前記アンドープ膜形成工程と前記ドープ膜形成工程とを交互に繰り返し行うにあたって
    は、ドープ膜のＡｌ含有量が、アンドープ膜のＡｌ含有量よりも少なくなるように、しか
    も前記活性層側の面および第２のｐ型半導体層側の面にアンドープ膜が配置されるように
    、アンドープ膜およびドープ膜を形成し、
    かつ前記アンドープ膜形成工程と前記ドープ膜形成工程との間に休止工程を設けることを特徴とするＩＩＩ族窒化物半導体発光素子の製造方法。
JP2008308665A 2008-12-03 2008-12-03 Ｉｉｉ族窒化物半導体発光素子及びその製造方法 Active JP5504618B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008308665A JP5504618B2 (ja) 2008-12-03 2008-12-03 Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US12/614,111 US8642992B2 (en) 2008-12-03 2009-11-06 Group III nitride compound semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008308665A JP5504618B2 (ja) 2008-12-03 2008-12-03 Ｉｉｉ族窒化物半導体発光素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010135490A JP2010135490A (ja) 2010-06-17
JP5504618B2 true JP5504618B2 (ja) 2014-05-28

Family

ID=42239420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008308665A Active JP5504618B2 (ja) 2008-12-03 2008-12-03 Ｉｉｉ族窒化物半導体発光素子及びその製造方法

Country Status (2)

Country Link
US (1) US8642992B2 (ja)
JP (1) JP5504618B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659738B1 (ko) * 2010-07-08 2016-09-26 엘지이노텍 주식회사 발광 소자 제조방법
US9142743B2 (en) * 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
US9012939B2 (en) * 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
JP5874592B2 (ja) * 2012-09-21 2016-03-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
KR102198693B1 (ko) 2014-01-15 2021-01-06 삼성전자주식회사 반도체 발광소자
FR3028671B1 (fr) * 2014-11-19 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Diode electroluminescente a puits quantiques dopes et procede de fabrication associe
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
TWI577046B (zh) * 2014-12-23 2017-04-01 錼創科技股份有限公司 半導體發光元件及其製作方法
CN113451451B (zh) * 2020-08-20 2022-09-13 重庆康佳光电技术研究院有限公司 Led外延层及其电流扩展层的生长方法、led芯片

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713095B2 (ja) * 1993-01-08 1998-02-16 日亜化学工業株式会社 半導体発光素子およびその製造方法
JPH0883770A (ja) * 1994-09-13 1996-03-26 Oki Electric Ind Co Ltd 半導体超格子構造の形成方法
JP3987898B2 (ja) 1996-09-03 2007-10-10 独立行政法人理化学研究所 量子ドット形成方法及び量子ドット構造体
JP4277283B2 (ja) * 1997-07-22 2009-06-10 日亜化学工業株式会社 窒化物半導体発光素子
JP3301601B2 (ja) * 1998-01-27 2002-07-15 日亜化学工業株式会社 窒化物半導体発光素子
JP3660801B2 (ja) 1998-06-04 2005-06-15 三菱電線工業株式会社 ＧａＮ系半導体発光素子
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
JP3773713B2 (ja) 1999-08-24 2006-05-10 三洋電機株式会社 量子箱の形成方法
ATE387736T1 (de) * 2001-11-05 2008-03-15 Nichia Corp Halbleiterelement
US20030160229A1 (en) 2002-02-25 2003-08-28 Kopin Corporation Efficient light emitting diodes and lasers
JP3951973B2 (ja) * 2003-06-27 2007-08-01 日亜化学工業株式会社 窒化物半導体素子
TW200505063A (en) * 2003-07-10 2005-02-01 Nichia Corp Nitride semiconductor laser element
JP2005268581A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体発光素子
JP2007214378A (ja) * 2006-02-09 2007-08-23 Rohm Co Ltd 窒化物系半導体素子
KR101071450B1 (ko) * 2006-12-22 2011-10-10 쇼와 덴코 가부시키가이샤 Ⅲ족 질화물 반도체층의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Also Published As

Publication number Publication date
US20100148150A1 (en) 2010-06-17
JP2010135490A (ja) 2010-06-17
US8642992B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US8502254B2 (en) Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp
TWI447958B (zh) 半導體發光元件之製造方法及燈、電子機器、及機械裝置
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
TW201724560A (zh) 氮化物半導體發光元件
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5533093B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5601281B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2010100900A1 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP5105738B2 (ja) 窒化ガリウム系化合物半導体積層物の製造方法
JP2004214337A (ja) 窒化物半導体発光素子
JP5648446B2 (ja) 半導体発光素子の製造方法
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011018852A (ja) 半導体素子の製造方法およびランプ、電子機器、機械装置
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2014082396A (ja) 窒化物半導体発光素子
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R150 Certificate of patent or registration of utility model

Ref document number: 5504618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150