JP5500290B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5500290B2 JP5500290B2 JP2013089895A JP2013089895A JP5500290B2 JP 5500290 B2 JP5500290 B2 JP 5500290B2 JP 2013089895 A JP2013089895 A JP 2013089895A JP 2013089895 A JP2013089895 A JP 2013089895A JP 5500290 B2 JP5500290 B2 JP 5500290B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- solder
- side plate
- plate member
- electrode plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
ミドルサイド電極板と半導体素子とをはんだ接合する際、はんだコテ等の加熱器具を使用して、ミドルサイド電極板の接合部位を所定温度まで加熱しておかなければならない。ところが、2in1パワーカードでは、ハイサイド側半導体素子とローサイド側半導体素子との両方を一枚板のミドルサイド電極板に接続しているため、全長の長いミドルサイド電極板を用いる必要がある。そのため、例えばハイサイド側半導体素子とミドルサイド電極板とをはんだ接合する際に、ミドルサイド電極板のハイサイド側に加えた熱がローサイド側へと逃げてしまい、加熱効率が悪かった。同様に、ローサイド側半導体素子とミドル
サイド電極板とをはんだ接合する際に、ミドルサイド電極板のローサイド側に加えた熱がハイサイド側へと逃げてしまい、加熱効率が悪かった。その結果、ミドルサイド電極板の接合部位を必要な温度まで加熱するのに、長い時間が必要であるという問題があった。この場合には、加熱器具等による消費電力も増大してしまう。
(1)ハイサイド側半導体素子とローサイド側半導体素子とを備え、両面からの冷却を可能とする半導体装置において、前記ハイサイド側半導体素子に接続するハイサイド電極板と、前記ローサイド側半導体素子に接続するローサイド電極板と、前記ハイサイド側半導体素子及び前記ローサイド側半導体素子に接続するミドルサイド電極板とを備え、前記ミドルサイド電極板は、前記ハイサイド側半導体素子を接続するハイサイド側板部と、前記ローサイド側半導体素子を接続するローサイド側板部とが、前記ハイサイド側板部及び前記ローサイド側板部より断面積の小さい連結部を介して連結されたものであることを特徴とする。
ここで、「断面積の小さい連結部」とは、一方の素子との接合部位に加えた熱が連結部を越えて他方の素子側へと逃げるのを抑制するのに十分小さい断面積であればよく、かつ電極板の通電性能や冷却器による冷却性能を確保する必要もあることから、連結部の断面積は、ハイサイド側板部及びローサイド側板部の断面積の1/5〜1/2程度であることが望ましい。
(1)2物体間を移動する熱の移動量は、2物体間における熱の伝達面積に比例する。そこで、本発明の半導体装置では、ハイサイド側板部とローサイド側板部とを、断面積の小さい連結部を介して連結することで、ハイサイド側板部とローサイド側板部との間における熱の伝達面積を小さくしている。これにより、ハイサイド側板部とハイサイド側半導体素子とをはんだ接合する際、ハイサイド側板部の接合部位に加えた熱が連結部を越えてローサイド側板部へと逃げるのを抑制することができる。同様に、ローサイド側板部とローサイド側半導体素子とをはんだ接合する際、ローサイド側板部の接合部位に加えた熱が連結部を越えてハイサイド側板部へと逃げるのを抑制することができる。こうして、ミドルサイド電極板の加熱効率を高めることができるので、接合部位を必要な温度まで加熱するのにかかる時間を短縮でき、製造時にはんだ接合工程で要する時間を短くすることができる。これに伴って、加熱器具等による消費電力も低減することができる。
例えば、連結部の断面積を、ハイサイド側板部及びローサイド側板部の断面積の1/5〜1/2程度にすることで、実際の製造工程において、はんだ接合工程で要する時間を半減することができる。
本実施形態に係る2in1パワーカードの全体構成について、図1を参照しながら説明する。図1は、本発明の実施形態に係る2in1パワーカードの全体構成を示す上面図である。
2in1パワーカード1は、図1に示すように、ハイサイド側のスイッチング回路を構成するハイサイド側回路部10と、ローサイド側のスイッチング回路を構成するローサイド側回路部20とを備えている。ハイサイド側回路部10には、P極側に接続するハイサイド側パワー素子11が実装されている。ローサイド側回路部20には、N極側に接続するローサイド側パワー素子21が実装されている。なお、図1では、両パワー素子11,21をモータ側に接続するための出力バスバーを省略して示している。
ハイサイド側パワー素子11は、IGBT(Insulated Gate Bipolar Transistor)1
1Aとダイオード11Bとが、1組となって構成されている。ハイサイド側IGBT11AのゲートGは、制御用配線15を介して、ゲート電圧を制御するための制御用端子16に接続されている。ハイサイド側IGBT11AのエミッタEは、出力側に接続されている。ハイサイド側IGBT11AのコレクタCは、バスバー13を介してP極側に接続されている。そして、ハイサイド側ダイオード11Bは、ハイサイド側IGBT11AのエミッタE−コレクタC間に並列接続されている。
構成されている。ローサイド側IGBT21AのゲートGは、制御用配線25を介して、ゲート電圧を制御するための制御用端子26に接続されている。ローサイド側IGBT21AのエミッタEは、バスバー23を介してN極側に接続されている。ローサイド側IGBT21AのコレクタCは、出力側に接続されている。そして、ローサイド側ダイオード21Bは、ローサイド側IGBT21AのエミッタE−コレクタC間に並列接続されている。
図3に示すように、ハイサイド側回路部10では、ハイサイド電極板12、ハイサイド側パワー素子11、ハイサイド側ブロック電極14、ハイサイド側板部31が、この順に積層されている。ハイサイド電極板12、ハイサイド側ブロック電極14及びハイサイド側板部31は、それぞれ矩形平板形状をなしており、銅板又は銅板やアルミ板にニッケルをめっきしたものである。そして、ハイサイド電極板12の上面12aと、ハイサイド側パワー素子11の下面11bとの間には、はんだ層2が形成されている。また、ハイサイド側パワー素子11の上面11aと、ハイサイド側ブロック電極14の下面14bとの間には、はんだ層3が形成されている。さらに、ハイサイド側ブロック電極14の上面14aと、ハイサイド側板部31の下面31bとの間には、はんだ層4が形成されている。また、ハイサイド側板部31の中央には、はんだを注入するために厚さ方向へ貫通形成されたはんだ注入口32が設けられている。
ミドルサイド電極板30は、図4に示すように、ハイサイド側パワー素子11を接続するハイサイド側板部31と、ローサイド側パワー素子21を接続するローサイド側板部35と、ハイサイド側板部31とローサイド側板部35とを連結する連結部36とが、一体に形成されたものである。ハイサイド側板部31とローサイド側板部35とは、略同じ矩
形平板形状をなしている。ハイサイド側板部31とローサイド側板部35との連結位置は、ハイサイド側板部31及びローサイド側板部35それぞれの端面における中央位置である。ハイサイド側板部31の上面視中央には、はんだを注入するために厚さ方向へ貫通形成されたはんだ注入口32が設けられている。なお、はんだ注入口32の位置や数は、素子の接続位置や接続数に応じて変更してもよい。
次に、本実施形態に係る2in1パワーカードの製造方法について、図6〜図12を参照しながら説明する。本実施形態の製造方法では、主として、第1はんだ接合工程、封止工程、研削工程、第2はんだ接合工程、第3はんだ接合工程、仕上げ工程が、この順に行われる。図6は、同製造方法における第1はんだ接合工程の様子を示す断面図である。図7は、同製造方法における封止工程の様子を示す断面図である。図8は、同製造方法における研削工程の様子を示す断面図である。図9は、同製造方法における第2はんだ接合工程の様子を示す断面図である。図10は、同製造方法における第3はんだ接合工程の様子を示す断面図である。図11は、同製造方法における仕上げ工程の様子を示す断面図である。図12は、第3はんだ接合工程時のミドルサイド電極板における熱伝達の様子を示す説明図である。なお、図6〜図9では、ローサイド側を上下方向に反転させた状態で各工程を行うため、図3の場合とは、上面及び下面が逆になっている。
出たはんだは、後の仕上げ工程で取り除かれるので、はんだ注入器9による注入量の精度は、厳密に管理されていなくてもよい。
ところで、2in1パワーカード1では、ハイサイド側パワー素子11とローサイド側パワー素子21との両方を一枚板のミドルサイド電極板30に接続しているため、ミドルサイド電極板30の全長が長い。したがって、ハイサイド側ブロック電極14とハイサイド側板部31とをはんだ接合する際に、ミドルサイド電極板30のハイサイド側に加えた熱がローサイド側へと逃げてしまう。
図13(a)は、本実施形態の変更例1に係るミドルサイド電極板の連結部分を拡大して示す断面図である。なお、図13(a)では、ミドルサイド電極板を連結方向Xに沿って切断した断面を示している。
本実施形態の変更例1に係るミドルサイド電極板70は、図13(a)に示すように、ハイサイド側パワー素子11に接続するハイサイド側板部71と、ローサイド側パワー素子21に接続するローサイド側板部75とが、一体に形成されたものである。ハイサイド側板部71とローサイド側板部75との間には、ミドルサイド電極板70を厚さ方向Zに
おける両側から凹ませた凹部72,73が形成されている。この凹部72,73を形成したときの残存部分が、ハイサイド側板部71とローサイド側板部75とを連結する連結部76となっている。この例では、連結部76の厚みT1を、ハイサイド側板部71及びローサイド板部75の厚みT2の1/2程度としている。なお、連結部76の厚みT1は、一方の素子との接合部位に加えた熱が連結部76を越えて他方の素子側へと逃げるのを抑制するのに十分小さい厚みであればよく、例えばハイサイド板部71及びローサイド板部75の厚みT2の1/3〜1/2以下であればよい。
図13(b)は、本実施形態の変更例2に係るミドルサイド電極板の連結部分を拡大して示す断面図である。なお、図13(b)では、ミドルサイド電極板を連結方向Xに沿って切断した断面を示している。
本実施形態の変更例2に係るミドルサイド電極板80は、図13(b)に示すように、ハイサイド側パワー素子11に接続するハイサイド側板部81と、ローサイド側パワー素子21に接続するローサイド側板部85とが、一体に形成されたものである。ハイサイド側板部81とローサイド側板部85との間には、ミドルサイド電極板80を厚さ方向Zにおける一端側(図中上側)から凹ませた凹部82が形成されている。この凹部82を形成したときの残存部分が、ハイサイド側板部81とローサイド側板部85とを連結する連結部86となっている。
的に連結方向Xに長くすることができる。これにより、熱が連結部86を越えてローサイド側板部85へと逃げるのをより確実に抑制することができる。
図13(c)は、本実施形態の変更例3に係るミドルサイド電極板の連結部分を拡大して示す断面図である。なお、図13(c)では、ミドルサイド電極板を連結方向Xに沿って切断した断面を示している。
本実施形態の変更例3に係るミドルサイド電極板90は、図13(c)に示すように、ハイサイド側パワー素子11に接続するハイサイド側板部91と、ローサイド側パワー素子21に接続するローサイド側板部95とが、一体に形成されたものである。ハイサイド側板部91とローサイド側板部95との間には、ミドルサイド電極板90を厚さ方向Zにおける一端側(図中下側)から凹ませた凹部92が形成されている。この凹部92を形成したときの残存部分が、ハイサイド側板部91とローサイド側板部95とを連結する連結部96となっている。
また、本実施形態の変更例3でも、ミドルサイド電極板90の厚さ方向Zにおける下側にのみ凹部92を形成しているので、本実施形態の変更例1のように厚さ方向Zにおける両側に凹部72,73を形成する場合に比べて、容易に形成することができる。
これに対して、本実施形態の変更例3では、ミドルサイド電極板90の厚さ方向Zにおける下側に凹部92を形成することにより、冷却器との接触面90aを小さくすることがないため、ミドルサイド電極板90の冷却性能を確保することができる。なお、本実施形態の変更例3においても、凹部92を連結方向Xに延設すれば、連結部96を実質的に連結方向Xに長くすることができる。これにより、熱が連結部96を越えてローサイド側板部95へと逃げるのをより確実に抑制できる。
[参考例]
従来、2in1パワーカードにおいては、2in1化した後に一方の素子の不良が発見されると、正常な他方の素子をも含めて、丸ごと廃棄せざるを得ないという問題があった。こうした問題点を解決したものが、以下に示す参考例である。
参考例1に係る2in1パワーカードの構成について、図14を参照しながら説明する。
図14は、参考例1に係る2in1パワーカードを示す断面図である。なお、参考例1に係る2in1パワーカード100は、上記実施形態のものと基本的に同様の構成を有するため、同一部品については同符号を付して説明を適宜省略し、以下では相違点を中心に説明する。
2in1パワーカード100は、図14に示すように、ハイサイド側半導体素子11に接続するハイサイド電極板12と、ローサイド側半導体素子21に接続するローサイド電極板22と、ハイサイド側半導体素子11及びローサイド側半導体素子21に接続するミドルサイド電極板110とを備えている。
イド側ブロック電極24の下面24aとの間に、それぞれはんだ箔を挿入し、ローサイド側ブロック電極24、ローサイド側パワー素子21及びローサイド側板部材115を重ねたまま丸ごと加熱して、はんだ箔を溶融させることにより、はんだ層6,7を形成する。これにより、ローサイド側パワー素子21と、ローサイド側板部材115とが、電気的及び熱的に接続される。また、ローサイド側パワー素子21と、ローサイド側ブロック電極24とが、電気的及び熱的に接続される。こうして形成されたものが、ローサイド側接合体118である。なお、はんだ箔を挿入してはんだ層6,7を形成する場合を示したが、溶融はんだを注入してはんだ層6,7を形成してもよい。
を除去した状態で、ハイサイド側板部材111とローサイド側板部材115とを接続して2in1化するようにしている。これは、2in1化した後に、一方の素子の不良が発見されると、正常な他方の素子をも含めて、丸ごと廃棄せざるを得ないからである。
参考例1の参考変更例1に係る接合構造では、図20(a)に示すように、ハイサイド側板部材111の接合端面とローサイド側板部材115の接合端面とに、互いに上下段違いとなるように凸部171,175が形成されている。そして、凸部171,175同士を嵌め合わせたときの隙間Gに溶融はんだを注入することで、ハイサイド側板部材111とローサイド側板部材115との接合端面において、階段状のはんだ層101が形成されている。
参考例1の参考変更例1によれば、ハイサイド側板部材111及びローサイド側板部材115の接合端面に溶融はんだを注入する際、下側の凸部175によってはんだが下側へと漏れ落ちるのを防止できるので、はんだ接合を容易に行うことができる。
参考例1の参考変更例2に係る接合構造では、図20(b)に示すように、ハイサイド側板部材111の接合端面とローサイド側板部材115の接合端面とにおいて、互いに上下段違いとなるように凸部171,175が形成され、上側に位置するハイサイド側板部材111の凸部171には、はんだを注入するために厚さ方向へ貫通形成されたはんだ注入口172が設けられている。そして、凸部171,175同士を嵌め合わせたときの隙間Gにはんだ注入口172から溶融はんだを注入することで、ハイサイド側板部材111とローサイド側板部材115との接合端面において、階段状のはんだ層101が形成されている。
参考例1の参考変更例2によれば、はんだ注入口172からハイサイド側板部材111及びローサイド側板部材115の接合端面に溶融はんだを注入でき、かつ、注入の際に下側の凸部175によってはんだが下側へと漏れ落ちるのを防止できるので、はんだ接合をさらに容易に行うことができる。
参考例1の参考変更例3は、参考例1に示す構造(図14参照)及び参考例1の参考変更例1に示す構造(図20(a)参照)を採用した場合の連結部分の例である。参考例1の参考変形例3に係るミドルサイド電極板110Aは、図21(a)に示すように、ハイサイド側パワー素子11に接続するハイサイド側板部材111と、ローサイド側パワー素子21に接続するローサイド側板部材115とが、はんだ層101によりはんだ接合されたものである。ハイサイド側板部材111には、ハイサイド側スリット176A,176Aが形成されている。ハイサイド側スリット176A,176Aは、ハイサイド側板部材111の方向Yにおける両端側から、中央に向けて方向Yに延設されたものである。このハイサイド側スリット176A,176Aを形成したときの残存部分が、ハイサイド側連結部177Aとなっている。
一方、ローサイド側板部材115には、ローサイド側スリット178A,178Aが形成されている。ローサイド側スリット178A,178Aは、ローサイド側板部材115の方向Yにおける両端側から、中央に向けて方向Yに延設されたものである。このローサイド側スリット178A,178Aを形成したときの残存部分が、ローサイド側連結部179Aとなっている。
参考例1の参考変更例4は、参考例1に示す構造(図14参照)及び参考例1の参考変更例1に示す構造(図20(a)参照)を採用した場合の連結部分の例である。参考例1の参考変更例4に係るミドルサイド電極板110Bは、図21(b)に示すように、ハイサイド側パワー素子11に接続するハイサイド側板部材111と、ローサイド側パワー素子21に接続するローサイド側板部材115とが、はんだ層101によりはんだ接合されたものである。ハイサイド側板部材111には、ハイサイド側スリット176Bが形成されている。ハイサイド側スリット176Bは、ハイサイド側板部材111の方向Yにおける一端側(図中下側)から、他端側(図中上側)へ向けて方向Yに延設されたものである。このハイサイド側スリット176Bを形成したときの残存部分が、ハイサイド側連結部177Bとなっている。
一方、ローサイド側板部材115には、ローサイド側スリット178Bが形成されている。ローサイド側スリット178Bは、ローサイド側板部材115のY方向における一端側(図中下側)から、他端側(図中上側)へ向けてY方向に延設されたものである。このローサイド側スリット178Bを形成したときの残存部分が、ローサイド側連結部179Bとなっている。
ット176B,178Bの残存部分であるため、各連結部177B,179Bの断面積は、ハイサイド側板部材111及びローサイド側板部材115より小さくなっている。これにより、ハイサイド側板部材111とローサイド側板部材115との接合部位を必要な温度まで加熱するのにかかる時間を短縮でき、製造時にはんだ接合工程で要する時間をさらに短くすることができる。これに伴って、加熱器具等による消費電力もさらに低減することができる。
特に、参考例1の参考変更例4では、各スリット176B,178Bを、方向Yにおける一端側のみから切り取った形状としているため、参考例1の参考変更例3のように方向Yにおける両端側から切り取った形状のスリット176A,176A,178A,178Aに比べて、容易に形成することができる。
参考例1の参考変更例5及び参考変更例6は、参考変更例2に示す接合構造(図20(b)参照)を採用した場合の連結部分の例である。参考変更例5及び参考変更例6では、図22(a)及び(b)に示すように、ハイサイド側板部材111の凸部171に形成されたはんだ注入口172に溶融はんだを注入することで、ハイサイド側板部材111とローサイド側板部材115とをはんだ接合することができる。こうして、参考変更例2に示す接合構造を採用した場合にも、上記した参考変更例3,4と同様の効果を得ることが可能となる。
参考例2に係る2in1パワーカードの構成について、図23を参照しながら説明する。図23は、参考例2に係る2in1パワーカードを示す断面図である。なお、参考例2に係る2in1パワーカード120は、上記実施形態及び参考例1のものと基本的に同様の構成を有するため、同一部品については同符号を付して説明を適宜省略し、以下では相違点を中心に説明する。
2in1パワーカード120は、図23に示すように、ハイサイド側半導体素子11に接続するハイサイド電極板12と、ローサイド側半導体素子21に接続するローサイド電極板22と、ハイサイド側半導体素子11及びローサイド側半導体素子21に接続するミドルサイド電極板130とを備えている。
工程、封止工程、研削工程、第2はんだ接合工程、仕上げ工程が、この順に行われる。図24は、同製造方法における第1はんだ接続工程の様子を示す断面図である。図25は、同製造方法における封止工程の様子を示す断面図である。図26は、同製造方法における研削工程の様子を示す断面図である。図27は、同製造方法における第2はんだ接合工程の様子を示す断面図である。図28は、同製造方法における仕上げ工程の様子を示す断面図である。
また、参考例2では、ハイサイド側板部材131とローサイド側板部材135とが、中継部材139を介して上下位置が反転するように配置されているため、参考例1のようにハイサイド側板部材111とローサイド側板部材115とが同じ高さに配置されている場
合と使い分けて使用すれば、配置の自由度や組付性を向上させることが可能となる。
参考例2に係る参考変更例1では、図29(a)に示すように、ハイサイド側板部材131のはんだ注入口133の周囲に、スリット145A,145Aが形成されている。このスリット145A,145Aは、ハイサイド側板部材131の方向Yにおける両端側から、中央に向けて方向Yに延設されたものである。このスリット145A,145Aを形成したときの残存部分が、連結部146Aとなっている。
参考例2に係る参考変更例1によれば、連結部146Aが方向Yに延設されたスリット145A,145Aの残存部分であるため、連結部146Aの断面積は、ハイサイド側板部材131より小さくなっている。これにより、ハイサイド側板部材131と中継部材139との接合部位を必要な温度まで加熱するのにかかる時間を短縮でき、製造時にはんだ接合工程で要する時間をさらに短くすることができる。これに伴って、加熱器具等による消費電力もさらに低減することができる。
参考例2に係る参考変更例2では、図29(b)に示すように、ハイサイド側板部材131のはんだ注入口133の周囲に、スリット145Bが形成されている。このスリット145Bは、ハイサイド側板部材131の方向Yにおける一端側(図中下側)から、他端側(図中上側)に向けて方向Yに延設されたものである。このスリット145Bを形成したときの残存部分が、連結部146Bとなっている。
参考例2に係る参考変更例2によれば、連結部146Bが方向Yに延設されたスリット145Bの残存部分であるため、連結部146Bの断面積は、ハイサイド側板部材131より小さくなっている。これにより、ハイサイド側板部材131と中継部材139との接合部位を必要な温度まで加熱するのにかかる時間を短縮でき、製造時にはんだ接合工程で要する時間をさらに短くすることができる。これに伴って、加熱器具等による消費電力もさらに低減することができる。
特に、参考例2の参考変更例2では、スリット145Bを、方向Yにおける一端側のみから切り取った形状としているため、参考例2の参考変更例1のように方向Yにおける両端側から切り取った形状のスリット145A,145Aに比べて、容易に形成することができる。
参考例3に係る2in1パワーカードの構成について、図30を参照しながら説明する。図30は、参考例3に係る2in1パワーカードを示す断面図である。なお、参考例3に係る2in1パワーカード150は、上記実施形態及び参考例1,2のものと基本的に同様の構成を有するため、同一部品については同符号を付して説明を適宜省略し、以下では相違点を中心に説明する。
2in1パワーカード150は、図30に示すように、ハイサイド側半導体素子11に接続するハイサイド電極板12と、ローサイド側半導体素子21に接続するローサイド電極板22と、ハイサイド側半導体素子11及びローサイド側半導体素子21に接続するミドルサイド電極板160とを備えている。
イサイド側板部材161とローサイド側板部材165とを連結する中継部材169とを備え、ハイサイド側半導体素子11とハイサイド側板部材161との接続後かつローサイド側半導体素子21とローサイド側板部材165との接続後に、ハイサイド側板部材161とローサイド側板部材165とが中継部材169を介して接続されたものである。この2in1パワーカード150では、ハイサイド側板部材161とローサイド側板部材165とが、中継部材169を介して上下位置が反転するように配置されている。
また、参考例3でも、ハイサイド側板部材161とローサイド側板部材165とが、中継部材169を介して上下位置が反転するように配置されているため、参考例1のようにハイサイド側板部材111とローサイド側板部材115とが同じ高さに配置されている場合と使い分けて使用すれば、配置の自由度や組付性を向上させることが可能となる。
参考例3に係る参考変更例1では、図33(a)に示すように、ハイサイド側板部材161におけるはんだ層151の周囲に、スリット155A,155Aが形成されている。このスリット155A,155Aは、ハイサイド側板部材161の方向Yにおける両端側から、中央に向けて方向Yに延設されたものである。このスリット155A,155Aを形成したときの残存部分が、連結部156Aとなっている。
参考例3に係る参考変更例1によれば、連結部156Aが方向Yに延設されたスリット155A,155Aの残存部分であるため、連結部156Aの断面積は、ハイサイド側板部材161より小さくなっている。これにより、ハイサイド側板部材161と中継部材169との接合部位を必要な温度まで加熱するのにかかる時間を短縮でき、製造時にはんだ接合工程で要する時間をさらに短くすることができる。これに伴って、加熱器具等による消費電力もさらに低減することができる。
参考例3に係る参考変更例2では、図33(b)に示すように、ハイサイド側板部材161におけるはんだ層151の周囲に、スリット155Bが形成されている。このスリット155Bは、ハイサイド側板部材161の方向Yにおける一端側(図中下側)から、他端側(図中上側)に向けて方向Yに延設されたものである。このスリット155Bを形成したときの残存部分が、連結部156Bとなっている。
参考例3に係る参考変更例2によれば、連結部156Bが方向Yに延設されたスリット155Bの残存部分であるため、連結部156Bの断面積は、ハイサイド側板部材161より小さくなっている。これにより、ハイサイド側板部材161と中継部材169との接合部位を必要な温度まで加熱するのにかかる時間を短縮でき、製造時にはんだ接合工程で要する時間をさらに短くすることができる。これに伴って、加熱器具等による消費電力もさらに低減することができる。
特に、参考例3の参考変更例2では、スリット155Bを、方向Yにおける一端側のみから切り取った形状としているため、参考例3の参考変更例1のように方向Yにおける両端側から切り取った形状のスリット155A,155Aに比べて、容易に形成することができる。
共通参考変更例1のハイサイド側板部材180Aには、図34(a)に示すように、方向Yにおける両端側から中央に向けて、第1スリット181A,181Aが延設されている。この第1スリット181A,181Aを形成したときの残存部分が、連結部183Aとなっている。また、第1スリット181A,181Aの連結部183A周囲には、連結方向Xに延設された第2スリット182A,182Aが形成されている。これにより、連結部183Aの連結方向Xにおける長さが、実質的に延長されている。
共通参考変更例1によれば、第2スリット182A,182Aにより連結部183Aの連結方向Xにおける長さを実質的に延長したことで、ハイサイド側板部材180Aの接合部位185における加熱効率をより高めることができる。これにより、製造時にはんだ接合工程で要する時間をさらに短くするとともに、加熱器具等による消費電力もさらに低減することができる。また、連結部183Aの周囲を除いた電極部分では冷却器と接触させることができるので、ハイサイド側板部材180Aの冷却性能を確保することができる。
共通参考変更例2のハイサイド側板部材180Bには、図34(b)に示すように、方向Yにおける一端側(図中下側)から他端側(図中上側)に向けて、第1スリット181Bが延設されている。この第1スリット181Bを形成したときの残存部分が、連結部183Bとなっている。また、第1スリット181Bの連結部183B周囲には、連結方向Xに延設された第2スリット182Bが形成されている。これにより、連結部183Bの連結方向Xにおける長さが、実質的に延長されている。
共通参考変更例1によれば、第2スリット182Bにより連結部183Bの連結方向Xにおける長さを実質的に延長したことで、ハイサイド側板部材180Bの接合部位185における加熱効率をより高めることができる。これにより、製造時にはんだ接合工程で要する時間をさらに短くするとともに、加熱器具等による消費電力もさらに低減することができる。また、連結部183Bの周囲を除いた電極部分では冷却器と接触させることがで
きるので、ハイサイド側板部材180Bの冷却性能を確保することができる。
特に、共通参考変更例2では、スリット181B,182Bを、方向Yにおける一端側のみから切り取った形状としているため、共通参考変更例1のように方向Yにおける両端側から切り取った形状のスリット181A,181A,182A,182Aに比べて、容易に形成することができる。
例えば、上記実施形態及び参考例では、2つのパワー素子11,21を1つのパワーカードに実装した2in1パワーカードの場合を示したが、例えば3in1や6in1など、複数のインバータ回路を構成する場合に適用してもよい。
また、上記実施形態では、第3はんだ接合工程に要する時間の短縮について詳細に説明したが、これに限られず、ミドルサイド電極板30のハイサイド側板部31又はローサイド板部35の一方のみを加熱する必要がある他工程においても、同様に時間を短縮することができる。
また、上記実施形態の各変更例や上記参考例の各参考変更例を適宜自由に組み合わせてもよい。
10…ハイサイド側回路部
11…ハイサイド側パワー素子
12…ハイサイド電極板
20…ローサイド側回路部
21…ローサイド側パワー素子
22…ローサイド電極板
30…ミドルサイド電極板
31…ハイサイド側板部
33…第1スリット
34…第2スリット
35…ローサイド側板部
36…連結部
92…凹部
Claims (2)
- ハイサイド側半導体素子とローサイド側半導体素子とを備え、両面からの冷却を可能とする半導体装置において、
前記ハイサイド側半導体素子に接続するハイサイド電極板と、
前記ローサイド側半導体素子に接続するローサイド電極板と、
前記ハイサイド側半導体素子及び前記ローサイド側半導体素子に接続するミドルサイド電極板とを備え、
前記ミドルサイド電極板は、前記ハイサイド側半導体素子を接続するハイサイド側板部と、前記ローサイド側半導体素子を接続するローサイド側板部とが、前記ハイサイド側板部及び前記ローサイド側板部より断面積の小さい連結部を介して連結されたものであること、
前記連結部は、前記ミドルサイド電極板の、前記ハイサイド側半導体素子および前記ローサイド側半導体素子に接続される側から厚さ方向へ凹ませた凹部を形成したときの残存部分である
ことを特徴とする半導体装置。 - 請求項1に記載する半導体装置において、
前記残存部の断面積は、前記ハイサイド側板部及び前記ローサイド側板部の断面積の1/5〜1/2であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013089895A JP5500290B2 (ja) | 2013-04-23 | 2013-04-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013089895A JP5500290B2 (ja) | 2013-04-23 | 2013-04-23 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010116641A Division JP5488196B2 (ja) | 2010-05-20 | 2010-05-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013150011A JP2013150011A (ja) | 2013-08-01 |
JP5500290B2 true JP5500290B2 (ja) | 2014-05-21 |
Family
ID=49047143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013089895A Expired - Fee Related JP5500290B2 (ja) | 2013-04-23 | 2013-04-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5500290B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0438063U (ja) * | 1990-07-27 | 1992-03-31 | ||
JP2901941B2 (ja) * | 1996-10-02 | 1999-06-07 | 松下電器産業株式会社 | 高周波電力用半導体装置 |
JP2004208411A (ja) * | 2002-12-25 | 2004-07-22 | Denso Corp | ハーフブリッジ回路用半導体モジュール |
JP5267021B2 (ja) * | 2008-09-30 | 2013-08-21 | 株式会社デンソー | 半導体装置およびそれを用いたインバータ回路 |
-
2013
- 2013-04-23 JP JP2013089895A patent/JP5500290B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013150011A (ja) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
JP2011114176A (ja) | パワー半導体装置 | |
JP6610590B2 (ja) | 半導体装置とその製造方法 | |
JP2020077679A (ja) | 半導体モジュールおよび車両 | |
JP5488196B2 (ja) | 半導体装置 | |
KR20200069017A (ko) | 양면 냉각형 파워모듈 및 그 제조 방법 | |
JP5409889B2 (ja) | インバータ | |
JP5217015B2 (ja) | 電力変換装置及びその製造方法 | |
JP2019083292A (ja) | 半導体装置 | |
JP7176397B2 (ja) | 半導体装置とその製造方法 | |
JP5188602B2 (ja) | インバータ | |
JP5500290B2 (ja) | 半導体装置 | |
JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
JP7074046B2 (ja) | 半導体装置とその製造方法 | |
JP2015018946A (ja) | 基板回路の構造および製造方法 | |
JP7413668B2 (ja) | 半導体装置及びその製造方法 | |
JP2014183213A (ja) | 半導体モジュール、及び半導体モジュールの製造方法 | |
JP2014078616A (ja) | 電力用半導体装置 | |
JP2005026524A (ja) | 半導体装置及びその製造方法 | |
JP5217014B2 (ja) | 電力変換装置およびその製造方法 | |
JP6834673B2 (ja) | 半導体モジュール | |
US20240096720A1 (en) | Semiconductor module having a double-sided heat dissipation structure and A Method for fabricating the same | |
JP2012038847A (ja) | 電子部品搭載基板の冷却構造 | |
JP2021093499A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140225 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5500290 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |