JP5494430B2 - Information processing apparatus, motor driving apparatus using the same, and information processing method - Google Patents
Information processing apparatus, motor driving apparatus using the same, and information processing method Download PDFInfo
- Publication number
- JP5494430B2 JP5494430B2 JP2010254774A JP2010254774A JP5494430B2 JP 5494430 B2 JP5494430 B2 JP 5494430B2 JP 2010254774 A JP2010254774 A JP 2010254774A JP 2010254774 A JP2010254774 A JP 2010254774A JP 5494430 B2 JP5494430 B2 JP 5494430B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- abnormal signal
- driving
- gate
- abnormal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 40
- 238000003672 processing method Methods 0.000 title claims description 11
- 230000002159 abnormal effect Effects 0.000 claims description 186
- 230000005856 abnormality Effects 0.000 claims description 72
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 description 19
- 238000012790 confirmation Methods 0.000 description 6
- 238000003745 diagnosis Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 102220352372 c.148T>G Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
- B60L3/00—Electric devices on electrically-propelled vehicles for safety purposes; Monitoring operating variables, e.g. speed, deceleration or energy consumption
- B60L3/0023—Detecting, eliminating, remedying or compensating for drive train abnormalities, e.g. failures within the drive train
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62D—MOTOR VEHICLES; TRAILERS
- B62D5/00—Power-assisted or power-driven steering
- B62D5/04—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear
- B62D5/0457—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such
- B62D5/0481—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such monitoring the steering system, e.g. failures
- B62D5/0487—Power-assisted or power-driven steering electrical, e.g. using an electric servo-motor connected to, or forming part of, the steering gear characterised by control features of the drive means as such monitoring the steering system, e.g. failures detecting motor faults
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P29/00—Arrangements for regulating or controlling electric motors, appropriate for both AC and DC motors
- H02P29/02—Providing protection against overload without automatic interruption of supply
- H02P29/024—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load
- H02P29/0241—Detecting a fault condition, e.g. short circuit, locked rotor, open circuit or loss of load the fault being an overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
- Y02T10/00—Road transport of goods or passengers
- Y02T10/60—Other road transportation technologies with climate change mitigation effect
- Y02T10/64—Electric machine technologies in electromobility
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Transportation (AREA)
- Sustainable Energy (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
- Control Of Ac Motors In General (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、スイッチング素子のゲート駆動回路を備える情報処理装置、これを用いたモータ駆動装置、及び、情報処理方法に関する。 The present invention relates to an information processing apparatus including a gate drive circuit for a switching element, a motor driving apparatus using the same, and an information processing method.
従来、インバータ回路等を構成する上下アームのスイッチング素子をゲート駆動するゲート駆動回路およびゲート駆動方法が知られている。例えば、特許文献1に記載のゲート駆動方法では、ゲート駆動回路から上下アームのゲート駆動信号を出力するとともに、ゲート駆動回路内の上アーム用回路の電源を用いて上アームの異常を検出し、この異常信号を回路部へ伝達する。 2. Description of the Related Art Conventionally, a gate drive circuit and a gate drive method for driving a gate of switching elements of upper and lower arms constituting an inverter circuit and the like are known. For example, in the gate drive method described in Patent Document 1, the gate drive signal of the upper and lower arms is output from the gate drive circuit, and the upper arm abnormality is detected using the power supply of the upper arm circuit in the gate drive circuit, This abnormal signal is transmitted to the circuit unit.
特許文献1のゲート駆動方法では、上下アームの駆動に係る異常を検出したとき異常信号を出力し異常信号受信部へ伝達する回路が設けられている。しかしながら、仮にゲート駆動回路が正しく異常検出を行ったとしても、(1)異常信号出力部の故障で異常信号が出力されない場合、(2)異常信号を伝達する異常信号線が故障した場合、(3)異常信号受信部の受信回路が故障した場合など、異常信号を正常に通知できない場合がある。このように、異常信号通知機能が異常である場合には、上下アームの異常が現実に発生しているにもかかわらず、異常信号受信部にて上下アームの異常の発生を検知することができないという問題がある。 In the gate driving method of Patent Document 1, a circuit is provided that outputs an abnormal signal and transmits it to the abnormal signal receiving unit when an abnormality related to driving of the upper and lower arms is detected. However, even if the gate drive circuit correctly detects an abnormality, (1) when an abnormal signal is not output due to a failure in the abnormal signal output unit, (2) when an abnormal signal line that transmits the abnormal signal fails ( 3) In some cases, such as when the receiving circuit of the abnormal signal receiving unit breaks down, the abnormal signal cannot be normally notified. As described above, when the abnormality signal notification function is abnormal, the abnormality signal receiving unit cannot detect the occurrence of the abnormality of the upper and lower arms even though the abnormality of the upper and lower arms actually occurs. There is a problem.
本発明は、このような点に鑑みて創作されたものであり、その目的は、上下アームのスイッチング素子を駆動するとともに、上下アームの異常を検出して異常信号を出力するゲート駆動回路を備える情報処理装置において、異常信号の通知機能が正常であるか否かを判定する情報処理装置を提供することにある。 The present invention was created in view of the above points, and an object of the present invention is to provide a gate drive circuit that drives the switching elements of the upper and lower arms, and detects an abnormality of the upper and lower arms and outputs an abnormal signal. An object of the present invention is to provide an information processing apparatus that determines whether or not an abnormal signal notification function is normal.
請求項1〜4に記載の発明は、情報処理装置に係る発明である。請求項1に記載の情報処理装置は、ゲート駆動回路、異常信号線、異常信号受信部および指令部を備える。
ゲート駆動回路は、直列接続された上下アームのスイッチング素子に対し上アームのスイッチング素子をゲート駆動する上アーム駆動信号、及び下アームのスイッチング素子をゲート駆動する下アーム駆動信号を出力する。また、ゲート駆動回路は、上アーム駆動信号および下アーム駆動信号を出力しているにもかかわらず上下アームのスイッチング素子が作動しない異常を検出したとき異常信号を発生させ異常信号出力部から出力する。
異常信号線は、異常信号出力部から出力された異常信号を伝達する。
異常信号受信部は、異常信号線を経由して伝達された異常信号を受信する。
指令部は、ゲート駆動回路に上アーム駆動信号および下アーム駆動信号を出力させるための上アーム指令信号および下アーム指令信号を指令する。
ここで、「上下アームのスイッチング素子が作動しない異常」とは、例えば、スイッチング素子のショート故障やオープン故障をいう。
The inventions according to claims 1 to 4 are inventions related to the information processing apparatus. The information processing apparatus according to claim 1 includes a gate drive circuit, an abnormal signal line , an abnormal signal receiving unit, and a command unit .
The gate driving circuit outputs an upper arm driving signal for driving the gate of the switching element of the upper arm and a lower arm driving signal for driving the gate of the switching element of the lower arm with respect to the switching elements of the upper and lower arms connected in series. In addition, the gate drive circuit generates an abnormal signal and outputs it from the abnormal signal output unit when detecting an abnormality that the upper and lower arm switching elements do not operate even though the upper arm drive signal and the lower arm drive signal are output. .
The abnormal signal line transmits the abnormal signal output from the abnormal signal output unit.
The abnormal signal receiving unit receives the abnormal signal transmitted via the abnormal signal line.
The command unit commands an upper arm command signal and a lower arm command signal for causing the gate drive circuit to output an upper arm drive signal and a lower arm drive signal.
Here, “abnormality in which the switching elements of the upper and lower arms do not operate” means, for example, a short circuit failure or an open failure of the switching elements.
以上の構成の下、ゲート駆動回路は、ゲート駆動の開始前に、指令部からの上アーム指令信号および下アーム指令信号に基づき、通常駆動時に用いる上アーム駆動信号および下アーム駆動信号を通常とは異なるタイミングで出力することにより所定のダミー異常信号を発生させる。そして、異常信号受信部がダミー異常信号を受信したか否かを判断することで、異常信号の出力、伝達および受信に係る通知機能が正常であるか否かを判定する。
ここで、「ゲート駆動の開始前」には、初期駆動時における「開始前」の他、中断後の再駆動時における「再開前」を含む。
Under the above configuration, the gate drive circuit normally sets the upper arm drive signal and the lower arm drive signal used during normal drive based on the upper arm command signal and the lower arm command signal from the command unit before starting the gate drive. Generates a predetermined dummy abnormality signal by outputting at different timings . Then, by determining whether or not the abnormal signal receiving unit has received the dummy abnormal signal, it is determined whether or not the notification function related to the output, transmission, and reception of the abnormal signal is normal.
Here, “before start of gate drive” includes “before start” at the time of initial drive, and “before restart” at the time of redrive after interruption.
これにより、異常信号通知機能が正常であるか否かの判定をゲート駆動の開始前にすることができる。よって、異常信号通知機能が正常であることを確認した上で、ゲート駆動を開始することができるので、異常検出に対する信頼性が向上する。 As a result, it is possible to determine whether or not the abnormal signal notification function is normal before starting the gate drive. Therefore, since it is possible to start the gate drive after confirming that the abnormality signal notification function is normal, the reliability of abnormality detection is improved.
請求項2に記載の情報処理装置は、請求項1に記載の情報処理装置と同様のゲート駆動回路、異常信号線および異常信号受信部を備える。ゲート駆動回路は、ゲート駆動の開始前に所定のダミー異常信号を発生させる。
請求項2に記載の情報処理装置では、ゲート駆動回路は、下アームのスイッチング素子の駆動によって生成される電荷を用いて上アームのスイッチング素子を駆動するブートストラップ式のゲート駆動回路である。そして、上アーム駆動信号を下アーム駆動信号より先に出力することで、ダミー異常信号を発生させる。
An information processing apparatus according to a second aspect includes a gate drive circuit, an abnormal signal line, and an abnormal signal receiving unit similar to the information processing apparatus according to the first aspect. The gate drive circuit generates a predetermined dummy abnormality signal before starting the gate drive.
According to another aspect of the information processing apparatus of the present invention, the gate drive circuit is a bootstrap type gate drive circuit that drives the switching element of the upper arm using electric charges generated by driving the switching element of the lower arm. Then, by outputting the upper arm drive signal before the lower arm drive signal, a dummy abnormality signal is generated.
ブートストラップ式のゲート駆動回路では下アームを駆動することによって上アーム駆動用の電荷をチャージするため、通常駆動時には、下アームのスイッチング素子を先にオンし、上アームのスイッチング素子を後でオンする必要がある。そこで、逆に上アーム駆動信号を下アーム駆動信号より先に出力することで、「ゲート駆動回路からは上アーム駆動信号が出力されているにもかかわらず、上アーム駆動用の電荷がチャージされていないため、上アームが駆動しない」状況を意図的に作り出し、「異常」を検出させ、ダミー異常信号を発生させることができる。 In the bootstrap gate drive circuit, the lower arm switching element is charged by charging the lower arm by driving the lower arm. Therefore, during normal driving, the lower arm switching element is turned on first, and the upper arm switching element is turned on later. There is a need to. Therefore, by outputting the upper arm drive signal prior to the lower arm drive signal, “the upper arm drive signal is output from the gate drive circuit, but the charge for driving the upper arm is charged. Therefore, it is possible to intentionally create a situation where the upper arm is not driven, detect an “abnormal”, and generate a dummy abnormal signal.
さらに、「上アーム駆動信号を下アーム駆動信号より先に出力する」方法には、例えば、上アーム駆動信号と下アーム駆動信号とを交互に出力する回路において、上アーム駆動信号から先に出力する回路を構成する方法がある。この場合、異常信号受信部が受信したダミー異常信号のエッジ、すなわち波形の立ち上がり、立ち下がり部分を、インプットキャプチャ機能やイベントカウンタ機能等を利用して検出することができる。あるいは、上アーム駆動信号のみを出力し続け、出力中の所定の判定タイミングでダミー異常信号のレベルを検出する方法を採用してもよい。
これにより、ブートストラップ式のゲート駆動回路において、特別な回路を追加することなく、既存の回路でダミー異常信号を発生させることができる。
Furthermore, in the method of “outputting the upper arm drive signal before the lower arm drive signal”, for example, in the circuit that alternately outputs the upper arm drive signal and the lower arm drive signal, the upper arm drive signal is output first. There is a method of constructing a circuit to perform. In this case, the edge of the dummy abnormal signal received by the abnormal signal receiving unit, that is, the rising or falling part of the waveform can be detected using the input capture function, the event counter function, or the like. Alternatively, a method of continuously outputting only the upper arm drive signal and detecting the level of the dummy abnormality signal at a predetermined determination timing during output may be employed.
As a result, in the bootstrap gate drive circuit, a dummy abnormality signal can be generated in an existing circuit without adding a special circuit.
請求項3に記載の情報処理装置は、異常信号受信部がダミー異常信号を受信した場合、ゲート駆動回路は、ゲート駆動を開始し、異常信号受信部がダミー異常信号を受信しない場合、ゲート駆動回路は、ゲート駆動を禁止する。
異常信号受信部がダミー異常信号を受信しない場合は、異常信号通知機能が異常であると判定される。異常信号通知機能が異常であると、駆動中に現実に発生する上下アームの異常を検知することができず、そのまま駆動を継続する結果、不測の事態が生じるおそれがある。そこで、異常信号通知機能が異常の場合は、停止優先の思想に基づきゲート駆動を禁止することで、不測の事態を回避することができる。
The information processing apparatus according to claim 3, wherein when the abnormal signal receiving unit receives a dummy abnormal signal, the gate driving circuit starts gate driving, and when the abnormal signal receiving unit does not receive the dummy abnormal signal, gate driving is performed. The circuit prohibits gate drive.
When the abnormal signal receiving unit does not receive the dummy abnormal signal, it is determined that the abnormal signal notification function is abnormal. If the abnormality signal notification function is abnormal, the abnormality of the upper and lower arms that actually occurs during driving cannot be detected, and as a result of continuing the driving as it is, an unexpected situation may occur. Therefore, when the abnormal signal notification function is abnormal, it is possible to avoid an unexpected situation by prohibiting the gate drive based on the stop priority concept.
請求項4に記載の情報処理装置は、異常信号受信部がダミー異常信号を受信した場合、及び、異常信号受信部がダミー異常信号を受信しない場合のいずれも、ゲート駆動回路は、ゲート駆動を開始する。
一方、異常信号通知機能が異常であると判定された場合でも、その時点で駆動機能自体に問題がなければ、駆動を優先する方が望ましい場合がある。このような場合、請求項4の構成によると、異常信号通知機能が正常であるか異常であるかにかかわらず、ゲート駆動を開始することができる。
なお、異常信号通知機能が異常であると判定された場合、その異常情報を運転者等に通知してもよい。あるいは、その異常情報を記憶媒体に記憶させて、その後、情報処理装置の返品時等にディーラーまたはメーカーでの故障解析に利用することもできる。
In the information processing device according to claim 4, the gate driving circuit performs gate driving both when the abnormal signal receiving unit receives the dummy abnormal signal and when the abnormal signal receiving unit does not receive the dummy abnormal signal. Start.
On the other hand, even when it is determined that the abnormal signal notification function is abnormal, it may be desirable to prioritize driving if there is no problem with the driving function itself at that time. In such a case, according to the configuration of claim 4, the gate drive can be started regardless of whether the abnormal signal notification function is normal or abnormal.
When it is determined that the abnormality signal notification function is abnormal, the abnormality information may be notified to the driver or the like. Alternatively, the abnormality information can be stored in a storage medium, and then used for failure analysis at a dealer or manufacturer when the information processing apparatus is returned.
請求項5に記載の発明は、モータ駆動装置に係る発明である。請求項5に記載のモータ駆動装置は、請求項1〜4のいずれか一項に記載の情報処理装置と、情報処理装置によって制御され直流電力を交流電力に変換するインバータとを備え、インバータの出力によってモータを駆動する。
本発明の情報処理装置を、例えば、モータ駆動装置のインバータ制御に用いることで、「異常信号通知機能の正常判定ができる」という効果が有効に発揮される。
The invention according to claim 5 is an invention according to the motor drive device. A motor drive device according to a fifth aspect includes the information processing device according to any one of the first to fourth aspects, and an inverter that is controlled by the information processing device and converts DC power into AC power. The motor is driven by the output.
By using the information processing apparatus of the present invention for inverter control of a motor drive device, for example, the effect that “the normal determination of the abnormal signal notification function can be performed” is effectively exhibited.
請求項6、7に記載の発明は、情報処理装置による情報処理方法に係る発明である。この情報処理方法に係る発明は、ハードウェア資源である情報処理装置を用いて具体的に実現される。
The inventions according to
請求項6に記載の情報処理方法は、請求項1に記載の情報処理装置が実行する方法であり、ダミー異常信号発生段階と判定段階とを含む。
ダミー異常信号発生段階では、ゲート駆動回路がゲート駆動の開始前に、指令部からの上アーム指令信号および下アーム指令信号に基づき、通常駆動時に用いる上アーム駆動信号および下アーム駆動信号を通常とは異なるタイミングで出力することにより所定のダミー異常信号を発生させる。
異常信号通知機能正常判定段階では、異常信号受信部がダミー異常信号を受信したか否かを判断することで、異常信号の出力、伝達および受信に係る通知機能が正常であるか否かを判定する。
これにより、請求項1と同様の効果が得られる。
An information processing method according to a sixth aspect is a method executed by the information processing apparatus according to the first aspect, and includes a dummy abnormality signal generation stage and a determination stage.
In the dummy abnormality signal generation stage, before the gate drive circuit starts the gate drive, the upper arm drive signal and the lower arm drive signal used during normal drive are set as normal based on the upper arm command signal and the lower arm command signal from the command unit. Generates a predetermined dummy abnormality signal by outputting at different timings .
In the abnormal signal notification function normal determination stage, it is determined whether the notification function related to the output, transmission and reception of abnormal signals is normal by determining whether the abnormal signal receiving unit has received a dummy abnormal signal. To do.
Thereby, the same effect as that of claim 1 can be obtained.
請求項7に記載の情報処理方法は、請求項2に記載の情報処理装置が実行する方法である。この情報処理方法では、上アーム駆動信号を下アーム駆動信号より先に出力することで、ダミー異常信号発生段階にてダミー異常信号を発生させる。
これにより、請求項2と同様の効果が得られる。
An information processing method according to a seventh aspect is a method executed by the information processing apparatus according to the second aspect. In this information processing method, a dummy abnormality signal is generated at a dummy abnormality signal generation stage by outputting the upper arm driving signal before the lower arm driving signal.
Thereby, the same effect as that of claim 2 can be obtained.
自動車等のハンドル操作をアシストするための電動パワーステアリング装置に本発明の情報処理装置(以下「ECU」という)を適用した実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、電動パワーステアリング装置を備えたステアリングシステムの全体構成を示す。ステアリングシステム90に備えられる電動パワーステアリング装置1は、ハンドル91に接続されたステアリングシャフト92に操舵トルクを検出するためのトルクセンサ94を設置している。
ステアリングシャフト92の先端にはピニオンギア96が設けられており、ピニオンギア96はラック軸97に噛み合っている。ラック軸97の両端には、タイロッド等を介して一対の車輪98が回転可能に連結されている。
An embodiment in which an information processing apparatus (hereinafter referred to as “ECU”) of the present invention is applied to an electric power steering apparatus for assisting steering operation of an automobile or the like will be described with reference to the drawings.
(First embodiment)
FIG. 1 shows the overall configuration of a steering system provided with an electric power steering device. In the electric power steering apparatus 1 provided in the
A
これにより、運転者がハンドル91を回転させると、ハンドル91に接続されたステアリングシャフト92が回転し、ステアリングシャフト92の回転運動は、ピニオンギア96によってラック軸97の直線運動に変換され、ラック軸97の直線運動変位に応じた角度について一対の車輪98が操舵される。
As a result, when the driver rotates the
電動パワーステアリング装置1は、操舵アシストトルクを発生するモータ80、モータ80の回転を減速してステアリングシャフト92に伝える減速ギア89、及び、モータ駆動装置2を備える。モータ80は3相ブラシレスモータであり、減速ギア89を正逆回転させる。モータ駆動装置2は、ECU10およびインバータ20を備える。モータ駆動装置2は、また、モータ80の回転角を検出する回転角センサ85、上述のトルクセンサ94、車速を検出する車速センサ95を含む。
この構成により、電動パワーステアリング装置1は、ハンドル91の操舵を補助するための操舵アシストトルクを発生し、ステアリングシャフト92に伝達する。
The electric power steering apparatus 1 includes a motor 80 that generates a steering assist torque, a
With this configuration, the electric power steering apparatus 1 generates a steering assist torque for assisting the steering of the
図2にECUのシステム概略図を示す。ECU10は、ゲート駆動回路30および指令回路40を備える。ECU10は、図示しない入力回路が上述の回転角センサ85、トルクセンサ94、車速センサ95等からの信号を入力し、これらの情報にもとづいてインバータ20を制御する。
FIG. 2 shows a schematic system diagram of the ECU. The
インバータ20は、電源ライン21とグランドライン22との間に「上アームのスイッチング素子」としての上MOS23および「下アームのスイッチング素子」としての下MOS24が直列接続されている。上MOS23および下MOS24は、MOS電界効果トランジスタである。上MOS23のドレインは電源ライン21に接続され、上MOS23のソースは下MOS24のドレインに接続され、下MOSのソースはグランドライン22に接続されている。また、上MOS23、下MOS24のゲートは、それぞれ抵抗25、26を介してゲート駆動回路30に接続されている。
In the
インバータ20は、ECU10によってゲート駆動され、直流電力を交流電力に変換してモータ80に供給する。これにより、ECU10とインバータ20とから構成されるモータ駆動装置2は、モータ80を駆動する。
なお、例えば3相インバータでは、各相に対応する3組の上MOS23および下MOS24がブリッジ接続される。図2は、代表として1組の上MOS23および下MOS24を図示するものである。
The
For example, in a three-phase inverter, three sets of
ゲート駆動回路30は、指令回路40からの上アーム指令信号C1、下アーム指令信号C2に基づき、上MOS23へのスイッチング信号である上アーム駆動信号D1、及び、下MOS24へのスイッチング信号である下アーム駆動信号D2を出力する。また、ゲート駆動回路30は、ブートストラップ回路31および異常信号出力部38を含む。
ブートストラップ回路31は、下MOS24の駆動により電荷がコンデンサ32にチャージされ、その電荷を上MOS23の駆動に用いる。
Based on the upper arm command signal C1 and the lower arm command signal C2 from the
The
異常信号出力部38は、上下アーム駆動信号D1、D2を出力しているにもかかわらず上MOS23または下MOS24が作動しないことを異常として検出し、異常信号Erを出力する。ここで、異常とは、例えば、上MOS23または下MOS24のショート故障やオープン故障等の場合である。異常信号出力部38から出力された異常信号Erは、異常信号線39を経由して指令回路40の異常信号受信部41に伝達される。
The abnormality
指令回路40は、異常信号Erを受信する異常信号受信部41、および指令部42を含む。指令部42は、指令信号線43、44を経由して、上アーム指令信号C1および下アーム指令信号C2をゲート駆動回路30に送信する。上アーム指令信号C1および下アーム指令信号C2は、例えばPWM信号である。
なお、本実施形態では、異常信号受信部41と指令部42とは同一の回路で構成されるが、異常信号受信部41と指令部42とを別々の回路で構成してもよい。
The
In this embodiment, the abnormal
次に、ECU10による異常信号通知機能確認処理について、図3のフローチャートを参照して説明する。この処理は、ゲートの初期駆動時の開始前または中断後の再開前に実行される。以下、フローチャートの説明で記号Sは「ステップ」を示す。
Next, the abnormality signal notification function confirmation processing by the
S10では、ゲート駆動回路30は上アーム駆動信号D1を出力する。この出力の具体的構成については後述する。ここで、ブートストラップ式のゲート駆動回路では、下アームを駆動することによって上アーム駆動用の電荷をチャージするため、通常駆動時には、下アームのスイッチング素子を先にオンし、上アームのスイッチング素子を後でオンする必要がある。そこで、逆に上アーム駆動信号を下アーム駆動信号より先に出力することで、「ゲート駆動回路からは上アーム駆動信号が出力されているにもかかわらず、上アーム駆動用の電荷がチャージされていないため、上アームが駆動しない」状況を意図的に作り出す。その結果、ゲート駆動回路30は異常を検出し、S20にてダミー異常信号Edを発生させる。S20は「ダミー異常信号発生段階」に相当する。
In S10, the
続くS30では、指令回路40により、異常信号受信部41がダミー異常信号Edを受信したか否かを判断し、YESの場合は、「異常信号通知機能が正常である」と判定し、NOの場合は、「異常信号通知機能が異常である」と判定する。S30は、「異常信号通知機能正常判定段階」に相当する。
In subsequent S30, the
異常信号受信部41がダミー異常信号Edを受信した場合(S30:YES)、ゲート駆動回路30は、ゲート駆動を開始する。また、異常信号受信部41がダミー異常信号Edを受信しない場合(S30:NO)、ゲート駆動回路30は、ゲート駆動を禁止する。
When the abnormal
次に、S10の処理でダミー異常信号Edを発生させる具体的構成について、図4、図5を参照して説明する。
図4は、本実施形態に対する比較例として、通常時の上下アーム駆動信号D1、D2のタイミングチャートを示す。ブートストラップ回路31によるゲート駆動では、上述のように、下MOS24を先にオンし、上MOS23を後でオンする必要がある。
図4のタイミングチャートによる駆動信号は、下アーム駆動信号D2を先に、上アーム駆動信号D1を後に、交互に出力し、「通常」にゲート駆動するためのものである。したがって、ダミー異常信号Edを発生させることができない。よって、異常信号通知機能が正常であるか否かを判定することができない。
Next, a specific configuration for generating the dummy abnormality signal Ed in the process of S10 will be described with reference to FIGS.
FIG. 4 shows a timing chart of normal upper and lower arm drive signals D1 and D2 as a comparative example to the present embodiment. In the gate drive by the
The drive signal according to the timing chart of FIG. 4 is for outputting the lower arm drive signal D2 first and the upper arm drive signal D1 alternately, and performing “normal” gate drive. Therefore, the dummy abnormality signal Ed cannot be generated. Therefore, it cannot be determined whether or not the abnormal signal notification function is normal.
それに対し、図5のタイミングチャートに示すように、上アーム駆動信号D1を先に、下アーム駆動信号D2を後に、交互に出力して意図的に異常な状況を作り出すことで、ダミー異常信号Edを発生させることができる。 On the other hand, as shown in the timing chart of FIG. 5, the dummy abnormality signal Ed is created by intentionally generating an abnormal situation by alternately outputting the upper arm driving signal D1 first and the lower arm driving signal D2 later. Can be generated.
このとき、図5(a)に示すように、異常信号受信部41がダミー異常信号Edを受信した場合、指令回路40は、「異常信号通知機能は正常である」と判定し、駆動を開始する(図3のS40)。異常信号受信部41がダミー異常信号Edを受信したことは、例えば、インプットキャプチャ機能またはイベントカウンタ機能を利用し、ダミー異常信号Edのエッジ、すなわち波形の立ち上がりおよび立ち下がりを検出することで判断することができる。
At this time, as shown in FIG. 5A, when the
一方、図5(b)に示すように、異常信号受信部41がダミー異常信号Edを受信しない場合、指令回路40は、「異常信号通知機能が異常である」と判定し、駆動を禁止する(図3のS50A)。「異常信号通知機能が異常である」場合には、異常信号出力部38の出力不良、異常信号線39の故障、異常信号受信部41の受信不良等の場合が含まれる。
On the other hand, as shown in FIG. 5B, when the
(効果)
本実施形態によると、ブートストラップ式のゲート駆動回路において、ゲート駆動の開始前にダミー異常信号Edを意図的に発生させることで、特別な回路を追加することなく異常信号通知機能が正常であるか否かを確認することができる。
(effect)
According to this embodiment, in the bootstrap type gate drive circuit, the abnormal signal notification function is normal without adding a special circuit by intentionally generating the dummy abnormal signal Ed before starting the gate drive. It can be confirmed whether or not.
また、異常信号通知機能が異常であると判定された場合は、ゲート駆動を禁止する。異常信号通知機能が異常であると、駆動中に現実に発生する上下アームの異常を指令回路40が検知することができず、そのまま駆動を継続する結果、不測の事態が生じるおそれがある。そこで、異常信号通知機能が異常の場合は、停止優先の思想に基づきゲート駆動を禁止することで、不測の事態を回避することができる。
If it is determined that the abnormal signal notification function is abnormal, gate driving is prohibited. If the abnormality signal notification function is abnormal, the
(第2実施形態)
図6のタイミングチャートは、ダミー異常信号Edを発生させるための第2実施形態を示す。第2実施形態では、初期の所定期間、上アーム駆動信号D1を出力し続け、下アーム駆動信号D2を出力しない。そして、上アーム駆動信号D1を出力中に所定の判定タイミングでダミー異常信号Edのレベルを確認する。このとき、ダミー異常信号Edが所定レベル以上であれば、「異常信号通知機能は正常である」と判定し、駆動を開始する(図3のS40)。一方、ダミー異常信号Edが所定レベル未満であれば、「異常信号通知機能が異常である」と判定し、駆動を禁止する(図3のS50A)。
(Second Embodiment)
The timing chart of FIG. 6 shows a second embodiment for generating the dummy abnormality signal Ed. In the second embodiment, the upper arm drive signal D1 is continuously output for the initial predetermined period, and the lower arm drive signal D2 is not output. Then, the level of the dummy abnormality signal Ed is confirmed at a predetermined determination timing while the upper arm drive signal D1 is being output. At this time, if the dummy abnormality signal Ed is equal to or higher than a predetermined level, it is determined that “the abnormality signal notification function is normal”, and driving is started (S40 in FIG. 3). On the other hand, if the dummy abnormality signal Ed is less than the predetermined level, it is determined that “the abnormality signal notification function is abnormal”, and driving is prohibited (S50A in FIG. 3).
第2実施形態では、第1実施形態と同様、ブートストラップ式のゲート駆動回路において、ゲート駆動の開始前にダミー異常信号Edを意図的に発生させることで、特別な回路を追加することなく異常信号通知機能が正常であるか否かを確認することができる。
また、第2実施形態では、異常信号通知機能の判定に当たり、判定タイミングでのダミー異常信号Edのレベルのみを監視すればよいため、第1実施形態のように、駆動信号のエッジを捉える必要がなく、受信確認のための構成が簡単になる。
なお、ゲート駆動回路30が異常検出後はアーム駆動信号に関わらず一定時間異常信号を出力する構成である場合には、上アーム駆動信号D1を出力し続けなくともダミー異常信号Edが出力され続ける事から、第2実施形態と同様にダミー異常信号Edのレベルのみを監視する事で受信確認が可能である。
In the second embodiment, as in the first embodiment, in the bootstrap gate drive circuit, the dummy abnormality signal Ed is intentionally generated before the start of the gate drive, so that an abnormality can be made without adding a special circuit. Whether or not the signal notification function is normal can be confirmed.
Further, in the second embodiment, when determining the abnormal signal notification function, it is only necessary to monitor the level of the dummy abnormal signal Ed at the determination timing, so it is necessary to capture the edge of the drive signal as in the first embodiment. In addition, the configuration for confirming reception is simplified.
If the
(その他の実施形態)
(ア)上記の実施形態による異常信号通知機能確認処理では、異常信号受信部41がダミー異常信号Edを受信しない場合(図3のS30:No)、ゲート駆動を禁止する(図3のS50A)。
その他の実施形態による異常信号通知機能確認処理では、図7のフローチャートに示すように、異常信号受信部41がダミー異常信号Edを受信しない場合(S30:No)、異常信号通知機能が異常であると判定し、異常信号通知機能の異常情報を通知または記憶するとともに、ゲート駆動を通常どおり開始してもよい(S50B)。
(Other embodiments)
(A) In the abnormal signal notification function confirmation process according to the above embodiment, when the
In the abnormal signal notification function confirmation process according to the other embodiment, as shown in the flowchart of FIG. 7, when the
異常信号通知機能が異常であると判定された場合でも、その時点で駆動機能自体に問題がなければ、駆動を優先する方が望ましい場合がある。そのような場合、例えば、ウォーニングランプの点灯等によって、運転者、ディーラー、故障診断室等に異常信号通知機能の異常情報を通知するとともに、通常にゲート駆動することができる。 Even when it is determined that the abnormal signal notification function is abnormal, it may be desirable to prioritize driving if there is no problem with the driving function at that time. In such a case, for example, the driver, dealer, failure diagnosis room, or the like is notified of the abnormality information of the abnormality signal notification function by turning on a warning lamp or the like, and the gate drive can be normally performed.
あるいは、運転者等に通知するまでもなければ、例えばEEPROM等の不揮発性RAMに異常信号通知機能の異常情報を記憶するのみで、通常にゲート駆動してもよい。これにより、ECU10のディーラーやメーカーは、その後、ECU10が返品された時、故障解析に利用することができる。
また、外部の故障診断装置を用いてRAM読み出しを行うことができる場合は、特に記憶先を設けず、ゲート駆動回路30の異常信号通知機能について判定した結果をRAMに格納するだけとしてもよい。なお、故障診断装置からの指令に基づいて異常信号通知機能の故障診断を実施する形態を取れば、その応答としての結果を返すことでRAMに結果を格納することなく故障診断することも可能である。
Alternatively, if it is not necessary to notify the driver or the like, the gate information may be normally driven only by storing the abnormality information of the abnormality signal notification function in a nonvolatile RAM such as an EEPROM. Thereby, the dealer or manufacturer of the
In addition, when RAM reading can be performed using an external failure diagnosis device, the storage destination is not particularly provided, and the determination result regarding the abnormal signal notification function of the
(イ)さらに、異常信号通知機能が異常であってもほとんど影響が無いような場合には、図8のフローチャートに示すように、異常信号受信部41がダミー異常信号Edを受信したか否かにかかわらず、常に駆動開始してもよい(S40)。すなわちS30の判断処理を省略してもよい。
(A) Further, if there is almost no influence even if the abnormal signal notification function is abnormal, whether or not the abnormal
(ウ)上記実施形態では、ゲート駆動回路はブートストラップ回路で構成されるが、これに限定されない。ブートストラップ式以外のゲート駆動回路の場合でも、何らかの方法でダミー異常信号を発生させ、そのダミー異常信号を異常信号受信部が受信したかどうかを確認することで、異常信号通知機能が正常か否かを判定することができる。 (C) In the above embodiment, the gate drive circuit is constituted by a bootstrap circuit, but is not limited to this. Even in the case of a gate drive circuit other than the bootstrap type, whether or not the abnormal signal notification function is normal by generating a dummy abnormal signal by some method and checking whether or not the dummy signal receiver has received the dummy abnormal signal. Can be determined.
ブートストラップ式以外のゲート駆動回路においてダミー異常信号を発生させる方法としては、例えば次のような方法が考えられる。上下アーム駆動信号を遮断する回路を設け、異常信号出力確認時にゲート駆動回路と上下アームとの接続を遮断した上で上下アーム駆動信号を出力する。すると、駆動信号が遮断されているため上下アームは駆動しない。したがって、「駆動信号出力時に上下アームが駆動しない」ことを異常と認識させ、意図的にダミー異常信号を発生させることができる。 As a method for generating a dummy abnormality signal in a gate drive circuit other than the bootstrap type, for example, the following method can be considered. A circuit that cuts off the upper and lower arm drive signals is provided, and when the abnormal signal output is confirmed, the connection between the gate drive circuit and the upper and lower arms is cut off and the upper and lower arm drive signals are output. Then, since the drive signal is interrupted, the upper and lower arms are not driven. Accordingly, it is possible to recognize that “the upper and lower arms are not driven when the drive signal is output” as an abnormality, and to intentionally generate a dummy abnormality signal.
以上、本発明はこのような実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲において、種々の形態で実施することができる。 As mentioned above, this invention is not limited to such embodiment, In the range which does not deviate from the meaning of invention, it can implement with a various form.
1 ・・・電動パワーステアリング装置、
2 ・・・モータ駆動装置、
10 ・・・ECU(情報処理装置)、
20 ・・・インバータ
23 ・・・上MOS(上アームのスイッチング素子)、
24 ・・・下MOS(下アームのスイッチング素子)、
30 ・・・ゲート駆動回路、
31 ・・・ブートストラップ回路、
38 ・・・異常信号出力部、
39 ・・・異常信号線、
40 ・・・指令回路、
41 ・・・異常信号受信部、
42 ・・・指令部、
C1 ・・・上アーム指令信号
C2 ・・・下アーム指令信号、
D1 ・・・上アーム駆動信号、
D2 ・・・上アーム駆動信号、
Er ・・・異常信号、
Ed ・・・ダミー異常信号。
1 ... Electric power steering device,
2 ... Motor drive device,
10: ECU (information processing device),
20 ...
24 ... Lower MOS (lower arm switching element),
30 ・ ・ ・ Gate drive circuit,
31 ・ ・ ・ Bootstrap circuit,
38 ・ ・ ・ Abnormal signal output section,
39 ... Abnormal signal line,
40 ・ ・ ・ Command circuit,
41... Abnormal signal receiver,
42 ... command section,
C1 ... upper arm command signal C2 ... lower arm command signal,
D1 ... upper arm drive signal,
D2 ... Upper arm drive signal,
Er: Abnormal signal,
Ed: Dummy abnormality signal.
Claims (7)
前記異常信号出力部から出力された異常信号を伝達する異常信号線と、
前記異常信号線を経由して伝達された異常信号を受信する異常信号受信部と、
前記ゲート駆動回路に前記上アーム駆動信号および前記下アーム駆動信号を出力させるための上アーム指令信号および下アーム指令信号を指令する指令部と、
を備え、
前記ゲート駆動回路は、ゲート駆動の開始前に、前記指令部からの前記上アーム指令信号および前記下アーム指令信号に基づき、通常駆動時に用いる前記上アーム駆動信号および前記下アーム駆動信号を通常とは異なるタイミングで出力することにより所定のダミー異常信号を発生させ、
前記異常信号受信部が前記ダミー異常信号を受信したか否かを判断することで、異常信号の出力、伝達および受信に係る通知機能が正常であるか否かを判定することを特徴とする情報処理装置。 The upper arm driving signal for driving the gate of the switching element of the upper arm and the lower arm driving signal for driving the gate of the switching element of the lower arm are output to the switching elements of the upper and lower arms connected in series, and the upper arm driving signal and A gate drive circuit that generates an abnormal signal and outputs it from an abnormal signal output unit when detecting an abnormality in which the switching elements of the upper and lower arms do not operate despite outputting the lower arm drive signal;
An abnormal signal line for transmitting an abnormal signal output from the abnormal signal output unit;
An abnormal signal receiving unit for receiving an abnormal signal transmitted via the abnormal signal line;
A command unit for commanding an upper arm command signal and a lower arm command signal for causing the gate drive circuit to output the upper arm drive signal and the lower arm drive signal;
With
The gate drive circuit normally takes the upper arm drive signal and the lower arm drive signal used during normal drive based on the upper arm command signal and the lower arm command signal from the command unit before starting gate drive. Generates a predetermined dummy abnormality signal by outputting at different timings ,
Information that determines whether the notification function related to output, transmission, and reception of an abnormal signal is normal by determining whether the abnormal signal receiving unit has received the dummy abnormal signal Processing equipment.
前記異常信号出力部から出力された異常信号を伝達する異常信号線と、
前記異常信号線を経由して伝達された異常信号を受信する異常信号受信部と、
を備え、
前記ゲート駆動回路は、ゲート駆動の開始前に所定のダミー異常信号を発生させ、
前記異常信号受信部が前記ダミー異常信号を受信したか否かを判断することで、異常信号の出力、伝達および受信に係る通知機能が正常であるか否かを判定し、
前記ゲート駆動回路は、前記下アームのスイッチング素子の駆動によって生成される電荷を用いて前記上アームのスイッチング素子を駆動するブートストラップ式のゲート駆動回路であり、前記上アーム駆動信号を前記下アーム駆動信号より先に出力することで、前記ダミー異常信号を発生させることを特徴とする情報処理装置。 The upper arm driving signal for driving the gate of the switching element of the upper arm and the lower arm driving signal for driving the gate of the switching element of the lower arm are output to the switching elements of the upper and lower arms connected in series, and the upper arm driving signal and A gate drive circuit that generates an abnormal signal and outputs it from an abnormal signal output unit when detecting an abnormality in which the switching elements of the upper and lower arms do not operate despite outputting the lower arm drive signal;
An abnormal signal line for transmitting an abnormal signal output from the abnormal signal output unit;
An abnormal signal receiving unit for receiving an abnormal signal transmitted via the abnormal signal line;
With
The gate driving circuit generates a predetermined dummy abnormality signal before the start of gate driving,
By determining whether the abnormal signal receiving unit has received the dummy abnormal signal, it is determined whether the notification function related to the output, transmission and reception of the abnormal signal is normal,
The gate driving circuit is a bootstrap type gate driving circuit that drives the switching element of the upper arm using electric charges generated by driving the switching element of the lower arm, and the upper arm driving signal is transmitted to the lower arm. An information processing apparatus that generates the dummy abnormality signal by outputting the driving signal before the driving signal.
前記異常信号受信部が前記ダミー異常信号を受信した場合、前記ゲート駆動回路は、ゲート駆動を開始し、
前記異常信号受信部が前記ダミー異常信号を受信しない場合、前記ゲート駆動回路は、ゲート駆動を禁止することを特徴とする情報処理装置。 The information processing apparatus according to claim 1 or 2,
When the abnormal signal receiving unit receives the dummy abnormal signal, the gate driving circuit starts gate driving,
When the abnormal signal receiving unit does not receive the dummy abnormal signal, the gate driving circuit prohibits gate driving.
前記異常信号受信部が前記ダミー異常信号を受信した場合、及び、前記異常信号受信部が前記ダミー異常信号を受信しない場合のいずれも、前記ゲート駆動回路は、ゲート駆動を開始することを特徴とする情報処理装置。 The information processing apparatus according to claim 1 or 2,
The gate driving circuit starts gate driving both when the abnormal signal receiving unit receives the dummy abnormal signal and when the abnormal signal receiving unit does not receive the dummy abnormal signal. Information processing apparatus.
前記情報処理装置によって制御され直流電力を交流電力に変換するインバータと、
を備え、
当該インバータの出力によってモータを駆動することを特徴とするモータ駆動装置。 An information processing apparatus according to any one of claims 1 to 4,
An inverter that is controlled by the information processing device and converts DC power to AC power;
With
A motor driving device that drives a motor by the output of the inverter.
前記異常信号出力部から出力された異常信号を伝達する異常信号線と、
前記異常信号線を経由して伝達された異常信号を受信する異常信号受信部と、
前記ゲート駆動回路に前記上アーム駆動信号および前記下アーム駆動信号を出力させるための上アーム指令信号および下アーム指令信号を指令する指令部と、
を備える情報処理装置が実行する情報処理方法であって、
前記ゲート駆動回路がゲート駆動の開始前に、前記指令部からの前記上アーム指令信号および前記下アーム指令信号に基づき、通常駆動時に用いる前記上アーム駆動信号および前記下アーム駆動信号を通常とは異なるタイミングで出力することにより所定のダミー異常信号を発生させるダミー異常信号発生段階と、
前記異常信号受信部が前記ダミー異常信号を受信したか否かを判断することで、異常信号の出力、伝達および受信に係る通知機能が正常であるか否かを判定する異常信号通知機能正常判定段階と、
を含むことを特徴とする情報処理方法。 The upper arm driving signal for driving the gate of the switching element of the upper arm and the lower arm driving signal for driving the gate of the switching element of the lower arm are output to the switching elements of the upper and lower arms connected in series, and the upper arm driving signal and A gate drive circuit that generates an abnormal signal and outputs it from an abnormal signal output unit when detecting an abnormality in which the switching elements of the upper and lower arms do not operate despite outputting the lower arm drive signal;
An abnormal signal line for transmitting an abnormal signal output from the abnormal signal output unit;
An abnormal signal receiving unit for receiving an abnormal signal transmitted via the abnormal signal line;
A command unit for commanding an upper arm command signal and a lower arm command signal for causing the gate drive circuit to output the upper arm drive signal and the lower arm drive signal;
An information processing method executed by an information processing apparatus comprising:
Based on the upper arm command signal and the lower arm command signal from the command unit before the gate drive circuit starts the gate drive, the upper arm drive signal and the lower arm drive signal used in normal driving are defined as normal. A dummy abnormality signal generation stage for generating a predetermined dummy abnormality signal by outputting at different timings ;
Abnormal signal notification function normal determination for determining whether the abnormal signal output, transmission and reception notification function is normal by determining whether the abnormal signal receiving unit has received the dummy abnormal signal Stages,
An information processing method comprising:
前記異常信号出力部から出力された異常信号を伝達する異常信号線と、
前記異常信号線を経由して伝達された異常信号を受信する異常信号受信部と、
を備える情報処理装置が実行する情報処理方法であって、
前記ゲート駆動回路がゲート駆動の開始前に所定のダミー異常信号を発生させるダミー異常信号発生段階と、
前記異常信号受信部が前記ダミー異常信号を受信したか否かを判断することで、異常信号の出力、伝達および受信に係る通知機能が正常であるか否かを判定する異常信号通知機能正常判定段階と、
を含み、
前記ゲート駆動回路は、前記下アームのスイッチング素子の駆動によって生成される電荷を用いて前記上アームのスイッチング素子を駆動するブートストラップ式のゲート駆動回路であり、前記上アーム駆動信号を前記下アーム駆動信号より先に出力することで、前記ダミー異常信号発生段階にて前記ダミー異常信号を発生させることを特徴とする情報処理方法。 The upper arm driving signal for driving the gate of the switching element of the upper arm and the lower arm driving signal for driving the gate of the switching element of the lower arm are output to the switching elements of the upper and lower arms connected in series, and the upper arm driving signal and A gate drive circuit that generates an abnormal signal and outputs it from an abnormal signal output unit when detecting an abnormality in which the switching elements of the upper and lower arms do not operate despite outputting the lower arm drive signal;
An abnormal signal line for transmitting an abnormal signal output from the abnormal signal output unit;
An abnormal signal receiving unit for receiving an abnormal signal transmitted via the abnormal signal line;
An information processing method executed by an information processing apparatus comprising:
A dummy abnormality signal generation stage in which the gate driving circuit generates a predetermined dummy abnormality signal before the start of gate driving;
Abnormal signal notification function normal determination for determining whether the abnormal signal output, transmission and reception notification function is normal by determining whether the abnormal signal receiving unit has received the dummy abnormal signal Stages,
Including
The gate driving circuit is a bootstrap type gate driving circuit that drives the switching element of the upper arm using electric charges generated by driving the switching element of the lower arm, and the upper arm driving signal is transmitted to the lower arm. An information processing method, wherein the dummy abnormality signal is generated at the dummy abnormality signal generation stage by outputting the driving signal before the driving signal.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010254774A JP5494430B2 (en) | 2010-11-15 | 2010-11-15 | Information processing apparatus, motor driving apparatus using the same, and information processing method |
DE102011055320A DE102011055320A1 (en) | 2010-11-15 | 2011-11-14 | Information processing apparatus i.e. electronic control unit, for vehicle, has output unit producing error signal before performing gate control operation of switching elements, where apparatus determines that report function is normal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010254774A JP5494430B2 (en) | 2010-11-15 | 2010-11-15 | Information processing apparatus, motor driving apparatus using the same, and information processing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012110072A JP2012110072A (en) | 2012-06-07 |
JP5494430B2 true JP5494430B2 (en) | 2014-05-14 |
Family
ID=45999066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010254774A Expired - Fee Related JP5494430B2 (en) | 2010-11-15 | 2010-11-15 | Information processing apparatus, motor driving apparatus using the same, and information processing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5494430B2 (en) |
DE (1) | DE102011055320A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013202975B4 (en) * | 2013-02-22 | 2015-02-05 | Korsch Ag | SINGLE-SORTING DEVICE FOR SORTING TABLETS, SYSTEM WITH SUCH A SINGLE-SORTING DEVICE AND WITH A TABLETING DEVICE AND METHOD FOR VERIFYING A SINGLE-SORTING DEVICE |
JP6141546B1 (en) * | 2016-04-22 | 2017-06-07 | 三菱電機株式会社 | Power converter |
CN115333072B (en) * | 2022-10-13 | 2023-02-03 | 上海芯圣电子股份有限公司 | Anti-reverse connection circuit for positive and negative pins of power supply and integrated circuit chip |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07143759A (en) * | 1993-11-15 | 1995-06-02 | Matsushita Electric Works Ltd | Inverter |
JP3424878B2 (en) * | 1995-06-28 | 2003-07-07 | 東洋電機製造株式会社 | Element operation detection device |
JP3831355B2 (en) * | 2003-03-31 | 2006-10-11 | 株式会社日立製作所 | Gate driving method, gate driving circuit, and gate driving power IC |
JP2005210830A (en) * | 2004-01-22 | 2005-08-04 | Mitsubishi Heavy Ind Ltd | Method and program for detecting abnormality of motor driving apparatus |
JP4488824B2 (en) * | 2004-07-29 | 2010-06-23 | 株式会社日立製作所 | Power converter |
JP4449640B2 (en) * | 2004-08-10 | 2010-04-14 | 株式会社日立製作所 | Inverter device |
JP2008109724A (en) * | 2006-10-23 | 2008-05-08 | Toyota Motor Corp | Power system and vehicle with power system, and diagnostic method of transmission state |
JP5127383B2 (en) * | 2007-09-28 | 2013-01-23 | 株式会社日立製作所 | Battery integrated circuit and vehicle power supply system using the battery integrated circuit |
JP2009124915A (en) * | 2007-11-19 | 2009-06-04 | Panasonic Corp | Inverter device |
JP5637688B2 (en) * | 2007-12-03 | 2014-12-10 | 株式会社日立メディコ | Inverter device and X-ray high voltage device using the inverter device |
-
2010
- 2010-11-15 JP JP2010254774A patent/JP5494430B2/en not_active Expired - Fee Related
-
2011
- 2011-11-14 DE DE102011055320A patent/DE102011055320A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE102011055320A1 (en) | 2012-05-16 |
JP2012110072A (en) | 2012-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6239895B2 (en) | Motor control device and electric power steering device | |
US10017205B2 (en) | Control apparatus and control method of on-vehicle electronic equipment | |
EP3023304B1 (en) | Vehicle-mounted electronic device control device and control method | |
JP5267186B2 (en) | Electric power steering device | |
JP2009113618A (en) | Electric power steering device | |
JP5494430B2 (en) | Information processing apparatus, motor driving apparatus using the same, and information processing method | |
JP5387994B2 (en) | Electric power steering device | |
EP3530548B1 (en) | Steering control device | |
WO2017138271A1 (en) | Abnormality monitoring device and electric power steering device using same | |
US10978986B2 (en) | Electric power steering device | |
US20160368532A1 (en) | Method for operating a steering system | |
JP2021109495A (en) | Steering controller | |
JP5407935B2 (en) | Electric power steering device | |
JP5975015B2 (en) | Electronic control device and electric power steering device using the same | |
JP2011156988A (en) | Direct current booster and electric power steering device | |
JP5310009B2 (en) | Electric power steering device | |
JP5338060B2 (en) | Electric power steering device | |
JP2015033886A (en) | Motor control device | |
JP2010184609A (en) | Electric power steering device | |
JP5181713B2 (en) | Electric power steering device | |
JP2020163933A (en) | Motor controller for electric power steering | |
JP2017058179A (en) | Sensor device and electric power steering device using the same | |
JP2021054304A (en) | Electric power steering control device | |
JP2020164125A (en) | Electronic control device, electronic control device for electric power steering, and electric power steering system | |
JP2015035880A (en) | Motor control device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130731 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140217 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5494430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |