JP5488074B2

JP5488074B2 - パルス幅変調信号生成回路

Info

Publication number: JP5488074B2
Application number: JP2010056918A
Authority: JP
Inventors: 康雄上田
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2010-03-15
Filing date: 2010-03-15
Publication date: 2014-05-14
Anticipated expiration: 2030-03-15
Also published as: US20110221541A1; US8395457B2; JP2011193181A

Description

本発明は、パルス幅変調信号を生成するパルス幅変調信号生成回路に関する。

モーター駆動用のパルス幅変調信号（以下ＰＷＭ信号とする）を生成するパルス幅変調信号生成回路では、負荷側のスイッチング制御装置で発生するスイッチングノイズの影響によりＰＷＭ信号にチャタリング成分が含有されてしまい、期待した出力信号を生成できないため、出力信号のフィードバックを含んだ組み合わせ回路で構成された波形整形回路によりチャタリング成分が除去された所望のＰＷＭ信号を実現する回路が既に知られている（例えば特許文献１を参照）。

上述した特許文献１などのパルス幅変調信号生成回路では、波形整形回路においてフィードバックする出力信号の初期値が設定されていないため、接続されている回路が予期せぬ動作を起こす恐れがあった。また一般的にロジック回路内部にフィードバックが存在することは集積化回路として設計する際に論理合成ができない可能性があり望ましくない。さらに、従来の波形整形回路を持つパルス幅変調信号生成回路は、出力するＰＷＭ信号のＤｕｔｙが極めて高い、もしくは極めて低い場合、スイッチングノイズによるチャタリング成分を除去できずに設定したＤｕｔｙとは異なるＰＷＭ信号が出力されてしまう問題があった。

本発明はかかる問題を解決することを目的としている。

すなわち、本発明は、回路動作初期やＤｕｔｙの設定によらずスイッチングノイズの影響を受けない所望するＰＷＭ信号が出力されるパルス幅変調信号生成回路を提供することを目的としている。

請求項１に記載された発明は、三角波を生成して出力する三角波生成回路と、前記三角波生成回路が出力した前記三角波の電位と外部から入力された直流信号の電位とを比較しパルス幅変調信号を生成して出力する電圧比較回路と、を備えたパルス幅変調信号生成回路において、前記三角波生成回路が、前記三角波の最大電圧到達時に前記三角波の最大電圧到達時から最小電圧到達時までの時間よりも短い時間幅のワンパルス信号と、前記三角波の最小電圧到達時に最大電圧到達時までの時間よりも短い時間幅のワンパルス信号と、の２つのパルス信号を出力するとともに、前記三角波生成回路から出力された前記２つのパルス信号および前記電圧比較回路から出力された前記パルス幅変調信号に基づいて、該パルス幅変調信号の立上り直後と立下り直後に生じるチャタリングをマスクする信号を生成して前記チャタリングを除去する波形整形回路を備えたことを特徴とするパルス幅変調信号生成回路である。

請求項２に記載された発明は、請求項１に記載された発明において、前記波形整形回路において、前記マスクする信号が生成されない場合は、前記２つのパルス信号をＰＷＭ変調信号として出力することを特徴とする。

請求項１に記載の発明によれば、波形整形回路で三角波生成回路から出力された２つのパルス信号および電圧比較回路から出力されたパルス幅変調信号に基づいて、該パルス幅変調信号の立上り直後と立下り直後に生じるチャタリングをマスクする信号を生成しているので、出力信号をフィードバックする構成では無いために期待した初期出力が出力され、正しく動作を行うことができるとともにチャタリング成分を除去することができる。

請求項２に記載の発明によれば、波形整形回路はマスクする信号が生成されない際には三角波生成回路から出力された２つのパルス信号自身をパルス幅変調信号として出力する回路構成となっているので、極めて高い、あるいは極めて低いＤｕｔｙを設定した際でもスイッチングノイズに影響されない所望のＰＷＭ信号を得ることができる。

本発明の一実施形態にかかるパルス幅変調信号生成回路の構成図である。図１に示されたパルス幅変調信号生成回路の波形整形回路の回路図である。図２に示された波形整形回路の波形整形動作を示すタイミングチャートである。図２に示された波形整形回路のＤｕｔｙが極めて低い場合の波形整形動作を示すタイミングチャートである。

以下、本発明の一実施形態を、図１ないし図４を参照して説明する。図１は、本発明の一実施形態にかかるパルス幅変調信号生成回路の構成図である。図２は、図１に示されたパルス幅変調信号生成回路の波形整形回路の回路図である。図３は、図２に示された波形整形回路の波形整形動作を示すタイミングチャートである。図４は、図２に示された波形整形回路のＤｕｔｙが極めて低い場合の波形整形動作を示すタイミングチャートである。

図１に本発明の一実施形態にかかるパルス幅変調信号生成回路としてのＰＷＭ信号生成回路１を示す。図１に示したＰＷＭ信号生成回路１は、三角波生成回路２と、電圧比較器３と、波形整形回路４と、を備えている。

三角波生成回路２は、三角波を生成して三角波信号Ｂとして出力するとともに、所定の時間幅のパルス信号としての三角波の最小電圧到達時に出力されるワンパルス信号ａと、所定の時間幅のパルス信号としての三角波の最大電圧到達時に出力されるワンパルス信号ｂと、も合わせて出力する。ワンパルス信号ａ、ｂは、三角波生成回路２内でそれぞれ三角波の最大電圧と最小電圧を決定しているＤＣ電圧と三角波自身の比較論理結果で生成している。なお、ワンパルス信号ａ、ｂは、図３などに示すように、三角波の最大電圧や最小電圧到達を示しているパルス信号であるため、ワンパルス信号ａであれば三角波の最大電圧到達時から最小電圧到達時までの時間よりも短い時間幅（パルス幅）であり、ワンパルス信号ｂであれば三角波の最小電圧到達時から最大電圧到達時までの時間よりも短い時間幅（パルス幅）である。また、ワンパルス信号ｂは、図３などに示すように通常はＨｉレベルで所定時間幅Ｌｏｗレベルになる負極性のパルス信号である。

電圧比較器３は、外部からＤＣ電圧信号（直流信号）Ａが入力され、三角波生成回路２で生成された三角波信号Ｂが入力されて、双方の電位を比較し、比較結果からＰＷＭ信号Ｘを生成して出力している。

波形整形回路４は、三角波生成回路２で生成されるワンパルス信号ａ、ｂから電圧比較器３の出力であるＰＷＭ信号Ｘにスイッチングノイズの影響により含有されてしまうチャタリング成分を除去して所望するＰＷＭ信号Ｙとして出力する。

図２に波形整形回路４の回路図を示す。波形整形回路４はインバータ５、１５と、ＤＦＦ６、９、１０と、ＡＮＤ回路７、８、１３と、ＯＲ回路１１、１４と、ＮＡＮＤ回路１２と、を備えている。

インバータ５は、三角波生成回路から入力されるワンパルス信号ｂが入力されて、否定論理演算を行い信号ｂ´として出力される。ＤＦＦ６は、Ｄタイプのフリップフロップ回路であり、Ｄ入力にはＨｉレベル信号（Ｈ論理）が常時入力され、クロック入力には三角波生成回路から入力されるワンパルス信号ａが入力され、リセット入力には信号ｂ´が入力されて、Ｑ出力が信号ｃ、Ｑバー出力が信号ｃ´として出力される。つまり、ＤＦＦ６は、三角波の最小電圧到達に生成されるワンパルス信号ａをクロックとし、三角波の最大電圧到達に生成されるワンパルス信号ｂの否定論理信号ｂ´をリセットとして信号ｃと信号ｃの否定論理信号ｃ´を得る。従って、信号ｃと信号ｃ´は、それぞれ三角波電圧の上昇時にＨ論理になる信号、三角波電圧の下降時にＨ論理になる信号となる。

ＡＮＤ回路７は、電圧比較器３から入力されるＰＷＭ信号Ｘと信号ｃが入力されて論理積演算を行い信号ｄとして出力される。ＡＮＤ回路８は、電圧比較器３から入力されるＰＷＭ信号Ｘの否定論理信号と信号ｃ´が入力されて論理積演算を行い信号ｅとして出力される。このような構成のため、信号ｄと信号ｅは同時には発生しない。

ＤＦＦ９は、Ｄタイプのフリップフロップ回路であり、Ｄ入力にはＨｉレベル信号が常時入力され、クロック入力には信号ｄが入力され、リセット入力には信号ｂ´が入力されて、Ｑ出力が信号ｆとして出力される。ＤＦＦ１０は、Ｄタイプのフリップフロップ回路であり、Ｄ入力にはＨｉレベル信号が常時入力され、クロック入力には信号ｅが入力され、リセット入力にはワンパルス信号ａが入力されて、Ｑ出力が信号ｇとして出力される。ここで、信号ｆはＰＷＭ信号Ｘの立ち上がり直後にＨ論理に固定されてチャタリングを除去するマスク信号であり、信号ｇは立下り直後にＬｏｗレベル（Ｌ論理）に固定されてチャタリングを除去するマスク信号である（信号ｇ自体はＨ論理で出力するが次段のＮＡＮＤ回路１２の入力で反転されるためＬ論理に固定することとなる）。即ち、信号ｆ、ｇはワンパルス信号ａ、ｂおよびＰＷＭ信号Ｘに基づいて生成されるチャタリングをマスクする信号である。

ＯＲ回路１１は、ＰＷＭ信号Ｘとｆ信号が入力されて論理和演算を行い信号ｈとして出力される。ＮＡＮＤ回路１２は、信号ｈと信号ｇの否定論理信号が入力されて否定論理積演算を行い信号ｉとして出力される。この部分で、ＰＷＭ信号Ｘに生じるチャタリング成分をマスクし、チャタリング成分が除去された信号ｉが生成される。

ＡＮＤ回路１３は、信号ｉとワンパルス信号ｂが入力されて論理積演算を行い信号ｊとして出力される。ＯＲ回路１４は、信号ｊとワンパルス信号ａが入力されて論理和演算を行い信号ｋとして出力される。インバータ１５は、信号ｋが入力されて否定論理演算を行いＰＷＭ信号Ｙとして出力する。ここでは極めて高いＤｕｔｙ設定、もしくは極めて低いＤｕｔｙ設定の場合、信号ｆ、ｇによるマスク効果が作用せず、所望のＰＷＭ信号を得ることができない可能性があるため、信号ａと信号ｂでマスクしている。

次に、具体的は波形整形動作を図３のタイミングチャートを参照して説明する。図３に示したタイミングチャートは、ＰＷＭ信号Ｘ、Ｙと、ワンパルス信号ａ、ｂと、波形整形回路４内の上述した信号ｃ〜信号ｋを示している。

図３に示したようにＤＣ電圧信号Ａに、ＤＣ電圧信号Ａと三角波信号Ｂがクロスする直後にスイッチングノイズが乗ったとき、ＰＷＭ信号Ｘの立ち上がりと立下りの直後にチャタリングが発生する。これが波形整形回路４の出力であるＰＷＭ信号Ｙに伝播することを防ぐために、三角波の最低電圧に到達直後のある一定時間Ｈ論理になるワンパルス信号ａと最高電圧に到達直後のある一定時間Ｈ論理になるワンパルス信号ｂの二つの信号から、三角波の上昇時にＨ論理になる信号ｃと三角波が下降する際にＨ論理になる信号ｃ´を生成し、ＰＷＭ信号Ｘの最初の立ち上がりをラッチして信号ｃ´でリセットをかけて立ち上がり時のマスク信号ｆを生成し、また、信号Ｘの負論理の最初の立ち上がりをラッチして信号ｃでリセットをかけて立ち下がり時のマスク信号ｇを生成する。そして、これらのマスク信号ｆ、ｇによって立上りと立下りがマスクされてチャタリング成分が除去されたた信号ｉから最終出力であるＰＷＭ出力信号Ｙを得る。

次に、Ｄｕｔｙ設定が極めて低い場合の波形整形動作を図４のタイミングチャートを参照して説明する。

Ｄｕｔｙ設定が極めて低い場合、図４に示したようにＰＷＭ信号Ｘの立上り、立下りのチャタリング成分が三角波の最高電圧付近で合体し、ＰＷＭ信号Ｘ全体にノイズが乗る可能性がある。その場合、信号ｄが発生しないことからマスク信号ｆがＨ論理にならなくなるので、立上り時以降、三角波が最高電圧に到達するまで信号をマスクすることができなくなる。

ただし、図２に示した回路では、ＡＮＤ回路１３で最高電圧到達時のワンパルス信号ｂと信号ｉとの論理積を取り、信号ｂ（信号ｂ´）のパルス幅のＰＷＭ信号Ｙを確保するように構成されているので、マスク信号ｆが出力されない条件下でも、ワンパルス信号ｂのパルス幅のＰＷＭ信号を出力することが出来、チャタリングによりＰＷＭ信号生成回路１に接続された負荷の誤動作を防ぐことが出来る。即ち、ワンパルス信号ｂをＰＷＭ信号Ｙとして出力する回路構成となっている。

なお、Ｄｕｔｙ設定が極めて高い場合でも同様に、最低電圧到達時のワンパルス信号ａと出力信号の論理積を取ることによって、ワンパルス信号ａのパルス幅の出力信号を確保することが出来る。

本実施形態によれば、波形整形回路４で、三角波生成回路２から出力されたワンパルス信号ａ、ｂおよび電圧比較器３から出力されたＰＷＭ信号Ｘに基づいて、該ＰＷＭ信号Ｘの立上り直後と立下り直後に生じるチャタリングをマスクする信号ｆ、ｇを生成しているので、このマスク信号ｆ、ｇによってチャタリング成分を除去することができる。また、波形整形回路４の出力信号をフィードバックしないために期待した初期出力を出力することができる。

また、マスク信号ｆ、ｇが生成されない際には三角波の最大電圧到達時に出力されるワンパルス信号ｂと最小電圧到達時に出力されるワンパルス信号ａを、ＰＷＭ信号Ｙとして出力する回路構成となっているので、スイッチングノイズに影響されない所望のＰＷＭ信号を生成することが出来るために極めて高い、あるいは極めて低いＤｕｔｙを設定した際でも所望の出力信号を得ることができる。

また、電圧比較器３をヒステリシスコンパレータで構成してもよい。この場合、ヒステリシスレベル以下のレベルのスイッチングノイズに対してＰＷＭ信号Ｘに誤った論理結果が出力されることがなくなり、回路全体の信頼性を高めることが出来る。

なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。

１ＰＷＭ信号生成回路（パルス幅変調信号生成回路）
２三角波生成回路
３電圧比較器
４波形整形回路
Ａ三角波信号（三角波）
ＢＤＣ電圧信号（直流信号）
ａ三角波の最低電圧到達時のワンパルス信号（所定の時間幅のパルス信号）
ｂ三角波の最高電圧到達時のワンパルス信号（所定の時間幅のパルス信号）
ｆマスク信号（チャタリングをマスクする信号）
ｇマスク信号（チャタリングをマスクする信号）

特開２００３−１１０４１２公報

Claims

三角波を生成して出力する三角波生成回路と、前記三角波生成回路が出力した前記三角波の電位と外部から入力された直流信号の電位とを比較しパルス幅変調信号を生成して出力する電圧比較回路と、を備えたパルス幅変調信号生成回路において、
前記三角波生成回路が、前記三角波の最大電圧到達時に前記三角波の最小電圧到達時までの時間よりも短い時間幅のワンパルス信号と、前記三角波の最小電圧到達時に最大電圧到達時までの時間よりも短い時間幅のワンパルス信号と、の２つのパルス信号を出力するとともに、
前記三角波生成回路から出力された前記２つのパルス信号および前記電圧比較回路から出力された前記パルス幅変調信号に基づいて、該パルス幅変調信号の立上り直後と立下り直後に生じるチャタリングをマスクする信号を生成して前記チャタリングを除去する波形整形回路を備えたことを特徴とするパルス幅変調信号生成回路。
前記波形整形回路において、前記マスクする信号が生成されない場合は、前記２つのパルス信号をＰＷＭ変調信号として出力することを特徴とする請求項１に記載のパルス幅変調信号生成回路。