JP5487170B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5487170B2 JP5487170B2 JP2011191643A JP2011191643A JP5487170B2 JP 5487170 B2 JP5487170 B2 JP 5487170B2 JP 2011191643 A JP2011191643 A JP 2011191643A JP 2011191643 A JP2011191643 A JP 2011191643A JP 5487170 B2 JP5487170 B2 JP 5487170B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- heating unit
- semiconductor
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000010438 heat treatment Methods 0.000 claims description 66
- 238000000926 separation method Methods 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 55
- 239000010410 layer Substances 0.000 description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000001459 lithography Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
後述する実施形態は、概ね、半導体記憶装置に関する。
半導体記憶装置の分野においては、リソグラフィ技術における解像度の限界に比較的制約されることなく高集積化を図ることが可能な3次元積層メモリが注目されている。この様な3次元積層メモリとしては、例えば、柱状の半導体ピラーと、半導体ピラーの側面を覆うように積層されたトンネル層、電荷蓄積層、ブロック層と、半導体ピラーと交差し積層方向に所定の間隔をおいて設けられた複数の電極膜と、を有するメモリストリングスが2次元的にマトリックス状に配置されたものがある。
この様な3次元積層メモリにおいて書き込み/消去動作を繰返し行なうとトンネル層中に電子がトラップされる。そして、トラップされた電子がデトラップされるとデータ保持特性に対する信頼性が損なわれるおそれがある。
この様な3次元積層メモリにおいて書き込み/消去動作を繰返し行なうとトンネル層中に電子がトラップされる。そして、トラップされた電子がデトラップされるとデータ保持特性に対する信頼性が損なわれるおそれがある。
本発明が解決しようとする課題は、データ保持特性に対する信頼性を回復させることができる半導体記憶装置を提供することである。
実施形態に係る半導体記憶装置は、それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体と、前記積層体を貫く半導体ピラーと、前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積層と、前記電荷蓄積層と前記半導体ピラーとの間に設けられたトンネル層と、前記積層体の積層方向に対して直交する一の方向において、前記半導体ピラー同士の間に設けられた前記電極膜を分離する分離溝と、前記分離溝の内部に設けられた加熱部と、を備えている。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
また、各図中におけるX方向、Y方向、Z方向は互いに直交する方向を表し、X方向及びY方向は基板11の主面に平行な方向、Z方向は基板11の主面に直交する方向(積層方向)としている。
また、各図中におけるX方向、Y方向、Z方向は互いに直交する方向を表し、X方向及びY方向は基板11の主面に平行な方向、Z方向は基板11の主面に直交する方向(積層方向)としている。
[第1の実施形態]
半導体記憶装置1には、データを記憶するメモリセルが形成されたメモリ領域と、メモリ領域のメモリセルを駆動する周辺回路が形成された周辺回路領域とが設けられる。この場合、周辺回路領域については既知の技術を適用することができるので周辺回路領域についての例示は省略し、ここではメモリ領域についての例示をする。
半導体記憶装置1には、データを記憶するメモリセルが形成されたメモリ領域と、メモリ領域のメモリセルを駆動する周辺回路が形成された周辺回路領域とが設けられる。この場合、周辺回路領域については既知の技術を適用することができるので周辺回路領域についての例示は省略し、ここではメモリ領域についての例示をする。
図1は、第1の実施形態に係る半導体記憶装置を例示する模式断面図である。
図2は、半導体記憶装置を例示する模式斜視図である。
なお、図2においては、煩雑となるのを避けるために、導電部分のみを図示し、絶縁部分は図示を省略している。
図1、図2に示すように、半導体記憶装置1のメモリ領域には基板11が設けられている。基板11は、例えば、単結晶のシリコンを用いて形成されたものとすることができる。 基板11上には絶縁膜10が形成されている。また、絶縁膜10の上には導電膜、例えば、ポリシリコン膜12が形成されており、これがバックゲート電極BGとなっている。バックゲート電極BG上には、それぞれ複数の電極膜14と絶縁膜15とが交互に積層されている。そして、それぞれ複数の電極膜14及び絶縁膜15により、積層体MLが構成されている。
図2は、半導体記憶装置を例示する模式斜視図である。
なお、図2においては、煩雑となるのを避けるために、導電部分のみを図示し、絶縁部分は図示を省略している。
図1、図2に示すように、半導体記憶装置1のメモリ領域には基板11が設けられている。基板11は、例えば、単結晶のシリコンを用いて形成されたものとすることができる。 基板11上には絶縁膜10が形成されている。また、絶縁膜10の上には導電膜、例えば、ポリシリコン膜12が形成されており、これがバックゲート電極BGとなっている。バックゲート電極BG上には、それぞれ複数の電極膜14と絶縁膜15とが交互に積層されている。そして、それぞれ複数の電極膜14及び絶縁膜15により、積層体MLが構成されている。
電極膜14は、例えば、ポリシリコンを用いて形成されたものとすることができる。電極膜14は、Y方向に沿って分離され、X方向に延びる複数本の制御ゲート電極CGとなっている。Z方向から見て、各層の電極膜14は同じパターンでパターニングされている。そのため、制御ゲート電極CGは、X方向から見てマトリクス状に配列されている。なお、図1においては、下からn番目(nは自然数)の制御ゲート電極CGを、「制御ゲート電極CGn」と表記している。一方、絶縁膜15は、例えば、シリコン酸化物を用いて形成され、電極膜14同士を絶縁する層間絶縁膜として機能する。
積層体ML上には、導電膜17が設けられている。導電膜17は、例えば、ポリシリコンを用いて形成されたものとすることができる。導電膜17は、Y方向に沿って分離され、X方向に延びる複数本の選択ゲート電極SGとなっている。選択ゲート電極SGは、各制御ゲート電極CG5の直上域に設けられている。
また、導電膜17の上方には絶縁膜19が設けられている。絶縁膜19は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
また、導電膜17の上方には絶縁膜19が設けられている。絶縁膜19は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
そして、積層体MLを貫くように、積層方向(Z方向)に延びる複数本の貫通ホール21が形成されている。貫通ホール21は、各層の制御ゲート電極CGを貫き、下端はバックゲート電極BGに到達している。また、貫通ホール21はX方向及びY方向に沿ってマトリクス状に配列されている。そして、制御ゲート電極CGがX方向に延びているため、X方向に配列された貫通ホール21は、同一の制御ゲート電極CGを貫いている。
また、バックゲート電極BGの上層には、連通孔22が形成されている。Y方向において隣り合う2本の貫通ホール21と、それらを相互に連通させる連通孔22とにより、1つの連続したU字孔23が形成されている。積層体ML内には、複数本のU字孔23が形成されている。
貫通ホール21、連通孔22の内面上には、ブロック層25が設けられている。ブロック層25は、半導体記憶装置1の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない層であり、例えば、シリコン酸化物を用いて形成されたものとすることができる。
ブロック層25の内側には電荷蓄積層26が設けられている。電荷蓄積層26は、電荷を蓄積する能力がある層であり、例えば、電子のトラップサイトを含む層とすることができる。電荷蓄積層26は、例えば、シリコン窒化物を用いて形成されたものとすることができる。
電荷蓄積層26の内側にはトンネル層27が設けられている。トンネル層27は、通常は絶縁性であるが、半導体記憶装置1の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す。トンネル層27は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
ブロック層25の内側には電荷蓄積層26が設けられている。電荷蓄積層26は、電荷を蓄積する能力がある層であり、例えば、電子のトラップサイトを含む層とすることができる。電荷蓄積層26は、例えば、シリコン窒化物を用いて形成されたものとすることができる。
電荷蓄積層26の内側にはトンネル層27が設けられている。トンネル層27は、通常は絶縁性であるが、半導体記憶装置1の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す。トンネル層27は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
また、トンネル層27の内側には半導体ピラー31、接続部材32が設けられている。 すなわち、積層体MLを貫く半導体ピラー31が設けられている。
半導体ピラー31は、貫通ホール21内をZ方向に延びる中空の柱状(筒状)を呈しており、例えば、半導体ピラー31の形状を円筒状とすることができる。
接続部材32は、連通孔22内をY方向に延びる中空の柱状を呈しており、例えば、接続部材32の形状を筒状とすることができる。
そして、Y方向において隣り合う2本の半導体ピラー31は、接続部材32によって相互に接続されている。2本の半導体ピラー31と接続部材32とは切れ目無く連続的に形成されている。
半導体ピラー31、接続部材32は、例えば、ポリシリコンを用いて形成されたものとすることができる。
半導体ピラー31は、貫通ホール21内をZ方向に延びる中空の柱状(筒状)を呈しており、例えば、半導体ピラー31の形状を円筒状とすることができる。
接続部材32は、連通孔22内をY方向に延びる中空の柱状を呈しており、例えば、接続部材32の形状を筒状とすることができる。
そして、Y方向において隣り合う2本の半導体ピラー31は、接続部材32によって相互に接続されている。2本の半導体ピラー31と接続部材32とは切れ目無く連続的に形成されている。
半導体ピラー31、接続部材32は、例えば、ポリシリコンを用いて形成されたものとすることができる。
半導体ピラー31の上端部には、砒素がイオン注入されたソース/ドレイン領域部34が設けられている。
接続部材32によって相互に接続された2本の半導体ピラー31のうちの一方はソース/ドレイン領域部34を介してソース線に接続され、他方はソース/ドレイン領域部34を介してビット線BLに接続されている。このような構成により、制御ゲート電極CGと半導体ピラー31との間に電荷蓄積層26が配置され、制御ゲート電極CGと半導体ピラー31との交差部分毎にメモリセル24が構成される。
接続部材32によって相互に接続された2本の半導体ピラー31のうちの一方はソース/ドレイン領域部34を介してソース線に接続され、他方はソース/ドレイン領域部34を介してビット線BLに接続されている。このような構成により、制御ゲート電極CGと半導体ピラー31との間に電荷蓄積層26が配置され、制御ゲート電極CGと半導体ピラー31との交差部分毎にメモリセル24が構成される。
すなわち、半導体ピラー31と接続部材32とにより形成されたU字状のピラーに沿って、ビット線BLとソース線SLとの間に接続されたメモリストリング61が構成される。
そして、半導体ピラー31の積層方向に沿って形成されたメモリストリング61を複数有したブロックが複数設けられている(図2などを参照)。そして、データの消去をブロック単位で行うことができるようにすることができる。
そして、半導体ピラー31の積層方向に沿って形成されたメモリストリング61を複数有したブロックが複数設けられている(図2などを参照)。そして、データの消去をブロック単位で行うことができるようにすることができる。
Y方向(積層体MLの積層方向に対して直交する一の方向の一例に相当する)において、半導体ピラー31同士の間には、制御ゲート電極CGを分離する分離溝33が設けられている。分離溝33の内部は、シリコン酸化物などの絶縁物が埋め込まれている。分離溝33の上端の開口は、絶縁膜19により塞がれている。
なお、絶縁膜19の上方にはソース線SL、ビット線BLや、図示しないビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
なお、絶縁膜19の上方にはソース線SL、ビット線BLや、図示しないビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
ここで、半導体記憶装置1においては、データを書き込む際に半導体ピラー31からトンネル層27を介して電荷蓄積層26に電子を注入するようにしている。そして、データを消去する際には、半導体ピラー31と制御ゲート電極CGとの間に電位差を生じさせホールを電荷蓄積層26に注入することで、電荷蓄積層26内の電子を対消滅させるようにしている。この様な書き込み/消去動作を繰返し行なうと、トンネル層27中に電子がトラップされ、トラップされた電子がデトラップされることでデータ保持特性に対する信頼性が損なわれる場合がある。
本発明者らの得た知見によれば、電子がトラップされる部分を所定の温度にまで加熱するようにすれば、トンネル層27中にトラップされていた電子をデトラップさせることができる。また、トンネル層27中にトラップされていた電子を加熱によりデトラップさせることで、データ保持特性に対する信頼性を回復させることができることも確認できた。 そこで、半導体記憶装置1においては、電子がトラップされる部分を加熱する加熱部35を備えるようにしている。
次に、加熱部35についてさらに例示する。
加熱部35は、例えば、トンネル層27を加熱することでトラップされていた電子をデトラップさせるものとすることができる。
図1に示すように、加熱部35は、分離溝33の内部に設けられ、周囲が絶縁物により覆われている。加熱部35は、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部35とする場合には、導電体を用いて形成された加熱部35とすることができる。例えば、加熱部35は、TiNや金属などを用いて形成されたものとすることができる。加熱部35をTiNや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置1内に熱がこもることを抑制することができる。
また、加熱部35を分離溝33の内部に設けるようにすれば、半導体記憶装置1全体のみならず、対象となるメモリストリング毎、複数のメモリストリング毎、ブロック毎、複数のブロック毎に加熱を行うことができる。すなわち、加熱部35は、少なくとも1つのメモリストリングを含む領域毎に加熱を行うことができる。そのため、少なくとも1つのメモリストリングを含む領域毎に電子をデトラップさせることができる。
加熱部35は、例えば、トンネル層27を加熱することでトラップされていた電子をデトラップさせるものとすることができる。
図1に示すように、加熱部35は、分離溝33の内部に設けられ、周囲が絶縁物により覆われている。加熱部35は、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部35とする場合には、導電体を用いて形成された加熱部35とすることができる。例えば、加熱部35は、TiNや金属などを用いて形成されたものとすることができる。加熱部35をTiNや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置1内に熱がこもることを抑制することができる。
また、加熱部35を分離溝33の内部に設けるようにすれば、半導体記憶装置1全体のみならず、対象となるメモリストリング毎、複数のメモリストリング毎、ブロック毎、複数のブロック毎に加熱を行うことができる。すなわち、加熱部35は、少なくとも1つのメモリストリングを含む領域毎に加熱を行うことができる。そのため、少なくとも1つのメモリストリングを含む領域毎に電子をデトラップさせることができる。
この場合、ブロック同士の間に熱の伝導を抑制する層(例えば、熱伝導率の低い材料を用いて形成された層)を設けるようにすれば、隣接するブロック間における熱の伝導を抑制することができるので、所望のブロックに限定した電子のデトラップを行なうことができる。
また、加熱部35を分離溝33の内部に設けるようにすれば、電子がトラップされる部分の近傍に加熱部35が設けられることになるので、電子のデトラップを効率よく行うことができる。この場合、電子はメモリセル24の近傍に多くトラップされている。そのため、制御ゲート電極CGの熱伝導率が比較的高い場合には、制御ゲート電極CGを介して電子が多くトラップされている部分を局所的に加熱することができるようになる。
また、加熱部35を分離溝33の内部に設けるようにすれば、電子がトラップされる部分の近傍に加熱部35が設けられることになるので、電子のデトラップを効率よく行うことができる。この場合、電子はメモリセル24の近傍に多くトラップされている。そのため、制御ゲート電極CGの熱伝導率が比較的高い場合には、制御ゲート電極CGを介して電子が多くトラップされている部分を局所的に加熱することができるようになる。
ここで、電子をデトラップさせる手順を例示する。
電子のデトラップは、書き込み/消去動作が所定の回数行われた場合に行うようにすることができる。
加熱により電子をデトラップさせる場合には、デトラップの対象となる領域に書き込まれていたデータも消去されることになる。そのため、まず、電子のデトラップを行う前に書き込まれていたデータを移し換える。例えば、電子をデトラップさせる対象となる領域(例えば、メモリストリングやブロック)に書き込まれていたデータを、電子をデトラップさせる対象外の領域に移し換えるようにすることができる。なお、外部に設けられた記憶装置に書き込まれていたデータを移し換えるようにすることもできる。
電子のデトラップは、書き込み/消去動作が所定の回数行われた場合に行うようにすることができる。
加熱により電子をデトラップさせる場合には、デトラップの対象となる領域に書き込まれていたデータも消去されることになる。そのため、まず、電子のデトラップを行う前に書き込まれていたデータを移し換える。例えば、電子をデトラップさせる対象となる領域(例えば、メモリストリングやブロック)に書き込まれていたデータを、電子をデトラップさせる対象外の領域に移し換えるようにすることができる。なお、外部に設けられた記憶装置に書き込まれていたデータを移し換えるようにすることもできる。
次に、加熱部35を作用させて対象となる領域を加熱する。例えば、加熱部35に電流を流すことでジュール熱を発生させ、対象となる領域を加熱するようにすることができる。
加熱によるデトラップが終了した後に、移し換えたデータを元の領域に戻す。
この様なデータの移し換えを行うことでデータの消失を防止することができる。
半導体記憶装置1全体においてデトラップを行う場合には、外部に設けられた記憶装置に書き込まれていたデータを移し換え、デトラップ後に移し換えたデータを半導体記憶装置1に戻すようにすればよい。
なお、電子をデトラップさせる手順は、例えば、周辺回路領域に設けられた図示しない制御部などにより実行されるようにすることができる。
加熱によるデトラップが終了した後に、移し換えたデータを元の領域に戻す。
この様なデータの移し換えを行うことでデータの消失を防止することができる。
半導体記憶装置1全体においてデトラップを行う場合には、外部に設けられた記憶装置に書き込まれていたデータを移し換え、デトラップ後に移し換えたデータを半導体記憶装置1に戻すようにすればよい。
なお、電子をデトラップさせる手順は、例えば、周辺回路領域に設けられた図示しない制御部などにより実行されるようにすることができる。
図3は、加熱部の配線を例示するための模式図である。図3(a)は加熱部の配線をブロック毎に行う場合を例示する模式図、図3(b)は模式部分拡大図である。なお、図3(a)においては、煩雑となるのを避けるため加熱部35の配線の引き出し部のみを例示することにする。
図3(a)に示すように、半導体記憶装置1には、複数のメモリストリングを備えたブロック100が複数設けられている。図3(b)に示すように、加熱部35は、制御ゲート電極CG同士の間に設けられた分離溝33の内部に設けられる。
図3(a)に示すように、半導体記憶装置1には、複数のメモリストリングを備えたブロック100が複数設けられている。図3(b)に示すように、加熱部35は、制御ゲート電極CG同士の間に設けられた分離溝33の内部に設けられる。
ここで、分離溝33の内部に設けられた加熱部35を周辺回路領域などに設けられた電源や制御部などと接続するための配線の引き出し部が必要となる。
本実施の形態においては、ブロック100毎に配線の引き出し部103a、103bを設けるようにしている。例えば、図3(a)に示すように、配線の引き出し部103a、103bとしてブロック100同士の間にコンタクト101a、101bを設け、コンタクト101a、101bを介してブロック100内に設けられた加熱部35と、外部配線102a、102bとを接続するようにすることができる。この場合、隣接するブロック100間において引き出し部103a、103bの共用化を図ることもできる。
本実施の形態においては、ブロック100毎に配線の引き出し部103a、103bを設けるようにしている。例えば、図3(a)に示すように、配線の引き出し部103a、103bとしてブロック100同士の間にコンタクト101a、101bを設け、コンタクト101a、101bを介してブロック100内に設けられた加熱部35と、外部配線102a、102bとを接続するようにすることができる。この場合、隣接するブロック100間において引き出し部103a、103bの共用化を図ることもできる。
図4は、他の実施形態に係る加熱部の配線を例示するための模式図である。
図4に示すように、複数のメモリストリングを備えたブロック100がマトリクス状に設けられる場合がある。この様な場合、ブロック100の内部に設けられた分離溝33のみならずブロック100の周辺にも分離溝33aが設けられ、ブロック100の周辺に設けられた分離溝33aの内部にも加熱部が設けられる。
この場合、ブロック100の内部の配線長よりもブロック100の外部の配線長の方が長さが短くなるので抵抗が低くなる。そのため、ブロック100の内部と外部との間の温度差が大きくなるおそれがある。
図4に示すように、複数のメモリストリングを備えたブロック100がマトリクス状に設けられる場合がある。この様な場合、ブロック100の内部に設けられた分離溝33のみならずブロック100の周辺にも分離溝33aが設けられ、ブロック100の周辺に設けられた分離溝33aの内部にも加熱部が設けられる。
この場合、ブロック100の内部の配線長よりもブロック100の外部の配線長の方が長さが短くなるので抵抗が低くなる。そのため、ブロック100の内部と外部との間の温度差が大きくなるおそれがある。
この様な場合には、シミュレーションなどを行いブロック100の内部と外部との間の温度差が小さくなる様な位置にコンタクト101a、101bを設けるようにすればよい。
図5も、他の実施形態に係る加熱部の配線を例示するための模式図である。
後述するように加熱部は既知の成膜法を用いて形成することができるが、前述したようにブロック100の周辺にも加熱部が形成されることにもなる。
そのため、本実施の形態においては、ブロック100の周辺に設けられた分離溝33aの内部に加熱部が設けられないようにしている。
この場合、例えば、ブロック100の周辺に設けられた分離溝33aの幅寸法を小さくすることで、分離溝33aの内部に加熱部が設けられないようにすることができる。分離溝33aの幅寸法を小さくすれば、分離溝33aの内部にはシリコン酸化物などの絶縁物のみが埋め込まれることになる。そのため、コンタクト101a、101bを介して加熱部に電流を流す際にブロック100の周辺側に流れる回り込み電流をなくすことができる。
後述するように加熱部は既知の成膜法を用いて形成することができるが、前述したようにブロック100の周辺にも加熱部が形成されることにもなる。
そのため、本実施の形態においては、ブロック100の周辺に設けられた分離溝33aの内部に加熱部が設けられないようにしている。
この場合、例えば、ブロック100の周辺に設けられた分離溝33aの幅寸法を小さくすることで、分離溝33aの内部に加熱部が設けられないようにすることができる。分離溝33aの幅寸法を小さくすれば、分離溝33aの内部にはシリコン酸化物などの絶縁物のみが埋め込まれることになる。そのため、コンタクト101a、101bを介して加熱部に電流を流す際にブロック100の周辺側に流れる回り込み電流をなくすことができる。
[第2の実施形態]
図6は、第2の実施形態に係る半導体記憶装置を例示する模式断面図である。
図6に示すように、半導体記憶装置1aのメモリ領域には基板11が設けられている。基板11上には絶縁膜10a、バックゲート電極BGが積層されている。バックゲート電極BG上には、それぞれ複数の電極膜14と絶縁膜15とが交互に積層されている。電極膜14は、Y方向に沿って分離され、X方向に延びる複数本の制御ゲート電極CGとなっている。最上層の絶縁膜15上には、導電膜17が設けられている。導電膜17は、Y方向に沿って分離され、X方向に延びる複数本の選択ゲート電極SGとなっている。導電膜17の上方には絶縁膜19が設けられている。また、Y方向において隣り合う2本の貫通ホール21と、それらを相互に連通させる連通孔22とにより、1つの連続したU字孔23が形成されている。貫通ホール21、U字孔23の内面上には、ブロック層25、電荷蓄積層26、トンネル層27が設けられている。トンネル層27の内側には半導体ピラー31、接続部材32が設けられている。半導体ピラー31の上端部には、ソース/ドレイン領域部34が設けられている。2本の半導体ピラー31のうちの一方はソース/ドレイン領域部34を介して図示しないソース線に接続され、他方はソース/ドレイン領域部34を介して図示しないビット線に接続されている。Y方向において、半導体ピラー31同士の間には、制御ゲート電極CGを分離する分離溝33が設けられている。分離溝33の内部は、シリコン酸化物などの絶縁物が埋め込まれている。分離溝33の上端の開口は、絶縁膜19により塞がれている。
なお、絶縁膜19の上方には図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
図6は、第2の実施形態に係る半導体記憶装置を例示する模式断面図である。
図6に示すように、半導体記憶装置1aのメモリ領域には基板11が設けられている。基板11上には絶縁膜10a、バックゲート電極BGが積層されている。バックゲート電極BG上には、それぞれ複数の電極膜14と絶縁膜15とが交互に積層されている。電極膜14は、Y方向に沿って分離され、X方向に延びる複数本の制御ゲート電極CGとなっている。最上層の絶縁膜15上には、導電膜17が設けられている。導電膜17は、Y方向に沿って分離され、X方向に延びる複数本の選択ゲート電極SGとなっている。導電膜17の上方には絶縁膜19が設けられている。また、Y方向において隣り合う2本の貫通ホール21と、それらを相互に連通させる連通孔22とにより、1つの連続したU字孔23が形成されている。貫通ホール21、U字孔23の内面上には、ブロック層25、電荷蓄積層26、トンネル層27が設けられている。トンネル層27の内側には半導体ピラー31、接続部材32が設けられている。半導体ピラー31の上端部には、ソース/ドレイン領域部34が設けられている。2本の半導体ピラー31のうちの一方はソース/ドレイン領域部34を介して図示しないソース線に接続され、他方はソース/ドレイン領域部34を介して図示しないビット線に接続されている。Y方向において、半導体ピラー31同士の間には、制御ゲート電極CGを分離する分離溝33が設けられている。分離溝33の内部は、シリコン酸化物などの絶縁物が埋め込まれている。分離溝33の上端の開口は、絶縁膜19により塞がれている。
なお、絶縁膜19の上方には図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
本実施の形態においては、絶縁膜10aの内部に加熱部35aを設けるようにしている。
絶縁膜10aは、例えば、シリコン酸化物を用いて形成されるものとすることができる。加熱部35aは、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部35aとする場合には、導電体を用いて形成された加熱部35aとすることができる。例えば、加熱部35aは、TiNや金属などを用いて形成されたものとすることができる。加熱部35aをTiNや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置1a内に熱がこもることを抑制することができる。
また、加熱部35aを絶縁膜10aの内部に設けるようにすれば、半導体記憶装置1a全体のみならず、対象となるブロック毎に電子をデトラップさせることができる。
また、加熱部35aの形状や大きさを比較的自由に設定することができるので、加熱を行う領域の設定に関する自由度を増大させることができる。また、加熱部35aの配線も容易となる。
絶縁膜10aは、例えば、シリコン酸化物を用いて形成されるものとすることができる。加熱部35aは、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部35aとする場合には、導電体を用いて形成された加熱部35aとすることができる。例えば、加熱部35aは、TiNや金属などを用いて形成されたものとすることができる。加熱部35aをTiNや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置1a内に熱がこもることを抑制することができる。
また、加熱部35aを絶縁膜10aの内部に設けるようにすれば、半導体記憶装置1a全体のみならず、対象となるブロック毎に電子をデトラップさせることができる。
また、加熱部35aの形状や大きさを比較的自由に設定することができるので、加熱を行う領域の設定に関する自由度を増大させることができる。また、加熱部35aの配線も容易となる。
なお、第1の実施形態、第2の実施形態において例示をした加熱部35、35aは電流を流すことでジュール熱を発生させるものであるが、これに限定されるわけではない。例えば、ジュール熱を発生させる発熱部を設け、発生させた熱を伝熱部を介してメモリセル24の近傍に設けられた加熱部35、35aに伝えるようにすることもできる。
[第3の実施形態]
次に、第3の実施形態に係る半導体記憶装置の製造方法について例示する。
以下に例示をする半導体記憶装置の製造方法は、前述した半導体記憶装置1を製造する場合を例示するものである。
図7は、第3の実施形態に係る半導体記憶装置の製造方法を例示する模式工程断面図である。図7(a)は模式工程断面図、図7(b)は図7(a)に続く模式工程断面図である。
図8は、図7に続く模式工程断面図である。図8(a)は図7(b)に続く模式工程断面図、図8(b)は図8(a)に続く模式工程断面図である。
図9は、図8に続く模式工程断面図である。図9(a)は図8(b)に続く模式工程断面図、図9(b)は図9(a)に続く模式工程断面図である。
次に、第3の実施形態に係る半導体記憶装置の製造方法について例示する。
以下に例示をする半導体記憶装置の製造方法は、前述した半導体記憶装置1を製造する場合を例示するものである。
図7は、第3の実施形態に係る半導体記憶装置の製造方法を例示する模式工程断面図である。図7(a)は模式工程断面図、図7(b)は図7(a)に続く模式工程断面図である。
図8は、図7に続く模式工程断面図である。図8(a)は図7(b)に続く模式工程断面図、図8(b)は図8(a)に続く模式工程断面図である。
図9は、図8に続く模式工程断面図である。図9(a)は図8(b)に続く模式工程断面図、図9(b)は図9(a)に続く模式工程断面図である。
まず、基板11上の図示しない周辺回路領域に周辺回路を形成する。
次に、図7(a)に示すように、基板11上のメモリ領域に絶縁層10、バックゲート電極BGとなるポリシリコン膜12を形成する。絶縁層10は、例えば、シリコン酸化膜を用いて形成するものとすることができる。この場合、絶縁層10、バックゲート電極BGは既知の成膜法、リソグラフィ法、反応性イオンエッチング法を用いて形成するものとすることができる。
次に、図7(a)に示すように、基板11上のメモリ領域に絶縁層10、バックゲート電極BGとなるポリシリコン膜12を形成する。絶縁層10は、例えば、シリコン酸化膜を用いて形成するものとすることができる。この場合、絶縁層10、バックゲート電極BGは既知の成膜法、リソグラフィ法、反応性イオンエッチング法を用いて形成するものとすることができる。
そして、既知のリソグラフィ法及び反応性イオンエッチング法を用いて、隣接する半導体ピラー31を接続するための連通孔22をバックゲート電極BG中に形成する。続いて、連通孔22内に犠牲膜となるシリコン窒化膜51を成膜し、表面を平坦化することで埋め込みを行う。
その後、スパッタ法などを用いて、ポリシリコン膜12上に絶縁膜15となるシリコン酸化膜55、電極膜14となるポリシリコン膜54を交互に形成する。
その後、スパッタ法などを用いて、ポリシリコン膜12上に絶縁膜15となるシリコン酸化膜55、電極膜14となるポリシリコン膜54を交互に形成する。
次に、図7(b)に示すように、CVD(Chemical Vapor Deposition)法を用いて全面に図示しないカーボン膜を形成し、既知のリソグラフィ法及び反応性イオンエッチング法を用いて積層体の積層方向に延びる分離溝33を形成する。分離溝33は、Y方向において電極膜14を分離する。電極膜14は、Y方向に沿って分離され、X方向に延びる複数本の制御ゲート電極CGとなる。
次に、図8(a)に示すように、既知の成膜法を用いて分離溝33の側壁にシリコン酸化膜などの絶縁膜56を形成する。その後、加熱部35となる窒化チタン膜57を成膜する。そして、積層体の上面に形成された窒化チタン膜57をドライエッチング法、CMP(Chemical Mechanical Polishing)法などを用いて除去することで、分離溝33の内部に加熱部35が形成される。また、ドライエッチング法を用いたエッチバックにより窒化チタン膜57が窪んだ領域には再度絶縁膜56を成膜して平坦化させる。
次に、図8(b)に示すように、導電膜17となるポリシリコン膜58を形成する。そして、既知のリソグラフィ法及び反応性イオンエッチング法を用いてポリシリコン膜58を成形し、選択ゲート電極SGである導電膜17を形成する。その後、導電膜17上にシリコン酸化物などを用いた絶縁膜19を形成し、表面を平坦化する。
次に、図9(a)に示すように、CVD法を用いて全面に図示しないカーボン膜を形成し、既知のリソグラフィ法及び反応性イオンエッチング法を用いて積層体の積層方向に延びる複数の貫通ホール21を形成する。貫通ホール21は、連通孔22に連通するように形成される。その後、貫通ホール21を介して、連通孔22に埋め込まれたシリコン窒化膜51を選択的に除去する。シリコン窒化膜51の除去は、例えば、熱リン酸法などを用いて行うようにすることができる。そして、カーボン膜を除去してメモリセル24の鋳型となるU字型貫通孔を形成する。
次に、図9(b)に示すように、貫通ホール21、連通孔22の内面側から順にブロック層25、電荷蓄積層26、トンネル層27を形成する。これらの膜は、例えば、ALD(Atomic Layer Deposition)法及びLPCVD(low pressure chemica vapor deposition)法を用いて形成するようにすることができる。その後さらにアモルファスシリコンを埋め込み、半導体ピラー31、接続部材32を形成する。
その後、ソース/ドレイン領域部34を形成する。まず、反応性イオンエッチング法を用いて、貫通ホール21の上端部に形成された膜を後退させる。その後、後退させた部分に多結晶シリコンを埋め込む。続いて、既知のリソグラフィ法及びイオン注入法を用いて埋め込まれた多結晶シリコンに砒素をイオン注入してソース/ドレイン領域部34を形成する。
次に、絶縁膜19の上方に図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などを適宜形成する。
また、前述した加熱部35の配線の引き出し部103a、103bなどを形成するようにすることができる。
その後、ソース/ドレイン領域部34を形成する。まず、反応性イオンエッチング法を用いて、貫通ホール21の上端部に形成された膜を後退させる。その後、後退させた部分に多結晶シリコンを埋め込む。続いて、既知のリソグラフィ法及びイオン注入法を用いて埋め込まれた多結晶シリコンに砒素をイオン注入してソース/ドレイン領域部34を形成する。
次に、絶縁膜19の上方に図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などを適宜形成する。
また、前述した加熱部35の配線の引き出し部103a、103bなどを形成するようにすることができる。
以上のようにすれば、半導体記憶装置1を製造することができる。
なお、半導体記憶装置1aの製造方法においては、基板11上に設けられた絶縁膜10aの内部に加熱部35aを形成するようにすればよい。加熱部35aは、既知の成膜法、リソグラフィ法、反応性イオンエッチング法などを用いて形成することができるので、半導体記憶装置1aの製造方法に関する詳細な説明は省略する。
以上に例示をした実施形態によれば、データ保持特性に対する信頼性を回復させることができる半導体記憶装置、半導体記憶装置の製造方法を実現することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
1 半導体記憶装置、1a 半導体記憶装置、11 基板、10 絶縁膜、14 電極膜、15 絶縁膜、21 貫通ホール、22 連通孔、24 メモリセル、25 ブロック層、26 電荷蓄積層、27 トンネル層、31 半導体ピラー、32 接続部材、33 分離溝、33a 分離溝、34 ソース/ドレイン領域部、35 加熱部、35a 加熱部、61 メモリストリング、100 ブロック、101a コンタクト、101b コンタクト、103a 引き出し部、103b 引き出し部、BG バックゲート電極、CG 制御ゲート電極、SG 選択ゲート電極、ML 積層体
Claims (6)
- それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体と、
前記積層体を貫く半導体ピラーと、
前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積層と、
前記電荷蓄積層と前記半導体ピラーとの間に設けられたトンネル層と、
前記積層体の積層方向に対して直交する一の方向において、前記半導体ピラー同士の間に設けられた前記電極膜を分離する分離溝と、
前記分離溝の内部に設けられた加熱部と、
を備えたことを特徴とする半導体記憶装置。 - 前記加熱部は、前記トンネル層を加熱することでトラップされていた電子をデトラップ可能であること、を特徴とする請求項1記載の半導体記憶装置。
- 前記加熱部は、ジュール熱を発生することを特徴とする請求項1または2に記載の半導体記憶装置。
- 前記半導体ピラーの前記積層方向に沿って形成されたメモリストリングを複数有したブロックを複数備え、
前記加熱部は、少なくとも1つのメモリストリングを含む領域毎に加熱を行うことを特徴とする請求項1〜3のいずれか1つに記載の半導体記憶装置。 - 前記ブロック同士の間に熱の伝導を抑制する層が設けられたことを特徴とする請求項4記載の半導体記憶装置。
- 前記電子をデトラップさせる対象となる領域に書き込まれていたデータを、前記領域以外の領域に移し換え、
前記データの移し換えの後に、前記加熱部は、前記加熱を行うことを特徴とする請求項1〜5のいずれか1つに記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191643A JP5487170B2 (ja) | 2011-09-02 | 2011-09-02 | 半導体記憶装置 |
US13/418,651 US8767452B2 (en) | 2011-09-02 | 2012-03-13 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191643A JP5487170B2 (ja) | 2011-09-02 | 2011-09-02 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055185A JP2013055185A (ja) | 2013-03-21 |
JP5487170B2 true JP5487170B2 (ja) | 2014-05-07 |
Family
ID=47753100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011191643A Expired - Fee Related JP5487170B2 (ja) | 2011-09-02 | 2011-09-02 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8767452B2 (ja) |
JP (1) | JP5487170B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104103639B (zh) * | 2013-04-03 | 2018-04-13 | 群联电子股份有限公司 | Nand快闪存储单元、操作方法与读取方法 |
JP2016171280A (ja) | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体記憶装置の製造方法 |
WO2018063207A1 (en) * | 2016-09-29 | 2018-04-05 | Intel Corporation | Resistive random access memory cell |
JP2018148071A (ja) | 2017-03-07 | 2018-09-20 | 東芝メモリ株式会社 | 記憶装置 |
US10916308B2 (en) * | 2019-06-03 | 2021-02-09 | Macronix International Co., Ltd. | 3D flash memory module and healing and operating methods of 3D flash memory |
WO2023077264A1 (zh) * | 2021-11-02 | 2023-05-11 | 中国科学院微电子研究所 | 一种存储单元、三维存储器及其操作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010511266A (ja) | 2006-11-29 | 2010-04-08 | ラムバス・インコーポレーテッド | オペレーション上の退化を反転する内蔵型加熱回路を有する集積回路 |
JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5383241B2 (ja) * | 2009-02-16 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4897009B2 (ja) * | 2009-03-24 | 2012-03-14 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
-
2011
- 2011-09-02 JP JP2011191643A patent/JP5487170B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-13 US US13/418,651 patent/US8767452B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013055185A (ja) | 2013-03-21 |
US8767452B2 (en) | 2014-07-01 |
US20130058163A1 (en) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487170B2 (ja) | 半導体記憶装置 | |
JP4897009B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
TWI647821B (zh) | 具有分層的導體的三維記憶體裝置的積體電路及其製造方法 | |
JP5394270B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5300419B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP5398378B2 (ja) | 半導体記憶装置及びその製造方法 | |
TWI635598B (zh) | 半導體裝置及其製造方法 | |
JP5306080B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US9190499B2 (en) | Nonvolatile semiconductor memory device, capacitance element, and method for manufacturing nonvolatile semiconductor memory device | |
JP6832764B2 (ja) | 半導体記憶装置及びその製造方法 | |
TW201011900A (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
JP2010010596A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2014187321A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2009016400A (ja) | 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法 | |
JP2013065636A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2018152412A (ja) | 半導体装置及びその製造方法 | |
JP2012142558A (ja) | 不揮発性メモリ装置及びその製造方法 | |
JP2013055204A (ja) | 半導体記憶装置 | |
JP2014053585A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2013098391A (ja) | 不揮発性半導体記憶装置 | |
JP2018137299A (ja) | 半導体装置 | |
TW201537690A (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
JP2015053335A (ja) | 不揮発性記憶装置およびその製造方法 | |
JP2013069841A (ja) | 半導体記憶装置及びその製造方法 | |
US20160268291A1 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140224 |
|
LAPS | Cancellation because of no payment of annual fees |