JP5487170B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5487170B2 JP5487170B2 JP2011191643A JP2011191643A JP5487170B2 JP 5487170 B2 JP5487170 B2 JP 5487170B2 JP 2011191643 A JP2011191643 A JP 2011191643A JP 2011191643 A JP2011191643 A JP 2011191643A JP 5487170 B2 JP5487170 B2 JP 5487170B2
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- semiconductor memory
- heating unit
- semiconductor
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 79
- 238000010438 heat treatment Methods 0.000 claims description 66
- 238000000926 separation method Methods 0.000 claims description 27
- 238000003860 storage Methods 0.000 claims description 17
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 55
- 239000010410 layer Substances 0.000 description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000001459 lithography Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
後述する実施形態は、概ね、半導体記憶装置に関する。
半導体記憶装置の分野においては、リソグラフィ技術における解像度の限界に比較的制約されることなく高集積化を図ることが可能な３次元積層メモリが注目されている。この様な３次元積層メモリとしては、例えば、柱状の半導体ピラーと、半導体ピラーの側面を覆うように積層されたトンネル層、電荷蓄積層、ブロック層と、半導体ピラーと交差し積層方向に所定の間隔をおいて設けられた複数の電極膜と、を有するメモリストリングスが２次元的にマトリックス状に配置されたものがある。
この様な３次元積層メモリにおいて書き込み/消去動作を繰返し行なうとトンネル層中に電子がトラップされる。そして、トラップされた電子がデトラップされるとデータ保持特性に対する信頼性が損なわれるおそれがある。
この様な３次元積層メモリにおいて書き込み/消去動作を繰返し行なうとトンネル層中に電子がトラップされる。そして、トラップされた電子がデトラップされるとデータ保持特性に対する信頼性が損なわれるおそれがある。
本発明が解決しようとする課題は、データ保持特性に対する信頼性を回復させることができる半導体記憶装置を提供することである。
実施形態に係る半導体記憶装置は、それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体と、前記積層体を貫く半導体ピラーと、前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積層と、前記電荷蓄積層と前記半導体ピラーとの間に設けられたトンネル層と、前記積層体の積層方向に対して直交する一の方向において、前記半導体ピラー同士の間に設けられた前記電極膜を分離する分離溝と、前記分離溝の内部に設けられた加熱部と、を備えている。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
また、各図中におけるＸ方向、Ｙ方向、Ｚ方向は互いに直交する方向を表し、Ｘ方向及びＹ方向は基板１１の主面に平行な方向、Ｚ方向は基板１１の主面に直交する方向（積層方向）としている。
また、各図中におけるＸ方向、Ｙ方向、Ｚ方向は互いに直交する方向を表し、Ｘ方向及びＹ方向は基板１１の主面に平行な方向、Ｚ方向は基板１１の主面に直交する方向（積層方向）としている。
[第１の実施形態]
半導体記憶装置１には、データを記憶するメモリセルが形成されたメモリ領域と、メモリ領域のメモリセルを駆動する周辺回路が形成された周辺回路領域とが設けられる。この場合、周辺回路領域については既知の技術を適用することができるので周辺回路領域についての例示は省略し、ここではメモリ領域についての例示をする。
半導体記憶装置１には、データを記憶するメモリセルが形成されたメモリ領域と、メモリ領域のメモリセルを駆動する周辺回路が形成された周辺回路領域とが設けられる。この場合、周辺回路領域については既知の技術を適用することができるので周辺回路領域についての例示は省略し、ここではメモリ領域についての例示をする。
図１は、第１の実施形態に係る半導体記憶装置を例示する模式断面図である。
図２は、半導体記憶装置を例示する模式斜視図である。
なお、図２においては、煩雑となるのを避けるために、導電部分のみを図示し、絶縁部分は図示を省略している。
図１、図２に示すように、半導体記憶装置１のメモリ領域には基板１１が設けられている。基板１１は、例えば、単結晶のシリコンを用いて形成されたものとすることができる。 基板１１上には絶縁膜１０が形成されている。また、絶縁膜１０の上には導電膜、例えば、ポリシリコン膜１２が形成されており、これがバックゲート電極ＢＧとなっている。バックゲート電極ＢＧ上には、それぞれ複数の電極膜１４と絶縁膜１５とが交互に積層されている。そして、それぞれ複数の電極膜１４及び絶縁膜１５により、積層体ＭＬが構成されている。
図２は、半導体記憶装置を例示する模式斜視図である。
なお、図２においては、煩雑となるのを避けるために、導電部分のみを図示し、絶縁部分は図示を省略している。
図１、図２に示すように、半導体記憶装置１のメモリ領域には基板１１が設けられている。基板１１は、例えば、単結晶のシリコンを用いて形成されたものとすることができる。 基板１１上には絶縁膜１０が形成されている。また、絶縁膜１０の上には導電膜、例えば、ポリシリコン膜１２が形成されており、これがバックゲート電極ＢＧとなっている。バックゲート電極ＢＧ上には、それぞれ複数の電極膜１４と絶縁膜１５とが交互に積層されている。そして、それぞれ複数の電極膜１４及び絶縁膜１５により、積層体ＭＬが構成されている。
電極膜１４は、例えば、ポリシリコンを用いて形成されたものとすることができる。電極膜１４は、Ｙ方向に沿って分離され、Ｘ方向に延びる複数本の制御ゲート電極ＣＧとなっている。Ｚ方向から見て、各層の電極膜１４は同じパターンでパターニングされている。そのため、制御ゲート電極ＣＧは、Ｘ方向から見てマトリクス状に配列されている。なお、図１においては、下からｎ番目（ｎは自然数）の制御ゲート電極ＣＧを、「制御ゲート電極ＣＧｎ」と表記している。一方、絶縁膜１５は、例えば、シリコン酸化物を用いて形成され、電極膜１４同士を絶縁する層間絶縁膜として機能する。
積層体ＭＬ上には、導電膜１７が設けられている。導電膜１７は、例えば、ポリシリコンを用いて形成されたものとすることができる。導電膜１７は、Ｙ方向に沿って分離され、Ｘ方向に延びる複数本の選択ゲート電極ＳＧとなっている。選択ゲート電極ＳＧは、各制御ゲート電極ＣＧ５の直上域に設けられている。
また、導電膜１７の上方には絶縁膜１９が設けられている。絶縁膜１９は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
また、導電膜１７の上方には絶縁膜１９が設けられている。絶縁膜１９は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
そして、積層体ＭＬを貫くように、積層方向（Ｚ方向）に延びる複数本の貫通ホール２１が形成されている。貫通ホール２１は、各層の制御ゲート電極ＣＧを貫き、下端はバックゲート電極ＢＧに到達している。また、貫通ホール２１はＸ方向及びＹ方向に沿ってマトリクス状に配列されている。そして、制御ゲート電極ＣＧがＸ方向に延びているため、Ｘ方向に配列された貫通ホール２１は、同一の制御ゲート電極ＣＧを貫いている。
また、バックゲート電極ＢＧの上層には、連通孔２２が形成されている。Ｙ方向において隣り合う２本の貫通ホール２１と、それらを相互に連通させる連通孔２２とにより、１つの連続したＵ字孔２３が形成されている。積層体ＭＬ内には、複数本のＵ字孔２３が形成されている。
貫通ホール２１、連通孔２２の内面上には、ブロック層２５が設けられている。ブロック層２５は、半導体記憶装置１の駆動電圧の範囲内で電圧が印加されても実質的に電流を流さない層であり、例えば、シリコン酸化物を用いて形成されたものとすることができる。
ブロック層２５の内側には電荷蓄積層２６が設けられている。電荷蓄積層２６は、電荷を蓄積する能力がある層であり、例えば、電子のトラップサイトを含む層とすることができる。電荷蓄積層２６は、例えば、シリコン窒化物を用いて形成されたものとすることができる。
電荷蓄積層２６の内側にはトンネル層２７が設けられている。トンネル層２７は、通常は絶縁性であるが、半導体記憶装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す。トンネル層２７は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
ブロック層２５の内側には電荷蓄積層２６が設けられている。電荷蓄積層２６は、電荷を蓄積する能力がある層であり、例えば、電子のトラップサイトを含む層とすることができる。電荷蓄積層２６は、例えば、シリコン窒化物を用いて形成されたものとすることができる。
電荷蓄積層２６の内側にはトンネル層２７が設けられている。トンネル層２７は、通常は絶縁性であるが、半導体記憶装置１の駆動電圧の範囲内にある所定の電圧が印加されるとトンネル電流を流す。トンネル層２７は、例えば、シリコン酸化物を用いて形成されたものとすることができる。
また、トンネル層２７の内側には半導体ピラー３１、接続部材３２が設けられている。 すなわち、積層体ＭＬを貫く半導体ピラー３１が設けられている。
半導体ピラー３１は、貫通ホール２１内をＺ方向に延びる中空の柱状（筒状）を呈しており、例えば、半導体ピラー３１の形状を円筒状とすることができる。
接続部材３２は、連通孔２２内をＹ方向に延びる中空の柱状を呈しており、例えば、接続部材３２の形状を筒状とすることができる。
そして、Ｙ方向において隣り合う２本の半導体ピラー３１は、接続部材３２によって相互に接続されている。２本の半導体ピラー３１と接続部材３２とは切れ目無く連続的に形成されている。
半導体ピラー３１、接続部材３２は、例えば、ポリシリコンを用いて形成されたものとすることができる。
半導体ピラー３１は、貫通ホール２１内をＺ方向に延びる中空の柱状（筒状）を呈しており、例えば、半導体ピラー３１の形状を円筒状とすることができる。
接続部材３２は、連通孔２２内をＹ方向に延びる中空の柱状を呈しており、例えば、接続部材３２の形状を筒状とすることができる。
そして、Ｙ方向において隣り合う２本の半導体ピラー３１は、接続部材３２によって相互に接続されている。２本の半導体ピラー３１と接続部材３２とは切れ目無く連続的に形成されている。
半導体ピラー３１、接続部材３２は、例えば、ポリシリコンを用いて形成されたものとすることができる。
半導体ピラー３１の上端部には、砒素がイオン注入されたソース／ドレイン領域部３４が設けられている。
接続部材３２によって相互に接続された２本の半導体ピラー３１のうちの一方はソース／ドレイン領域部３４を介してソース線に接続され、他方はソース／ドレイン領域部３４を介してビット線ＢＬに接続されている。このような構成により、制御ゲート電極ＣＧと半導体ピラー３１との間に電荷蓄積層２６が配置され、制御ゲート電極ＣＧと半導体ピラー３１との交差部分毎にメモリセル２４が構成される。
接続部材３２によって相互に接続された２本の半導体ピラー３１のうちの一方はソース／ドレイン領域部３４を介してソース線に接続され、他方はソース／ドレイン領域部３４を介してビット線ＢＬに接続されている。このような構成により、制御ゲート電極ＣＧと半導体ピラー３１との間に電荷蓄積層２６が配置され、制御ゲート電極ＣＧと半導体ピラー３１との交差部分毎にメモリセル２４が構成される。
すなわち、半導体ピラー３１と接続部材３２とにより形成されたＵ字状のピラーに沿って、ビット線ＢＬとソース線ＳＬとの間に接続されたメモリストリング６１が構成される。
そして、半導体ピラー３１の積層方向に沿って形成されたメモリストリング６１を複数有したブロックが複数設けられている（図２などを参照）。そして、データの消去をブロック単位で行うことができるようにすることができる。
そして、半導体ピラー３１の積層方向に沿って形成されたメモリストリング６１を複数有したブロックが複数設けられている（図２などを参照）。そして、データの消去をブロック単位で行うことができるようにすることができる。
Ｙ方向（積層体ＭＬの積層方向に対して直交する一の方向の一例に相当する）において、半導体ピラー３１同士の間には、制御ゲート電極ＣＧを分離する分離溝３３が設けられている。分離溝３３の内部は、シリコン酸化物などの絶縁物が埋め込まれている。分離溝３３の上端の開口は、絶縁膜１９により塞がれている。
なお、絶縁膜１９の上方にはソース線ＳＬ、ビット線ＢＬや、図示しないビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
なお、絶縁膜１９の上方にはソース線ＳＬ、ビット線ＢＬや、図示しないビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
ここで、半導体記憶装置１においては、データを書き込む際に半導体ピラー３１からトンネル層２７を介して電荷蓄積層２６に電子を注入するようにしている。そして、データを消去する際には、半導体ピラー３１と制御ゲート電極ＣＧとの間に電位差を生じさせホールを電荷蓄積層２６に注入することで、電荷蓄積層２６内の電子を対消滅させるようにしている。この様な書き込み/消去動作を繰返し行なうと、トンネル層２７中に電子がトラップされ、トラップされた電子がデトラップされることでデータ保持特性に対する信頼性が損なわれる場合がある。
本発明者らの得た知見によれば、電子がトラップされる部分を所定の温度にまで加熱するようにすれば、トンネル層２７中にトラップされていた電子をデトラップさせることができる。また、トンネル層２７中にトラップされていた電子を加熱によりデトラップさせることで、データ保持特性に対する信頼性を回復させることができることも確認できた。 そこで、半導体記憶装置１においては、電子がトラップされる部分を加熱する加熱部３５を備えるようにしている。
次に、加熱部３５についてさらに例示する。
加熱部３５は、例えば、トンネル層２７を加熱することでトラップされていた電子をデトラップさせるものとすることができる。
図１に示すように、加熱部３５は、分離溝３３の内部に設けられ、周囲が絶縁物により覆われている。加熱部３５は、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部３５とする場合には、導電体を用いて形成された加熱部３５とすることができる。例えば、加熱部３５は、ＴｉＮや金属などを用いて形成されたものとすることができる。加熱部３５をＴｉＮや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置１内に熱がこもることを抑制することができる。
また、加熱部３５を分離溝３３の内部に設けるようにすれば、半導体記憶装置１全体のみならず、対象となるメモリストリング毎、複数のメモリストリング毎、ブロック毎、複数のブロック毎に加熱を行うことができる。すなわち、加熱部３５は、少なくとも１つのメモリストリングを含む領域毎に加熱を行うことができる。そのため、少なくとも１つのメモリストリングを含む領域毎に電子をデトラップさせることができる。
加熱部３５は、例えば、トンネル層２７を加熱することでトラップされていた電子をデトラップさせるものとすることができる。
図１に示すように、加熱部３５は、分離溝３３の内部に設けられ、周囲が絶縁物により覆われている。加熱部３５は、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部３５とする場合には、導電体を用いて形成された加熱部３５とすることができる。例えば、加熱部３５は、ＴｉＮや金属などを用いて形成されたものとすることができる。加熱部３５をＴｉＮや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置１内に熱がこもることを抑制することができる。
また、加熱部３５を分離溝３３の内部に設けるようにすれば、半導体記憶装置１全体のみならず、対象となるメモリストリング毎、複数のメモリストリング毎、ブロック毎、複数のブロック毎に加熱を行うことができる。すなわち、加熱部３５は、少なくとも１つのメモリストリングを含む領域毎に加熱を行うことができる。そのため、少なくとも１つのメモリストリングを含む領域毎に電子をデトラップさせることができる。
この場合、ブロック同士の間に熱の伝導を抑制する層（例えば、熱伝導率の低い材料を用いて形成された層）を設けるようにすれば、隣接するブロック間における熱の伝導を抑制することができるので、所望のブロックに限定した電子のデトラップを行なうことができる。
また、加熱部３５を分離溝３３の内部に設けるようにすれば、電子がトラップされる部分の近傍に加熱部３５が設けられることになるので、電子のデトラップを効率よく行うことができる。この場合、電子はメモリセル２４の近傍に多くトラップされている。そのため、制御ゲート電極ＣＧの熱伝導率が比較的高い場合には、制御ゲート電極ＣＧを介して電子が多くトラップされている部分を局所的に加熱することができるようになる。
また、加熱部３５を分離溝３３の内部に設けるようにすれば、電子がトラップされる部分の近傍に加熱部３５が設けられることになるので、電子のデトラップを効率よく行うことができる。この場合、電子はメモリセル２４の近傍に多くトラップされている。そのため、制御ゲート電極ＣＧの熱伝導率が比較的高い場合には、制御ゲート電極ＣＧを介して電子が多くトラップされている部分を局所的に加熱することができるようになる。
ここで、電子をデトラップさせる手順を例示する。
電子のデトラップは、書き込み/消去動作が所定の回数行われた場合に行うようにすることができる。
加熱により電子をデトラップさせる場合には、デトラップの対象となる領域に書き込まれていたデータも消去されることになる。そのため、まず、電子のデトラップを行う前に書き込まれていたデータを移し換える。例えば、電子をデトラップさせる対象となる領域（例えば、メモリストリングやブロック）に書き込まれていたデータを、電子をデトラップさせる対象外の領域に移し換えるようにすることができる。なお、外部に設けられた記憶装置に書き込まれていたデータを移し換えるようにすることもできる。
電子のデトラップは、書き込み/消去動作が所定の回数行われた場合に行うようにすることができる。
加熱により電子をデトラップさせる場合には、デトラップの対象となる領域に書き込まれていたデータも消去されることになる。そのため、まず、電子のデトラップを行う前に書き込まれていたデータを移し換える。例えば、電子をデトラップさせる対象となる領域（例えば、メモリストリングやブロック）に書き込まれていたデータを、電子をデトラップさせる対象外の領域に移し換えるようにすることができる。なお、外部に設けられた記憶装置に書き込まれていたデータを移し換えるようにすることもできる。
次に、加熱部３５を作用させて対象となる領域を加熱する。例えば、加熱部３５に電流を流すことでジュール熱を発生させ、対象となる領域を加熱するようにすることができる。
加熱によるデトラップが終了した後に、移し換えたデータを元の領域に戻す。
この様なデータの移し換えを行うことでデータの消失を防止することができる。
半導体記憶装置１全体においてデトラップを行う場合には、外部に設けられた記憶装置に書き込まれていたデータを移し換え、デトラップ後に移し換えたデータを半導体記憶装置１に戻すようにすればよい。
なお、電子をデトラップさせる手順は、例えば、周辺回路領域に設けられた図示しない制御部などにより実行されるようにすることができる。
加熱によるデトラップが終了した後に、移し換えたデータを元の領域に戻す。
この様なデータの移し換えを行うことでデータの消失を防止することができる。
半導体記憶装置１全体においてデトラップを行う場合には、外部に設けられた記憶装置に書き込まれていたデータを移し換え、デトラップ後に移し換えたデータを半導体記憶装置１に戻すようにすればよい。
なお、電子をデトラップさせる手順は、例えば、周辺回路領域に設けられた図示しない制御部などにより実行されるようにすることができる。
図３は、加熱部の配線を例示するための模式図である。図３（ａ）は加熱部の配線をブロック毎に行う場合を例示する模式図、図３（ｂ）は模式部分拡大図である。なお、図３（ａ）においては、煩雑となるのを避けるため加熱部３５の配線の引き出し部のみを例示することにする。
図３（ａ）に示すように、半導体記憶装置１には、複数のメモリストリングを備えたブロック１００が複数設けられている。図３（ｂ）に示すように、加熱部３５は、制御ゲート電極ＣＧ同士の間に設けられた分離溝３３の内部に設けられる。
図３（ａ）に示すように、半導体記憶装置１には、複数のメモリストリングを備えたブロック１００が複数設けられている。図３（ｂ）に示すように、加熱部３５は、制御ゲート電極ＣＧ同士の間に設けられた分離溝３３の内部に設けられる。
ここで、分離溝３３の内部に設けられた加熱部３５を周辺回路領域などに設けられた電源や制御部などと接続するための配線の引き出し部が必要となる。
本実施の形態においては、ブロック１００毎に配線の引き出し部１０３ａ、１０３ｂを設けるようにしている。例えば、図３（ａ）に示すように、配線の引き出し部１０３ａ、１０３ｂとしてブロック１００同士の間にコンタクト１０１ａ、１０１ｂを設け、コンタクト１０１ａ、１０１ｂを介してブロック１００内に設けられた加熱部３５と、外部配線１０２ａ、１０２ｂとを接続するようにすることができる。この場合、隣接するブロック１００間において引き出し部１０３ａ、１０３ｂの共用化を図ることもできる。
本実施の形態においては、ブロック１００毎に配線の引き出し部１０３ａ、１０３ｂを設けるようにしている。例えば、図３（ａ）に示すように、配線の引き出し部１０３ａ、１０３ｂとしてブロック１００同士の間にコンタクト１０１ａ、１０１ｂを設け、コンタクト１０１ａ、１０１ｂを介してブロック１００内に設けられた加熱部３５と、外部配線１０２ａ、１０２ｂとを接続するようにすることができる。この場合、隣接するブロック１００間において引き出し部１０３ａ、１０３ｂの共用化を図ることもできる。
図４は、他の実施形態に係る加熱部の配線を例示するための模式図である。
図４に示すように、複数のメモリストリングを備えたブロック１００がマトリクス状に設けられる場合がある。この様な場合、ブロック１００の内部に設けられた分離溝３３のみならずブロック１００の周辺にも分離溝３３ａが設けられ、ブロック１００の周辺に設けられた分離溝３３ａの内部にも加熱部が設けられる。
この場合、ブロック１００の内部の配線長よりもブロック１００の外部の配線長の方が長さが短くなるので抵抗が低くなる。そのため、ブロック１００の内部と外部との間の温度差が大きくなるおそれがある。
図４に示すように、複数のメモリストリングを備えたブロック１００がマトリクス状に設けられる場合がある。この様な場合、ブロック１００の内部に設けられた分離溝３３のみならずブロック１００の周辺にも分離溝３３ａが設けられ、ブロック１００の周辺に設けられた分離溝３３ａの内部にも加熱部が設けられる。
この場合、ブロック１００の内部の配線長よりもブロック１００の外部の配線長の方が長さが短くなるので抵抗が低くなる。そのため、ブロック１００の内部と外部との間の温度差が大きくなるおそれがある。
この様な場合には、シミュレーションなどを行いブロック１００の内部と外部との間の温度差が小さくなる様な位置にコンタクト１０１ａ、１０１ｂを設けるようにすればよい。
図５も、他の実施形態に係る加熱部の配線を例示するための模式図である。
後述するように加熱部は既知の成膜法を用いて形成することができるが、前述したようにブロック１００の周辺にも加熱部が形成されることにもなる。
そのため、本実施の形態においては、ブロック１００の周辺に設けられた分離溝３３ａの内部に加熱部が設けられないようにしている。
この場合、例えば、ブロック１００の周辺に設けられた分離溝３３ａの幅寸法を小さくすることで、分離溝３３ａの内部に加熱部が設けられないようにすることができる。分離溝３３ａの幅寸法を小さくすれば、分離溝３３ａの内部にはシリコン酸化物などの絶縁物のみが埋め込まれることになる。そのため、コンタクト１０１ａ、１０１ｂを介して加熱部に電流を流す際にブロック１００の周辺側に流れる回り込み電流をなくすことができる。
後述するように加熱部は既知の成膜法を用いて形成することができるが、前述したようにブロック１００の周辺にも加熱部が形成されることにもなる。
そのため、本実施の形態においては、ブロック１００の周辺に設けられた分離溝３３ａの内部に加熱部が設けられないようにしている。
この場合、例えば、ブロック１００の周辺に設けられた分離溝３３ａの幅寸法を小さくすることで、分離溝３３ａの内部に加熱部が設けられないようにすることができる。分離溝３３ａの幅寸法を小さくすれば、分離溝３３ａの内部にはシリコン酸化物などの絶縁物のみが埋め込まれることになる。そのため、コンタクト１０１ａ、１０１ｂを介して加熱部に電流を流す際にブロック１００の周辺側に流れる回り込み電流をなくすことができる。
[第２の実施形態]
図６は、第２の実施形態に係る半導体記憶装置を例示する模式断面図である。
図６に示すように、半導体記憶装置１ａのメモリ領域には基板１１が設けられている。基板１１上には絶縁膜１０ａ、バックゲート電極ＢＧが積層されている。バックゲート電極ＢＧ上には、それぞれ複数の電極膜１４と絶縁膜１５とが交互に積層されている。電極膜１４は、Ｙ方向に沿って分離され、Ｘ方向に延びる複数本の制御ゲート電極ＣＧとなっている。最上層の絶縁膜１５上には、導電膜１７が設けられている。導電膜１７は、Ｙ方向に沿って分離され、Ｘ方向に延びる複数本の選択ゲート電極ＳＧとなっている。導電膜１７の上方には絶縁膜１９が設けられている。また、Ｙ方向において隣り合う２本の貫通ホール２１と、それらを相互に連通させる連通孔２２とにより、１つの連続したＵ字孔２３が形成されている。貫通ホール２１、Ｕ字孔２３の内面上には、ブロック層２５、電荷蓄積層２６、トンネル層２７が設けられている。トンネル層２７の内側には半導体ピラー３１、接続部材３２が設けられている。半導体ピラー３１の上端部には、ソース／ドレイン領域部３４が設けられている。２本の半導体ピラー３１のうちの一方はソース／ドレイン領域部３４を介して図示しないソース線に接続され、他方はソース／ドレイン領域部３４を介して図示しないビット線に接続されている。Ｙ方向において、半導体ピラー３１同士の間には、制御ゲート電極ＣＧを分離する分離溝３３が設けられている。分離溝３３の内部は、シリコン酸化物などの絶縁物が埋め込まれている。分離溝３３の上端の開口は、絶縁膜１９により塞がれている。
なお、絶縁膜１９の上方には図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
図６は、第２の実施形態に係る半導体記憶装置を例示する模式断面図である。
図６に示すように、半導体記憶装置１ａのメモリ領域には基板１１が設けられている。基板１１上には絶縁膜１０ａ、バックゲート電極ＢＧが積層されている。バックゲート電極ＢＧ上には、それぞれ複数の電極膜１４と絶縁膜１５とが交互に積層されている。電極膜１４は、Ｙ方向に沿って分離され、Ｘ方向に延びる複数本の制御ゲート電極ＣＧとなっている。最上層の絶縁膜１５上には、導電膜１７が設けられている。導電膜１７は、Ｙ方向に沿って分離され、Ｘ方向に延びる複数本の選択ゲート電極ＳＧとなっている。導電膜１７の上方には絶縁膜１９が設けられている。また、Ｙ方向において隣り合う２本の貫通ホール２１と、それらを相互に連通させる連通孔２２とにより、１つの連続したＵ字孔２３が形成されている。貫通ホール２１、Ｕ字孔２３の内面上には、ブロック層２５、電荷蓄積層２６、トンネル層２７が設けられている。トンネル層２７の内側には半導体ピラー３１、接続部材３２が設けられている。半導体ピラー３１の上端部には、ソース／ドレイン領域部３４が設けられている。２本の半導体ピラー３１のうちの一方はソース／ドレイン領域部３４を介して図示しないソース線に接続され、他方はソース／ドレイン領域部３４を介して図示しないビット線に接続されている。Ｙ方向において、半導体ピラー３１同士の間には、制御ゲート電極ＣＧを分離する分離溝３３が設けられている。分離溝３３の内部は、シリコン酸化物などの絶縁物が埋め込まれている。分離溝３３の上端の開口は、絶縁膜１９により塞がれている。
なお、絶縁膜１９の上方には図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などが設けられるが、これらには既知の技術を適用することができるので詳細な説明は省略する。
本実施の形態においては、絶縁膜１０ａの内部に加熱部３５ａを設けるようにしている。
絶縁膜１０ａは、例えば、シリコン酸化物を用いて形成されるものとすることができる。加熱部３５ａは、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部３５ａとする場合には、導電体を用いて形成された加熱部３５ａとすることができる。例えば、加熱部３５ａは、ＴｉＮや金属などを用いて形成されたものとすることができる。加熱部３５ａをＴｉＮや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置１ａ内に熱がこもることを抑制することができる。
また、加熱部３５ａを絶縁膜１０ａの内部に設けるようにすれば、半導体記憶装置１ａ全体のみならず、対象となるブロック毎に電子をデトラップさせることができる。
また、加熱部３５ａの形状や大きさを比較的自由に設定することができるので、加熱を行う領域の設定に関する自由度を増大させることができる。また、加熱部３５ａの配線も容易となる。
絶縁膜１０ａは、例えば、シリコン酸化物を用いて形成されるものとすることができる。加熱部３５ａは、例えば、板状を呈し、ジュール熱を発生可能なものとすることができる。ジュール熱を発生可能な加熱部３５ａとする場合には、導電体を用いて形成された加熱部３５ａとすることができる。例えば、加熱部３５ａは、ＴｉＮや金属などを用いて形成されたものとすることができる。加熱部３５ａをＴｉＮや金属などを用いて形成した場合には、熱伝導率が高いため熱散逸速度を速くすることができる。そのため、半導体記憶装置１ａ内に熱がこもることを抑制することができる。
また、加熱部３５ａを絶縁膜１０ａの内部に設けるようにすれば、半導体記憶装置１ａ全体のみならず、対象となるブロック毎に電子をデトラップさせることができる。
また、加熱部３５ａの形状や大きさを比較的自由に設定することができるので、加熱を行う領域の設定に関する自由度を増大させることができる。また、加熱部３５ａの配線も容易となる。
なお、第１の実施形態、第２の実施形態において例示をした加熱部３５、３５ａは電流を流すことでジュール熱を発生させるものであるが、これに限定されるわけではない。例えば、ジュール熱を発生させる発熱部を設け、発生させた熱を伝熱部を介してメモリセル２４の近傍に設けられた加熱部３５、３５ａに伝えるようにすることもできる。
[第３の実施形態]
次に、第３の実施形態に係る半導体記憶装置の製造方法について例示する。
以下に例示をする半導体記憶装置の製造方法は、前述した半導体記憶装置１を製造する場合を例示するものである。
図７は、第３の実施形態に係る半導体記憶装置の製造方法を例示する模式工程断面図である。図７（ａ）は模式工程断面図、図７（ｂ）は図７（ａ）に続く模式工程断面図である。
図８は、図７に続く模式工程断面図である。図８（ａ）は図７（ｂ）に続く模式工程断面図、図８（ｂ）は図８（ａ）に続く模式工程断面図である。
図９は、図８に続く模式工程断面図である。図９（ａ）は図８（ｂ）に続く模式工程断面図、図９（ｂ）は図９（ａ）に続く模式工程断面図である。
次に、第３の実施形態に係る半導体記憶装置の製造方法について例示する。
以下に例示をする半導体記憶装置の製造方法は、前述した半導体記憶装置１を製造する場合を例示するものである。
図７は、第３の実施形態に係る半導体記憶装置の製造方法を例示する模式工程断面図である。図７（ａ）は模式工程断面図、図７（ｂ）は図７（ａ）に続く模式工程断面図である。
図８は、図７に続く模式工程断面図である。図８（ａ）は図７（ｂ）に続く模式工程断面図、図８（ｂ）は図８（ａ）に続く模式工程断面図である。
図９は、図８に続く模式工程断面図である。図９（ａ）は図８（ｂ）に続く模式工程断面図、図９（ｂ）は図９（ａ）に続く模式工程断面図である。
まず、基板１１上の図示しない周辺回路領域に周辺回路を形成する。
次に、図７（ａ）に示すように、基板１１上のメモリ領域に絶縁層１０、バックゲート電極ＢＧとなるポリシリコン膜１２を形成する。絶縁層１０は、例えば、シリコン酸化膜を用いて形成するものとすることができる。この場合、絶縁層１０、バックゲート電極ＢＧは既知の成膜法、リソグラフィ法、反応性イオンエッチング法を用いて形成するものとすることができる。
次に、図７（ａ）に示すように、基板１１上のメモリ領域に絶縁層１０、バックゲート電極ＢＧとなるポリシリコン膜１２を形成する。絶縁層１０は、例えば、シリコン酸化膜を用いて形成するものとすることができる。この場合、絶縁層１０、バックゲート電極ＢＧは既知の成膜法、リソグラフィ法、反応性イオンエッチング法を用いて形成するものとすることができる。
そして、既知のリソグラフィ法及び反応性イオンエッチング法を用いて、隣接する半導体ピラー３１を接続するための連通孔２２をバックゲート電極ＢＧ中に形成する。続いて、連通孔２２内に犠牲膜となるシリコン窒化膜５１を成膜し、表面を平坦化することで埋め込みを行う。
その後、スパッタ法などを用いて、ポリシリコン膜１２上に絶縁膜１５となるシリコン酸化膜５５、電極膜１４となるポリシリコン膜５４を交互に形成する。
その後、スパッタ法などを用いて、ポリシリコン膜１２上に絶縁膜１５となるシリコン酸化膜５５、電極膜１４となるポリシリコン膜５４を交互に形成する。
次に、図７（ｂ）に示すように、ＣＶＤ（Chemical Vapor Deposition）法を用いて全面に図示しないカーボン膜を形成し、既知のリソグラフィ法及び反応性イオンエッチング法を用いて積層体の積層方向に延びる分離溝３３を形成する。分離溝３３は、Ｙ方向において電極膜１４を分離する。電極膜１４は、Ｙ方向に沿って分離され、Ｘ方向に延びる複数本の制御ゲート電極ＣＧとなる。
次に、図８（ａ）に示すように、既知の成膜法を用いて分離溝３３の側壁にシリコン酸化膜などの絶縁膜５６を形成する。その後、加熱部３５となる窒化チタン膜５７を成膜する。そして、積層体の上面に形成された窒化チタン膜５７をドライエッチング法、ＣＭＰ（Chemical Mechanical Polishing）法などを用いて除去することで、分離溝３３の内部に加熱部３５が形成される。また、ドライエッチング法を用いたエッチバックにより窒化チタン膜５７が窪んだ領域には再度絶縁膜５６を成膜して平坦化させる。
次に、図８（ｂ）に示すように、導電膜１７となるポリシリコン膜５８を形成する。そして、既知のリソグラフィ法及び反応性イオンエッチング法を用いてポリシリコン膜５８を成形し、選択ゲート電極ＳＧである導電膜１７を形成する。その後、導電膜１７上にシリコン酸化物などを用いた絶縁膜１９を形成し、表面を平坦化する。
次に、図９（ａ）に示すように、ＣＶＤ法を用いて全面に図示しないカーボン膜を形成し、既知のリソグラフィ法及び反応性イオンエッチング法を用いて積層体の積層方向に延びる複数の貫通ホール２１を形成する。貫通ホール２１は、連通孔２２に連通するように形成される。その後、貫通ホール２１を介して、連通孔２２に埋め込まれたシリコン窒化膜５１を選択的に除去する。シリコン窒化膜５１の除去は、例えば、熱リン酸法などを用いて行うようにすることができる。そして、カーボン膜を除去してメモリセル２４の鋳型となるＵ字型貫通孔を形成する。
次に、図９（ｂ）に示すように、貫通ホール２１、連通孔２２の内面側から順にブロック層２５、電荷蓄積層２６、トンネル層２７を形成する。これらの膜は、例えば、ＡＬＤ(Atomic Layer Deposition)法及びＬＰＣＶＤ(low pressure chemica vapor deposition)法を用いて形成するようにすることができる。その後さらにアモルファスシリコンを埋め込み、半導体ピラー３１、接続部材３２を形成する。
その後、ソース／ドレイン領域部３４を形成する。まず、反応性イオンエッチング法を用いて、貫通ホール２１の上端部に形成された膜を後退させる。その後、後退させた部分に多結晶シリコンを埋め込む。続いて、既知のリソグラフィ法及びイオン注入法を用いて埋め込まれた多結晶シリコンに砒素をイオン注入してソース／ドレイン領域部３４を形成する。
次に、絶縁膜１９の上方に図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などを適宜形成する。
また、前述した加熱部３５の配線の引き出し部１０３ａ、１０３ｂなどを形成するようにすることができる。
その後、ソース／ドレイン領域部３４を形成する。まず、反応性イオンエッチング法を用いて、貫通ホール２１の上端部に形成された膜を後退させる。その後、後退させた部分に多結晶シリコンを埋め込む。続いて、既知のリソグラフィ法及びイオン注入法を用いて埋め込まれた多結晶シリコンに砒素をイオン注入してソース／ドレイン領域部３４を形成する。
次に、絶縁膜１９の上方に図示しないソース線、ビット線、ビア、コンタクト、引出配線、上層配線などを適宜形成する。
また、前述した加熱部３５の配線の引き出し部１０３ａ、１０３ｂなどを形成するようにすることができる。
以上のようにすれば、半導体記憶装置１を製造することができる。
なお、半導体記憶装置１ａの製造方法においては、基板１１上に設けられた絶縁膜１０ａの内部に加熱部３５ａを形成するようにすればよい。加熱部３５ａは、既知の成膜法、リソグラフィ法、反応性イオンエッチング法などを用いて形成することができるので、半導体記憶装置１ａの製造方法に関する詳細な説明は省略する。
以上に例示をした実施形態によれば、データ保持特性に対する信頼性を回復させることができる半導体記憶装置、半導体記憶装置の製造方法を実現することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ 半導体記憶装置、１ａ 半導体記憶装置、１１ 基板、１０ 絶縁膜、１４ 電極膜、１５ 絶縁膜、２１ 貫通ホール、２２ 連通孔、２４ メモリセル、２５ ブロック層、２６ 電荷蓄積層、２７ トンネル層、３１ 半導体ピラー、３２ 接続部材、３３ 分離溝、３３ａ 分離溝、３４ ソース／ドレイン領域部、３５ 加熱部、３５ａ 加熱部、６１ メモリストリング、１００ ブロック、１０１ａ コンタクト、１０１ｂ コンタクト、１０３ａ 引き出し部、１０３ｂ 引き出し部、ＢＧ バックゲート電極、ＣＧ 制御ゲート電極、ＳＧ 選択ゲート電極、ＭＬ 積層体
Claims (6)
- それぞれ複数の絶縁膜及び電極膜が交互に積層された積層体と、
前記積層体を貫く半導体ピラーと、
前記電極膜と前記半導体ピラーとの間に設けられた電荷蓄積層と、
前記電荷蓄積層と前記半導体ピラーとの間に設けられたトンネル層と、
前記積層体の積層方向に対して直交する一の方向において、前記半導体ピラー同士の間に設けられた前記電極膜を分離する分離溝と、
前記分離溝の内部に設けられた加熱部と、
を備えたことを特徴とする半導体記憶装置。 - 前記加熱部は、前記トンネル層を加熱することでトラップされていた電子をデトラップ可能であること、を特徴とする請求項１記載の半導体記憶装置。
- 前記加熱部は、ジュール熱を発生することを特徴とする請求項１または２に記載の半導体記憶装置。
- 前記半導体ピラーの前記積層方向に沿って形成されたメモリストリングを複数有したブロックを複数備え、
前記加熱部は、少なくとも１つのメモリストリングを含む領域毎に加熱を行うことを特徴とする請求項１〜３のいずれか１つに記載の半導体記憶装置。 - 前記ブロック同士の間に熱の伝導を抑制する層が設けられたことを特徴とする請求項４記載の半導体記憶装置。
- 前記電子をデトラップさせる対象となる領域に書き込まれていたデータを、前記領域以外の領域に移し換え、
前記データの移し換えの後に、前記加熱部は、前記加熱を行うことを特徴とする請求項１〜５のいずれか１つに記載の半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011191643A JP5487170B2 (ja) | 2011-09-02 | 2011-09-02 | 半導体記憶装置 |
| US13/418,651 US8767452B2 (en) | 2011-09-02 | 2012-03-13 | Semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011191643A JP5487170B2 (ja) | 2011-09-02 | 2011-09-02 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013055185A JP2013055185A (ja) | 2013-03-21 |
| JP5487170B2 true JP5487170B2 (ja) | 2014-05-07 |
Family
ID=47753100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011191643A Expired - Fee Related JP5487170B2 (ja) | 2011-09-02 | 2011-09-02 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8767452B2 (ja) |
| JP (1) | JP5487170B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104103639B (zh) * | 2013-04-03 | 2018-04-13 | 群联电子股份有限公司 | Nand快闪存储单元、操作方法与读取方法 |
| JP2016171280A (ja) | 2015-03-16 | 2016-09-23 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| WO2018063207A1 (en) * | 2016-09-29 | 2018-04-05 | Intel Corporation | Resistive random access memory cell |
| JP2018148071A (ja) | 2017-03-07 | 2018-09-20 | 東芝メモリ株式会社 | 記憶装置 |
| US10916308B2 (en) * | 2019-06-03 | 2021-02-09 | Macronix International Co., Ltd. | 3D flash memory module and healing and operating methods of 3D flash memory |
| WO2023077264A1 (zh) * | 2021-11-02 | 2023-05-11 | 中国科学院微电子研究所 | 一种存储单元、三维存储器及其操作方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010511266A (ja) | 2006-11-29 | 2010-04-08 | ラムバス・インコーポレーテッド | オペレーション上の退化を反転する内蔵型加熱回路を有する集積回路 |
| JP5142692B2 (ja) | 2007-12-11 | 2013-02-13 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP5383241B2 (ja) * | 2009-02-16 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP4897009B2 (ja) * | 2009-03-24 | 2012-03-14 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
-
2011
- 2011-09-02 JP JP2011191643A patent/JP5487170B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-13 US US13/418,651 patent/US8767452B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013055185A (ja) | 2013-03-21 |
| US8767452B2 (en) | 2014-07-01 |
| US20130058163A1 (en) | 2013-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5487170B2 (ja) | 半導体記憶装置 | |
| JP4897009B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| TWI647821B (zh) | 具有分層的導體的三維記憶體裝置的積體電路及其製造方法 | |
| JP5394270B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5300419B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP5398378B2 (ja) | 半導体記憶装置及びその製造方法 | |
| TWI635598B (zh) | 半導體裝置及其製造方法 | |
| JP5306080B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US9190499B2 (en) | Nonvolatile semiconductor memory device, capacitance element, and method for manufacturing nonvolatile semiconductor memory device | |
| JP6832764B2 (ja) | 半導体記憶装置及びその製造方法 | |
| TW201011900A (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP2010010596A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2014187321A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2009016400A (ja) | 積層配線構造体及びその製造方法並びに半導体装置及びその製造方法 | |
| JP2013065636A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2018152412A (ja) | 半導体装置及びその製造方法 | |
| JP2012142558A (ja) | 不揮発性メモリ装置及びその製造方法 | |
| JP2013055204A (ja) | 半導体記憶装置 | |
| JP2014053585A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2013098391A (ja) | 不揮発性半導体記憶装置 | |
| JP2018137299A (ja) | 半導体装置 | |
| TW201537690A (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
| JP2015053335A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2013069841A (ja) | 半導体記憶装置及びその製造方法 | |
| US20160268291A1 (en) | Semiconductor device and manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140224 |
|
| LAPS | Cancellation because of no payment of annual fees |