JP5486085B2 - アクティブマトリクス基板及び液晶表示装置 - Google Patents

Description

本発明は、アクティブマトリクス基板及び液晶表示装置に関する。より詳しくは、極性反転駆動を行う場合に好適に用いられるアクティブマトリクス基板及び液晶表示装置に関するものである。

液晶表示装置は、薄型、軽量及び低消費電力といった特長を活かし、近年では、テレビジョン、パーソナルコンピュータ、携帯電話、デジタルカメラ等、幅広い分野で用いられている。液晶表示は、電圧の印加による液晶の分子配列変化に伴う複屈折性、旋光性、二色性、旋光分散等の各種の光学的性質を利用して表示に用いられる光の制御を行う表示方式であり、液晶の駆動制御法によって、更に様々な方式に分けられる。例えば、マトリクス型の表示方式は、特定のパターンに電極を配置し、その電極ごとに駆動を制御する方式であり、高精細な表示が可能となる。

マトリクス型の表示方式は、更に、パッシブマトリクス型及びアクティブマトリクス型に分類される。アクティブマトリクス型であれば、マトリクス状に配列された電極を囲うように行方向及び列方向に延伸された複数本の配線が設けられ、更に、これらが交差する交点ごとにスイッチング素子が設けられるため、各電極が複数の配線によって個別に駆動制御されることになり、大容量であっても高品位の液晶表示を行うことができる。

このようなアクティブマトリクス型の液晶表示装置については、表示品位を向上させるために従来より配線のパターンに様々な工夫がなされており、例えば、特許文献１〜７に記載の液晶表示装置では、信号線（データ線、ソース配線）が一直線状ではなく、一部に屈曲した部位が形成されている。

例えば、特許文献１に記載の液晶表示装置では、画素電極又は信号配線が屈曲部を有し、屈曲部を境界にして隣接する画素電極がそれぞれ被覆されている。このように画素電極又は信号配線を屈曲させることで、ゲート１ライン毎にソース信号の極性を反転させるドット反転駆動を行った場合であっても、画素電極と信号配線（ソース配線）との間で生じる静電容量がレイヤー間のアライメントずれによって画素ごとで変動することを抑制することができる。

また、特許文献２に記載の液晶表示装置では、信号配線（ソース配線）を屈曲させることによって形成された行方向に隣接する２つの画素電極の間隙を遮光するために、保持容量配線及び／又はゲート配線の一部が延伸されている。これにより、隣接する画素電極間で発生する光漏れが抑制され、白黒表示間のコントラスト比を向上させることができる。

特開２００１−２８１６８２号公報 国際公開第２００９／１０４３４６号パンフレット 特開２００８−３５５７号公報 特開２００４−３１０１０５号公報 特開平１０−１０４６６４号公報 米国特許第７４３６４７９号明細書 特開２００４−４８７５号公報

液晶表示装置内に形成される電極や配線は、例えば、スパッタ法を用いて基板面の全体に導電膜を形成した後、フォトリソグラフィー法を用いて所望の形状にパターニングすることで形成することができる。ただし、大画面のパネルに対する露光工程では、フォトマスクを介した露光工程の際に、マスク継ぎ（レンズ継ぎ）を行う必要がある。このとき、マスク継ぎを行う前と行った後とでアライメントが正確でないと、各画素電極間で位置ズレが出てしまう。

図２６及び図２７は、露光範囲がアライメントズレを起こしたときの、ソース配線と画素電極との配置関係を示す平面模式図である。図２６は、画素電極のアライメントが左へずれたときを示し、図２７は、画素電極のアライメントが右へずれたときを示している。図２６及び図２７に示すように、画素電極１１１、１２１がマトリクス状に配列される場合、通常、ソース配線１１２、１２２は、画素電極１１１、１２１の間隙と重なるように配置される。特に、ソース配線１１２、１２２と画素電極１１１、１２１とを絶縁膜を介して別の層に設けてソース配線１１２、１２２の一部と画素電極１１１、１２１の一部とを重ねて配置することで、これらを同一の層に配置し、互いが導通しないように画素電極とソース配線との間に一定間隔を空けて設けた場合と比べて開口率を向上させることができる。このような場合、絶縁膜を介してソース配線１１２、１２２と画素電極１１１、１２１とが重なった領域においては、一定量の寄生容量が生じることになる。寄生容量の大きさは、これらが重なる面積に比例する。

ところが、ソース配線１１２、１２２が形成される層と画素電極１１１、１２１が形成される層とを異なる層とした場合、マスク継ぎ（レンズ継ぎ）が正確に行われなかったときに、図２６及び図２７に示すように、ソース配線１１２、１２２と画素電極１１１、１２１とでアライメントズレが起こり、ある画素電極１１１の一方の側辺に沿って形成されたソース配線１１２ａが画素電極１１１と重なる面積と、他の画素電極１２１の一方の側辺に沿って形成されたソース配線１２２ａが画素電極１２１と重なる面積とが、互いに相違することになる。また、同様に、ある画素電極１１１の他方の側辺に沿って形成されたソース配線１１２ｂが画素電極１１１と重なる面積と、他の画素電極１２１の他方の側辺に沿って形成されたソース配線１２２ｂが画素電極１２１と重なる面積とが、互いに相違することになる。

このようにソース配線と画素電極との重なり面積が各画素間で異なるとき、例えば、隣り合う画素電極間で極性を異ならせる駆動方式を用いた場合に、以下のような不都合が生じうる。ここでは、画素電極の書き込みが行われる信号を供給する配線は、図２６及び図２７における画素電極の左辺と重なるように配置したものとして説明する。以下、画素電極１１１、１２１の左辺と重なるソース配線１１２ａ、１２２ａを「自画素ソース配線」ともいい、画素電極１１１、１２１の右辺と重なるソース配線１１２ｂ、１２２ｂを「隣画素ソース配線」ともいう。

画素電極１１１、１２１と自画素ソース配線１１２ａ、１２２ａとの間で形成される寄生容量をＣｓｄ１とし、画素電極１１１、１２１と隣画素ソース配線１１２ｂ、１２２ｂとの間で形成される寄生容量をＣｓｄ２とすると、図２６に示すようなアライメントズレが生じた場合のＣｓｄ１−Ｃｓｄ２で示される値と、図２７に示すようなアライメントズレが生じた場合のＣｓｄ１−Ｃｓｄ２で示される値とは、大きさが異なることになる。各画素電極への書き込み電位の大きさは寄生容量の大きさによって変動するため、図２６に示される画素電極と図２７に示される画素電極とでは、同じ実効値をもつ書き込み電位を加えたとしても、Ｃｓｄ１及びＣｓｄ２の大きさに基づき変動する画素電位の大きさがそれぞれ異なるため、結果として、各画素電極によって液晶層間に印加される実効電圧が異なる値となってしまう。

このような実効電圧の違いは、表示装置に適用したときに明るさの違いとなって表れ、表示領域がブロックムラとなって視認される。

本発明は、上記現状に鑑みてなされたものであり、アライメントズレが起こったとしても画素電位のばらつきを抑制することを可能にするアクティブマトリクス基板、及び、開口率を低下させずに画素電位のばらつきによる表示品位の劣化が抑制された液晶表示装置を提供することを目的とするものである。

本発明者らは、ソース配線の一部を屈曲させることによりソース配線が画素電極と重なる面積のバランスを図る方法について種々検討したところ、ソース配線の屈曲のさせ方に着目した。上述の特許文献２に記載の方法を用いることにより、寄生容量の違いによる表示品位の劣化を防ぐことは可能であるが、大半のソース配線が開口部に形成されているため、開口率が低下することになる。

本発明者らは、ソース配線の屈曲のさせ方について鋭意検討を行ったところ、ソース配線を屈曲させる部分を行方向に隣接する画素電極同士の間隙を横断するように配置するのではなく、画素電極自体を横断するように配置し、その他の部分は、行方向に隣接する画素電極同士の間隙と重なるように配置することで、開口率の低下を抑制するとともに、画素電極間での書き込み電位のばらつきを抑制することができることを見いだした。

より詳細に説明すると、画素電極を行方向に横断する横断部を設け、一つの画素電極に対し、列方向に伸びる一本のソース配線が画素電極の列方向の両方の辺に沿うように配置することで、行方向のアライメントズレが起こり、かつそのアライメントズレの程度が画素電極間又はソース配線間で異なっていたとしても、画素電極の一辺に対し、自画素ソース配線及び隣画素ソース配線の両方が重なるため、行方向に隣接する画素電極間での書き込み電位のばらつきは抑制される。また、ソース配線の大半は行方向に隣接する画素電極の間隙と重複することになるので、開口率の低下が抑制される。更に、上記横断部は、列方向に隣接する画素電極同士の間隙ではなく画素電極自体と重なるようにして設けられるので、列方向のアライメントズレが生じたとしても、列方向に隣接する画素間での書き込み電位にばらつきが生じにくい。

こうして、本発明者らは、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、マトリクス状に配列された複数の画素電極と、列方向に延伸されたソース配線とを備えるアクティブマトリクス基板であって、上記ソース配線は、上記複数の画素電極に含まれる少なくとも一つの画素電極の列方向の一辺に沿って延伸された第一の側辺部と、上記画素電極を横断する横断部と、上記画素電極の列方向の他辺に沿って延伸された第二の側辺部とを有し、上記第一の側辺部と上記第二の側辺部とは、上記横断部を介して互いにつながっており、上記横断部は、複数の画素電極の列方向に並ぶ少なくとも二つの画素電極のそれぞれに対して少なくとも一本ずつ設けられているアクティブマトリクス基板である。

本発明のアクティブマトリクス基板は、マトリクス状に配列された複数の画素電極と、列方向に延伸されたソース配線とを備える。ソース配線は、画素電極に対しデータ信号（書き込み電位）を供給する配線であり、画素電極は、ソース配線から供給される書き込み電位の大きさに応じて帯電する。

上記ソース配線は、上記複数の画素電極に含まれる少なくとも一つの画素電極の列方向の一辺に沿って延伸された第一の側辺部と、上記画素電極を横断する横断部と、上記画素電極の列方向の他辺に沿って延伸された第二の側辺部とを有し、上記第一の側辺部と上記第二の側辺部とは、上記横断部を介して互いにつながっており、上記横断部は、複数の画素電極の列方向に並ぶ少なくとも二つの画素電極のそれぞれに対して少なくとも一本ずつ設けられている。ソース配線の一部を画素電極の側辺に沿って形成することで、行方向に隣接する画素電極の間隙に光漏れが起こることを防止し、コントラスト比を向上させることができる。また、このような構成によれば、一つの画素電極につき、ソース配線単線で、上記画素電極の側辺に沿った二つの部分、及び、上記画素電極を横切る部分が形成されているので、行方向及び列方向のアライメントズレのいずれにも強く、かつ開口率の低下が少ないアクティブマトリクス基板を得ることができる。

本発明のアクティブマトリクス基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。本発明のアクティブマトリクス基板の好ましい形態について、以下に詳しく説明する。

上記複数の画素電極の行方向に並ぶ画素電極群の、行方向に隣接する二つの画素電極は、互いに極性が異なっていることが好ましい。これにより、本発明のアクティブマトリクス基板を表示装置に適用した際に、表示にフリッカや焼き付き等が生じることを防止することができる。また、本発明のアクティブマトリクス基板の特徴により、アライメントズレが起こったときに行方向に並ぶ各画素電極で寄生容量にバラつきが生じるという極性反転の課題が解消されているので、特に好適に適用される。

上記複数の画素電極の列方向に並ぶ画素電極群の、列方向に隣接する二つの画素電極は、互いに極性が異なっていることが好ましい。これにより、本発明のアクティブマトリクス基板を表示装置に適用した際に、表示にフリッカや焼き付き等が生じることを防止することができる。また、本発明のアクティブマトリクス基板の特徴により、アライメントズレが起こったときに列方向に並ぶ各画素電極で寄生容量の大きさにバラつきが生じるという極性反転の課題が解消されているので、特に好適に適用される。

上記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、上記二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第二の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第一の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっていることが好ましい。また、上記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、上記二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第一の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第二の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっていることが好ましい。このように、ソース配線の屈曲パターンが二つの画素電極単位での繰り返しパターンをもつことで、列方向に隣接する二つの画素電極間での画素電位のバラツキを生じにくくさせることができ、かつ横断部の数を最小限に減らすことができるので、パターンが複雑とならず歩留まりが向上する。

上記横断部は、上記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ一本ずつ設けられていることが好ましい。本発明は、上記第一の側辺部、上記第二の側辺部、及び、上記第一の側辺部と上記第二の側辺部とを結ぶ横断部がそれぞれ少なくとも一つずつあることを必須の構成要素としているが、列方向に並ぶ画素電極のそれぞれに一本ずつ横断部を設けることで、低容量化とともに、開口率の低下を最小限に抑えることが可能となる。

上記横断部は、上記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ偶数本ずつ設けられていることが好ましい。本発明は、上記第一の側辺部、上記第二の側辺部、及び、上記第一の側辺部と上記第二の側辺部とを結ぶ横断部がそれぞれ少なくとも一つずつあることを必須の構成要素としているが、横断部の本数を偶数本にすることで、列方向に並ぶ各画素内に形成される電極、配線、薄膜トランジスタ等のパターンを変える必要がなく、全ての画素で同じパターンを作製することが可能となるので、画素電位のパラメータのバラツキや、液晶表示装置に適用したときの液晶分子の配向状態のバラツキを抑制しやすくなる。

上記横断部は、上記画素電極の列方向の一辺を略均等に区切る位置にあることが好ましい。これにより、ソース配線の第一の側辺部の長さと第二の側辺部の長さとが一致するので、より画素電位のバラツキを抑制しやすくなる。

上記横断部は、透明電極で構成されていることが好ましい。配線に用いる材料としては、一般的には、比抵抗の低いアルミニウム、銅、クロム、チタン、タンタル、モリブデン等が好適である。しかしながら高い開口率を得るという観点からは、インジウム酸化スズ（ＩＴＯ：Indium Tin Oxide）、インジウム酸化亜鉛（ＩＺＯ：Indium Zinc Oxide）等の透光性を有する材料が好適に用いられる。本形態においては、横断部においては透光性を有する材料を用いているので、より高い開口率を得ることができる。また、ソース配線の側辺部において上記比抵抗の低い材料を用いれば、充分な導電性を得ることができるので、配線遅延についてもほとんど影響がない。

本発明において、上記少なくとも一つの画素電極の好ましい形状としては、略矩形である形態、略Ｖ字形である形態、及び、略Ｗ字形である形態が挙げられる。

上記第一の側辺部は分岐点を境に二つに分岐され、分岐された各第一の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることが好ましい。また、上記第二の側辺部は分岐点を境に二つに分岐され、分岐された各第二の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることが好ましい。ソース配線の第一及び／又は第二の側辺部に分岐点を設け、輪っかを作るような形状をソース配線の一部に設け、ソース配線全体を梯子状とすることで、行方向にアライメントズレが起こったとしても、分岐された各側辺部が行方向に隣接する二つの画素電極の間隙と重なりにくくなるので、行方向に隣接する画素電極間での画素電位のバラツキを抑制しやすくなる。

上記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、上記ゲート配線は、画素電極を横断していることが好ましい。ゲート配線が画素電極と重なって設けられることで、ゲート電界によって液晶分子に配向乱れが起こった領域を遮光する必要がなくなるので、パターンが簡素化され、歩留まりに貢献する。また、列方向に隣接する画素電極の間隙と重なるように配置する形態と比べ、列方向のアライメントズレが起こったときに、画素電極とゲート配線との間で形成される寄生容量にバラツキが生じることを抑制し、画素電位に変動が生じることを抑制することができる。

上記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、上記ゲート配線は、列方向に隣接する画素電極の間隙と重なって形成されていることが好ましい。列方向に隣接する画素電極の間隙と重なるようにゲート配線を設けることで、液晶表示装置に適用した際の列方向に隣接する画素電極の間隙における光漏れを遮光することができ、コントラスト比が向上する。

上記アクティブマトリクス基板は、更に、上記ソース配線及び上記ゲート配線のそれぞれと接続された薄膜トランジスタを備え、上記薄膜トランジスタは、画素電極の行方向の一辺の二等分線と重なっていることが好ましい。ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）をこのように配置することで、ＴＦＴ周辺の画素電極のパターンを偶数行と奇数行とで同じにしやすくなるので、画素電極の形状の違いによる画素電位のパラメータ変動を起こしにくい。

本発明はまた、上述の本発明のアクティブマトリクス基板、液晶層、及び、対向基板をこの順に積層して有する液晶表示装置でもある。本発明のアクティブマトリクス基板の構造によれば、開口率の低下を抑制するとともに、画素電位のばらつきを抑制することができるため、高品質の表示を得ることができる。

本発明の液晶表示装置に好適に用いられる液晶の配向モードとしては、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モード、ＩＰＳ（In-plane Switching）モード、ＴＢＡ（Transverse Bend Alignment）モード、ＣＰＡ（Continuous Pinwheel Alignment）モード、ＭＶＡ（Multi-domain Vertical Alignment）モードが挙げられる。

本発明のアクティブマトリクス基板によれば、画素電位のばらつきを抑制することができる。また、本発明の液晶表示装置によれば、開口率の低下を抑制するとともに、画素電位のばらつきを抑制することができるため、高品質の表示を得ることができる。

実施形態１の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。 実施形態１の液晶表示装置が備える画素電極が有する極性を示す平面模式図であり、ドット反転駆動であるときを示す。 実施形態１の液晶表示装置が備える画素電極が有する極性を示す平面模式図であり、隣接する列間で極性が入れ変わるライン反転駆動であるときを示す。 実施形態１の液晶表示装置が備える画素電極が有する極性を示す平面模式図であり、隣接する行間で極性が入れ変わるライン反転駆動であるときを示す。 実施形態１の液晶表示装置が備える画素電極が有する極性を示す平面模式図であり、２Ｈドット反転駆動であるときを示す。 実施形態１の液晶表示装置が備えるアクティブマトリクス基板の一例（実施例１）を示す平面模式図である。 実施形態１の液晶表示装置が備えるアクティブマトリクス基板の一例（実施例２）を示す平面模式図である。 実施形態１の液晶表示装置が備えるアクティブマトリクス基板の一例（実施例３）を示す平面模式図である。 実施形態１のＴＮモードの液晶表示装置の斜視模式図であり、電圧無印加状態での液晶分子の配向を示している。 実施形態１のＴＮモードの液晶表示装置の斜視模式図であり、閾値以上の電圧印加状態での液晶分子の配向を示している。 実施形態１のＶＡモードの液晶表示装置の斜視模式図であり、電圧無印加状態での液晶分子の配向を示している。 実施形態１のＶＡモードの液晶表示装置の斜視模式図であり、閾値以上の電圧印加状態での液晶分子の配向を示している。 実施形態１のＩＰＳモードの液晶表示装置の斜視模式図であり、電圧無印加状態での液晶分子の配向を示している。 実施形態１のＩＰＳモードの液晶表示装置の斜視模式図であり、閾値以上の電圧印加状態での液晶分子の配向を示している。 実施形態１のＴＢＡモードの液晶表示装置の斜視模式図であり、電圧無印加状態での液晶分子の配向を示している。 実施形態１のＴＢＡモードの液晶表示装置の斜視模式図であり、閾値以上の電圧印加状態での液晶分子の配向を示している。 実施形態１のＣＰＡモードの液晶表示装置の斜視模式図であり、電圧無印加状態での液晶分子の配向を示している。 実施形態１のＣＰＡモードの液晶表示装置の斜視模式図であり、閾値以上の電圧印加状態での液晶分子の配向を示している。 実施形態１のＭＶＡモードの液晶表示装置の斜視模式図であり、電圧無印加状態での液晶分子の配向を示している。 実施形態１のＭＶＡモードの液晶表示装置の斜視模式図であり、閾値以上の電圧印加状態での液晶分子の配向を示している。 実施形態２の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。 実施形態３の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。 実施形態４の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。 実施形態５の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。 実施形態６の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。 実施形態７の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。 露光範囲がアライメントズレを起こしたときの、ソース配線と画素電極との配置関係を示す平面模式図である。 露光範囲がアライメントズレを起こしたときの、ソース配線と画素電極との配置関係を示す平面模式図である。

以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。

本明細書において「略」を用いて形状を表したときは、対象物が実質的に当該形状を表していることをいい、例えば、「略矩形」とした場合には、実質的に全体が矩形となっていればよく、一部に張り出し部や切り欠き部が形成されていてもよいことを意味する。

本明細書において「画素」とは、画素電極一つ分に相当する範囲をいう。

実施形態１
実施形態１は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態１の液晶表示装置は、画素電極、ＴＦＴ等を備えるアクティブマトリクス基板を備えている。

実施形態１においてアクティブマトリクス基板は、ガラス基板を土台として有しており、ガラス基板上には複数の画素電極が行方向及び列方向に並んで配列されており、全体としてマトリクス状に配列されている。これにより、画素電極ごとに液晶分子の配向制御を行うことができる。

図１は、実施形態１の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。実施形態１において画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂの形状は、略矩形である。実施形態１においてソース配線１２、２２、３２は、一部が行方向に隣接する２つの画素電極の間隙と重なるようにして形成されている。また、ソース配線１２、２２、３２は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂをそれぞれ横切るように形成されている。このように、ソース配線１２、２２、３２は、全体としてジグザグ形状を有している。より詳しくは、例えば、第一のソース配線１２は、画素電極１１ａ、１１ｂのそれぞれの一辺に沿って列方向に延伸された第一の側辺部１２ａ、１２ｄと、画素電極１１ａ、１１ｂのそれぞれの他辺に沿って列方向に延伸された第二の側辺部１２ｂ、１２ｅと、第一の側辺部１２ａ、１２ｄと第二の側辺部１２ｂ、１２ｅとをつなぐ横断部１２ｃ、１２ｆとを有し、これらの各部位は、一つの画素電極１１ａ、１１ｂにつきそれぞれ一つずつ設けられた構成となっている。横断部１２ｃ、１２ｆは、１１ａ、１１ｂの各画素電極の列方向の一辺の二等分線と重なる位置に形成されており、第一の側辺部の長さの合計と、第二の側辺部の長さの合計とは略一致している。また、第二のソース配線２２及び第三のソース配線３２においても、同様のパターンで、第一の側辺部２２ａ、３２ａ、２２ｄ、３２ｄ、第二の側辺部２２ｂ、２２ｅ、３２ｂ、３２ｅ、及び、横断部２２ｃ、２２ｆ、３２ｃ、３２ｆが形成されている。

画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂとソース配線１２、２２、３２とは、絶縁膜を介してそれぞれ異なる層に形成されている。また、図１においては明示していないが、画素電極とソース配線の側辺部とは、一部が互いに重なり合っていてもよい。こうすることで、画素電極間の光漏れを防ぎ、コントラスト比を向上させることができる。なお、その結果、画素電極とソース配線との間には、寄生容量が形成される。

実施形態１のソース配線の配置構成によれば、特に、行方向に隣り合う画素電極が異なる極性を有する場合に有利である。通常では、行方向に隣り合って配置された二つの画素電極の極性が互いに異なる場合であって、かつ画素電極とソース配線とが重畳する面積が各画素電極間で大きく異なる場合、ソース配線との間で形成される寄生容量の大きさが各画素電極間で異なることとなり、画素電極が保持する電圧に差が生じうる。

しかしながら、実施形態１のソース配線の配置構成によれば、ソース配線又は画素電極間で行方向のアライメントズレが起こったときであっても、一つの画素電極のエッジと、そのエッジに隣接するソース配線との距離が、画素電極の左辺と重なるソース配線（自画素ソース配線）と、画素電極の右辺と重なるソース配線（隣画素ソース配線）とでほぼ均等になる、又は、一つの画素電極に対し複数のソース配線がそれぞれ重なり合い、かつ画素電極の左辺と重なるソース配線（自画素ソース配線）と、画素電極の右辺と重なるソース配線（隣画素ソース配線）との重なり面積がほぼ均等となるため、画素電極と自画素ソース配線との間で形成される寄生容量Ｃｓｄ１から、画素電極と隣画素ソース配線との間で形成される寄生容量をＣｓｄ２を差し引いた値、すなわち、Ｃｓｄ１−Ｃｓｄ２で示される値が各画素で均一化される。各画素電極間で、ソース配線１２、２２、３２の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極１１ａ、２１ａ、３１ａ、又は、画素電極１１ｂ、２１ｂ、３１ｂ間で、それぞれ画素電位にバラツキが生じにくい。

より詳細には、例えば、図１における画素電極２１ａを中心としてみると、画素電極２１ａが右側にずれた場合、画素電極２１ａとの間で形成される寄生容量の関係については、第二のソース配線２２の第一の側辺部２２ａとの間で形成されるＣｓｄ１の値は小さく、第二のソース配線２２の第二の側辺部２２ｂとの間で形成されるＣｓｄ１の値は大きくなる。また、第一のソース配線１２の第二の側辺部１２ｂとの間で形成されるＣｓｄ２の値は小さく、第三のソース配線３２の第一の側辺部３２ａとの間で形成されるＣｓｄ２の値は大きくなる。ドット反転駆動の場合、第一のソース配線１２から供給される信号電圧と、第三のソース配線３２から供給される信号電圧とは、同極性である。したがって、一つの画素電極２１ａ単位で見れば、Ｃｓｄ１の合計値と、Ｃｓｄ２の合計値とは、均一化される。

同様の原理で、画素電極２１ａが左側にずれた場合、画素電極２１ａとの間で形成される寄生容量の関係については、第二のソース配線２２の第一の側辺部２２ａとの間で形成されるＣｓｄ１の値は大きく、第二のソース配線２２の第二の側辺部２２ｂとの間で形成されるＣｓｄ１の値は小さくなる。また、第一のソース配線１２の第二の側辺部１２ｂとの間で形成されるＣｓｄ２の値は大きく、第三のソース配線３２の第一の側辺部３２ａとの間で形成されるＣｓｄ２の値は小さくなる。ドット反転駆動の場合、第一のソース配線１２から供給される信号電圧と、第三のソース配線３２から供給される信号電圧とは、同極性である。したがって、一つの画素電極２１ａ単位で見れば、Ｃｓｄ１の値の合計値と、Ｃｓｄ２の値の合計値とは、均一化される。

このように、実施形態１では、画素電極２１ａが右側にずれた場合と、画素電極２１ａが左側にずれた場合とのいずれの場合であっても、Ｃｓｄ１の値とＣｓｄ２の値とがほぼ等しくなるように調整されるので、画素電極が左右いずれにアライメントズレしたとしても、画素電位にバラつきが生じにくい。

また、実施形態１では、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂ間で画素電位にバラツキが生じにくい。

したがって、実施形態１によれば、画素電極及びソース配線がいずれの方向にアライメントズレを起こしたとしても、画素電位にバラツキが生じにくいため、優れた表示品位を得ることができる。

図２〜４は、実施形態１の液晶表示装置が備える画素電極が有する極性を示す平面模式図である。図２は、ドット反転駆動であるときを示し、図３−１は、隣接する列間で極性が入れ変わるライン反転駆動であるときを示し、図３−２は、隣接する行間で極性が入れ変わるライン反転駆動であるときを示し、図４は、２Ｈドット反転駆動であるときを示す。実施形態１における画素電極の駆動方式としては、例えば、ドット反転駆動方式が挙げられる。ドット反転駆動は、液晶層を挟んで対向する位置にある対向基板が備える電極の電位（Ｃｏｍ電位）をＤＣ（直流）駆動とし、アクティブマトリクス基板におけるソース信号をＡＣ（交流）駆動とするとともに、各画素電極に印加される信号の極性を市松模様状に正負反転させる駆動方法である。したがって、実施形態１の画素電極は、図２に示すように、行方向及び列方向のいずれにおいても＋、−、＋、−の順に極性が異なって配置されている。このような極性は、ソース配線と接続されたソースドライバを用いて変換することができる。ドット反転駆動によれば、フリッカの発生を効果的に抑制することができる。なお、実施形態１では、図３−１及び図３−２に示すように、行方向又は列方向のいずれか一方のラインのみで画素電極に印加される信号の極性が入れ替わるライン反転駆動方式を採用してもよい。また、図４に示すように、列方向では２画素単位で極性が入れ替わるとともに、行方向では１画素単位で極性が入れ替わる２Ｈドット反転駆動（例えば、＋、＋、−、−）を採用してもよい。

実施形態１の構成によれば、隣り合う画素電極１１が異なる極性を有する場合であっても表示品位を保つことが可能であるので、フリッカの発生を抑制するとともに、画素電極間の輝度が隣同士で異なることによる輝度ムラを防ぎ、かつ画素電極１１ａ、２１ａ、３１ａ、又は、画素電極１１ｂ、２１ｂ、３１ｂ同士の隙間で起こる光漏れを防止してコントラスト比を向上させ、高品位の表示を得ることができる。

実施形態１のアクティブマトリクス基板の構成について、より詳細に説明する。図５〜７は、実施形態１の液晶表示装置が備えるアクティブマトリクス基板の一例（実施例１〜実施例３）を示す平面模式図である。実施例１〜実施例３においてアクティブマトリクス基板は、画素電極１１ａ、１１ｂ及びソース配線１２のほかに、ゲート配線１３ａ、１３ｂ、保持容量配線（ＣＳ配線）１４ａ、１４ｂ、ドレイン配線１５ａ、１５ｂ等の各種配線、及び、スイッチング素子であるＴＦＴ（薄膜トランジスタ）１７ａ、１７ｂを有し、これらは、絶縁膜を介してそれぞれ異なる層に設けられている。

ＴＦＴ１７ａ、１７ｂは、シリコン等を材料とする半導体層と、ゲート電極、ソース電極及びドレイン電極の三つの電極とを有している。ゲート電極はゲート配線１３ａ、１３ｂと接続され、ソース電極はソース配線１２と接続されている。ドレイン電極からは、ドレイン配線１５ａ、１５ｂが引き出されている。そして、絶縁膜のドレイン配線１５ａ、１５ｂと重なる位置にコンタクトホール１６ａ、１６ｂが設けられており、このコンタクトホール１６ａ、１６ｂを介して、ドレイン配線１５ａ、１５ｂと画素電極１１ａ、１１ｂとが接続されている。なお、これら各種配線は、全てがそれぞれ別の層に設けられる必要はなく、例えば、ゲート配線１３ａ、１３ｂとＣＳ配線１４ａ、１４ｂとを同一材料を用いて同一層に形成する、又は、ソース配線１２とドレイン配線１５ａ、１５ｂとを同一材料を用いて同一層に形成することができ、これにより、製造効率の向上が図れる。

ソース配線１２、ゲート配線１３ａ、１３ｂ、ＣＳ配線１４ａ、１４ｂ等の各種配線、及び、ＴＦＴ１７ａ、１７ｂの各電極の構成としては、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の比抵抗の低い材料を用いることができる。また、より具体的には、アルミニウム（Ａｌ）や銅（Ｃｕ）で構成される層と、これらの下面及び上面に窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）等で構成される層を重ねた構造が挙げられる。

画素電極１１ａ、１１ｂの構成としては、例えば、ＩＴＯ（インジウム酸化スズ）、ＩＺＯ（インジウム酸化亜鉛）等の透光性を有する金属酸化物のパターン膜が挙げられる。

実施形態１のアクティブマトリクス基板においては、ソース配線とゲート配線とで囲まれた一つの領域につき一つの画素電極を配置し、一つのＴＦＴに対し一つの画素電極を制御する形態であっても、ソース配線とゲート配線とで囲まれた一つの領域につき一つの副画素電極を配置し、一本のゲート配線によってゲート配線を挟んで両側に位置する副画素電極の両方を二つのＴＦＴによって制御するいわゆるマルチ画素駆動方式の形態であってもよい。この場合、一つの画素電極が複数の副画素電極に分割して制御されることと同じことになるが、本発明の効果を得るためには、分割された副画素電極のそれぞれに対して、ソース配線の第一の側辺部、第二の側辺部、及び、横断部が形成される必要がある。

実施形態１のアクティブマトリクス基板によれば、ソース配線又は画素電極に行方向のアライメントズレが起こったときであっても、一つの画素電極のエッジと、そのエッジに隣接するソース配線との距離が、画素電極の左辺と重なるソース配線（自画素ソース配線）と、画素電極の右辺と重なるソース配線（隣画素ソース配線）とでほぼ均等になる、又は、一つの画素電極に対し複数のソース配線がそれぞれ重なり合い、かつ画素電極の左辺と重なるソース配線（自画素ソース配線）と、画素電極の右辺と重なるソース配線（隣画素ソース配線）との重なり面積がほぼ均等となるため、画素電極と自画素ソース配線との間で形成される寄生容量Ｃｓｄ１から、画素電極と隣画素ソース配線との間で形成される寄生容量をＣｓｄ２を差し引いた値、すなわち、Ｃｓｄ１−Ｃｓｄ２で示される値が各画素で均等化される。そのため、グレー階調表示の場合には、輝度変化を抑制する効果を得ることができ、特に、電子ブック等、グレー階調表示のモードを有するアプリケーションにおいて好適に用いることができる。

また、実施形態１のアクティブマトリクス基板によれば、ソース配線の大半が行方向に隣接する画素電極間に配置されており、Ｃｓｄの値が小さくなるので、単色又は補色表示におけるＣｓｄの影響による輝度ズレを抑制することができる。

更に、実施形態１のアクティブマトリクス基板によれば、一つの画素電極に対し形成されるソース配線の横断部の数は一つであるので、開口率の低下を最小限に抑えることができる。更に、ソース配線の屈曲パターンを２画素単位としているため、１画素単位で形成している場合と比べ、画素電極を横断するソース配線の横断部の数を減らすことができるので、高開口率及び低容量化を行うことができる。

図５は、実施例１のアクティブマトリクス基板の平面模式図である。図５に示すように、実施例１では、画素電極１１ａ、１１ｂのそれぞれは、矩形に対し三箇所のスリットが行方向に形成された形状を有している。これにより、画素電極１１ａ、１１ｂはそれぞれ全体として四つの領域に分けられるが、各領域は接続部を介して互いにつながっている。接続部は、画素電極１１ａ、１１ｂの一方の辺に沿って形成された部位と、画素電極１１ａ、１１ｂの他方の辺に沿って形成された部位とがあり、これらは列方向に交互に配置されるように形成されている。なお、実施例１では、ＣＰＡ方式の液晶表示装置に適用する場合を想定しており、四つに分けられた各領域のそれぞれと重なる位置に、柱状又はホール状の配向制御用パターン１８が配置できるように構成されている。

実施例１では、ＴＦＴ１７ａ、１７ｂは、画素電極１１ａ、１１ｂの真ん中のスリットの中に配置されている。すなわち、画素駆動用のスイッチング素子であるＴＦＴ１７ａ、１７ｂは、画素電極１１ａ、１１ｂの中心付近、すなわち、画素電極１１ａ、１１ｂの行方向の一辺の二等分線と列方向の一辺の二等分線とが交わる位置と重なるようにして配置されている。

ソース配線１２の第一側辺部１２ａ、１２ｄ、及び、第二側辺部１２ｂ、１２ｅは列方向に延伸されている。すなわち、第一の側辺部１２ａ、１２ｄ及び第二の側辺部１２ｂ、１２ｅは、互いに平行な関係にある。ゲート配線１３ａ、１３ｂは、行方向に延伸されており、ソース配線１２の横断部１２ｃ、１２ｆに沿って画素電極１１ａ、１１ｂの中央を横切るようにして配置されている。ゲート配線１３ａ、１３ｂの半導体層と重なる部分がＴＦＴ１７ａ、１７ｂのゲート電極の役割を果たし、一定のゲート電圧の下、ソース配線１２とドレイン配線１５ａ、１５ｂとは接続される。このように、ＴＦＴ１７ａ、１７ｂによって、ゲート配線１３ａ、１３ｂから送られてくるゲート電圧のタイミングにより、ソース配線１２から送られてくる信号電圧を画素電極１１ａ、１１ｂに印加するタイミングを制御することができる。なお、ＴＦＴ１７ａ、１７ｂをこのように配置することで、ＴＦＴ１７ａ、１７ｂ周辺の画素電極１１ａ、１１ｂのエッジの形状を偶数行と奇数行とで同じにすることができるので、画素電極の形状の違いによる画素電位のパラメータ変動を起こしにくい。

実施例１においては、列方向に隣接する画素電極１１ａ、１１ｂの間隙と重なる位置に、ＣＳ配線１４ａ、１４ｂが行方向に延伸されている。ＣＳ配線１４ａ、１４ｂは、画素の中央部において絶縁膜を介してドレイン配線１５ａ、１５ｂと重畳して配置されており、ドレイン配線１５ａ、１５ｂとの間で一定量の保持容量を形成することができる。また、実施例１においてＣＳ配線は、列方向に隣接する画素電極１１ａ、１１ｂの間隙からの光漏れを防止する役割も果たすため、コントラスト比の向上に寄与する。

図６は、実施例２のアクティブマトリクス基板の平面模式図である。図６に示すように、実施例２では、画素電極１１ａ、１１ｂのそれぞれは、矩形に対し一箇所のスリットが行方向に形成された形状を有している。これにより、画素電極１１ａ、１１ｂはそれぞれ全体として二つの領域に分けられるが、各領域は接続部を介して互いにつながっている。また、画素電極１１ａ、１１ｂの一部からは配線が引き出されており、ＴＦＴ１７ａ、１７ｂのドレイン配線１５ａ、１５ｂと重なる位置で幅広に形成されている。更に、この幅広に形成された領域において、画素電極１１ａ、１１ｂとドレイン配線１５ａ、１５ｂとは、絶縁膜中に設けられたコンタクトホール１６ａ、１６ｂを介して互いに接続されている。なお、実施例２では、ＣＰＡ方式の液晶表示装置に適用する場合を想定しており、二つに分けられた各領域のそれぞれと重なる位置に点状の配向制御用パターン（例えば、柱状の誘電体突起物、ホール等）１８が配置できるように構成されている。

ソース配線１２の第一側辺部１２ａ、１２ｄ、及び、第二側辺部１２ｂ、１２ｅは列方向に延伸されており、横断部１２ｃ、１２ｆは、画素電極１１ａ、１１ｂの中央を横切るようにして配置されている。ゲート配線１３ａ、１３ｂは、画素電極１１ａ、１１ｂの上端付近と重なる位置に、行方向に伸びて配置されている。ゲート配線１３ａ、１３ｂの半導体層と重なる部分がＴＦＴ１７ａ、１７ｂのゲート電極の役割を果たし、一定のゲート電圧の下、ソース配線１２とドレイン配線１５ａ、１５ｂとは接続される。このように、ＴＦＴ１７ａ、１７ｂによって、ゲート配線１３ａ、１３ｂから送られてくるゲート電圧のタイミングにより、ソース配線１２から送られてくる信号電圧を画素電極１１ａ、１１ｂに印加するタイミングを制御することができる。

実施例２においては、ゲート配線１３ａ、１３ｂの行間にＣＳ配線１４ａ、１４ｂが行方向に延伸されている。ＣＳ配線１４ａ、１４ｂは、絶縁膜を介してドレイン配線１５ａ、１５ｂと重畳して配置されており、ドレイン配線１５ａ、１５ｂとの間で一定量の保持容量を形成することができる。

実施例２においては、列方向に隣接する画素電極１１ａ、１１ｂの間隙、及び、画素電極１１ａ、１１ｂからの引き出し配線と重なる位置に、ＣＳ配線１４ａ、１４ｂが行方向に延伸されている。ＣＳ配線１４ａ、１４ｂは、列方向に隣接する画素電極１１ａ、１１ｂの間隙と重なる位置において絶縁膜を介してドレイン配線１５ａ、１５ｂと重畳して配置されており、ドレイン配線１５ａ、１５ｂとの間で一定量の保持容量を形成することができる。また、実施例２においてＣＳ配線１４ａ、１４ｂ、ドレイン電極１５ａ、１５ｂは、列方向に隣接する画素電極１１ａ、１１ｂの間隙、及び、画素電極１１ａ、１１ｂからの引き出し配線からの光漏れを防止する役割も果たすため、コントラスト比の向上に寄与する。

図７は、実施例３のアクティブマトリクス基板の平面模式図である。図７に示すように、実施例３では、画素電極１１ａ、１１ｂのそれぞれは、矩形に対し一箇所のスリットが行方向に形成された形状を有している。これにより、画素電極１１ａ、１１ｂはそれぞれ全体として二つの領域に分けられるが、各領域は接続部を介して互いにつながっている。なお、実施例３では、ＣＰＡ方式の液晶表示装置に適用する場合を想定しており、二つに分けられた各領域のそれぞれと重なる位置に点状の配向制御用パターン（例えば、柱状の誘電体突起物、ホール等）１８が配置できるように構成されている。

実施例３では、ＴＦＴ１７ａ、１７ｂは、画素電極１１ａ、１１ｂのスリットの中に配置されている。すなわち、画素駆動用のスイッチング素子であるＴＦＴ１７ａ、１７ｂは、画素電極１１ａ、１１ｂの中心付近、すなわち、画素電極１１ａ、１１ｂの行方向の一辺の二等分線と列方向の一辺の二等分線とが交わる位置と重なるようにして配置されている。

ソース配線１２の第一側辺部１２ａ、１２ｄ、及び、第二側辺部１２ｂ、１２ｅは列方向に延伸されている。ゲート配線１３ａ、１３ｂは、行方向に延伸されており、ソース配線１２の横断部１２ｃ、１２ｆに沿って画素電極１１ａ、１１ｂの中央を横切るようにして配置されている。ゲート配線１３ａ、１３ｂの半導体層と重なる部分がＴＦＴ１７ａ、１７ｂのゲート電極の役割を果たし、一定のゲート電圧の下、ソース配線１２とドレイン配線１５ａ、１５ｂとは接続される。このように、ＴＦＴ１７ａ、１７ｂによって、ゲート配線１３ａ、１３ｂから送られてくるゲート電圧のタイミングにより、ソース配線１２から送られてくる信号電圧を画素電極１１ａ、１１ｂに印加するタイミングを制御することができる。

実施例３においては、列方向に隣接する画素電極１１ａ、１１ｂの間隙と重なる位置に、ＣＳ配線１４ａ、１４ｂが行方向に延伸されている。また、ＣＳ配線１４ａ、１４ｂは、画素の中央部において絶縁膜を介してドレイン配線１５ａ、１５ｂと重畳して配置されており、ドレイン配線１５ａ、１５ｂとの間で一定量の保持容量を形成することができる。また、実施例３においてＣＳ配線は、列方向に隣接する画素電極１１ａ、１１ｂの間隙からの光漏れを防止する役割も果たすため、コントラスト比の向上に寄与する。

図８〜１９は、実施形態１の液晶表示装置の斜視模式図であり、液晶分子の配向方式によってそれぞれ区別されている。図８及び図９は、ＴＮモードの液晶表示装置であり、図１０及び図１１は、ＶＡモードの液晶表示装置であり、図１２及び図１３は、ＩＰＳモードの液晶表示装置であり、図１４及び図１５は、ＴＢＡモードの液晶表示装置であり、図１６及び図１７は、ＣＰＡモードの液晶表示装置であり、図１８及び図１９は、ＭＶＡモードの液晶表示装置である。本発明の液晶表示装置はこれらいずれの方式に対しても適用することができる。図８、図１０、図１２、図１４、図１６、図１８は、電圧無印加状態での液晶分子の配向をそれぞれ示し、図９、図１１、図１３、図１５、図１７、図１９は、閾値以上の電圧印加状態での液晶分子の配向をそれぞれ示している。

図８〜１９に示すように、実施形態１の液晶表示装置は、画素電極、ＴＦＴ等を備えるアクティブマトリクス基板１、及び、対向基板２からなる一対の基板と、これら一対の基板に挟持された液晶層３とを有する液晶表示パネルを備えている。一対の基板のそれぞれの液晶層３と逆側の面上には、偏光板４、５がそれぞれ貼り付けられている。アクティブマトリクス基板側の偏光板４の偏光軸の向きと、対向基板側の偏光板５の偏光軸の向きは、互いに直交しており、いわゆるクロスニコル配置となっている。液晶層３内には、それぞれポジ型（正の誘電異方性を有する）、又は、ネガ型（負の誘電異方性を有する）液晶材料６が充填されている。

図８及び図９に示すようにＴＮモードの液晶表示装置では、液晶層３中にポジ型の液晶材料６が充填されており、一対の基板１、２のそれぞれに、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板面近くの液晶分子は基板面に対して水平な方向に配向し、一方の基板１から他方の基板２に向かうにつれ、面内方向にねじれている。これにより、一方の基板１に近接する液晶分子の長軸と、他方の基板２に近接する液晶分子の長軸とは、基板１、２面に対して法線方向から見たときに、略９０°の角度をなす。一方、電圧印加時には、各液晶分子６は、基板１、２面に対して垂直の方向に向かって傾斜する。

図１０及び図１１に示すように、ＶＡモードの液晶表示装置では、液晶層３中にネガ型の液晶材料６が充填されており、一対の基板１、２のそれぞれに、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板１、２面近くの液晶分子６は基板面に対して垂直な方向に配向しており、電圧印加時には、各液晶分子６は、基板１、２面に対して水平な方向に向かって傾斜する。

図１２及び図１３に示すように、ＩＰＳモードの液晶表示装置では、液晶層３中にポジ型の液晶材料６が充填されており、一対の基板１、２のいずれか一方に、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板１、２面近くの液晶分子６は基板面に対して水平な方向に配向している。一方、電圧印加時には、各液晶分子６は、傾斜角は維持したまま面内方向に回転する。

図１４及び図１５に示すように、ＴＢＡモードの液晶表示装置では、液晶層３中にポジ型の液晶材料６が充填されており、一対の基板１、２のいずれか一方に、互いに対になる電極が形成されている。電圧無印加時には、配向膜の影響により基板１、２面近くの液晶分子６は基板面に対して垂直な方向に配向しており、電圧印加時には、基板面に対してアーチを描くように配向する。

図１６及び図１７に示すように、ＣＰＡモードの液晶表示装置では、液晶層３中にネガ型の液晶材料６が充填されており、一対の基板１、２のそれぞれに、互いに対になる電極が形成されている。また、一対の基板１、２のいずれか一方又は両方の基板表面に、点状の配向制御用パターン（例えば、柱状の誘電体突起物、ホール等）１８が形成されている。電圧無印加時には、配向膜の影響により基板１、２面近くの液晶分子６は基板１、２面に対して垂直な方向に配向し、電圧印加時には、液晶分子６が配向制御用パターン１８を中心として放射状に配向する。

図１８及び図１９に示すように、ＭＶＡモードの液晶表示装置では、液晶層３中にネガ型の液晶材料６が充填されており、一対の基板１、２のそれぞれに、互いに対になる電極が形成されている。また、一対の基板１、２のいずれか一方又は両方の基板表面に、線状の配向制御用パターン（例えば、壁状の誘電体突起物、スリット等）１９が形成されている。電圧無印加時には、配向膜の影響により基板面近くの液晶分子６は基板１、２面に対して垂直な方向に配向し、電圧印加時には、液晶分子６が配向制御用パターン１９に向かって横並びに配向する。

実施形態１の液晶表示装置は、これらいずれの配向モードにも適用することが可能であるが、ＴＮモード又はＣＰＡモードを採用する場合には、画素電極の形状が略矩形である本形態に好適に用いられる。

実施形態２
実施形態２は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態２の液晶表示装置は、画素電極の形状が略矩形ではなく、略Ｖ字状である、すなわち、１回の折れ曲がり構造を有していること以外は、実施形態１の液晶表示装置と同様である。

図２０は、実施形態２の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。実施形態２において画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂの形状は、略「く」の字状（半回転したＶ字状）である。ソース配線１２、２２、３２は、一部が行方向に隣接する２つの画素電極の間隙と重なるようにして形成されている。また、ソース配線１２、２２、３２は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂを横切るように形成されている。このように、ソース配線１２、２２、３２は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線１２は、画素電極１１ａ、１１ｂの一辺に沿って列方向に延伸された第一の側辺部１２ａ、１２ｄと、画素電極１１ａ、１１ｂの他辺に沿って列方向に延伸された第二の側辺部１２ｂ、１２ｅと、第一の側辺部１２ａ、１２ｄと第二の側辺部１２ｂ、１２ｅとをつなぐ横断部１２ｃ、１２ｆとを有し、これらの各部位は、一つの画素電極１１ａ、１１ｂにつきそれぞれ一つずつ設けられた構成となっている。横断部１２ｃ、１２ｆは、１１ａ、１１ｂの各画素電極の列方向の一辺の二等分線と重なる位置に形成されており、第一の側辺部の長さと、第二の側辺部の長さとはほぼ一致している。実施形態２では、第一の側辺部１２ａ、１２ｄ及び第二の側辺部１２ｂ、１２ｅは平行でなく、互いの延長線が角度をもつことになる。なお、第二のソース配線２２及び第三のソース配線３２においても、同様のパターンで、第一の側辺部２２ａ、３２ａ、２２ｄ、３２ｄ、第二の側辺部２２ｂ、２２ｅ、３２ｂ、３２ｅ、及び、横断部２２ｃ、２２ｆ、３２ｃ、３２ｆが形成されている。

実施形態２のソース配線の配置構成によれば、各画素電極間で、ソース配線１２、２２、３２の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極１１ａ、２１ａ、３１ａ、又は、画素電極１１ｂ、２１ｂ、３１ｂ間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂ間で画素電位にバラツキが生じにくい。

実施形態２の液晶表示装置は、上述のいずれの配向モードにも適用することが可能であるが、画素電極が略「く」の字状（半回転したＶ字状）を有しているため、特に、ＩＰＳモード、ＶＡモード、ＭＶＡモード及びＴＢＡモードに好適に用いることで、視角特性の向上及び高開口率をより行うことができる。

実施形態３
実施形態３は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態３の液晶表示装置は、画素電極の形状が略矩形ではなく、略Ｗ字状である、すなわち、３回の折れ曲がり構造を有している（くの字が２段である）こと以外は、実施形態１の液晶表示装置と同様である。

図２１は、実施形態３の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。実施形態３において画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂの形状は、略「く」の字が列方向に二つ並んだ形状（半回転したＷ字状）である。ソース配線１２、２２、３２は、一部が行方向に隣接する２つの画素電極の間隙と重なるようにして形成されている。また、ソース配線１２、２２、３２は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂを横切るように形成されている。このように、ソース配線１２、２２、３２は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線１２は、画素電極１１ａ、１１ｂの一辺に沿って列方向に延伸された第一の側辺部１２ａ、１２ｄと、画素電極１１ａ、１１ｂの他辺に沿って列方向に延伸された第二の側辺部１２ｂ、１２ｅと、第一の側辺部１２ａ、１２ｄと第二の側辺部１２ｂ、１２ｅとをつなぐ横断部１２ｃ、１２ｆとを有し、これらの各部位は、一つの画素電極１１ａ、１１ｂにつきそれぞれ一つずつ設けられた構成となっている。横断部１２ｃ、１２ｆは、各画素電極１１ａ、１１ｂの列方向の一辺の二等分線と重なる位置に形成されており、第一の側辺部の長さと、第二の側辺部の長さとはほぼ一致している。実施形態３では、第一の側辺部１２ａ、１２ｄ及び第二の側辺部１２ｂ、１２ｅは、いずれもくの字状（半回転したＶ字状）である。なお、第二のソース配線２２及び第三のソース配線３２においても、同様のパターンで、第一の側辺部２２ａ、３２ａ、２２ｄ、３２ｄ、第二の側辺部２２ｂ、２２ｅ、３２ｂ、３２ｅ、及び、横断部２２ｃ、２２ｆ、３２ｃ、３２ｆが形成されている。

実施形態３のソース配線の配置構成によれば、各画素電極間で、ソース配線１２、２２、３２の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極１１ａ、２１ａ、３１ａ、又は、画素電極１１ｂ、２１ｂ、３１ｂ間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂ間で画素電位にバラツキが生じにくい。

実施形態３の液晶表示装置は、上述のいずれの配向モードにも適用することが可能であるが、略「く」の字が列方向に二つ並んだ形状（半回転したＷ字状）を有しているため、特に、ＩＰＳモード、ＶＡモード、ＭＶＡモード及びＴＢＡモードに好適に用いることで、視角特性の向上及び高開口率をより行うことができる。

実施形態４
実施形態４は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態４の液晶表示装置は、画素電極を横断するソース配線の横断部の数が一本ではなく二本であること以外は、実施形態１の液晶表示装置と同様である。すなわち、実施形態４における画素電極の形状は、略矩形である。

図２２は、実施形態４の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。ソース配線１２、２２、３２は、一部が行方向に隣接する２つの画素電極の間隙と重なるようにして形成されている。また、ソース配線１２、２２、３２は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極１１ａ、２１ａ、３１ａを横切るように形成されている。このように、ソース配線１２、２２、３２は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線１２は、画素電極１１ａの一辺に沿って列方向に延伸された第一の側辺部１２ａと、画素電極１１ａの他辺に沿って列方向に延伸された第二の側辺部１２ｂと、第一の側辺部１２ａと第二の側辺部１２ｂとをつなぐ横断部１２ｃとを有し、これらの各部位は、一つの画素電極１１ａにつきそれぞれ二つずつ設けられた構成となっている。横断部１２ｃは、各画素電極１１ａの列方向の一辺を略均等に三つに分けられるように形成されており、第一の側辺部の長さの合計と、第二の側辺部の長さの合計とはほぼ一致している。実施形態４では、第一の側辺部１２ａ及び第二の側辺部１２ｂは、互いに平行な関係にある。なお、第二のソース配線２２及び第三のソース配線３２においても、同様のパターンで、第一の側辺部２２ａ、３２ａ、第二の側辺部２２ｂ、３２ｂ及び、横断部２２ｃ、３２ｃが形成されている。

実施形態４のソース配線の配置構成によれば、各画素電極間で、ソース配線１２、２２、３２の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極１１ａ、２１ａ、３１ａ間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極の間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極間で画素電位にバラツキが生じにくい。

特に、実施形態４では、一つの画素電極１１ａに対して、第一の側辺部１２ａは二つ形成されているので、開口率の点では実施形態１には及ばないものの、画素電極と自画素ソース配線との間で形成される寄生容量Ｃｓｄ１の値が、二箇所によって形成される（第一のＣｓｄ１＋第二のＣｓｄ１≒Ｃｓｄ２）ので、Ｃｓｄ１−Ｃｓｄ２で示される値をほぼゼロにすることができる。

実施形態４の液晶表示装置は、これらいずれの配向モードにも適用することが可能であるが、ＴＮモード又はＣＰＡモードを採用する場合には、画素電極の形状が略矩形である本形態に好適に用いられる。

実施形態５
実施形態５は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態５の液晶表示装置は、画素電極を横断するソース配線の横断部の数が一本ではなく二本であること以外は、実施形態３の液晶表示装置と同様である。すなわち、実施形態５における画素電極の形状は、略Ｗ字状である。

図２３は、実施形態５の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。ソース配線１２、２２、３２は、一部が行方向に隣接する２つの画素電極の間隙と重なるようにして形成されている。また、ソース配線１２、２２、３２は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極１１ａ、２１ａ、３１ａを横切るように形成されている。このように、ソース配線１２、２２、３２は、全体としてジグザグ形状を有している。より詳しくは、例えば、ソース配線１２は、画素電極１１ａの一辺に沿って列方向に延伸された第一の側辺部１２ａと、画素電極１１ａの他辺に沿って列方向に延伸された第二の側辺部１２ｂと、第一の側辺部１２ａと第二の側辺部１２ｂとをつなぐ横断部１２ｃ、１２ｅとを有し、これらの各部位は、一つの画素電極につきそれぞれ二つずつ設けられた構成となっている。横断部１２ｃ、１２ｅは、各画素電極１１ａの列方向の一辺を略均等に三つに分けられるように形成されており、第一の側辺部の長さの合計と、第二の側辺部の長さの合計とはほぼ一致している。実施形態５では、第一の側辺部側辺部１２ａ又は第二の側辺部１２ｂの一方のみが、くの字状（半回転したＶ字状）である。また、一つの画素電極１１ａに対して、第一の側辺部１２ａはそれぞれ二つずつ形成されることになる。なお、第二のソース配線２２及び第三のソース配線３２においても、同様のパターンで、第一の側辺部２２ａ、３２ａ、第二の側辺部２２ｂ、３２ｂ及び、横断部２２ｃ、２２ｅ、３２ｃ、３２ｅが形成されている。

実施形態５のソース配線の配置構成によれば、各画素電極間で、ソース配線１２、２２、３２の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極１１ａ、２１ａ、３１ａ間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極の間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極間で画素電位にバラツキが生じにくい。

特に、実施形態５では、一つの画素電極１１ａに対して、第一の横断部１２ｃは二本形成されているので、開口率の点では実施形態１には及ばないものの、画素電極と自画素ソース配線との間で形成される寄生容量Ｃｓｄ１の値が、二箇所によって形成される（第一のＣｓｄ１＋第二のＣｓｄ１≒Ｃｓｄ２）ので、Ｃｓｄ１−Ｃｓｄ２で示される値をほぼゼロにすることができる。また、横断部の本数を偶数本にすることで、列方向に並ぶ画素毎に、電極、配線、薄膜トランジスタ等のパターンを変える必要がなく、全ての画素で同じパターンを作製することが可能となるので、画素電位のパラメータのバラツキや、液晶分子の配向状態のバラツキを抑制しやすくなる。

実施形態５の液晶表示装置は、上述のいずれの配向モードにも適用することが可能であるが、略「く」の字が列方向に二つ並んだ形状（半回転したＷ字状）を有しているため、特に、ＩＰＳモード、ＶＡモード、ＭＶＡモード及びＴＢＡモードに用いることで、視角特性の向上及び開口率の向上をより行うことができる。

実施形態６
実施形態６は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例である。実施形態６の液晶表示装置は、画素電極の側辺部の一部が輪っか形状となっており、全体として梯子状になっていること以外は、実施形態１の液晶表示装置と同様である。すなわち、実施形態６における画素電極の形状は、略矩形である。

図２４は、実施形態６の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。ソース配線１２、２２、３２は、一部が行方向に隣接する２つの画素電極の間隙と重なるようにして形成されている。また、ソース配線１２、２２、３２は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂを横切るように形成されている。このように、ソース配線１２、２２、３２は、全体としてジグザグ形状を有している。より詳しくは、ソース配線１２は、画素電極１１ａ、１１ｂの一辺に沿って列方向に延伸された第一の側辺部１２ａ、１２ｄと、画素電極１１ａ、１１ｂの他辺に沿って列方向に延伸された第二の側辺部１２ｂ、１２ｅと、第一の側辺部１２ａ、１２ｄと第二の側辺部１２ｂ、１２ｅとをつなぐ横断部１２ｃ、１２ｆとを有し、これらの各部位は、一つの画素電極につきそれぞれ一つずつ設けられた構成となっている。なお、第二のソース配線２２及び第三のソース配線３２においても、同様のパターンで、第一の側辺部２２ａ、３２ａ、２２ｄ、３２ｄ、第二の側辺部２２ｂ、２２ｅ、３２ｂ、３２ｅ、及び、横断部２２ｃ、２２ｆ、３２ｃ、３２ｆが形成されている。

実施形態６では、ソース配線が分岐点を境に二つに分かれ、他の分岐点を境に一つに結合されている。このようにして形成された輪っか形状は、画素電極一つに対し一つずつ設けられている。すなわち、第一の側辺部１２ａ、１２ｄ、及び、第二の側辺部１２ｂ、１２ｅのいずれか一方が、輪っか形状を有し、全体として一本のソース配線１２が梯子状となっている。

実施形態６によれば、行方向のアライメントズレが起こったとしても、そもそも画素電極とソース配線との重なり面積が、行方向に隣接する画素電極間で均一化されるので、画素電位にバラツキが生じにくい。また、ソース配線の全体を画素電極と重畳させ、行方向に隣接する画素電極の間隙を横断する形態と比べて、開口率の低下を抑制することができる。

実施形態６のソース配線の配置構成によれば、各画素電極間で、ソース配線１２、２２、３２の影響により変動する電位の大きさに大きなズレはなくなるので、行方向に隣接する画素電極１１ａ、２１ａ、３１ａ、又は、画素電極１１ｂ、２１ｂ、３１ｂ間で、それぞれ画素電位にバラツキが生じにくい。また、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂの間隙と重なるようにソース配線が配置されていないので、列方向のアライメントズレが起こったとしても、列方向に隣接する二つの画素電極１１ａ、１１ｂ、画素電極２１ａ、２１ｂ、又は、画素電極３１ａ、３１ｂ間で画素電位にバラツキが生じにくい。

特に、実施形態６によれば、行方向のアライメントズレが起こったとしても、そもそも画素電極とソース配線との重なり面積が、行方向に隣接する画素電極間で均一化されるので、画素電位にバラツキが生じにくい。また、ソース配線の大半を画素電極と重畳させ、行方向に隣接する画素電極の間隙を横断する形態と比べて、開口率の低下を抑制することができる。

実施形態６の液晶表示装置は、これらいずれの配向モードにも適用することが可能であるが、ＴＮモード又はＣＰＡモードを採用する場合には、画素電極の形状が略矩形である本形態に好適に用いられる。

実施形態７
実施形態７は、本発明のアクティブマトリクス基板を適用した本発明の液晶表示装置の一例であり、実施形態１〜６のいずれにも適用することができる。

図２５は、実施形態７の液晶表示装置が備えるアクティブマトリクス基板の画素電極とソース配線との配置関係を示す平面模式図である。図２５は実施形態１に順じた形態を示しているが、実施形態２〜６のいずれに順じて作製してもよい。ソース配線１２、２２、３２は、一部が行方向に隣接する２つの画素電極の間隙と重なるようにして形成されている。また、ソース配線１２、２２、３２は、屈曲点を有し、その屈曲点を境に横断部が形成され、横断部が画素電極１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂを横切るように形成されている。このように、ソース配線１２、２２、３２は、全体としてジグザグ形状を有している。

実施形態７においては、ソース配線の横断部１２ｃ、２２ｃ、３２ｃ、１２ｆ、２２ｆ、３２ｆが、インジウム酸化スズ（ＩＴＯ）、インジウム酸化亜鉛（ＩＺＯ）等の透光性を有する材料で構成されている。一方、第一の側辺部１２ａ、２２ａ、３２ａ、１２ｄ、２２ａ、３２ｄ、及び、第二の側辺部１２ｂ、１２ｅ、２２ｂ、２２ｅ、３２ｂ、３２ｅは、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の比抵抗の低い材料や、これらの窒化物、あるいは、これらの層を積層した構造となっている。

第一の側辺部１２ａ、１２ｄ、２２ａ、２２ｄ、３２ａ、３２ｄ及び第二の側辺部１２ｂ、１２ｅ、２２ｂ、２２ｅ、３２ｂ、３２ｅと、横断部１２ｃ、１２ｆ、２２ｃ、２２ｆ、３２ｃ、３２ｆとの接続点においては、いずれか一方が他方の上に直接積層されたものであっても、絶縁膜を介してそれぞれが異なる層に設けられ、かつ絶縁膜内のコンタクトホールを介して、これらが接続されたものであってもよい。

これによって、実施形態１〜６の場合と比べて、高い開口率を得るとともに、配線遅延についてもほとんど影響がないので、より優れた表示特性をもつ液晶表示装置を得ることができる。

なお、本願は、２０１０年５月２４日に出願された日本国特許出願２０１０−１１８７３４号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。

１、２：基板
３：液晶層
４、５：偏光板
６：液晶分子
１１ａ、１１ｂ、２１ａ、２１ｂ、３１ａ、３１ｂ、１１１、１２１：画素電極
１２、１１２ａ、１１２ｂ、１２２ａ、１２２ｂ：ソース配線
１２ａ、１２ｄ、２２ａ、２２ｄ、３２ａ、３２ｄ：第一の側辺部
１２ｂ、１２ｅ、２２ｂ、２２ｅ、３２ｂ、３２ｅ：第二の側辺部
１２ｃ、１２ｆ、２２ｃ、２２ｆ、３２ｃ、３２ｆ：横断部
１３ａ、１３ｂ：ゲート配線
１４ａ、１４ｂ：ＣＳ配線
１５ａ、１５ｂ：ドレイン配線
１６ａ、１６ｂ：コンタクトホール
１７ａ、１７ｂ：ＴＦＴ
１８：配向規制パターン（点状）
１９：配向規制パターン（線状）

Claims (24)

1. マトリクス状に配列された複数の画素電極と、列方向に延伸されたソース配線とを備えるアクティブマトリクス基板であって、
   該ソース配線は、該複数の画素電極に含まれる少なくとも一つの画素電極の列方向の一辺に沿って延伸された第一の側辺部と、該画素電極を横断する横断部と、該画素電極の列方向の他辺に沿って延伸された第二の側辺部とを有し、
   該第一の側辺部と該第二の側辺部とは、該横断部を介して互いにつながっており、
   該横断部は、複数の画素電極の列方向に並ぶ少なくとも二つの画素電極のそれぞれに対して少なくとも一本ずつ設けられている
   ことを特徴とするアクティブマトリクス基板。
2. 前記複数の画素電極の行方向に並ぶ画素電極の、行方向に隣接する二つの画素電極は、互いに極性が異なっていることを特徴とする請求項１記載のアクティブマトリクス基板。
3. 前記複数の画素電極の列方向に並ぶ画素電極の、列方向に隣接する二つの画素電極は、互いに極性が異なっていることを特徴とする請求項１又は２記載のアクティブマトリクス基板。
4. 前記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、
   該二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第二の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第一の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっていることを特徴とする請求項１〜３のいずれかに記載のアクティブマトリクス基板。
5. 前記列方向に並ぶ少なくとも二つの画素電極のうちの二つの画素電極は、互いに隣接しており、
   該二つの画素電極のうち、一方の画素電極の列方向の一辺に沿って延伸された第一の側辺部と、他方の画素電極の列方向の一辺に沿って延伸された第二の側辺部とは、画素電極を横断する横断部を介さずに互いにつながっている
   ことを特徴とする請求項１〜４のいずれかに記載のアクティブマトリクス基板。
6. 前記横断部は、前記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ一本ずつ設けられていることを特徴とする請求項１〜５のいずれかに記載のアクティブマトリクス基板。
7. 前記横断部は、前記複数の画素電極のうち列方向に隣接する少なくとも二つの画素電極に対し、それぞれ偶数本ずつ設けられていることを特徴とする請求項１〜５のいずれかに記載のアクティブマトリクス基板。
8. 前記横断部は、前記画素電極の列方向の一辺を略均等に区切る位置にあることを特徴とする請求項１〜７のいずれかに記載のアクティブマトリクス基板。
9. 前記横断部は、透明電極で構成されていることを特徴とする請求項１〜８のいずれかに記載のアクティブマトリクス基板。
10. 前記少なくとも一つの画素電極は、略矩形であることを特徴とする請求項１〜９のいずれかに記載のアクティブマトリクス基板。
11. 前記少なくとも一つの画素電極は、略Ｖ字形であることを特徴とする請求項１〜９のいずれかに記載のアクティブマトリクス基板。
12. 前記少なくとも一つの画素電極は、略Ｗ字形であることを特徴とする請求項１〜９のいずれかに記載のアクティブマトリクス基板。
13. 前記第一の側辺部は分岐点を境に二つに分岐され、分岐された各第一の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることを特徴とする請求項１〜１２のいずれかに記載のアクティブマトリクス基板。
14. 前記第二の側辺部は分岐点を境に二つに分岐され、分岐された各第二の側辺部は、それぞれ行方向に隣接する画素電極と重畳していることを特徴とする請求項１〜１３のいずれかに記載のアクティブマトリクス基板。
15. 前記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、
    該ゲート配線は、画素電極を横断している
    ことを特徴とする請求項１〜１４のいずれかに記載のアクティブマトリクス基板。
16. 前記アクティブマトリクス基板は、更に、行方向に伸びるゲート配線を備え、
    該ゲート配線は、列方向に隣接する画素電極の間隙と重なって形成されている
    ことを特徴とする請求項１〜１４のいずれかに記載のアクティブマトリクス基板。
17. 前記アクティブマトリクス基板は、更に、前記ソース配線及び前記ゲート配線のそれぞれと接続された薄膜トランジスタを備え、
    該薄膜トランジスタは、画素電極の行方向の一辺の二等分線と重なっている
    ことを特徴とする請求項１５又は１６記載のアクティブマトリクス基板。
18. 請求項１〜１７のいずれかに記載のアクティブマトリクス基板、液晶層、及び、対向基板をこの順に積層して有することを特徴とする液晶表示装置。
19. 前記液晶表示装置は、ＴＮモードであることを特徴とする請求項１８記載の液晶表示装置。
20. 前記液晶表示装置は、ＶＡモードであることを特徴とする請求項１８記載の液晶表示装置。
21. 前記液晶表示装置は、ＩＰＳモードであることを特徴とする請求項１８記載の液晶表示装置。
22. 前記液晶表示装置は、ＴＢＡモードであることを特徴とする請求項１８記載の液晶表示装置。
23. 前記液晶表示装置は、ＣＰＡモードであることを特徴とする請求項１８記載の液晶表示装置。
24. 前記液晶表示装置は、ＭＶＡモードであることを特徴とする請求項１８記載の液晶表示装置。

Images