JP5476104B2 - Power-on clear circuit - Google Patents
Power-on clear circuit Download PDFInfo
- Publication number
- JP5476104B2 JP5476104B2 JP2009271160A JP2009271160A JP5476104B2 JP 5476104 B2 JP5476104 B2 JP 5476104B2 JP 2009271160 A JP2009271160 A JP 2009271160A JP 2009271160 A JP2009271160 A JP 2009271160A JP 5476104 B2 JP5476104 B2 JP 5476104B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- power
- clear
- clear signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は、電源投入時に、半導体装置等において目的の回路にリセットをかけて初期化するためのパワーオンクリア回路に関し、特に、出力段に偶数個のインバータを備えたパワーオンクリア回路に関する。 The present invention relates to a power-on-clear circuit for resetting and initializing a target circuit in a semiconductor device or the like when power is turned on, and more particularly to a power-on-clear circuit having an even number of inverters in an output stage.
従来から出力段に複数のインバータ、例えばCMOSインバータを備えたシュミットトリガで構成された回路と、その前段にはRC回路を備えたパワーオンクリア回路は知られているが、この種の一般的なパワーオンクリア回路では、電源電圧の立ち上がりに追従して立ち上がる信号に基づいて、リセットをかけるクリア信号が生成され、出力される。このため、電源電圧の立ち上がりが速い場合は問題ないが、遅い場合、例えば電源電圧であるバッテリーの電圧低下時等では、電源電圧が十分上がりきらないうちは各CMOSインバータを構成するMOSトランジスタのオン、オフ状態が不定で、出力状態も不定になる。一方、RC回路の抵抗とキャパシタの接続点の電位は電源電圧とともに上昇するため、電源電圧が低い時点で前記キャパシタが充電され、前記接続点の電位がCMOSインバータを構成するNチャネル型MOSトランジスタのスレッショルド電圧に達し、初期化する目的の回路が十分に動作する電圧に達するまでクリア信号を持続することができず、クリア信号を生成、出力できない事態を生じることもあった。 Conventionally, a circuit composed of a Schmitt trigger having a plurality of inverters, for example, a CMOS inverter, in the output stage, and a power-on-clear circuit having an RC circuit in the preceding stage are known. The power-on-clear circuit generates and outputs a clear signal for resetting based on a signal that rises following the rise of the power supply voltage. For this reason, there is no problem if the rise of the power supply voltage is fast, but if it is slow, for example, when the battery voltage, which is the power supply voltage, drops, the MOS transistors constituting each CMOS inverter are turned on until the power supply voltage is not sufficiently raised. The OFF state is indefinite and the output state is also undefined. On the other hand, since the potential at the connection point between the resistor of the RC circuit and the capacitor increases with the power supply voltage, the capacitor is charged when the power supply voltage is low, and the potential at the connection point of the N-channel MOS transistor that constitutes the CMOS inverter. The clear signal cannot be maintained until the threshold voltage is reached and the circuit to be initialized reaches a voltage at which the target circuit operates sufficiently, and the clear signal may not be generated or output in some cases.
このような事態を避けるために、従来においても、2つの縦続接続したインバータをそれぞれP型及びN型の各MOSトランジスタで構成したCMOSインバータとする一方、2つのCMOSインバータの間に、前段側インバータの出力端と電源端子とに接続したPMOSトランジスタを設け、このPMOSトランジスタと前段側インバータのNMOSトランジスタのスレッショルド電圧及びドレイン電流の大小関係を所定条件に設定することにより、クリア信号を前記各トランジスタのDC的な電圧特性でも決定することにより、電源電圧の立ち上がりが遅い場合でも、クリア信号を生成、出力することが提案されている(特許文献1)。 In order to avoid such a situation, conventionally, the two cascaded inverters are CMOS inverters composed of P-type and N-type MOS transistors, respectively, while the front-side inverter is interposed between the two CMOS inverters. A PMOS transistor connected to the output terminal and the power supply terminal is provided, and by setting the magnitude relationship between the threshold voltage and the drain current of the PMOS transistor and the NMOS transistor of the preceding inverter on a predetermined condition, a clear signal is sent to each of the transistors. It has been proposed to generate and output a clear signal even when the rise of the power supply voltage is slow by determining the DC voltage characteristics (Patent Document 1).
しかし、従来提案された上述のパワーオンクリア回路では、電源電圧の立ち上がりが遅い場合でも、クリア信号を生成、出力することはできるものの、生成したクリア信号出力の立ち上がりが鈍ってしまうことがある。そして、この立ち上がりの鈍りが生じると、回路によっては動作開始時におけるリセットを十分に行なうことができず、誤動作の原因になっていた。 However, although the above-described power-on-clear circuit proposed in the past can generate and output a clear signal even when the rise of the power supply voltage is slow, the rise of the generated clear signal output may be slow. If the rise is dull, some circuits cannot be reset sufficiently at the start of operation, causing malfunction.
本発明は、このような不都合を解消し、電源電圧の立ち上がりの影響を受けないクリア信号を生成、出力するとともに、電源電圧の立ち上がり状態に応じた、すなわち電源電圧の立ち上がりに追従した立ち上がりのクリア信号を生成、出力し、2種類のクリア信号を生成、出力するパワーオンクリア回路を提供することを目的とする。 The present invention is to solve this problem, generating a clear signal free from the rise of the influence of the supply voltage, both when you output, corresponding to the rising state of the power supply voltage, i.e. follows the rise of the supply voltage An object of the present invention is to provide a power-on-clear circuit that generates and outputs a rising clear signal and generates and outputs two types of clear signals.
上記の目的を達成するために、本発明の請求項1に係るパワーオンクリア回路は、電源の投入によってパルスを発生するパルス発生回路と、発生したパルスを遅延して出力する遅延回路と、遅延されたパルスが入力する縦続接続した偶数段のインバータと、前記遅延回路の前段側の出力が入力する入力端子と奇数段目のインバータの出力が入力する入力端子とを備えたクリア信号を出力するNOR回路からなり、このNOR回路の出力を第1のクリア信号とする一方、前記縦続接続した偶数段のインバータにおける最終段のインバータの出力を第2のクリア信号とするもので、前記第1のクリア信号は電源電圧の立ち上がりの影響を受けないものであり、前記第2のクリア信号は、電源電圧の立ち上がり状態に応じた、すなわち電源電圧の立ち上がりに追従した立ち上がりを有するものである。
To achieve the above Symbol object, the power-on clear circuit according to
上記目的を達成するための本発明の構成としてより好適には、上記構成における遅延回路と縦続接続した偶数段のインバータを複数組縦続接続して、NOR回路の各入力端子に“L”が入力するよう前記遅延回路と前記奇数段目のインバータを選択すればよく、具体的には、上記構成における遅延回路と縦続接続した偶数段、例えば2段のインバータを複数組、例えば2組縦続接続した場合は、2組目の前記遅延回路の前段側の出力、換言すると1組目の2段目のインバータの出力と、2組目のインバータのうち1段目のインバータの出力とを、NOR回路の入力端子へ入力するよう構成すると好適である。 More preferred as a constituent of the present invention for achieving the above Symbol purpose, an inverter even stages connected in cascade to the delay circuit in the structure a plurality of sets connected in cascade, to the input terminal of the NOR circuit "L" The delay circuit and the odd-numbered stage of the inverter may be selected so as to input, specifically, a plurality of sets of even-numbered, for example, two-stage inverters cascaded with the delay circuit in the above configuration, for example, two sets of cascaded When connected, the output of the first stage of the second set of delay circuits, in other words, the output of the first set of the second stage inverter and the output of the first stage of the second set of inverters, It is preferable that the input is made to the input terminal of the NOR circuit.
本発明の請求項1に係るパワーオンクリア回路によれば、電源電圧の立ち上がり状態の影響を受けないクリア信号と、電源電圧の立ち上がり状態に応じたクリア信号を生成、出力することによって、初期化すべき回路に適したクリア信号を出力することができる。また、本発明の請求項2に係るパワーオンクリア回路によれば、遅延回路と偶数段のインバータを複数組縦続接続したので、パルス幅が広がり、電源電圧の立ち上がり状態の影響を受けないクリア信号、及びこのクリア信号とともに、電源電圧の立ち上がり状態に応じたクリア信号を、より確実に生成、出力し、電源電圧上昇後のリセット動作をより確実に行うことができる。
According to the power-on-clear circuit of the present invention, initialization is performed by generating and outputting a clear signal that is not affected by the rising state of the power supply voltage and a clear signal corresponding to the rising state of the power supply voltage. A clear signal suitable for the power circuit can be output. Further , according to the power-on-clear circuit according to
以下、本発明の好適な実施形態を添付図面に基づいて説明する。
図1に示すように、パワーオンクリア回路は、電源端子VCCから供給される電源電圧が供給されるとパルスを発生するパルス発生回路1と、発生したパルスを遅延して出力する遅延回路2と、遅延されたパルスが入力する2段の縦続接続したCMOSインバータ3,4と、CMOSインバータ4の出力が入力する遅延回路5と、この遅延回路5で遅延されたパルスが入力する2段の縦続接続したCMOSインバータ6,7と、前記CMOSインバータ4の出力が入力する入力端子と前記CMOSインバータ6の出力が入力する入力端子とを備えたNOR回路8とからなる。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings.
As shown in FIG. 1, the power-on-clear circuit includes a
CMOSインバータ7の出力端が出力端子OUT1に、NOR回路8の出力端が出力端子OUT2にそれぞれ接続され、これら出力端子OUT1,OUT2からクリア信号が出力される。パワーオンクリア回路は、前記各出力端子OUT1,OUT2によって、電源投入時にクリア信号を受けて初期化される他の回路に接続されており、前記出力端子OUT2から出力されるクリア信号が電源電圧の立ち上がり状態の影響をうけないクリア信号であり、出力端子OUT1から出力されるクリア信号が電源電圧の立ち上がり状態に応じたクリア信号である。
The output terminal of the CMOS inverter 7 is connected to the output terminal OUT1, and the output terminal of the
パルス発生回路1は、従来公知のもので、当初は電源電圧の立ち上がりに追従しているが、電源電圧が一定の電圧になると、出力を“H”から“L””に切り替えて、パルスを発生するものである。各遅延回路2,5は同一構成で、抵抗とキャパシタを直列接続した公知のRC回路からなる。また、各CMOSインバータ3,4,6,7も同一構成で、Pチャネル型のMOSトランジスタとNチャネル型のMOSトランジスタを直列接続してなる公知の構成である。このように、本実施形態に係るパワーオンクリア回路は、遅延回路2,5と2段のCMOSインバータ3,4及び6,7からなる同一構成の回路二組を縦続接続してなり、一組目のCMOSインバータ4の出力と二組目のCMOSインバータ6の出力が、それぞれNOR回路8の各入力端子に入力するよう構成している。
The
続いて、上述のように構成したパワーオンクリア回路の動作を図2及び図3に基づいて説明する。なお、図2及び図3の各(a)〜(i)は、図1のA〜Iの各地点の出力波形を示すものである。電源電圧が投入されると、VCCの電圧が立ち上がり、徐々に増大する(図2(a)参照)。この電源電圧の立ち上がりに応じて、パルス発生回路1からパルスが出力される(図2(b)参照)。このパルス出力を受けて、図1のC点の電圧も徐々に増大するが、この際遅延回路2のキャパシタに充電されることにより、C点での出力は遅延されて立ち上がりが鈍った状態のパルスとなり(図2(c)参照)、また、このパルスの立ち下がりも鈍ったものとなる(図3(c)参照)。
Next, the operation of the power-on-clear circuit configured as described above will be described with reference to FIGS. Each of (a) to (i) in FIG. 2 and FIG. 3 shows output waveforms at points A to I in FIG. When the power supply voltage is turned on, the VCC voltage rises and gradually increases (see FIG. 2A). In response to the rise of the power supply voltage, a pulse is output from the pulse generation circuit 1 (see FIG. 2B). In response to this pulse output, the voltage at the point C in FIG. 1 gradually increases. At this time, the capacitor at the
遅延されたパルス出力は、CMOSインバータ3で反転され(図2(d)参照)て“L”となり、さらにCMOSインバータ4で再度反転され(図2(e)参照)て“H”となって、遅延回路5に入力する一方、NOR回路8の一方の入力端子にも入力する。遅延回路5に入力したパルス出力は、キャパシタに充電されることにより、F点での出力は遅延されて立ち上がりが鈍った状態のパルスとなり(図2(f)参照)、また、このパルスの立ち下がりも鈍ったものとなる(図3(f)参照)。
The delayed pulse output is inverted by the CMOS inverter 3 (see FIG. 2D) and becomes “L”, and further inverted again by the CMOS inverter 4 (see FIG. 2E) and becomes “H”. While being input to the
この遅延されたパルス出力は、CMOSインバータ6で反転され(図2(g)参照)て“L”となり、NOR回路8の他方の入力端子に入力する一方、さらにCMOSインバータ7で再度反転されて“H”となって、出力端子OUT1に出力される(図2(h)参照)。そして、この出力端子OUT1に出力されたパルスが第2のクリア信号となるのであるが、この第2のクリア信号は図2(h)に示すように、電源電圧の立ち上がり(図2(a)参照)に追従した立ち上がりのパルスに生成される。
The delayed pulse output is inverted by the CMOS inverter 6 (see FIG. 2G) and becomes “L”, and is input to the other input terminal of the
図3(b)に示すように、パルス発生回路1から出力されたパルスは、電源投入後71マイクロ秒経過した時点(図3のt3)で“L”となるが、遅延回路2の遅延作用によって図1のC点では出力の立ち下がりが鈍って、反転が遅れるので、図3のt3〜t4で“H”を維持している(図3(c)参照)。このため、C点での出力が再反転されたE点での出力も“H”であるので、上述したCMOSインバータ6の出力、すなわちG点での出力が“L”になっても、NOR回路8の出力は依然として“L”を維持する。
As shown in FIG. 3B, the pulse output from the
図3のt4に至ると、図1のC点での出力はCMOSインバータ3を構成するPチャネル型MOSトランジスタのしきい値を超えるので、D点での出力は反転して“H”となり、再反転したE点での出力は“L”となってNOR回路8に入力する。この“L”に反転したCMOSインバータ4の出力と、依然として“L”を維持するCMOSインバータ6からの入力によって、NOR回路8の各入力端子にはいずれも“L”が入力し、NOR回路8の出力は“H”に反転して、出力端子OUT2に出力される(図2(i),図3(i)参照)。そして、この出力端子OUT2に出力されたパルスが第1のクリア信号となるのであるが、この第1のクリア信号は図2(i)に示すように、電源電圧の立ち上がり(図2(a)参照)の影響をうけないパルスとして生成される。
When t4 in FIG. 3 is reached, the output at the point C in FIG. 1 exceeds the threshold value of the P-channel MOS transistor constituting the CMOS inverter 3, so the output at the point D is inverted and becomes “H”. The output at the re-inverted point E becomes “L” and is input to the
図3のt5に至ると、図1のE点での出力、すなわちCMOSインバータ4の出力は“L”を維持する一方、遅延されて“H”にあったF点での出力も“L”となる。したがって、G点での出力、すなわちCMOSインバータ6の出力は“H”に反転するので、CMOSインバータ7及びNOR回路8の各出力は“L”となり、各出力端子OUT1,2からのクリア信号の出力も停止する。
When t5 in FIG. 3 is reached, the output at the point E in FIG. 1, that is, the output of the
なお、本発明に係るパワーオンクリア回路は、上述の実施形態に限定されるものではなく、例えば、一組目の遅延回路2及び各CMOSインバータ3,4を設けずに、パルス発生回路1の出力が遅延回路5の前段側からNOR回路8の一方の入力端子に入力するよう構成してもよい。また、インバータ3,4,6,7は2段に限らず、4段、6段など偶数段であればよいほか、CMOSインバータに限定されない。さらに、遅延回路とCMOSインバータの組数は2組に限定されず、3組以上であってもよい。またさらに、出力端子OUT1,2の各出力を初期化が必要な回路に選択的に供給するよう構成してもよい。
The power-on-clear circuit according to the present invention is not limited to the above-described embodiment. For example, the power-on-clear circuit of the
1 パルス発生回路
2,5 遅延回路
3,4,6,7 CMOSインバータ
8 NOR回路
1
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271160A JP5476104B2 (en) | 2009-11-30 | 2009-11-30 | Power-on clear circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009271160A JP5476104B2 (en) | 2009-11-30 | 2009-11-30 | Power-on clear circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114754A JP2011114754A (en) | 2011-06-09 |
JP5476104B2 true JP5476104B2 (en) | 2014-04-23 |
Family
ID=44236739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009271160A Expired - Fee Related JP5476104B2 (en) | 2009-11-30 | 2009-11-30 | Power-on clear circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5476104B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10958267B2 (en) | 2019-02-27 | 2021-03-23 | Lapis Semiconductor Co., Ltd. | Power-on clear circuit and semiconductor device |
US11075626B2 (en) | 2019-02-27 | 2021-07-27 | Lapis Semiconductor Co., Ltd. | Power-on clear circuit and semiconductor device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5979162B2 (en) | 2014-01-16 | 2016-08-24 | 株式会社村田製作所 | Power-on reset circuit |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS579131A (en) * | 1980-06-19 | 1982-01-18 | Pioneer Electronic Corp | Power-on reset signal generating circuit |
JP3277410B2 (en) * | 1993-06-25 | 2002-04-22 | ソニー株式会社 | Power-on reset circuit |
JP2763253B2 (en) * | 1993-07-23 | 1998-06-11 | 株式会社東芝 | Control pulse signal generation circuit |
JP4077337B2 (en) * | 2003-02-27 | 2008-04-16 | 株式会社東芝 | Pulse generation circuit and high side driver circuit using the same |
-
2009
- 2009-11-30 JP JP2009271160A patent/JP5476104B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10958267B2 (en) | 2019-02-27 | 2021-03-23 | Lapis Semiconductor Co., Ltd. | Power-on clear circuit and semiconductor device |
US11075626B2 (en) | 2019-02-27 | 2021-07-27 | Lapis Semiconductor Co., Ltd. | Power-on clear circuit and semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2011114754A (en) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI574498B (en) | Charge pump unit and charge pump circuit | |
JP4502767B2 (en) | Level shift circuit | |
JP2006279517A (en) | Voltage level converting circuit and semiconductor integrated circuit device | |
JP2014160981A (en) | Level shift circuit | |
JP2004153689A (en) | Level shifter | |
JP5476104B2 (en) | Power-on clear circuit | |
US10972102B2 (en) | Interface circuit | |
JP2008098920A (en) | Driver circuit | |
JP3930498B2 (en) | Level shift circuit | |
JP4702261B2 (en) | Level shift circuit | |
JP6098342B2 (en) | comparator | |
JP7181343B2 (en) | Semiconductor device and power-on reset signal generation method | |
JP2011119979A (en) | Level shift circuit | |
JP2008092271A (en) | Delay circuit | |
JP2008177755A (en) | Level shift circuit and semiconductor device using the same | |
JP2006287699A (en) | Level conversion circuit | |
JP5115275B2 (en) | Output buffer circuit | |
JP6510920B2 (en) | Driver circuit and digital amplifier provided with the same | |
US9490808B2 (en) | Sensing circuit | |
JP2009225083A (en) | Differential control circuit | |
JP2009147784A (en) | Drive circuit of semiconductor element | |
JP4509737B2 (en) | Differential signal generation circuit and differential signal transmission circuit | |
JP2008148024A (en) | Reset circuit | |
JP2015173426A (en) | Signal transmission circuit and clock buffer | |
JP4456464B2 (en) | Level shift circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5476104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |