JP5473986B2 - ドライバ集積化回路 - Google Patents
ドライバ集積化回路 Download PDFInfo
- Publication number
- JP5473986B2 JP5473986B2 JP2011119185A JP2011119185A JP5473986B2 JP 5473986 B2 JP5473986 B2 JP 5473986B2 JP 2011119185 A JP2011119185 A JP 2011119185A JP 2011119185 A JP2011119185 A JP 2011119185A JP 5473986 B2 JP5473986 B2 JP 5473986B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- voltage
- circuit
- output
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 41
- 239000007787 solid Substances 0.000 claims description 32
- 230000015556 catabolic process Effects 0.000 claims description 25
- 230000005855 radiation Effects 0.000 description 14
- 230000017525 heat dissipation Effects 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 238000007689 inspection Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010894 electron beam technology Methods 0.000 description 5
- 239000006071 cream Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- -1 back surface pattern Substances 0.000 description 1
- 239000003637 basic solution Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/189—Indexing scheme relating to amplifiers the ground, reference or shield potential difference between different chips being controlled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
<一般的なドライバ集積化回路の構成>
図1は、一般的な高電圧出力ドライバ集積化回路の構成を示す図である。高電圧出力ドライバ集積化回路130は、一般的に差動入力回路1311と、レベルシフト回路1312と、高電圧出力段回路1313と、を有している。高電圧出力端子1316の出力電圧を±2Vo、回路への最大印加電圧を±2V1とすると、V1をVoより数V〜十数V高い電圧(デバイスのドロップ電圧)として設定する必要がある。
図2は、本発明の第1の実施形態による、改良された高耐圧ドライバ集積化回路の構成を示す図である。図2の回路構成を採用すれば、耐圧±V2のプロセスを使用して、最大出力電圧を±2V1(V1≒V2)とすることができるようになる。
図3及び4を参照して、高耐圧ドライバ集積化回路の実装構造について説明する。ここでは、上述した3つのチップによって分割された回路を1つ回路として動作するために必要なチップ間配線や、パッケージについて説明する。図3は、3つチップを1つのケースによって実現するハイブリッドパッケージ構成を示す図である。図4は、基板上に実装された高耐圧ドライバ集積化回路の断面構造を示す図である。
図5は、本発明の第2の実施形態による高耐圧ドライバ集積化回路の構成を示す図である。当該回路の構成や放熱の設計に関して、基本的に第1の実施形態と同様である。よって、以下では相違点のみについて説明する。
図6は、本発明の第3の実施形態による高耐圧ドライバ集積化回路の構成を示す図である。本実施形態における高耐圧ドライバ集積化回路の基本構成は、第1及び2の実施形態とほぼ同様であるため、重複する部分についての詳細説明は省略し、ここでは第1及び第2の実施形態と異なる部分についてのみ説明する。
ドライバ集積化回路は、差動入力部と、レベルシフト部と、負荷を駆動する高電圧出力部(出力回路部)の3つの基本機能ブロックから構成される。差動入力部に関する電圧レベルは、基本的に低電圧であるが、レベルシフト部と出力部回路に関する電圧は、ほぼ回路の最大出力電圧に近いレベルとなっている。レベルシフト部と出力部で使用する部品の印加電圧範囲を下げるためには、レベルシフト部と出力回路部を縦接続の3つブロックに分けて、それぞれに印加する電圧の範囲をプロセスの耐圧範囲に限定する。例えば、マージンδVを含む耐圧電圧が±V1(真のプロセス耐圧V2=V1+δV1、δV1がマージンを表す)のプロセスを使用して最大出力電圧が約±2V1のドライバ回路を作ることを考える。同一プロセスで3つのチップチップ1、チップ2、チップ3を作製し、各チップの基板電位Vsub1=V1(±変動分)、Vsub2=0(±変動分)、Vsub3=−V1(±変動分)と、それぞれ異なる電位に設定する。このようにすることにより、現状のプロセスを利用してドライバ集積化回路を構成するので、新規プロセスの開発のために必要とされるコストや時間を節約することができ、プロセス耐圧以上の電圧が出力可能な要求される高耐圧のドライバ集積化回路を実現することができる。
102…チップ2(分割チップ2)
103…チップ3(分割チップ3)
1011…チップ1に配置するレベルシフト回路部
1012…チップ1に配置する高電圧出力回路部
1013…ドライバ集積化回路の正電源
1014…ドライバ集積化回路のチップ1のサブ電位Vsub1
1021…チップ2に配置する差動入力回路部
1022…チップ2にレベルシフト回路部
1023…チップ2に配置する高電圧出力回路部
1024…ドライバ集積化回路のチップ2のサブ電位Vsub2
1025…ドライバ集積化回路の出力端子Vout
1031…チップ3に配置するレベルシフト回路部
1032…チップ3に配置する高電圧出力回路部
1033…ドライバ集積化回路の負電源
1034…ドライバ集積化回路のチップ3サブ電位Vsub3
1311…ドライバ集積化回路の差動入力回路部
1312…ドライバ集積化回路のレベルシフト回路部
1313…ドライバ集積化回路の高電圧出力回路部
1314…ドライバ集積化回路の正電源
1315…ドライバ集積化回路の負電源
1316…ドライバ集積化回路の出力端子
1317…ドライバ集積化回路のチップサブ電位Vsub
104…ハイブリッドパッケージ
105…ビア(接続ビア、ワイヤーボンディング)
106…実装基板(ハイブリッドチップ実装基板)
107…絶縁シート(ハイブリッドチップ実装基板とパッケージ間の絶縁シート)
108…ハイブリッドIC使用時用放熱板
120、121、123…実装基板表面のチップ電位パターン
111…チップ1放熱用ベタ層(分割チップ1のサブ電位ベタパターン層)
112…チップ2放熱用ベタ層(分割チップ2のサブ電位ベタパターン層)
113…チップ3放熱用ベタ層(分割チップ3のサブ電位ベタパターン層)
114…回路クランド用ベタ層(回路のグランド電位ベタパターン層)
115…接続ビア(実装基板表面の分割チップパターン、裏面パターン、及びベタ層の接続ビア)
123、124、125…実装基板裏面のチップ電位パターン、
130…従来の回路チップ構成
141、142、143,144、145…チップ(分割チップ)
150…基板電位可変制御部
151、152、153,154、155…各チップのサブ電位
160…全体集積化回路の電圧出力端子
241、242、243,244、245…チップ(分割チップ)
250…基板電位可変制御部
251、252、253,254、255…各チップのサブ電位
260…全体集積化回路の電圧出力端子
Claims (8)
- 差動入力信号を増幅する差動入力回路と、当該差動入力回路によって増幅された信号を電圧シフトするレベルシフト回路と、当該レベルシフト回路によって電圧シフトされた信号を増幅して出力する出力回路と、を有し、
前記差動入力回路と、前記レベルシフト回路と、前記出力回路とを3つ以上のチップを用いて分割して構成し、前記3つ以上のチップの基板に対して異なる電圧を印加することにより、プロセス耐圧よりも大きい出力電圧を前記出力回路から出力するように構成されたことを特徴とするドライバ集積化回路。 - 請求項1において、
前記差動入力回路と、前記レベルシフト回路と、前記出力回路とを3つのチップを用いて分割して構成する場合、第1のチップを高電圧印加チップ、第2のチップを中間電圧印加チップ、第3のチップを低電圧印加チップとし、前記プロセス耐圧をV2とすると、前記第1のチップの印加電圧をV1±δ(V1はほぼV2に等しい、δは変動要素)、前記第2のチップの印加電圧を0±δ、前記第3のチップの印加電圧を−V1±δに設定し、前記出力電圧の最大値を±2V1とすることを特徴とするドライバ集積化回路。 - 請求項2において、
前記差動入力回路は、前記第2のチップに配置され、
前記レベルシフト回路は、前記第1乃至第3のチップに分割して配置され、
前記第1のチップのレベルシフト回路部分は、前記第2のチップに含まれるレベルシフト回路部分が前記増幅された信号を電圧シフトして生成したHレベル側の信号を保持し、
前記第3のチップのレベルシフト回路部分は、前記第2のチップに含まれるレベルシフト回路部分が前記増幅された信号を電圧シフトして生成したLレベル側の信号を保持し、
前記出力回路は、前記第1乃至第3のチップに分割して配置され、
前記第1のチップの出力回路部分と前記第2のチップの出力回路部分によって前記Hレベル側の信号が増幅され、前記第2のチップの出力部分と前記第3のチップの出力回路部分によって前記Lレベル側の信号が増幅され、これら増幅された信号によって前記出力電圧が生成されることを特徴とするドライバ集積化回路。 - 請求項3において、
前記第1のチップのレベルシフト回路部分に対する印加電圧は、V1より大きく、2V1よりも小さく、前記第2のチップのレベルシフト回路部分に対する印加電圧は、−V1より大きく、V1よりも小さく、前記第3のチップのレベルシフト回路部分に対する印加電圧は、−2V1より大きく、−V1よりも小さくなるように設定され、
前記第1のチップの出力回路部分に対する印加電圧は、V1より大きく、2V1よりも小さく、前記第2のチップのレベルシフト回路部分に対する印加電圧は、−V1より大きく、V1よりも小さく、前記第3のチップのレベルシフト回路部分に対する印加電圧は、−2V1より大きく、−V1よりも小さくなるように設定されることを特徴とするドライバ集積化回路。 - 請求項1において、
複数のベタ層を有する多層基板と、当該多層基板のチップ載置面とは反対側の裏面に取り付けられた放熱器と、を有し、
前記多層基板のチップ載置面には、前記3つ以上のチップが分離して配置され、
前記複数のベタ層のうち、前記チップ数分のベタ層から前記3以上のチップのそれぞれの基板に対して基板電位が印加され、
前記多層基板の裏面には、前記基板電圧を印加するためのベタ層から前記3つ以上のチップのそれぞれへの電通を可能にする、前記チップの数に対応する複数のチップ電位パターンが形成され、
前記基板電圧が印加される前記チップ数分のベタ層のそれぞれと、前記複数のチップ電位パターンのそれぞれと、前記3つ以上のチップのそれぞれは、互いのチップが電気的に分離するように複数の接続ビアによって接続され、
前記3つ以上のチップから発せられる熱は、前記複数のチップ電位パターンを介して前記放熱器から前記ドライバ集積化回路の外部に放出されることを特徴とするドライバ集積化回路。 - 請求項5において、
前記放熱器と、前記チップ電位パターン及び前記多層基板の裏面と間に、絶縁部材で構成される絶縁層が形成されていることを特徴とするドライバ集積化回路。 - 請求項1において、
前記差動入力回路と、前記レベルシフト回路と、前記出力回路とを3つのチップを用いて分割して構成する場合、第1のチップを高電圧印加チップ、第2のチップを中間電圧印加チップ、第3のチップを低電圧印加チップとし、前記プロセス耐圧をV2とすると、前記第1のチップの印加電圧をV1±δ(V1はほぼV2に等しい、δは変動要素)に設定し、前記第2のチップの印加電圧を前記出力電圧を抵抗分圧によって決定される電位に設定し、前記第3のチップの印加電圧を−V1±δに設定し、前記出力電圧の最大値を±2V1とすることを特徴とするドライバ集積化回路。 - 差動入力信号を増幅する差動入力回路と、当該差動入力回路によって増幅された信号を電圧シフトするレベルシフト回路と、当該レベルシフト回路によって電圧シフトされた信号を増幅して出力する出力回路と、基板電位制御部と、を有し、
前記差動入力回路と、前記レベルシフト回路と、前記出力回路とを5つ以上のチップを用いて分割して構成し、
前記基板電位制御部は、前記出力回路で生成される出力電圧の値に応じて変化する印加電圧であって、前記5つ以上のチップのそれぞれに対して異なる印加電圧を設定することにより、プロセス耐圧よりも大きい前記出力電圧を出力するように構成されたことを特徴とするドライバ集積化回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119185A JP5473986B2 (ja) | 2011-05-27 | 2011-05-27 | ドライバ集積化回路 |
KR1020137031005A KR101611016B1 (ko) | 2011-05-27 | 2012-05-24 | 드라이버 집적화 회로 |
PCT/JP2012/063297 WO2012165285A1 (ja) | 2011-05-27 | 2012-05-24 | ドライバ集積化回路 |
US14/122,623 US9698783B2 (en) | 2011-05-27 | 2012-05-24 | Driver integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011119185A JP5473986B2 (ja) | 2011-05-27 | 2011-05-27 | ドライバ集積化回路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013267119A Division JP5597300B2 (ja) | 2013-12-25 | 2013-12-25 | 半導体計測装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012249078A JP2012249078A (ja) | 2012-12-13 |
JP2012249078A5 JP2012249078A5 (ja) | 2013-04-25 |
JP5473986B2 true JP5473986B2 (ja) | 2014-04-16 |
Family
ID=47259142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011119185A Active JP5473986B2 (ja) | 2011-05-27 | 2011-05-27 | ドライバ集積化回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9698783B2 (ja) |
JP (1) | JP5473986B2 (ja) |
KR (1) | KR101611016B1 (ja) |
WO (1) | WO2012165285A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6155137B2 (ja) * | 2013-08-09 | 2017-06-28 | 株式会社日立ハイテクノロジーズ | 走査型電子顕微鏡を用いた処理装置及び処理方法 |
US20160105179A1 (en) * | 2014-10-13 | 2016-04-14 | Globalfoundries Inc. | Level shifting an i/o signal into multiple voltage domains |
US9473141B2 (en) | 2014-10-13 | 2016-10-18 | Globalfoundries Inc. | Receiving an I/O signal in multiple voltage domains |
KR102212560B1 (ko) * | 2014-11-25 | 2021-02-05 | 삼성전자주식회사 | 고전압 드라이버 |
TWI722830B (zh) * | 2020-03-13 | 2021-03-21 | 聯陽半導體股份有限公司 | 提供高驅動電壓的閘極驅動電路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62123826A (ja) * | 1985-11-25 | 1987-06-05 | Hitachi Ltd | 半導体集積回路装置 |
JPH098632A (ja) | 1995-06-23 | 1997-01-10 | Nec Corp | 半導体集積回路 |
JPH1141040A (ja) * | 1997-07-23 | 1999-02-12 | Mitsubishi Electric Corp | 差動増幅回路および負荷駆動回路 |
US7763974B2 (en) * | 2003-02-14 | 2010-07-27 | Hitachi, Ltd. | Integrated circuit for driving semiconductor device and power converter |
JP4565879B2 (ja) | 2004-04-19 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7149088B2 (en) * | 2004-06-18 | 2006-12-12 | International Rectifier Corporation | Half-bridge power module with insert molded heatsinks |
US8018268B1 (en) * | 2004-11-19 | 2011-09-13 | Cypress Semiconductor Corporation | Over-voltage tolerant input circuit |
JP2006275616A (ja) | 2005-03-28 | 2006-10-12 | Fujitsu Ltd | 半導体装置及びスキュー調整方法 |
JP4416006B2 (ja) | 2007-05-14 | 2010-02-17 | ヤマハ株式会社 | D級増幅器 |
JP4528819B2 (ja) | 2007-09-27 | 2010-08-25 | Okiセミコンダクタ株式会社 | 多入力演算増幅回路、それを用いたデジタル/アナログ変換器、及びそれを用いた表示装置の駆動回路 |
JP5535531B2 (ja) * | 2009-06-25 | 2014-07-02 | 矢崎総業株式会社 | 断線検出装置 |
-
2011
- 2011-05-27 JP JP2011119185A patent/JP5473986B2/ja active Active
-
2012
- 2012-05-24 US US14/122,623 patent/US9698783B2/en active Active
- 2012-05-24 WO PCT/JP2012/063297 patent/WO2012165285A1/ja active Application Filing
- 2012-05-24 KR KR1020137031005A patent/KR101611016B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20140000353A (ko) | 2014-01-02 |
KR101611016B1 (ko) | 2016-04-08 |
WO2012165285A1 (ja) | 2012-12-06 |
JP2012249078A (ja) | 2012-12-13 |
US9698783B2 (en) | 2017-07-04 |
US20140125398A1 (en) | 2014-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5473986B2 (ja) | ドライバ集積化回路 | |
JP4929857B2 (ja) | 半導体装置 | |
JP6738236B2 (ja) | デバイス検査回路、デバイス検査装置及びプローブカード | |
US8035188B2 (en) | Semiconductor device | |
JP2013219084A (ja) | 半導体チップ及び半導体装置 | |
JP5597300B2 (ja) | 半導体計測装置 | |
JP3692648B2 (ja) | 半導体装置 | |
JP5382544B2 (ja) | 半導体集積回路および半導体集積回路に対するゲートスクリーニング試験の方法 | |
JP5915439B2 (ja) | 判定回路および半導体装置 | |
JP5677160B2 (ja) | 半導体装置 | |
US10234499B1 (en) | Integrated circuit testing using on-chip electrical test structure | |
TWI471576B (zh) | The inspection apparatus, the inspection system, the inspection method, and the inspection method of the semiconductor device of the semiconductor device | |
JP4304181B2 (ja) | 半導体装置 | |
US9194912B2 (en) | Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking | |
JP2011066482A (ja) | 駆動回路 | |
CN111913602B (zh) | 显示触控驱动芯片 | |
JP2008241722A (ja) | プローブカード及び半導体装置の製造方法 | |
JP2008182108A (ja) | 半導体装置およびその製造方法 | |
JP2009212350A (ja) | 半導体装置 | |
JP2016115751A (ja) | 半導体パッケージ | |
JP2012114137A (ja) | 半導体集積回路 | |
JP2016125886A (ja) | 半導体装置の製造方法 | |
JP2015154353A (ja) | 高周波電力増幅器及びその製造方法 | |
JP5528670B2 (ja) | バーンイン試験に関するシステムおよび方法 | |
Avella et al. | Production quality characterisation techniques of sensors and prototypes for the BELLE II Pixel Detector |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130312 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140204 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5473986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |