JP5473531B2 - バイアス電位発生回路 - Google Patents

Description

本発明は、バイアス電位発生回路に係り、特に、オーディオアンプ等に適用可能なバイアス電位発生回路に関するものである。

従来、バイアス電位を発生する回路としては、図１２に示すようなバイアス電位発生回路１００が一般的である。同図に示すバイアス電位発生回路１００は、一端が電源ＶＤＤに接続されたスイッチＳＷ１と、一端がスイッチＳＷ１の他端に接続された抵抗Ｒ１と、一端が抵抗Ｒ１の他端に接続され、他端が接地された抵抗Ｒ２と、一端が抵抗Ｒ１の他端と抵抗Ｒ２の一端との接続点であるノード１に接続され、他端が接地された容量素子Ｃ１と、を含んで構成されている。

このようなバイアス電位発生回路１００は、抵抗Ｒ１、Ｒ２の抵抗値の大小によって所望のバイアス電位を発生させることができる。

具体的な動作としては、図１３に示すように、起動時においては、スイッチＳＷ１のオンオフを制御する信号であるイネーブル信号ＥＮをオンすることにより、スイッチＳＷ１を導通状態にする。これにより、電源ＶＤＤからの電荷が容量素子Ｃ１に徐々に充電される。その結果、ノード１のバイアス電位がＧＮＤレベルから所定のバイアス電位まで徐々に上昇する。このバイアス電位の立ち上がり時間、すなわち時定数τは、抵抗Ｒ１、Ｒ２の抵抗値、及び、容量素子Ｃ１の容量によって決定される。

シャットダウン時についても基本動作は起動時と同様であり、イネーブル信号ＥＮをオフすることにより、スイッチＳＷ１を非導通状態にする。これにより、容量素子Ｃ１に蓄積されていた電荷が抵抗Ｒ２を介してＧＮＤに徐々に放電される。その結果、図１４に示すように、ノード１のバイアス電位が徐々に低下する。この際の時定数τは、抵抗Ｒ２の抵抗値と容量素子Ｃ１の容量によって決定される。

この種のバイアス電位発生回路は、例えばオーディオアンプ等における基準電位の発生用として用いられるが、オーディオアンプ等に用いる場合、バイアス電位発生回路の起動時に発生するＰＯＰノイズが問題となる。

特許文献１には、基準電位を発生させるための平滑化コンデンサをＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号、すなわちパルス幅変調信号によって制御することにより、起動時に発生するＰＯＰノイズを抑制する制御装置が開示されている。

ＰＯＰノイズは、バイアス電位発生回路の起動時における電位の遷移に起因するノイズであり、これを良好な特性にするためには、抵抗Ｒ１、Ｒ２の抵抗値、及び、容量素子Ｃ１の容量を大きくし、時定数τを長くしなければならない。

これにより、抵抗や容量素子のコストが増大すると共に、バイアス電位発生回路のサイズが大型化してしまう、という問題があった。

例えば特許文献１に記載された制御装置が接続される負荷、すなわち制御対象はスピーカーであるが、スピーカーは低インピーダンスであるため、基準電位まで電圧を上昇させるには、制御装置の基準電位を発生させるための回路にかなりサイズの大きいトランジスタが必要となる。このため、回路面積が大きくなり、コストが高くなる。また、スピーカーへの配線が長くなることによりスイッチングノイズ（ＥＭＩノイズ）が外部へ漏れる可能性もある。

また、特許文献２には、図１５に示すように、基準電位を予め定めたバイアス電位Ｖｒｅｆまで立ち上げるために、２つの閾値電位Ｖ１、Ｖ２を定め、基準電位を０Ｖから徐々に上昇させ、閾値電位Ｖ１を超えた後に急速に上昇させ、基準電位が閾値電位Ｖ２を越えた後に徐々に上昇させるポップノイズ防止回路が開示されている。

特開２００７−１５１０９８号公報 特開２００５−２１７６１３号公報

しかしながら、上記特許文献２に記載された回路では、閾値電位Ｖ１、Ｖ２を越える前後で基準電位を滑らかに変化させることができないため、閾値電位Ｖ１、Ｖ２付近でやはりポップノイズが発生してしまう場合がある、という問題があった。

本発明は、上述した課題を解決するために提案されたものであり、ポップノイズを効果的に抑制することができるバイアス電位発生回路を提供することを目的とする。

上記目的を達成するために、請求項１記載の発明は、予め定めた周波数のクロック信号を生成するクロック信号生成手段と、前記クロック信号生成手段により生成された前記クロック信号に同期して、正弦波の立ち上がり部分の立ち上がり波形信号を生成する立ち上がり波形信号生成手段と、前記クロック信号生成手段により生成された前記クロック信号に同期して、前記立ち上がり波形信号生成手段により生成された前記立ち上がり波形信号に基づいてパルス幅変調したパルス幅変調信号を生成するパルス幅変調信号生成手段と、一端がオペアンプの基準電位入力端子側に接続された第１の抵抗と、一端が前記第１の抵抗の一端及び前記オペアンプの基準電位入力端子側に接続され、他端が接地された第２の抵抗と、一端が電源に接続されると共に他端が前記第１の抵抗の他端に接続され、前記パルス幅変調信号生成手段により、前記正弦波の立ち上がり部分の立ち上がり波形信号に基づいて生成されたパルス幅変調信号によりオンオフするスイッチと、を備えたことを特徴とする。

請求項２記載の発明は、正弦波の立ち下がり部分の立ち下がり波形信号を生成する立ち下がり波形信号生成手段と、本回路の起動時には、前記立ち上がり波形信号を選択して前記パルス幅変調信号生成手段に出力し、本回路の停止時には、前記立ち下がり波形信号を選択して前記パルス幅変調信号生成手段に出力する波形信号選択手段と、をさらに備えたことを特徴とする。

請求項３記載の発明は、予め定めた周波数のクロック信号を生成するクロック信号生成手段と、前記クロック信号生成手段により生成された前記クロック信号に同期して、正弦波の立ち上がり部分の立ち上がり波形信号を生成する立ち上がり波形信号生成手段と、前記クロック信号生成手段により生成された前記クロック信号に同期して、前記立ち上がり波形信号生成手段により生成された前記立ち上がり波形信号に基づいてパルス幅変調したパルス幅変調信号を生成するパルス幅変調信号生成手段と、前記パルス幅変調信号生成手段により生成されたパルス幅変調信号を反転した反転パルス幅変調信号を生成する反転手段と、一端がオペアンプの基準電位入力端子側に接続された第１の抵抗と、一端が前記第１の抵抗の一端及び前記オペアンプの基準電位入力端子側に接続され、他端が接地された第２の抵抗と、一端が電源に接続されると共に他端が前記第１の抵抗の他端に接続され、起動時には前記パルス幅変調信号生成手段により生成された前記パルス幅変調信号により、停止時には前記反転手段により生成された前記反転パルス幅信号によりオンオフするスイッチと、を備えたことを特徴とする。

請求項４記載の発明は、前記オペアンプの基準電位入力端子と、前記第１の抵抗と前記第２の抵抗との接続点と、の間に、ノイズ除去フィルタをさらに備えたことを特徴とする。

請求項５記載の発明は、前記クロック信号生成手段は、前記予め定めた周波数よりも高い周波数のクロック信号を生成し、前記ノイズ除去フィルタは、前記予め定めた周波数に対応した抵抗値よりも低い抵抗値の抵抗及び容量素子から成ることを特徴とする。

請求項６記載の発明は、前記パルス幅変調信号生成手段は、前記立ち上がり波形信号をΔΣ変換することにより前記パルス幅変調信号を生成することを特徴とする。

以上説明したように本発明によれば、ポップノイズを効果的に抑制することができる、という効果を奏する。

第１実施形態に係るバイアス電位発生回路の回路図である。 Ｓｉｎ波の波形を示す波形図である。 Ｓｉｎ波の立ち上がり部分の波形を示す波形図である。 （Ａ）はＳｉｎ波の立ち上がり部分の波形を示す波形図、（Ｂ）はパルス幅変調信号を示す波形図、（Ｃ）は回路の起動時の増幅器の基準電位入力端子の電圧の波形図である。 第２実施形態に係るバイアス電位発生回路の回路図である。 増幅器の基準電位入力端子の電圧にノイズが乗った場合の波形図である。 第４実施形態に係るバイアス電位発生回路の回路図である。 Ｓｉｎ波の波形を示す波形図である。 Ｓｉｎ波の立ち下がり部分の波形を示す波形図である。 回路の停止時の増幅器の基準電位入力端子の電圧の波形図である。 第５実施形態に係るバイアス電位発生回路の回路図である。 従来例に係るバイアス電位発生回路の回路図である。 従来例に係るバイアス電位発生回路の起動時におけるイネーブル信号ＥＮの波形及びノード１のバイアス電位の波形を示す図である。 従来例に係るバイアス電位発生回路のシャットダウン時におけるイネーブル信号ＥＮの波形及びノード１のバイアス電位の波形を示す図である。 従来例に係るバイアス電位発生回路により発生されたバイアス電位の波形図である。

以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。

（第１実施形態）
図１には、本発明の第１実施形態に係るバイアス電位発生回路１０の回路図を示した。なお、図１２に示すバイアス電位発生回路１００と同一部分には同一符号を付した。

図１に示すように、バイアス電位発生回路１０は、予め定めた周波数（本実施形態では、一例として８ｋＨｚ）のクロック信号を生成するクロック供給回路１２と、Ｓｉｎ波（正弦波）の立ち上がり部分の立ち上がり波形信号を生成する立ち上がりＳｉｎ波生成回路１４と、立ち上がりＳｉｎ波生成回路１４により生成された立ち上がり波形信号に基づいてパルス幅変調したパルス幅変調信号（ＰＷＭ信号）を生成するΔΣ変換回路１６と、一端が増幅器（オペアンプ）ＯＰの基準電位入力端子ＩＮ１側に接続された抵抗Ｒ１と、一端が抵抗Ｒ１の一端及び増幅器ＯＰの基準電位入力端子ＩＮ１側に接続され、他端が接地された抵抗Ｒ２と、一端が電源ＶＤＤに接続されると共に他端が抵抗Ｒ１の他端に接続され、ΔΣ変換回路１６により生成されたパルス幅変調信号によりオンオフされるスイッチＳＷ１と、を含んで構成されている。

このようなバイアス電位発生回路１００は、抵抗Ｒ１、Ｒ２の抵抗値を調整することにより、所望のバイアス電位を発生させることができる。

立ち上がりＳｉｎ波生成回路１４は、図２に示すようなＳｉｎ波１８の立ち上がり部分（図中実線で示す部分）の波形信号、具体的には図３に示すような略Ｓ字状に単調増加する立ち上がり波形信号２０を、クロック供給回路１２により生成されたクロック信号に同期して、ΔΣ変換回路１６に出力する。

本実施形態では、立ち上がりＳｉｎ波生成回路１４は、図３に示すような立ち上がり波形信号２０を、デジタル値としてΔΣ変換回路１６へ出力する。

ΔΣ変換回路１６は、クロック供給回路１２により生成されたクロック信号に同期して、立ち上がりＳｉｎ波生成回路１４により生成された図４（Ａ）に示すような立ち上がり波形信号２０（のデジタル値）に基づいて、所謂ΔΣ変調し、図４（Ｂ）に示すようなパルス幅変調信号２２を生成してスイッチＳＷに出力する。

同図（Ｂ）に示すように、パルス幅変調信号２２は、本回路の起動時には、パルス幅の短いパルス信号が長いパルス間隔で出力されるが、徐々にパルス間隔が短くなり、図４（Ｂ）の中央付近からパルス幅が徐々に長くなると共に、パルス間隔も徐々に長くなるような信号である。すなわち、本回路の起動初期は周波数が低く、起動中期は周波数が高く、起動後期は起動初期と同様に周波数が低くなるような信号である。

このパルス幅変調信号２２がハイレベルの間はスイッチＳＷはオン（導通）し、ローレベルの間はスイッチＳＷはオフ（非導通）する。図４（Ｂ）に示すようなパルス幅変調信号２２によりスイッチＳＷが断続的にオンされることにより、抵抗Ｒ１とＲ２の接続点であるノード１、すなわち増幅器ＯＰの基準電位入力端子ＩＮ１に徐々に電流が流れる。

これにより、増幅器ＯＰの基準電位入力端子ＩＮ１の電位は、図４（Ｃ）に示すように、所望の基準電位ＶＳＧになるまで、滑らかに徐々に上昇する。

従って、バイアス電位発生回路１０を例えばオーディオアンプに適用した場合、基準電位入力端子ＩＮ１の電位が急激に変化することによるポップノイズの発生を効果的に抑制することができる。

（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、第１実施形態で説明したバイアス電位発生回路１０と同一部分については同一符号を付し、その詳細な説明は省略する。

図５には、本実施形態に係るバイアス電位発生回路３０を示した。バイアス電位発生回路３０が図１に示したバイアス電位発生回路１０と異なる点は、バイアス電位発生回路３０は、ノード１と増幅器ＯＰの基準電位入力端子ＩＮ１との間に、ノイズ除去フィルタとしてのローパスフィルタ３２が設けられている点である。その他の構成は、バイアス電位発生回路１０と同一であるので、説明は省略する。

ローパスフィルタ３２は、一端がノード１に接続された抵抗Ｒ３と、一端が抵抗Ｒ３の他端及び増幅器ＯＰの基準電位入力端子ＩＮ１に接続され、他端が接地された容量素子としてのコンデンサＣと、を含んで構成されている。

図１に示すバイアス電位発生回路１０では、ΔΣ変換回路１６により生成されたパルス幅変調信号は、ΔΣ変換処理の特徴として、高周波帯域に量子化ノイズを発生する場合がある。このため、増幅器ＯＰの基準電位入力端子ＩＮ１の電位が、図６に示すようにノイズが乗った波形となる場合がある。

これに対し、バイアス電位発生回路３０は、ノード１と増幅器ＯＰの基準電位入力端子ＩＮ１との間に高周波信号をカットするローパスフィルタ３２が設けられているので、図４（Ｃ）に示すように、増幅器ＯＰの基準電位入力端子ＩＮ１に入力される波形を滑らかにすることができる。これにより、量子化ノイズによる悪影響を抑制することができる。

なお、本実施形態では、ノイズ除去フィルタとして抵抗及びコンデンサから成るローパスフィルタを用いた場合について説明したが、高周波信号をカットするものであれば、他の構成のローパスフィルタを用いても良い。

（第３実施形態）
次に、本発明の第３実施形態について説明する。なお、上記第２実施形態で説明したバイアス電位発生回路３０と同一部分については同一符号を付し、その詳細な説明は省略する。

本実施形態に係るバイアス電位発生回路は、第２実施形態で説明したバイアス電位発生回路３０と同一であるが、クロック供給回路１２により生成されるクロック信号の周波数と、ローパスフィルタ３２の抵抗Ｒ３の抵抗値が異なる。

第２実施形態で説明したクロック供給回路１２により生成されるクロック信号の周波数は、一例として８ｋＨｚとしたが、本実施形態では、これより高速のクロック信号を用いる。一例として、本実施形態に係るクロック供給回路１２により生成されるクロック信号の周波数を４８ｋＨｚとする。

このように、クロック信号を高速にすることにより、ΔΣ変換回路１６により生成されるパルス幅変調信号も高速になる。これにより、ΔΣ変換の特徴として、量子化ノイズが第２実施形態の場合よりも、さらに高周波帯域に現れる。従って、ローパスフィルタ３２のカットオフ周波数を第２実施形態の場合よりも高くすることができ、その結果、ローパスフィルタ３２を構成する抵抗Ｒ３の抵抗値を、第２実施形態の場合の抵抗値の約１／２とすることができる。これにより、回路規模を縮小することができると共に、回路のコストを低減することができる。

なお、クロック信号の周波数は一例であり、抵抗Ｒ３の抵抗値をどの程度小さくするかに応じて適宜選択可能である。

（第４実施形態）
次に、本発明の第４実施形態について説明する。なお、上記第２実施形態で説明したバイアス電位発生回路３０と同一部分については同一符号を付し、その詳細な説明は省略する。

図７には、本実施形態に係るバイアス電位発生回路４０を示した。バイアス電位発生回路４０が図５に示したバイアス電位発生回路３０と異なる点は、バイアス電位発生回路４０は、立ち下がりＳｉｎ波生成回路４２及びセレクタ回路４４が追加されている点である。その他の構成は、バイアス電位発生回路３０と同一であるので、説明は省略する。

立ち下がりＳｉｎ波生成回路４２は、図８に示すようなＳｉｎ波４６の立ち下がり部分（図中実線で示す部分）の波形信号、具体的には図９に示すような略Ｓ字状に単調減少する立ち下がり波形信号４８を、クロック供給回路１２により生成されたクロック信号に同期して、セレクタ回路４４に出力する。

セレクタ回路４４は、バイアス電位発生回路４０の起動時には、立ち上がりＳｉｎ波生成回路１４により生成された立ち上がり波形信号を選択してΔΣ変換回路１６に出力し、バイアス電位発生回路４０の停止時には、立ち下がりＳｉｎ波生成回路４２により生成された立ち下がり波形信号を選択してΔΣ変換回路１６へ出力する。

ΔΣ変換回路１６は、クロック供給回路１２により生成されたクロック信号に同期して、セレクタ回路４４により選択された立ち上がり波形信号２０又は立ち下がり波形信号４８を、ΔΣ変調することによりパルス幅変調信号を生成し、これをスイッチＳＷに出力する。なお、ΔΣ変換回路１６が立ち下がり波形信号４８をΔΣ変換することにより生成されるパルス幅変調信号は、例えば図４（Ｂ）に示したパルス幅変調信号を反転した信号となる。

このように、本実施形態では、バイアス電位発生回路４０の停止時には、滑らかに単調減少する立ち下がり波形信号４８に基づいて生成されたパルス幅変調信号によってスイッチＳＷがオンオフされるので、増幅器ＯＰの基準電位入力端子ＩＮ１の電位は、図１０に示すように、基準電位ＶＳＧから滑らかに徐々に低下する。

従って、バイアス電位発生回路４０を例えばオーディオアンプに適用した場合、バイアス電位発生回路４０の起動時だけでなく、停止時においても、基準電位入力端子ＩＮ１の電位が急激に変化することによるポップノイズの発生を効果的に抑制することができる。

（第５実施形態）
次に、本発明の第５実施形態について説明する。なお、上記第２実施形態で説明したバイアス電位発生回路３０と同一部分については同一符号を付し、その詳細な説明は省略する。

図１１には、本実施形態に係るバイアス電位発生回路５０を示した。バイアス電位発生回路５０が図５に示したバイアス電位発生回路３０と異なる点は、バイアス電位発生回路５０は、インバータ回路５２及びセレクタ回路５４が追加されている点である。その他の構成は、バイアス電位発生回路３０と同一であるので、説明は省略する。

インバータ回路５２は、ΔΣ変換回路１６から出力されたパルス幅変調信号を反転した反転パルス幅変調信号を生成してセレクタ回路５４へ出力する。

セレクタ回路５４は、バイアス電位発生回路５０の起動時には、ΔΣ変換回路１６から出力されたパルス幅変調信号を選択してスイッチＳＷに出力し、バイアス電位発生回路５０の停止時には、インバータ回路５２から出力された反転パルス幅変調信号を選択してスイッチＳＷに出力する。

これにより、第４実施形態の場合と同様に、バイアス電位発生回路５０の停止時には、略Ｓ字状に滑らかに単調減少する立ち下がり波形信号４８に基づいて生成されたパルス幅変調信号によってスイッチＳＷがオンオフされるので、増幅器ＯＰの基準電位入力端子ＩＮ１の電位は、図１０に示すように、基準電位ＶＳＧから滑らかに徐々に低下する。

従って、バイアス電位発生回路５０を例えばオーディオアンプに適用した場合、バイアス電位発生回路５０の起動時だけでなく、停止時においても、基準電位入力端子ＩＮ１の電位が急激に変化することによるポップノイズの発生を効果的に抑制することができる。

また、立ち下がり波形信号４８を生成するための立ち下がりＳｉｎ波生成回路を設ける必要がなく、代わりにインバータ回路５２を設ければよいので、回路を簡単な構成とすることができる。

なお、上記各実施形態で説明したバイアス電位発生回路は、例えばオーディオアンプ等における基準電位の発生用として好適であるが、適用可能な装置はこれに限られるものではなく、基準電位発生用の様々な装置に適用可能である。

また、上記各実施形態では、パルス幅変調信号を生成する回路としてΔΣ変換回路を用いた場合について説明したが、パルス幅変調信号を生成するものであれば、ΔΣ変換回路に限らず他のＰＷＭ信号発生回路を用いても良い。

１ ノード
１０ バイアス電位発生回路
１２ クロック供給回路
１４ 立ち上がりＳｉｎ波生成回路
１６ ΔΣ変換回路
１８ Ｓｉｎ波
２０ 立ち上がり波形信号
２２ パルス幅変調信号
３０ バイアス電位発生回路
３２ ローパスフィルタ
４０ バイアス電位発生回路
４２ 立ち下がりＳｉｎ波生成回路
４４ セレクタ回路
４６ Ｓｉｎ波
４８ 立ち下がり波形信号
５０ バイアス電位発生回路
５２ インバータ回路
５４ セレクタ回路
１００ バイアス電位発生回路
Ｃ コンデンサ
ＩＮ１ 基準電位入力端子
ＯＰ 増幅器
Ｒ１、Ｒ２、Ｒ３ 抵抗
ＳＷ スイッチ

Claims (6)

1. 予め定めた周波数のクロック信号を生成するクロック信号生成手段と、
   前記クロック信号生成手段により生成された前記クロック信号に同期して、正弦波の立ち上がり部分の立ち上がり波形信号を生成する立ち上がり波形信号生成手段と、
   前記クロック信号生成手段により生成された前記クロック信号に同期して、前記立ち上がり波形信号生成手段により生成された前記立ち上がり波形信号に基づいてパルス幅変調したパルス幅変調信号を生成するパルス幅変調信号生成手段と、
   一端がオペアンプの基準電位入力端子側に接続された第１の抵抗と、
   一端が前記第１の抵抗の一端及び前記オペアンプの基準電位入力端子側に接続され、他端が接地された第２の抵抗と、
   一端が電源に接続されると共に他端が前記第１の抵抗の他端に接続され、前記パルス幅変調信号生成手段により、前記正弦波の立ち上がり部分の立ち上がり波形信号に基づいて生成されたパルス幅変調信号によりオンオフするスイッチと、
   を備えたバイアス電位発生回路。
2. 正弦波の立ち下がり部分の立ち下がり波形信号を生成する立ち下がり波形信号生成手段と、
   本回路の起動時には、前記立ち上がり波形信号を選択して前記パルス幅変調信号生成手段に出力し、本回路の停止時には、前記立ち下がり波形信号を選択して前記パルス幅変調信号生成手段に出力する波形信号選択手段と、
   をさらに備えた請求項１記載のバイアス電位発生回路。
3. 予め定めた周波数のクロック信号を生成するクロック信号生成手段と、
   前記クロック信号生成手段により生成された前記クロック信号に同期して、正弦波の立ち上がり部分の立ち上がり波形信号を生成する立ち上がり波形信号生成手段と、
   前記クロック信号生成手段により生成された前記クロック信号に同期して、前記立ち上がり波形信号生成手段により生成された前記立ち上がり波形信号に基づいてパルス幅変調したパルス幅変調信号を生成するパルス幅変調信号生成手段と、
   前記パルス幅変調信号生成手段により生成されたパルス幅変調信号を反転した反転パルス幅変調信号を生成する反転手段と、
   一端がオペアンプの基準電位入力端子側に接続された第１の抵抗と、
   一端が前記第１の抵抗の一端及び前記オペアンプの基準電位入力端子側に接続され、他端が接地された第２の抵抗と、
   一端が電源に接続されると共に他端が前記第１の抵抗の他端に接続され、起動時には前記パルス幅変調信号生成手段により生成された前記パルス幅変調信号により、停止時には前記反転手段により生成された前記反転パルス幅信号によりオンオフするスイッチと、
   を備えたバイアス電位発生回路。
4. 前記オペアンプの基準電位入力端子と、前記第１の抵抗と前記第２の抵抗との接続点と、の間に、ノイズ除去フィルタをさらに備えた
   請求項１〜請求項３の何れか１項に記載のバイアス電位発生回路。
5. 前記クロック信号生成手段は、前記予め定めた周波数よりも高い周波数のクロック信号を生成し、
   前記ノイズ除去フィルタは、前記予め定めた周波数に対応した抵抗値よりも低い抵抗値の抵抗及び容量素子から成る
   請求項４記載のバイアス電位発生回路。
6. 前記パルス幅変調信号生成手段は、前記立ち上がり波形信号をΔΣ変換することにより前記パルス幅変調信号を生成する
   請求項１〜請求項５の何れか１項に記載のバイアス電位発生回路。

Images