JP5472633B2 - 車両用電源回路 - Google Patents

Description

本発明は、車両に搭載された車載装置の前段に設けられ、入力電圧をその車載装置を駆動させるのに必要な電圧に変換する車両用電源回路に関する。

車両に搭載される機器に使用されているＭＰＵ（マイクロプロセッサ）等の車載装置は、駆動するのに必要な駆動電圧（例えば５Ｖ）が定められている。そのため、図６に示すように、通常、ＭＰＵ２００（車載装置）の前段のライン４００上に、バッテリー電圧等のシステムの入力電圧をＭＰＵ２００の駆動電圧に変換する電源ＩＣ１００（車両用電源回路）が設けられる。その電源ＩＣ１００として、従来では、トランジスタ等でジュール熱として放出させることで、入力電圧を駆動電圧まで電圧降下させるシリーズレギュレータ（リニアレギュレータとも言う）が使用されてきた。

しかしながら、近年、車載機器としての車載メータでは、機能の多様化や液晶表示器の付加などによって負荷が大きくなってきており、シリーズレギュレータでは、負荷が大きくなると、熱量が大きくなってしまうという問題点があった。そこで、シリーズレギュレータに替わって、スイッチング電源としてのＤＣ−ＤＣコンバータ（特許文献１参照）を採用することが考えられる。そのスイッチング電源は、その電源内部若しくは外部に設けられたＦＥＴ（電界効果トランジスタ）等のスイッチング素子をスイッチング駆動することで所望の電圧に変換するものである。

特開平３−２４８１４号公報

ここで、図７は、電源ＩＣとしてスイッチング電源を使用した場合の問題点を説明する図であり、電源ＩＣにスイッチング電源を使用した場合における入力電圧に対するスイッチング電源からの出力電圧のライン３０１を示している。なお、図７では、スイッチング電源との対比のために、電源ＩＣにシリーズレギュレータを使用した場合のライン３０２も示している。

ＭＰＵは、その内部に設けられた揮発性メモリであるＲＡＭに、車載機器を制御するための様々な情報を記憶しているので、入力電圧（バッテリー電圧）が低下しても可能限りそのＲＡＭの記憶内容を保持するのが望ましい。すなわち、ＭＰＵに電圧を供給する電源ＩＣの動作としては、入力電圧が低下しても可能限り出力電圧を保持するのが望ましい。

しかしながら、スイッチング電源は、図７のライン３０１に示すように、入力電圧が高い値に確保されている場合には出力電圧がＭＰＵの駆動電圧に維持されているが、入力電圧があるレベルまで低下すると、その低下にしたがって出力電圧は徐々に低下していく。そして、入力電圧が、スイッチング電源のＦＥＴが動作可能な所定のゲート電圧Ｖｇｓを下回ってしまうと、スイッチング電源の出力電圧がゼロ、つまりスイッチング電源の動作が一気に停止されてしまう。この点、シリーズレギュレータは、図７のライン３０２に示すように、スイッチング電源の場合よりも低い入力電圧Ｖｓまで出力電圧を保持する。

このように、スイッチング電源を使用した場合、シリーズレギュレータを使用した場合よりも、高い入力電圧でＲＡＭの記憶内容が消去されてしまう可能性があるという問題点がある。

本発明は、上記問題点に鑑みてなされたものであり、スイッチング電源を使用した車両用電源回路において、入力電圧が低下した場合であっても、可能な限り車載装置に電圧を供給することを課題とする。

上記課題を解決するために、本発明は、車両に搭載された車載装置の前段の主ライン上に設けられ、スイッチング素子のオンオフを制御することで、前記主ラインから入力された入力電圧を、前記車載装置を駆動させるのに必要な駆動電圧に変換する一方で、前記入力電圧が所定の動作可能電圧を下回っている場合には動作停止とされるスイッチング電源を備えた車両用電源回路であって、
一端が前記スイッチング電源の前段で前記主ラインと接続され、他端が前記スイッチング電源の後段で前記主ラインと接続された副ラインと、
前記副ライン上に設けられ、前記副ラインの導通／遮断を切り替える切替手段と、
前記入力電圧の値を監視し、その入力電圧の値が、前記動作可能電圧以上の予め定められた閾値を下回った場合には、前記切替手段を制御して前記副ラインを導通させる切替制御手段と、を備え、
前記車載装置は、揮発性メモリを備え、その揮発性メモリの記憶内容が保持される下限の電圧である保持電圧は前記駆動電圧より低い電圧であり、
前記閾値の電圧が前記スイッチング電源に入力された場合における前記スイッチング電源から出力される電圧は、前記保持電圧よりも高く、前記駆動電圧よりも低い電圧であることを特徴とする。

これによれば、入力電圧が、スイッチング電源の動作可能電圧に基づいて定められた閾値を下回った場合には、切替制御手段が副ラインを導通させるので、その入力電圧を副ラインを介して直接車載装置に供給することができる。よって、入力電圧が低下してスイッチング電源が動作停止されたとしても、可能な限り車載装置に電圧を供給することができる。

また、本発明の車両用電源回路において、前記主ラインと前記副ラインとの接続点のうち、前記スイッチング電源の後段側の接続点を後段側接続点としたときに、
前記主ライン上の前記スイッチング電源と前記後段側接続点の間、及び前記副ライン上の少なくとも一方に設けられたダイオードを備えることを特徴とする。

上記閾値によっては、スイッチング電源が動作停止される前に、副ラインが導通される場合もあり、この場合には、スイッチング電源からの電圧と副ラインからの電圧とが異なることによって、車載装置に供給される電圧が不安定となる可能性がある。本発明によれば、主ライン上及び副ライン上の少なくとも一方にダイオードが設けられているので、上記電圧が異なることによって後段側接続点の電圧が不安定となるのを防止でき、その後段側接続点の電圧、すなわち車載装置に供給される電圧を一意に確定させることができる。

また、本発明の車両用電源回路において、前記スイッチング電源は、前記スイッチング電源が動作停止される動作停止信号が入力される停止信号入力端子を有するものであり、
前記切替制御手段が前記副ラインを導通させるのと同時に、前記停止信号入力端子に前記動作停止信号を入力する停止信号入力手段を備えることを特徴とする。

これによれば、停止信号入力手段が、切替制御手段が副ラインを導通させるのと同時に停止信号入力端子に動作停止信号を入力するので、副ラインを導通させるのと同時にスイッチング電源を停止させることができる。これによって、スイッチング電源と副ラインの両方が動作することによって車載装置に供給される電圧が不安定となることを防止できる。

メータシステム２の概略構成を示した図である。 図１の車両用電源回路１の構成をより具体的に示した図である。 スイッチング電源１０から出力される出力電圧Ｖｏｕｔのライン３１を示した図である。 変形例１に係るメータシステム２ａの概略構成を示した図である。 変形例２に係るメータシステム２ｂの概略構成を示した図である。 従来のメータシステムの構成を示した図である。 電源ＩＣからの出力電圧のライン３０１、３０２を示した図である。

次に、本発明に係る車両用電源回路の実施形態を図面を参照しながら説明する。図１は、本実施形態の車両用電源回路１を含むメータシステム２の概略構成を示した図である。また、図２は、図１の車両用電源回路１の構成をより具体的に示した図である。なお、図２において、図１の構成に対応する構成には同じ符号を付している。先ず、これら図１、図２を参照して、車両用電源回路１の構成について説明する。

本実施形態のメータシステム２は、車速等を表示する車載メータのＭＰＵ２０の駆動電圧を供給するためのシステムとされる。そのＭＰＵ２０は、ＣＰＵ、ＲＯＭ、ＲＡＭ等から構成され、車載メータの動作を制御するマイクロコンピュータである。具体的には、ＭＰＵ２０は、ＣＰＵがＲＯＭに記憶された制御プログラムにしたがった動作をすることで、例えば現在の車速を表示するなどの車載メータの動作を制御する。また、ＭＰＵ２０は、揮発性メモリであるＲＡＭに各種情報を一時的に記憶しつつ、車載メータの動作を制御する。

ＭＰＵ２０は、一定レベルの直流の駆動電圧Ｖｃが外部から供給されることで、動作される。その駆動電圧Ｖｃは、例えば５Ｖ程度とされる。換言すると、ＭＰＵ２０は、外部から入力される電圧が駆動電圧Ｖｃに満たない場合には、その動作が停止される。また、それと同時に、ＭＰＵ２０の内部に設けられたＲＡＭに電圧が供給されなくなるので、ＲＡＭの記憶内容は消去される。ただし、ＲＡＭの記憶内容を保持できる保持電圧Ｖｒは、ＭＰＵ２０の駆動電圧Ｖｃ（例えば５Ｖ程度）よりも低い電圧（例えば１．８Ｖ程度）とされる。つまり、ＭＰＵ２０に供給される電圧がＭＰＵ２０の駆動電圧Ｖｃよりも低下したとしても、ＭＰＵ２０（ＣＰＵ）の動作は停止されるものの、その電圧がＲＡＭの保持電圧Ｖｒ以下にならない限りは、ＲＡＭの記憶内容は保持されることになる。

ＭＰＵ２０には主ライン４０が接続されており、その主ライン４０を介して、ＭＰＵ２０に電圧が供給される。その主ライン４０のＭＰＵ２０が接続されている反対側には、一定レベルの直流電圧を供給する電圧源としてのバッテリー９１が設けられる。そのバッテリー９１は、例えば１２Ｖの直流電圧を供給する鉛蓄電池とされる。そのバッテリー９１からの入力電圧Ｖｉｎが、直接、主ライン４０に供給できるようになっている。なお、バッテリー９１側には、イグニッションスイッチ９２（ＩＧ９２）も設けられる。そして、状況によっては、そのＩＧ９２がオンされることで、ＩＧ９２経由で、バッテリー９１からの入力電圧Ｖｉｎが主ライン４０に供給されるようになっている。この場合には、バッテリー９１からのラインとＩＧ９２からのラインとの接続点９４の電圧が一意となるように、それらラインに逆流防止のダイオード９３が設けられる。

バッテリー９１とＭＰＵ２０の間には、入力電圧ＶｉｎをＭＰＵ２０の駆動電圧Ｖｃに変換するための電源回路１が設けられる。その電源回路１は、図１に示すように、主ライン４０上に設けられたスイッチング電源１０を備えている。そのスイッチング電源１０は、その電源内部若しくは外部に設けられたＦＥＴ（電界効果トランジスタ）等のスイッチング素子（図示外）をスイッチング駆動することでＭＰＵ２０の駆動電圧Ｖｃに変換するものである。スイッチング電源１０として、例えば、上記特許文献１に示すようなＤＣ−ＤＣコンバータが使用される。

ここで、図３は、入力電圧Ｖｉｎに対するスイッチング電源１０から出力される出力電圧Ｖｏｕｔのライン３１を示している。なお、その出力電圧ＶｏｕｔがＭＰＵ２０に供給される電圧とされる。また、図３では、ＭＰＵ２０のＲＡＭの記憶内容が保持される保持電圧Ｖｒのライン３２も示している。上記の背景技術を説明する際にも説明したが、スイッチング電源１０は、入力電圧Ｖｉｎが高い値（１２Ｖ付近）に確保されている場合には、バッテリー９１からの入力電圧ＶｉｎをＭＰＵ２０の駆動電圧Ｖｃに変換する（図３参照）。一方、バッテリー９１からの入力電圧Ｖｉｎは環境に応じて変動することがある。その変動によって、入力電圧Ｖｉｎがあるレベル（図３の範囲Ｌ）まで低下すると、その低下にしたがって出力電圧Ｖｏｕｔは徐々に低下していく。そして、入力電圧Ｖｉｎが、スイッチング電源１０のＦＥＴが動作可能な所定のゲート電圧Ｖｇｓ（以下、動作可能電圧Ｖｇｓと言う）を下回ってしまうと、スイッチング電源１０の出力電圧Ｖｏｕｔがゼロ、つまりスイッチング電源１０の動作が一気に停止されてしまう（図３参照）。

また、電源回路１は、図１に示すように、スイッチング電源１０と並列に設けられた副ライン５０を備えている。その副ライン５０は、一端がスイッチング電源１０の前段で主ライン４０（前段側接続点４１）と接続され、他端がスイッチング電源１０の後段で主ライン４０（後段側接続点４２）と接続されたラインとされる。

電源回路１は、副ライン５０上に設けられたスイッチング素子７０を備えている。そのスイッチング素子７０は、外部からの信号に基づいてスイッチング駆動、すなわちオンオフの切り替えがなされる素子である。本実施形態では、スイッチング素子７０として、図２に示すように、ＰチャンネルＭＯＳ型の電界効果トランジスタ（ＦＥＴ）７１が用いられる。そのＦＥＴ７１は、図２に示すように、ゲート端子７１ａが後述する電圧監視部６０に接続され、ソース端子７１ｂ及びドレイン端子７１ｃがそれぞれ副ライン５０と接続されている。

ＦＥＴ７１は、ゲート端子７１ａ−ソース端子７１ｂ間の電圧（以下、ゲート電圧という）が一定レベル以上の場合にオンされる。ＦＥＴ７１がオンされると、副ライン５０は導通されることになる。一方、ＦＥＴ７１は、ゲート電圧が一定レベル未満の場合にはオフされる。この場合には、副ライン５０は遮断されることになる。すなわち、ＦＥＴ７１は、副ライン５０の導通／遮断を切り替える本発明の「切替手段」として機能する。

電源回路１は、バッテリー９１からの入力電圧Ｖｉｎの値を監視し、その値に基づいて、スイッチング素子７０（ＦＥＴ７１）のオンオフを制御する電圧監視部６０を備えている。その電圧監視部６０は、図１に示すように、バッテリー９１とスイッチング電源１０の間における主ライン４０の電圧（図１の接続点４３における入力電圧Ｖｉｎ）が入力されるようになっている。

本実施形態では、電圧監視部６０は、図２に示すように、リセットＩＣ６１、分圧回路６２及び抵抗Ｒ３を含んで構成されている。分圧回路６２は、入力電圧Ｖｉｎに比例した電圧をリセットＩＣ６１に入力する回路である。具体的には、その分圧回路６２は、抵抗Ｒ１及び抵抗Ｒ２から構成されており、それら抵抗Ｒ１と抵抗Ｒ２の間の点がリセットＩＣ６１の入力端子６１ｂと接続されている。つまり、分圧回路６２は、入力電圧Ｖｉｎを抵抗Ｒ１及び抵抗Ｒ２に応じた値に変化し、その変換した電圧をリセットＩＣ６１に入力する回路とされる。なお、抵抗Ｒ１、Ｒ２の値は、リセットＩＣ６１（その内部のトランジスタＴｒ）の動作範囲に基づいて定められている。

リセットＩＣ６１として、電源ＯＮの直後などの不安定時に、ＣＰＵ等の動作を停止させるためのリセット信号を出力する市販のリセットＩＣが使用される。本実施形態では、そのリセットＩＣ６１は、入力電圧Ｖｉｎに応じてＦＥＴ７１のオンオフを制御するために用いられる。リセットＩＣ６１は、その内部にトランジスタＴｒを有し、そのトランジスタＴｒが、入力端子６１ｂから入力された電圧に応じてオンオフされることで、リセットＩＣ６１の機能として予め設けられたオープンドレインのＰＷＲＧＤピン６１ａに、Ｈレベルの信号又はＬレベルの信号を出力するものである。なお、以下では、このＰＷＲＧＤピン６１ａを出力端子６１ａと言う。また、リセットＩＣ６１の入力端子６１ｂに入力される電圧はバッテリー９１からの入力電圧Ｖｉｎに比例した電圧であるが、以下では、この電圧を単に入力電圧Ｖｉｎと言う。

リセットＩＣ６１は、具体的には、入力された入力電圧Ｖｉｎが所定の閾値Ｖｔｈ以上の場合では、トランジスタＴｒがオフとされ、その結果、出力端子６１ａがノンアクティブ（Ｈレベル）とされる。一方、リセットＩＣ６１は、入力された入力電圧Ｖｉｎが上記閾値Ｖｔｈを下回った場合には、トランジスタＴｒがオンとされ、その結果、出力端子６１ａがアクティブ（Ｌレベル）とされる。なお、図２に示すように、リセットＩＣ６１の出力端子６１ａ側と主ライン４０（図２では前段側接続点４１）側の間には、抵抗Ｒ３が設けられている。したがって、リセットＩＣ６１のトランジスタＴｒがオフの状態では、出力端子６１ａは、主ライン４０の電圧レベルと同じレベル（Ｈレベル）とされる。一方、リセットＩＣ６１のトランジスタＴｒがオンの状態では、抵抗Ｒ３に応じた電流がトランジスタＴｒに流れる。その結果、出力端子６１ａは、主ライン４０の電圧レベルに対して、抵抗Ｒ３による電圧降下の分だけ低いレベル（Ｌレベル）とされる。

リセットＩＣ６１の出力端子６１ａは、ＦＥＴ７１のゲート端子７１ａと接続されており、出力端子６１ａからの信号（Ｈレベルの信号又はＬレベルの信号）は、ＦＥＴ７１のゲート端子７１ａに入力されるようになっている。すなわち、出力端子６１ａから出力される信号に基づいて、ＦＥＴ７１のオンオフが制御されるようになっている。なお、入力電圧Ｖｉｎに対するリセットＩＣ６１やＦＥＴ７１の動作の詳細は、後述する。

リセットＩＣ６１の上記閾値Ｖｔｈは、スイッチング電源１０の動作可能電圧Ｖｇｓに基づいて定められている。具体的には、閾値Ｖｔｈは、動作可能電圧Ｖｇｓ以上の動作可能電圧Ｖｇｓ付近の値とされる。より具体的には、閾値Ｖｔｈは、図３に示すように、スイッチング電源１０の出力電圧Ｖｏｕｔが低下する入力電圧Ｖｉｎの範囲Ｌに含まれる値とされる。なお、電圧監視部６０が本発明の「切替制御手段」に相当する。

次に、上記構成を有する電源回路１の動作を説明する。バッテリー９１からの入力電圧Ｖｉｎが高い値に確保されている場合、すなわちリセットＩＣ６１の閾値Ｖｔｈを上回っている場合には、リセットＩＣ６１の出力端子６１ａは、主ライン４０と同じレベル（Ｈレベル）とされる。その結果、副ライン５０上に設けられたＦＥＴ７１のゲート−ソース間には電位差が生じないので、ＦＥＴ７１はオフとされる。つまり、副ライン５０は遮断される。この場合、バッテリー９１からの入力電圧Ｖｉｎは、主ライン４０を介してスイッチング電源１０に入力される。そして、スイッチング電源１０は、その入力電圧Ｖｉｎを、ＭＰＵ２０の駆動電圧Ｖｃに変換し、その駆動電圧Ｖｃを出力電圧Ｖｏｕｔとして出力する。そして、その出力電圧ＶｏｕｔがＭＰＵ２０に供給される。つまり、入力電圧ＶｉｎがリセットＩＣ６１の閾値Ｖｔｈを上回っている場合には、電源回路１は通常通りに動作する。

なお、入力電圧Ｖｉｎが、図２の範囲Ｌまで低下した場合であっても、閾値Ｖｔｈを上回っている間は、電源回路１は通常通りに動作する。この場合には、スイッチング電源１０からの出力電圧Ｖｏｕｔは、ＭＰＵ２０の駆動電圧Ｖｃよりも低下するが、ＲＡＭの保持電圧Ｖｒよりも高い値とされている。よって、仮にＭＰＵ２０のＣＰＵの動作が停止されたとしても、ＭＰＵ２０のＲＡＭの記憶内容は保持される。

一方、バッテリー９１からの入力電圧ＶｉｎがリセットＩＣ６１の閾値Ｖｔｈを下回った場合には、リセットＩＣ６１の出力端子６１ａは、主ライン４０よりも低いレベル（Ｌレベル）とされる。その結果、ＦＥＴ７１のゲート−ソース間に電位差が生じ、ＦＥＴ７１はオンされる。つまり、副ライン５０は導通される。この場合、バッテリー９１からの入力電圧Ｖｉｎが、副ライン５０を介して直接ＭＰＵ２０に供給される。

また、入力電圧ＶｉｎがリセットＩＣ６１の閾値Ｖｔｈ（厳密には、スイッチング電源１０の動作可能電圧Ｖｇｓ）を下回った場合には、スイッチング電源１０の動作が停止されて、スイッチング電源１０の出力電圧Ｖｏｕｔが一気にゼロとされる（図３参照）。このように、入力電圧ＶｉｎがリセットＩＣ６１の閾値Ｖｔｈを下回ると、その入力電圧Ｖｉｎ（０＜Ｖｉｎ＜閾値ｔｈ）は、スイッチング電源１０を介さないで直接ＭＰＵ２０に入力されることになる。

これによって、スイッチング電源１０の出力電圧Ｖｏｕｔがゼロとされた場合であっても、入力電圧ＶｉｎがＲＡＭの保持電圧Ｖｒを下回らない限りは、ＭＰＵ２０のＲＡＭの記憶内容を保持させることができる。よって、その後に、バッテリー９１の入力電圧Ｖｉｎが通常の値に戻った場合には、ＭＰＵ２０の動作を迅速に復帰させることができる。

また、リセットＩＣ６１の閾値Ｖｔｈは、スイッチング電源１０の動作可能電圧Ｖｇｓ以上に設定されているので、スイッチング電源１０の動作停止と同時又は動作停止される前に、副ライン５０を導通させることができる。よって、ＭＰＵ２０に供給される電圧が途絶えてしまうのを防止することができる。

（変形例１）
上記実施形態では、リセットＩＣ６１の閾値Ｖｔｈの値によっては、スイッチング電源１０が完全に動作停止される前に、副ライン５０が導通される可能性がある。この場合には、スイッチング電源１０を経由するラインと、副ライン５０を経由するラインとが混在することで、スイッチング電源１０の後段の電圧が不安定となるおそれがある。そこで、主ライン４０及び副ライン５０からなる閉ループ上に、ダイオードを設けるようにしてもよい。ここで、図４は、変形例１に係るメータシステム２ａの概略構成を示した図である。なお、図４において、図１と変更がない部分には同じ符号を付している。このメータシステム２ａは、図１のメータシステム２に対して、電源回路１ａが異なっている。具体的には、電源回路１ａは、主ライン４０及び副ライン５０からなる閉ループ上（図４の破線５５で囲まれたライン４０、５０上）に、ダイオード８１が設けられている点で、図１の電源回路１と異なっている。

ダイオード８１は、副ライン５０上のスイッチング素子７０と後段側接続点４２の間において、アノード端子がスイッチング素子７０側、カソード端子が後段側接続点４２側となるように、設けられる。これによって、スイッチング電源１０を経由した主ライン４０の電圧Ｖｘ（図４参照）と副ライン５０の電圧Ｖｙとが異なる場合であっても、後段側接続点４２の電圧を一意に確定することができる。より具体的には、後段側接続点４２の電圧は、主ライン４０の電圧Ｖｘと副ライン５０の電圧Ｖｙのうちの低い方に確定される。これによって、ＭＰＵ２０に、安定した電圧を供給することができる。

なお、ダイオードは、主ライン４０上のスイッチング電源１０と後段側接続点４２の間に設けてもよい。また、主ライン４０上及び副ライン５０上の両方に、ダイオードを設けてもよい。いずれの場合であっても、後段側接続点４２の電圧を、主ライン４０の電圧Ｖｘと副ライン５０の電圧Ｖｙのうちの低い方に確定させることができる。

（変形例２）
また、使用するスイッチング電源によっては、一定の信号（動作停止信号）が入力されることで、そのスイッチング電源の動作を強制的に停止させるイネーブル端子を有するものがある。この場合には、そのイネーブル端子に動作停止信号を入力することで、スイッチング電源と副ラインの両方が動作されるのを防止するようにしてもよい。ここで、図５は、変形例２に係るメータシステム２ｂの概略構成を示した図である。なお、図５において、図２と変更がない部分には同じ符号を付している。このメータシステム２ｂは、図２のメータシステム２に対して、電源回路１ｂが異なっている。具体的には、電源回路１ｂは、イネーブル端子１１ａ（ＥＮ端子）を有するスイッチング電源１１を採用した点で、図２の電源回路１と異なっている。

そのスイッチング電源１１は、そのＥＮ端子１１ａにＨレベルの信号が入力されている間、動作可能とされる一方で、ＥＮ端子１１ａにＬレベルの信号が入力された場合には、強制的に動作停止されるものである。

そして、そのＥＮ端子１１ａを、リセットＩＣ６１の出力端子６１ａが接続されたラインと接続することで、ＦＥＴ７１のオンと同時に、スイッチング電源１１の動作を停止させることができる。具体的に説明すると、リセットＩＣ６１の出力端子６１ａがＨレベルの間（ＦＥＴ７１がオフの間）は、そのＨレベルの信号がＥＮ端子１１ａに入力されるので、スイッチング電源１１は動作可能とされる。一方、リセットＩＣ６１の出力端子６１ａがＬレベルとされた場合には、ＦＥＴ７１がオンされるとともに、そのＬレベルの信号がＥＮ端子１１ａに入力されるので、スイッチング電源１１の動作が停止される。これによって、スイッチング電源１１と副ライン５０の両方が動作されるのを確実に防止することができる。なお、ＥＮ端子１１ａが本発明の「停止信号入力端子」に相当する。また、リセットＩＣ６１が本発明の「停止信号入力手段」に相当する。

なお、本発明に係る車両用電源回路は、上記実施形態に限定されるものではなく、特許請求の範囲の記載を逸脱しない範囲で、適宜変更することができる。例えば、上記実施形態では、電圧監視部としてリセットＩＣを採用していたが、入力電圧Ｖｉｎが閾値Ｖｔｈを上回っているか下回っているかに応じて、Ｈレベルの信号又はＬレベルの信号を出力するものであれば、どのように電圧監視部を構成してもよい。例えば、リセットＩＣに代えて、市販の他のＩＣや、トランジスタ等の素子単独で（ディスクリートで）電圧監視部を構成してもよい。

また、上記実施形態では、副ライン上のスイッチング素子としてＦＥＴを採用していたが、バイポーラトランジスタ等の他のスイッチング素子を採用してもよい。また、上記実施形態では、車載メータのＭＰＵに電圧を供給するメータシステムについて説明したが、空調装置のＭＰＵ等、他の車載装置に電圧を供給するシステムに対しても、本発明を適用することができる。

１、１ａ、１ｂ 車両用電源回路
２、２ａ、２ｂ メータシステム
１０、１１ スイッチング電源
１１ａ イネーブル端子（ＥＮ端子、停止信号入力端子）
２０ 車載メータのＭＰＵ（車載装置）
４０ 主ライン
４１ 前段側接続点
４２ 後段側接続点
５０ 副ライン
６０ 電圧監視部（切替制御手段）
６１ リセットＩＣ（停止信号入力手段）
７０ スイッチング素子
７１ ＦＥＴ
８１ ダイオード
９１ バッテリー

Claims (3)

1. 車両に搭載された車載装置の前段の主ライン上に設けられ、スイッチング素子のオンオフを制御することで、前記主ラインから入力された入力電圧を、前記車載装置を駆動させるのに必要な駆動電圧に変換する一方で、前記入力電圧が所定の動作可能電圧を下回っている場合には動作停止とされるスイッチング電源を備えた車両用電源回路であって、
   一端が前記スイッチング電源の前段で前記主ラインと接続され、他端が前記スイッチング電源の後段で前記主ラインと接続された副ラインと、
   前記副ライン上に設けられ、前記副ラインの導通／遮断を切り替える切替手段と、
   前記入力電圧の値を監視し、その入力電圧の値が、前記動作可能電圧以上の予め定められた閾値を下回った場合には、前記切替手段を制御して前記副ラインを導通させる切替制御手段と、を備え、
   前記車載装置は、揮発性メモリを備え、その揮発性メモリの記憶内容が保持される下限の電圧である保持電圧は前記駆動電圧より低い電圧であり、
   前記閾値の電圧が前記スイッチング電源に入力された場合における前記スイッチング電源から出力される電圧は、前記保持電圧よりも高く、前記駆動電圧よりも低い電圧であることを特徴とする車両用電源回路。
2. 前記主ラインと前記副ラインとの接続点のうち、前記スイッチング電源の後段側の接続点を後段側接続点としたときに、
   前記主ライン上の前記スイッチング電源と前記後段側接続点の間、及び前記副ライン上の少なくとも一方に設けられたダイオードを備えることを特徴とする請求項１に記載の車両用電源回路。
3. 前記スイッチング電源は、前記スイッチング電源が動作停止される動作停止信号が入力される停止信号入力端子を有するものであり、
   前記切替制御手段が前記副ラインを導通させるのと同時に、前記停止信号入力端子に前記動作停止信号を入力する停止信号入力手段を備えることを特徴とする請求項１又は２に記載の車両用電源回路。

Images