JP5470519B2 - 薄膜トランジスタ、その製造方法及び液晶表示装置 - Google Patents

薄膜トランジスタ、その製造方法及び液晶表示装置 Download PDF

Info

Publication number
JP5470519B2
JP5470519B2 JP2009173709A JP2009173709A JP5470519B2 JP 5470519 B2 JP5470519 B2 JP 5470519B2 JP 2009173709 A JP2009173709 A JP 2009173709A JP 2009173709 A JP2009173709 A JP 2009173709A JP 5470519 B2 JP5470519 B2 JP 5470519B2
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
polysilicon
thin film
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009173709A
Other languages
English (en)
Other versions
JP2011029411A (ja
Inventor
邦幸 濱野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Technology Co Ltd
Original Assignee
V Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Technology Co Ltd filed Critical V Technology Co Ltd
Priority to JP2009173709A priority Critical patent/JP5470519B2/ja
Priority to KR1020127004740A priority patent/KR101713360B1/ko
Priority to PCT/JP2010/062075 priority patent/WO2011010611A1/ja
Priority to KR1020177003103A priority patent/KR101803691B1/ko
Priority to CN201080033821.5A priority patent/CN102576733B/zh
Priority to TW099124143A priority patent/TWI509810B/zh
Publication of JP2011029411A publication Critical patent/JP2011029411A/ja
Application granted granted Critical
Publication of JP5470519B2 publication Critical patent/JP5470519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、逆スタガ構造の薄膜トランジスタに関し、特に、液晶表示装置の表示部の画素トランジスタに好適の薄膜トランジスタと、その製造方法及び液晶表示装置に関する。
逆スタガ構造の薄膜トランジスタとしては、絶縁性基板上にＣｒ又はＡｌ等の金属層によりゲート電極を形成し、次いで、このゲート電極を含む基板上にゲート絶縁膜として例えばＳｉＮ膜を形成し、その後、全面に水素化アモルファスシリコン（以下、ａ−Ｓｉ：Ｈと記載する）膜を形成したアモルファスシリコントランジスタがある。このアモルファスシリコントランジスタは、更に、ａ−Ｓｉ：Ｈ膜上に、例えば、ｎ＋Ｓｉ膜を形成し、ａ−Ｓｉ：Ｈ膜及びｎ＋Ｓｉ膜をゲート電極上の所定領域にアイランド状にパターニングし、更に金属層によりソース・ドレイン電極を形成した後、このソース・ドレイン電極をマスクとしてｎ＋Ｓｉ膜をエッチングし、チャネル領域予定領域の上方のｎ＋Ｓｉ膜を除去することにより、ａ−Ｓｉ：Ｈ膜とＳｉＮゲート絶縁膜との境界で、チャネル領域を形成し、その後、全面にパッシベーション膜を形成することにより、完成する。この逆スタガ構造のアモルファスシリコン薄膜トランジスタは、オフ電流ＩＯＦＦが小さいため、例えば、液晶表示装置の画素トランジスタとして使用されている。
しかしながら、アモルファスシリコントランジスタは、ａ−Ｓｉ：Ｈ膜をチャネル領域に使用しているので、チャネル領域における電荷の移動度が小さいという難点がある。近時、画素部が形成された基板の周辺部に駆動回路を形成した液晶表示装置が提案されているが、この液晶表示装置において、アモルファスシリコントランジスタは、画素部の画素トランジスタとしては使用可能レベルではあるものの、より高速な書換が必要な周辺駆動回路の構成トランジスタとしては、チャネル領域の電荷移動度が小さすぎて、使用することが困難である。
そこで、ａ−Ｓｉにレーザを照射してアニールすることにより、ａ−Ｓｉを多結晶シリコン（以下、ポリシリコンという）に結晶化させ、チャネル領域にポリシリコン膜を形成した逆スタガ構造の低温ポリシリコントランジスタが提案されている（特許文献１）。
特許文献１に記載された低温ポリシリコントランジスタは、以下のようにして形成される。即ち、図７に示すように、ガラス基板１０１上にＣｒ又はＡｌ等のゲート電極１０２を形成し、更に、ゲート電極１０２を含む基板１０１の全面にＳｉＮからなるゲート絶縁膜１０３を形成し、更にその上にａ−Ｓｉ：Ｈ膜を１０〜４０ｎｍの厚さに形成する。そして、このａ−Ｓｉ：Ｈ膜に対し、ライン状にレーザビームを照射するレーザ照射部材を、前記ラインに垂直の方向にスキャンさせることにより、ａ−Ｓｉ：Ｈ膜の全面にエキシマレーザ光を照射してアニールし、ａ−Ｓｉ：Ｈ膜の全体をポリシリコン膜１０４に改質させる。そして、改質後のポリシリコン膜１０４上に、再度、ａ−Ｓｉ：Ｈ膜１０５を形成し、更に、ａ−Ｓｉ：Ｈ膜１０５上にｎ＋Ｓｉ膜１０６を形成し、これらのｎ＋Ｓｉ膜１０６、ａ−Ｓｉ：Ｈ膜１０５及びポリシリコン膜１０４を、ゲート電極１０２の上方でアイランド状にエッチング加工する。そして、このアイランド状Ｓｉ３層膜の上に、ソース・ドレイン電極１０７を形成し、このソース・ドレイン電極１０７をマスクとして、ｎ＋Ｓｉ膜１０６を除去し、その後、全面に、パッシベーション膜１０８を形成する。
このようにして形成した低温ポリシリコントランジスタは、チャネル領域がポリシリコン膜１０４とａ−Ｓｉ：Ｈ膜１０５との２層膜で構成され、ポリシリコン膜１０４がＳｉＮゲート絶縁膜１０３に接触しているので、チャネル領域の電荷移動度が速く、オン電流が高くなり、動作速度が速くなるため、液晶表示装置の周辺駆動回路用のトランジスタとして十分に使用することができる。
特開平５−６３１９６号公報
しかしながら、上述の従来の低温ポリシリコントランジスタは、オン電流が高いものの、オフ電流も高くなり、電位保持特性が低いと共に、漏洩する電流が多くなるため、消費電力が高いという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、オフ電流が小さく、電位保持特性が優れており、消費電力が低いと共に、動作速度も速い低温ポリシリコントランジスタを含む薄膜トランジスタ、この薄膜トランジスタの製造方法及びそれを使用した液晶表示装置を提供することを目的とする。
本発明に係る薄膜トランジスタは、絶縁性基板と、この絶縁性基板の上に形成されたゲート電極と、このゲート電極上に形成されたゲート絶縁膜と、このゲート絶縁膜上の前記ゲート電極に対応する位置にアイランド状に形成されたポリシリコン膜と、このポリシリコン膜の上面及び側面を覆うように形成されたアモルファスシリコン膜と、このアモルファスシリコン膜の両端部に電気的に接続するように形成されたソース・ドレイン電極と、を有し、前記ポリシリコン膜は、第１のアモルファスシリコン膜を全面に形成した後、前記アイランドの部分のみをアニールして結晶化したものであり、前記アモルファスシリコン膜における前記ポリシリコン膜の側面を覆う部分は、前記第１のアモルファスシリコン膜の前記アイランドの周辺部分を残して他の部分を除去することにより形成したものであり、前記アモルファスシリコン膜における前記ポリシリコン膜の上面を覆う部分は、第２のアモルファスシリコン膜により形成されたものであることを特徴とする逆スタガ構造の薄膜トランジスタである。

前記ゲート絶縁膜は、例えば、ＳｉＮ膜である。
本発明に係る薄膜トランジスタの製造方法は、絶縁性基板上にゲート電極を形成する工程と、前記ゲート電極を含む前記基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１のアモルファスシリコン膜を形成する工程と、前記第１のアモルファスシリコン膜に対し前記ゲート電極に対応するアイランド状領域にレーザ光を照射してこの領域をポリシリコン膜に改質する工程と、この改質ポリシリコン領域及び第１のアモルファスシリコン領域上に第２のアモルファスシリコン膜を形成する工程と、前記改質ポリシリコン膜の上面及び側面を覆うアモルファスシリコン膜を残して他の部分のアモルファスシリコン膜を除去する工程と、残存したアモルファスシリコン膜の両端部に電気的に接続するようにソース・ドレイン電極を形成する工程と、を有することを特徴とする逆スタガ構造の薄膜トランジスタの製造方法である。なお、上記アモルファスシリコン膜には、水素を含まない膜（ａ−Ｓｉ膜）の他、水素を含む水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ膜）等も含む。
前記レーザ光の照射工程においては、複数個のマイクロレンズを配置したマイクロレンズアレイによりレーザ光を集光して複数個のレーザビームを得、マトリクス状に配置された複数個の薄膜トランジスタの前記アイランド状領域を前記各レーザビームにより照射して、複数個の薄膜トランジスタのポリシリコン領域を形成することができる。
また、本発明に係る液晶表示装置は、前記薄膜トランジスタを、表示部の画素トランジスタ及び周辺駆動回路の駆動トランジスタとして使用することを特徴とする。
本発明に係る薄膜トランジスタによれば、ＳｉＮ膜等のゲート絶縁膜とポリシリコン膜との境界にて、チャネル領域が形成されているので、電荷の移動速度が速く、オン電流が高く、書き込み速度が速いため、動作速度が速い。そして、ポリシリコン膜の側面をアモルファスシリコン膜が覆っており、このアモルファスシリコン膜は電荷の移動速度が遅いので、アモルファスシリコン膜が存在しない場合に比してリーク電流が低減され、電位の保持特性が優れていると共に、消費電力が低減される。
また、本発明に係る薄膜トランジスタの製造方法によれば、第１のアモルファスシリコン膜に対し、ゲート電極に対応するアイランド状領域に局部的にレーザ光を照射して、この領域をポリシリコン膜に改質し、更に、このポリシリコン膜及び第１のアモルファスシリコン膜上に、第２のアモルファスシリコン膜を形成した後、前記ポリシリコン膜とこのポリシリコン膜の側面及び上面を覆うアモルファスシリコン膜からなるチャネル領域を形成するから、本発明の薄膜トランジスタを容易に製造することができる。
更に、本発明に係る液晶表示装置によれば、駆動回路の動作が速く、漏れ電流が少なく、低消費電力化することができる。
本発明の実施形態に係る薄膜トランジスタを示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ線による断面図、（ｃ）は（ａ）のＣ−Ｃ線による断面図である。 本発明の実施形態における液晶表示装置の表示部の１画素を示す平面図である。 本発明の実施形態に係る製造方法にて使用するマイクロレンズアレイを使用したレーザ照射装置を示す図であり、（ａ）は全体図、（ｂ）はマイクロレンズアレイを示す。 （ａ）乃至（ｃ）は本発明の実施形態に係る薄膜トランジスタの製造方法を工程順に示す断面図である。 （ａ）乃至（ｃ）は本発明の実施形態に係る薄膜トランジスタの製造方法を工程順に示す断面図であり、図４の次の工程を示す。 （ａ）乃至（ｃ）は本発明の実施形態に係る薄膜トランジスタの製造方法を工程順に示す断面図であり、図５の次の工程を示す。 従来の逆スタガ構造の薄膜トランジスタを示す断面図である。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図１は本発明の実施形態に係る薄膜トランジスタを示し、図２は液晶表示装置の表示部の１画素を示す平面図である。液晶表示装置においては、表示部と、この表示部の周辺部に駆動用の周辺回路とが配置されており、表示部においては、図２に示すように、複数本の走査線ＳＬと複数本の信号線ＤＬとが直交するように形成されており、この走査線ＳＬと信号線ＤＬとに囲まれた単位領域に１画素が形成される。各画素には、ＩＴＯ（Indium Tin Oxide）からなる透明電極ＴＥとスイッチングトランジスタＴが形成されており、このトランジスタＴのゲート電極は走査線ＳＬに接続され、トランジスタＴのドレインは信号線ＤＬに接続され、ソースはＩＴＯからなる透明電極ＴＥに接続されている。
図１（ａ）はトランジスタ１（Ｔ）の平面図、図１（ｂ）は図１（ａ）のＢ−Ｂ線による断面図、図１（ｃ）は図１（ａ）のＣ−Ｃ線による断面図である。図１（ａ）に示すように、トランジスタＴは、そのゲートＧが走査線ＳＬに接続され、そのドレインＤが信号線ＤＬに接続され、ソースＳが透明電極ＴＥに接続されている。チャネル領域を構成するアイランドＩＬがゲートＧの上方に形成されており、ドレインＤ及びソースＳが、アイランドＩＬの上方にて適長間隔をおいて対向するように形成されている。
図１（ｂ）及び図１（ｃ）に示すように、本実施形態の薄膜トランジスタ１（Ｔ）においては、透明絶縁性のガラス基板１０上に、走査線ＳＬに接続されたゲート電極１１（Ｇ）が形成されており、このゲート電極１１上を含めて基板１０上に、ＳｉＮからなるゲート絶縁膜１２が形成されている。ゲート電極１１は、Ｃｒ又はＡｌ等の金属層であり、スパッタ法により形成することができる。ゲート絶縁膜１２上には、ゲート電極１１上の位置に、アイランド（ＩＬ）状にポリシリコン膜１３が形成されており、このポリシリコン膜１３の上面及び側面を覆うようにして、水素化アモルファスシリコン膜（以下、ａ−Ｓｉ：Ｈ膜という）１４が形成されている。このａ−Ｓｉ：Ｈ膜１４の両端部上に重なるようにして、信号線ＤＬに接続されたドレイン電極１５ａ（Ｄ）及び画素の透明電極（ＴＥ）に接続されたソース電極１５ｂ（Ｓ）が形成されている。そして、全面にＳｉＮからなる保護膜１６が形成されている。
このように構成された逆スタガ構造の薄膜トランジスタにおいては、ａ−Ｓｉ：Ｈ膜１４がドレイン電極１５ａ及びソース電極１５ｂに電気的に接続されており、このａ−Ｓｉ：Ｈ膜１４とポリシリコン膜１３とによりチャネル領域が形成されている。そして、トランジスタの動作時には、電荷は、ポリシリコン膜１３とＳｉＮゲート絶縁膜１２との境界に生成し、この境界を移動するので、本実施形態の薄膜トランジスタは、電荷移動度が高く、オン電流が高い。このように、本実施形態の薄膜トランジスタは、オン電流が高いため、書き込み時間が短く、高速動作が可能である。
しかも、このポリシリコン膜１３からなるアイランドの周囲、即ち、ポリシリコン膜１３の側面には、非晶質ａ−Ｓｉ：Ｈ膜１４が形成されているので、アイランドの周囲を経路とする漏れ電流が少なく、オフ電流が低い。このように、オフ電流が低いため、電位の保持特性が優れており、液晶表示装置の表示部の画素トランジスタの電位が経時的に低下することを防止できる。このように、本実施形態によれば、オン電流が高く、オフ電流が低いトランジスタを得ることができる。従って、このトランジスタは、高速動作が可能であると共に、電位保持特性が優れており、消費電力が小さい。
次に、上述のごとく構成された薄膜トランジスタの製造方法について説明する。図４（ａ）乃至（ｃ）、図５（ａ）乃至（ｃ）及び図６（ａ）乃至（ｃ）は、本実施形態の製造方法を工程順に示す断面図である。図４（ａ）に示すように、ガラス基板１上に、Ｍｏ、Ｃｒ又はＡｌ等の金属膜からなるゲート電極２を、スパッタにより例えば２０００〜３０００Åの厚さに形成する。このゲート電極は、走査線ＳＬと同時にガラス基板１上にパターン形成することができる。
次に、図４（ｂ）に示すように、例えば、シラン及びＨ２ガスを原料ガスとし、２５０〜３００℃の低温のプラズマＣＶＤ法により、全面にＳｉＮ膜からなるゲート絶縁膜３を、例えば２５００〜５０００Åの厚さに形成する。その後、図４（ｃ）に示すように、ゲート絶縁膜３上に、例えば、プラズマＣＶＤ法により、第１のａ−Ｓｉ：Ｈ膜４ａを、例えば２００〜１０００Åの厚さに形成する。このａ−Ｓｉ：Ｈ膜４ａは、ＳｉＮ膜の形成後、基板を空気中に出さずに、別のチャンバに移動させて連続的に成膜する。ａ−Ｓｉ：Ｈ膜４ａは、シランとアンモニアとＨ２ガスを原料ガスとして成膜するが、Ｈ２ガスの混合は膜質改善に寄与するものの、その添加は任意である。その後、基板を取り出して、ａ−Ｓｉ：Ｈ膜４ａに対し、図３（ａ）に示すマイクロレンズアレイを使用したレーザアニールにより、チャネル領域形成予定領域のみにレーザ光を照射してアニールし、このチャネル領域形成予定領域を多結晶化し、ポリシリコン膜４を形成する。
図３に示すように、このマイクロレンズアレイを使用したレーザアニール装置は、光源３１から出射されたレーザ光を、レンズ群３２により平行ビームに成形し、マイクロレンズアレイ３５を介して被照射体３６に照射する。レーザ光源３１は、例えば、波長が３０８ｎｍ又は３５３ｎｍのレーザ光を例えば５０Ｈｚの繰り返し周期で放射するエキシマレーザである。マイクロレンズアレイ３５は、透明基板３４に多数のマイクロレンズ３５が配置されたものであり、レーザ光を被照射体３６としての薄膜トランジスタ基板に設定された薄膜トランジスタ形成領域に集光させるものである。透明基板３４は被照射体３６に平行に配置され、マイクロレンズ３５は、トランジスタ形成領域の配列ピッチの２以上の整数倍（例えば２）のピッチで配置されている。本実施形態の被照射体３６は、薄膜トランジスタ１であり、図４（ｃ）に示すチャネル領域形成予定領域にマイクロレンズ３５により集光されたレーザ光を照射する。なお、レンズ群３２により平行ビームに整形されたレーザビームは、その途中に遮光部材３３が配置されており、この遮光部材３３により、マイクロレンズ３４により集光されて被照射体３６に照射されたレーザビームのビーム形状を、例えば、矩形に整形することができる。従って、図１（ａ）に示すように、チャネル領域形成予定領域が矩形であっても、マイクロレンズ３４によりその領域を選択的に照射することができる。
次いで、図５（ａ）に示すように、ポリシリコン膜４及び第１のａ−Ｓｉ：Ｈ膜４ａの層の上の全面に、第２のａ−Ｓｉ：Ｈ膜５ａを、例えば２０００〜３０００Åの厚さに形成する。この第２のａ−Ｓｉ：Ｈ膜５ａの成膜条件は、第１のａ−Ｓｉ：Ｈ膜４ａの成膜条件と同様である。その後、基板をチャンバから取り出さずに連続的に、図５（ｂ）に示すように、ａ−Ｓｉ：Ｈ膜５ａの上に、ｎ＋Ｓｉ膜６ａを、例えば５００Å程度の厚さに形成する。このｎ＋Ｓｉ膜６ａは、シランにホスフィン等のＰを含有するガスを混合したガスを原料ガスとして、プラズマＣＶＤにより成膜することができる。この場合に、Ｈ２ガスを原料ガスに混合することもできる。次いで、基板を取り出し、図５（ｃ）に示すように、ａ−Ｓｉ：Ｈ膜４ａ、ａ−Ｓｉ：Ｈ膜５ａ及びｎ＋膜６ａを、ポリシリコン膜４の上方の部分と、ポリシリコン膜４の側面のａ−Ｓｉ：Ｈ膜４ａのみを残して、他の部分を除去し、アイランド状のチャネル領域をパターン形成する。
その後、図６（ａ）に示すように、ｎ＋Ｓｉ膜６ａの端部に接触するようにして、ドレイン電極７ａ及びソース電極７ｂを、例えば２０００〜５０００Åの厚さに形成する。次いで、図６（ｂ）に示すように、これらのドレイン電極７ａ及びソース電極７ｂをマスクとして、ｎ＋Ｓｉ膜６ａをエッチング除去することにより、ドレイン電極７ａ及びソース電極７ｂとａ−Ｓｉ：Ｈ膜５との間にのみｎ＋膜６を残す。
その後、図６（ｃ）に示すように、ＳｉＮ膜からなる保護膜８を全面に形成する。図６（ｃ）には、図１（ｂ）の構造の対応する部分の符号を括弧書きで示している。図６（ｃ）に示す構造は、ソース・ドレイン電極とａ−Ｓｉ：Ｈ膜との間に、ｎ＋Ｓｉ膜６を設けた点が、図１（ｂ）の構造と異なる。このｎ＋Ｓｉ膜６は、ソース・ドレイン電極とａ−Ｓｉ：Ｈ膜との間の密着性を高め、接触抵抗を下げるためのものである。しかし、このｎ＋Ｓｉ膜の形成は任意であり、図１に示すようにｎ＋Ｓｉ膜を形成しなくても良く、又は他の手段で、ソース・ドレイン電極とａ−Ｓｉ：Ｈ膜との間の接触抵抗の低減を図ってもよい。
このようにして、図１に示す薄膜トランジスタを製造することができる。上記製造方法においては、マイクロレンズアレイを使用して、薄膜トランジスタのチャネル領域にのみレーザビームを照射することができるので、このレーザビームの照射によるａ−Ｓｉ：Ｈ膜のアニールにより、チャネル領域形成予定領域のみ結晶化してアイランド状のポリシリコン膜４を形成することができる。よって、ポリシリコン膜１３（４）の側面及び上面をａ−Ｓｉ：Ｈ膜１４（４ａ）が覆う構造の薄膜トランジスタを容易に製造することができる。
また、上述の説明から明らかなように、本実施形態の逆スタガ構造の薄膜トランジスタを、液晶表示装置の表示部の画素トランジスタとして使用することにより、表示部の画素トランジスタの高速化及び漏れ電流の低減による電位安定化が可能となる。また、本実施形態の逆スタガ構造の薄膜トランジスタを、液晶表示装置の周辺駆動回路のトランジスタとして使用することもでき、本実施形態の薄膜トランジスタは、チャネル領域にポリシリコン膜を使用しているので、高速動作が可能である。いずれにおいても、本実施形態の薄膜トランジスタは、オン電流が高く、オフ電流が低いので、液晶表示装置のトランジスタとして好適である。
１，１０：ガラス基板
２，１１：ゲート電極
３，１２：ゲート絶縁膜
４，１３：ポリシリコン膜
４ａ，５，５ａ，１４：ａ−Ｓｉ：Ｈ膜
６，６ａ：ｎ＋膜
７ａ，１５ａ：ドレイン電極
７ｂ，１５ｂ：ソース電極
８，１６：保護膜

Claims (5)

  1. 絶縁性基板と、この絶縁性基板の上に形成されたゲート電極と、このゲート電極上に形成されたゲート絶縁膜と、このゲート絶縁膜上の前記ゲート電極に対応する位置にアイランド状に形成されたポリシリコン膜と、このポリシリコン膜の上面及び側面を覆うように形成されたアモルファスシリコン膜と、このアモルファスシリコン膜の両端部に電気的に接続するように形成されたソース・ドレイン電極と、を有し、前記ポリシリコン膜は、第１のアモルファスシリコン膜を全面に形成した後、前記アイランドの部分のみをアニールして結晶化したものであり、前記アモルファスシリコン膜における前記ポリシリコン膜の側面を覆う部分は、前記第１のアモルファスシリコン膜の前記アイランドの周辺部分を残して他の部分を除去することにより形成したものであり、前記アモルファスシリコン膜における前記ポリシリコン膜の上面を覆う部分は、第２のアモルファスシリコン膜により形成されたものであることを特徴とする逆スタガ構造の薄膜トランジスタ。
  2. 前記ゲート絶縁膜はＳｉＮ膜であることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 絶縁性基板上にゲート電極を形成する工程と、前記ゲート電極を含む前記基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１のアモルファスシリコン膜を形成する工程と、前記第１のアモルファスシリコン膜に対し前記ゲート電極に対応するアイランド状領域にレーザ光を照射してこの領域をポリシリコン膜に改質する工程と、この改質ポリシリコン領域及び第１のアモルファスシリコン領域上に第２のアモルファスシリコン膜を形成する工程と、前記改質ポリシリコン膜の上面及び側面を覆うアモルファスシリコン膜を残して他の部分のアモルファスシリコン膜を除去する工程と、残存したアモルファスシリコン膜の両端部に電気的に接続するようにソース・ドレイン電極を形成する工程と、を有することを特徴とする逆スタガ構造の薄膜トランジスタの製造方法。
  4. 前記レーザ光の照射工程において、複数個のマイクロレンズを配置したマイクロレンズアレイによりレーザ光を集光して複数個のレーザビームを得、マトリクス状に配置された複数個の薄膜トランジスタの前記アイランド状領域を前記各レーザビームにより照射して、複数個の薄膜トランジスタのポリシリコン領域を形成することを特徴とする請求項３に記載の薄膜トランジスタの製造方法。
  5. 前記請求項１又は２に記載の薄膜トランジスタを、表示部の画素トランジスタとして使用することを特徴とする液晶表示装置。
JP2009173709A 2009-07-24 2009-07-24 薄膜トランジスタ、その製造方法及び液晶表示装置 Active JP5470519B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009173709A JP5470519B2 (ja) 2009-07-24 2009-07-24 薄膜トランジスタ、その製造方法及び液晶表示装置
KR1020127004740A KR101713360B1 (ko) 2009-07-24 2010-07-16 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치
PCT/JP2010/062075 WO2011010611A1 (ja) 2009-07-24 2010-07-16 薄膜トランジスタ、その製造方法及び液晶表示装置
KR1020177003103A KR101803691B1 (ko) 2009-07-24 2010-07-16 박막 트랜지스터, 그 제조 방법 및 액정 표시 장치
CN201080033821.5A CN102576733B (zh) 2009-07-24 2010-07-16 薄膜晶体管、其制造方法及液晶显示装置
TW099124143A TWI509810B (zh) 2009-07-24 2010-07-22 薄膜電晶體及其製造方法與液晶顯示裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009173709A JP5470519B2 (ja) 2009-07-24 2009-07-24 薄膜トランジスタ、その製造方法及び液晶表示装置

Publications (2)

Publication Number Publication Date
JP2011029411A JP2011029411A (ja) 2011-02-10
JP5470519B2 true JP5470519B2 (ja) 2014-04-16

Family

ID=43499084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009173709A Active JP5470519B2 (ja) 2009-07-24 2009-07-24 薄膜トランジスタ、その製造方法及び液晶表示装置

Country Status (5)

Country Link
JP (1) JP5470519B2 (ja)
KR (2) KR101803691B1 (ja)
CN (1) CN102576733B (ja)
TW (1) TWI509810B (ja)
WO (1) WO2011010611A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004682B2 (en) 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask
US11024503B2 (en) 2016-03-04 2021-06-01 Sakai Display Products Corporation Laser annealing device, mask, thin film transistor, and laser annealing method

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
WO2014061762A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2016072024A1 (ja) * 2014-11-07 2016-05-12 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
JP6471379B2 (ja) 2014-11-25 2019-02-20 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
CN104460165B (zh) * 2014-12-31 2017-06-16 深圳市华星光电技术有限公司 一种液晶显示器和液晶面板以及阵列基板
WO2016157313A1 (ja) * 2015-03-27 2016-10-06 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル
JPWO2016157351A1 (ja) * 2015-03-30 2018-01-18 堺ディスプレイプロダクト株式会社 薄膜トランジスタ及び表示パネル
WO2016170571A1 (ja) * 2015-04-20 2016-10-27 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
CN108028201B (zh) * 2015-09-17 2021-06-04 堺显示器制品株式会社 薄膜晶体管和薄膜晶体管的制造方法
JP6480593B2 (ja) 2015-09-18 2019-03-13 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法及び薄膜トランジスタ
WO2017072921A1 (ja) * 2015-10-29 2017-05-04 堺ディスプレイプロダクト株式会社 薄膜トランジスタ基板の製造方法
CN105633101A (zh) * 2016-04-01 2016-06-01 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
CN105870203B (zh) * 2016-06-24 2019-05-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN109997213A (zh) 2016-09-28 2019-07-09 堺显示器制品株式会社 激光退火装置和激光退火方法
USD944655S1 (en) 2019-11-29 2022-03-01 Jirasak Rattanapaibooncharoen Double cup carrier

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) * 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2814319B2 (ja) * 1991-08-29 1998-10-22 株式会社日立製作所 液晶表示装置及びその製造方法
JPH0563196A (ja) 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
US5413958A (en) * 1992-11-16 1995-05-09 Tokyo Electron Limited Method for manufacturing a liquid crystal display substrate
JPH07162006A (ja) * 1993-12-09 1995-06-23 Hitachi Ltd 薄膜半導体装置及びその製造方法
JP2005057056A (ja) * 2003-08-04 2005-03-03 Sharp Corp 薄膜トランジスタおよびその製造方法
JP2005311164A (ja) * 2004-04-23 2005-11-04 Nikon Corp レーザアニール装置
KR20070063969A (ko) * 2005-12-16 2007-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008140984A (ja) 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
KR20080061924A (ko) * 2006-12-28 2008-07-03 엘지디스플레이 주식회사 박막트랜지스터 기판과 이의 제조방법
JP5226259B2 (ja) * 2007-08-21 2013-07-03 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20090028318A (ko) * 2007-09-14 2009-03-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조 방법
JP2009076707A (ja) * 2007-09-21 2009-04-09 Hitachi Displays Ltd 表示装置の製造方法
JP5309387B2 (ja) * 2007-09-28 2013-10-09 株式会社日立製作所 半導体層とこの半導体層を用いた半導体装置および表示装置
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024503B2 (en) 2016-03-04 2021-06-01 Sakai Display Products Corporation Laser annealing device, mask, thin film transistor, and laser annealing method
US11004682B2 (en) 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask

Also Published As

Publication number Publication date
TW201115742A (en) 2011-05-01
KR20170017008A (ko) 2017-02-14
KR20120033353A (ko) 2012-04-06
CN102576733B (zh) 2015-04-22
CN102576733A (zh) 2012-07-11
KR101713360B1 (ko) 2017-03-22
TWI509810B (zh) 2015-11-21
JP2011029411A (ja) 2011-02-10
WO2011010611A1 (ja) 2011-01-27
KR101803691B1 (ko) 2017-12-28

Similar Documents

Publication Publication Date Title
JP5470519B2 (ja) 薄膜トランジスタ、その製造方法及び液晶表示装置
US5895935A (en) Display device having a switch with floating regions in the active layer
JP2010003910A (ja) 表示素子
JPWO2002095834A1 (ja) 薄膜トランジスタ及びアクティブマトリクス型表示装置及びそれらの製造方法
WO2016157351A1 (ja) 薄膜トランジスタ及び表示パネル
JPWO2016170571A1 (ja) 薄膜トランジスタの製造方法及び表示パネル
JP6334057B2 (ja) 薄膜トランジスタ及び表示パネル
WO2016072024A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
JP2008085091A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、および表示装置
JP4683696B2 (ja) 半導体装置の作製方法
JP5363009B2 (ja) 表示装置およびその製造方法
JP4986333B2 (ja) 半導体装置の作製方法
JP4656685B2 (ja) 半導体装置
KR20080047773A (ko) 폴리실리콘 박막 트랜지스터 기판 및 그 제조 방법
TW583890B (en) Manufacturing method of active type organic electroluminescent display
JP2734359B2 (ja) 薄膜トランジスタ及びその製造方法
JP4545260B2 (ja) 半導体装置の作製方法
KR20100065739A (ko) 전자 디바이스의 제조방법
KR20100130523A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
JP4637333B2 (ja) 半導体装置の作製方法
KR100620888B1 (ko) 비정질 반도체 박막의 결정화 방법을 이용한 박막 트랜지스터의 제조방법
JP3788021B2 (ja) 薄膜トランジスタおよびその製造方法
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
KR100678737B1 (ko) 다결정실리콘 박막트랜지스터 어레이 기판 제조방법
JP3788022B2 (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250