JP5467241B2 - メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 - Google Patents
メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 Download PDFInfo
- Publication number
- JP5467241B2 JP5467241B2 JP2010531886A JP2010531886A JP5467241B2 JP 5467241 B2 JP5467241 B2 JP 5467241B2 JP 2010531886 A JP2010531886 A JP 2010531886A JP 2010531886 A JP2010531886 A JP 2010531886A JP 5467241 B2 JP5467241 B2 JP 5467241B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- compound
- electrode
- applying
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 45
- 230000005684 electric field Effects 0.000 claims description 18
- 229910052761 rare earth metal Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 229910052691 Erbium Inorganic materials 0.000 claims description 8
- 229910052775 Thulium Inorganic materials 0.000 claims description 8
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052793 cadmium Inorganic materials 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910052742 iron Inorganic materials 0.000 claims description 8
- 229910052749 magnesium Inorganic materials 0.000 claims description 8
- 229910052748 manganese Inorganic materials 0.000 claims description 8
- 229910052727 yttrium Inorganic materials 0.000 claims description 8
- 229910052725 zinc Inorganic materials 0.000 claims description 8
- 229910052692 Dysprosium Inorganic materials 0.000 claims description 7
- 229910052689 Holmium Inorganic materials 0.000 claims description 7
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052706 scandium Inorganic materials 0.000 claims description 7
- 238000003860 storage Methods 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 16
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000005291 magnetic effect Effects 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910017112 Fe—C Inorganic materials 0.000 description 2
- 229910052765 Lutetium Inorganic materials 0.000 description 2
- 239000000443 aerosol Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 229940126062 Compound A Drugs 0.000 description 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 description 1
- 229910052789 astatine Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- LIKBJVNGSGBSGK-UHFFFAOYSA-N iron(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Fe+3].[Fe+3] LIKBJVNGSGBSGK-UHFFFAOYSA-N 0.000 description 1
- 229910003443 lutetium oxide Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- MPARYNQUYZOBJM-UHFFFAOYSA-N oxo(oxolutetiooxy)lutetium Chemical compound O=[Lu]O[Lu]=O MPARYNQUYZOBJM-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置に関する。
従来、電子計算機では、いわゆるＤＲＡＭ(Dynamic Random Access Memory)と呼ばれている記憶装置が一般的に用いられている。
このＤＲＡＭは、半導体基板に形成したコンデンサとトランジスタで構成しており、トランジスタによってコンデンサに蓄積する電荷量を制御することにより、「０」または「１」の１ビット分のデータを記憶している。
ＤＲＡＭでは、コンデンサに蓄積した電荷が経時的に減少するために、一定時間ごとにコンデンサに対して再充電を行って、記憶しているデータを保持するリフレッシュ処理が必要となっている。
また、最近では、ＤＲＡＭのようにリフレッシュ処理を行うことなくデータを長期間記憶可能とした、いわゆるＭＲＡＭ(Magnetroresistive Random Access Memory)も用いられるようになっている。
ＭＲＡＭでは、自由な方向に磁化可能とした自由磁化層と、一定の方向に磁化された固定磁化層とを積層させて、強磁性トンネル接合素子を形成しており、この強磁性トンネル接合素子で「０」または「１」の１ビット分のデータを記憶している。
すなわち、強磁性トンネル接合素子では、自由磁化層の磁化の方向と固定磁化層の磁化の方向とが平行状態となっている場合と、反平行状態となっている場合とで電気抵抗の大きさが異なっており、この異なる電気抵抗の状態を利用して１ビット分のデータを記憶している（例えば、特許文献１参照。）。
したがって、ＭＲＡＭでは、自由磁化層を所定の方向に向けて磁化することによりデータを書き込むことができる。
特開平１１−０９７７６６号公報
しかしながら、ＭＲＡＭでは、自由磁化層を所定の方向に向けて磁化するために、アンペールの法則に基づいて所定の電流を流しており、しかも、自由磁化層に所定の閾値以上の磁場を作用させる必要があるため、比較的大きな電流を流す必要があって、消費電力が大きいという問題があった。
また、ＤＲＡＭの場合でも、リフレッシュ処理にともなって電力が消費されるため、消費電力をより小さくすることが困難となっていた。
本発明者らは、希土類元素を含有した層状三角格子構造を有する化合物の研究を行う中で、この化合物の誘電特性を利用することにより消費電力の小さいメモリ素子を提供できることに思い至り、本発明を成したものである。
本発明のメモリ素子では、電圧を印加することにより電気抵抗が変化する抵抗体と、この抵抗体に所定の電圧を印加するための電圧印加用の電極とを有するメモリ素子であって、前記抵抗体は、Ｗ層を有し希土類元素を含有した層状三角格子構造の化合物で構成され、外部から電場を作用させることによりＷ層中に正電荷の役割を有する領域と負電荷の役割を有する領域を生じさせて電気双極子の状態を制御し、該電気双極子の状態に応じて異なる電気抵抗を生じさせるものであり、前記抵抗体を、Ｒを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも１種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、ｎを１以上の整数、ｍを０以上の整数、δを０以上0.2以下の実数として、(RMbO 3-δ ) n (MaO) m として表される層状三角格子構造を有する化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物で構成することとした。
さらに、本発明のメモリ素子では以下の点にも特徴を有するものである。すなわち、
（１）電圧印加用の電極は２つ１組として抵抗体を挟んで対向させて設けるとともに、電圧印加用の電極を抵抗体の電気抵抗を検出するための電圧検出用の電極と兼用していること。
（２）電圧印加用の電極は抵抗体を構成している化合物のｃ軸方向に離隔させて設けたこと。
（１）電圧印加用の電極は２つ１組として抵抗体を挟んで対向させて設けるとともに、電圧印加用の電極を抵抗体の電気抵抗を検出するための電圧検出用の電極と兼用していること。
（２）電圧印加用の電極は抵抗体を構成している化合物のｃ軸方向に離隔させて設けたこと。
また、本発明のメモリ素子の製造方法では、電圧を印加することにより電気抵抗が変化する抵抗体と、抵抗体に所定の電圧を印加するための電圧印加用の電極とを有するメモリ素子の製造方法であって、前記抵抗体は、Ｗ層を有し希土類元素を含有した層状三角格子構造の化合物で構成され、外部から電場を作用させることによりＷ層中に正電荷の役割を有する領域と負電荷の役割を有する領域を生じさせて電気双極子の状態を制御し、該電気双極子の状態に応じて異なる電気抵抗を生じさせるものであり、前記抵抗体を、Ｒを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも１種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、ｎを１以上の整数、ｍを０以上の整数、δを０以上0.2以下の実数として、(RMbO 3-δ ) n (MaO) m として表される層状三角格子構造を有する化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物で形成する工程を有することとした。
また、本発明の記憶装置では、電圧を印加することにより電気抵抗が変化する抵抗体と、抵抗体に所定の電圧を印加するための電圧印加用の電極とをそれぞれ有する複数のメモリ素子を備えた記憶装置であって、前記抵抗体は、Ｗ層を有し希土類元素を含有した層状三角格子構造を有する化合物で構成され、外部から電場を作用させることによりＷ層中に正電荷の役割を有する領域と負電荷の役割を有する領域を生じさせて電気双極子の状態を制御し、該電気双極子の状態に応じて異なる電気抵抗を生じさせるものであり、前記抵抗体を、Ｒを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも１種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、ｎを１以上の整数、ｍを０以上の整数、δを０以上0.2以下の実数として、(RMbO 3-δ ) n (MaO) m として表される層状三角格子構造を有する化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物で構成することとした。
本発明によれば、抵抗体の異なる抵抗値を利用して所定のデータを記憶するメモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置において、抵抗体を希土類元素を含有した層状三角格子構造を有する化合物で構成することにより、抵抗体に所定の電圧を印加することにより電気抵抗を変化させて、データを記憶させることができる。
しかも、この抵抗体を用いて形成したメモリ素子では、リフレッシュ処理が不要となることにより消費電力の低減を図ることができ、さらに、抵抗体が微細化することができることによって、小型化による消費電力の低減を図ることもできる。
10,40,70 絶縁基板
21,21",51,81 第１電極
22,22',22",52,82 第２電極
30,30',30",60,90 抵抗体
21,21",51,81 第１電極
22,22',22",52,82 第２電極
30,30',30",60,90 抵抗体
本発明のメモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置では、電圧を印加することにより電気抵抗が変化する抵抗体を用いてメモリ素子を構成しているものである。
特に、抵抗体は、希土類元素を含有した層状三角格子構造を有する化合物で構成したものである。
具体的には、Ｒを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも１種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、ｎを１以上の整数、ｍを０以上の整数、δを０以上0.2以下の実数として、(RMbO3-δ)n(MaO)mとして表される化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物である。
以下において、ＲをLuとし、Ma及びMbをFeとしたLuFe2O4を代表例として、層状三角格子構造を有する化合物を説明する。
LuFe2O4は、以下の手順により生成できる。
（１）酸化ルテチウム(Lu2O3)と酸化鉄(III)(Fe2O3)とを１：２の割合で混合するとともに、ボールミルで約１時間混合し、混合物を生成する。
（２）前記混合物を所定形状に成形して、酸素雰囲気下で、24時間、800℃に加熱して仮焼成体を生成する。
（３）ＦＺ(Floating Zone)法によって前記仮焼成体を本焼成することにより、単結晶のLuFe2O4とする。このとき、一酸化炭素と二酸化炭素の混合ガスであるCO−CO2混合ガスの雰囲気下で結晶成長させている。
（１）酸化ルテチウム(Lu2O3)と酸化鉄(III)(Fe2O3)とを１：２の割合で混合するとともに、ボールミルで約１時間混合し、混合物を生成する。
（２）前記混合物を所定形状に成形して、酸素雰囲気下で、24時間、800℃に加熱して仮焼成体を生成する。
（３）ＦＺ(Floating Zone)法によって前記仮焼成体を本焼成することにより、単結晶のLuFe2O4とする。このとき、一酸化炭素と二酸化炭素の混合ガスであるCO−CO2混合ガスの雰囲気下で結晶成長させている。
なお、単結晶を生成する本焼成では、CO−CO2混合ガスの代わりにCO2−H2混合ガスを用いてもよく、還元雰囲気で酸素分圧を制御しながら焼成することにより酸素の量を調整している。
単結晶のLuFe2O4の結晶構造について、図１及び図２を用いて説明する。なお、説明の便宜上、LuFe2O4の結晶構造は、結晶中のFeイオンにおいてFe3+とFe2+の規則構造が出現していない、いわゆる電荷秩序化前の状態としている。
図１は、平面視における各元素の配置の概略説明図であり、元素Ａの三角格子と、元素Ｂの三角格子と、元素Ｃの三角格子の位置関係を示している。以下において、元素Ａの三角格子における格子点の位置を「Ａ位置」、元素Ｂの三角格子における格子点の位置を「Ｂ位置」、元素Ｃの三角格子における格子点の位置を「Ｃ位置」と呼ぶこととする。
図２は、側面視における各元素の配置の概略説明図であり、最上層から下方に向けて以下の順番で所定の位置に各元素が位置している。
Lu−Ｂ位置
O −Ｃ位置
Fe−Ｃ位置
O −Ｂ位置
O −Ｃ位置
Fe−Ｂ位置
O −Ｂ位置
Lu−Ｃ位置
O −Ａ位置
Fe−Ａ位置○
O −Ｃ位置○
O −Ａ位置○
Fe−Ｃ位置○
O −Ｃ位置
Lu−Ａ位置
O −Ｂ位置
Fe−Ｂ位置
O −Ａ位置
O −Ｂ位置
Fe−Ａ位置
O −Ａ位置
Lu−Ｂ位置
Lu−Ｂ位置
O −Ｃ位置
Fe−Ｃ位置
O −Ｂ位置
O −Ｃ位置
Fe−Ｂ位置
O −Ｂ位置
Lu−Ｃ位置
O −Ａ位置
Fe−Ａ位置○
O −Ｃ位置○
O −Ａ位置○
Fe−Ｃ位置○
O −Ｃ位置
Lu−Ａ位置
O −Ｂ位置
Fe−Ｂ位置
O −Ａ位置
O −Ｂ位置
Fe−Ａ位置
O −Ａ位置
Lu−Ｂ位置
このうち、○印を付した４層で構成される部分をＷ層(W-Layer)と呼んでおり、このＷ層を有していることがLuFe2O4の特徴点となっている。
また、LuFe2O4以外の層状三角格子構造を有する化合物でも同様にＷ層が形成されていることが知られている。
Ｗ層は三角格子の積層構造となっており、LuFe2O4において同数のFe2+とFe3+とを存在させることにより、電荷のフラストレーションを生じさせている。
これにより、LuFe2O4では、Ｗ層中においてFe3+の多い領域が正電荷の役割を持ち、一方、Fe2+の多い領域が負電荷の役割を持つこととなって、電気双極子（電気分極）が現れることとなっている。
しかも、LuFe2O4では、外部から電場を作用させることにより電気双極子の状態を制御でき、この電気双極子の状態に応じてLuFe2O4が異なる電気抵抗を有することとなっている。
このように、希土類元素を含有した層状三角格子構造を有する化合物はＷ層を有するとともに、外部から加えた電場によってＷ層中の電荷秩序構造を制御して異なる電気抵抗の状態を生じさせることができることから、メモリ素子を構成できる。
すなわち、本発明のメモリ素子は、図３に示すように、所定の絶縁基板10上に第１電極21と、抵抗体30と、第２電極22とを下から順次積層させて形成しており、第１電極21と第２電極22を所定の電位として抵抗体30に電場を作用させることにより抵抗体30の電気抵抗を変更可能としている。
第１電極21と第２電極22には、図示しない電圧印加装置を接続して、第１電極21と第２電極22の間の抵抗体30に所定の電場を作用させることとしている。
すなわち、電圧印加装置では、第１電極21の方を第２電極22よりも高電位とするか、第２電極22の方を第１電極21よりも高電位とするかによって抵抗体30に作用させる電場の向きを調整し、抵抗体30を電気抵抗の異なる２つの状態に変更可能としている。ただし、抵抗体30の電気抵抗を変更するためには、所定の閾値以上の電場を抵抗体30に作用させる必要がある。
第１電極21及び第２電極22は、AuやCuなどの導電性の高い金属を用いて構成している。
抵抗体20は、本実施形態ではLuFe2O4としている。なお、抵抗体20はLuFe2O4に限定するものではなく、Ｒを、In,Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ti,Ca,Sr,Ce,Sn,Hfから選ばれる少なくとも１種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、ｎを１以上の整数、ｍを０以上の整数、δを０以上0.2以下の実数として、(RMbO3-δ)n(MaO)mとして表される層状三角格子構造を有する化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物を用いることができる。以下においては、抵抗体20はLuFe2O4として説明する。
上述したメモリ素子は、次のようにして形成することができる。
まず、絶縁基板10上にスパッタ法などによって第１金属層を形成する。
次いで、この第１金属層上に微粒子状としたLuFe2O4を用いて、ＣＶＤ(Chemical Vapor Deposition)法、スパッタ法、ＭＢＥ(Molecular Beam Epitaxy)法、あるいはエアロゾルデポジション法などによって形成して抵抗体層を形成する。
次いで、この抵抗体層上にスパッタ法などによって第２金属層を形成する。
その後、この第２金属層の上面にエッチング用のマスクを形成して、エッチングあるいは電子線リソグラフィーにより第２金属層と、抵抗体層と、第１金属層を順次エッチングすることにより、第１電極21、抵抗体30、第２電極22を形成している。なお、抵抗体層は、LuFe2O4の単結晶である方が望ましいが、多結晶であってもよい。
抵抗体層を形成する場合には、LuFe2O4のｃ軸方向を、第１電極21と第２電極22の対向方向に一致させている。なお、LuFe2O4のｃ軸方向は、第１電極21と第２電極22の対向方向に必ずしも完全に一致させておく必要はなく、少なくともLuFe2O4のｃ軸方向が、第１電極21と第２電極22の対向方向と直交していなければよい。
このように、抵抗体に希土類元素を含有した層状三角格子構造を有する化合物を用いることにより、抵抗体の電気抵抗を容易に切り替えることができるので、消費電力の小さいメモリ素子とすることができる。
特に、抵抗体に所定の電圧を印加する２つ１組の第１電極21と第２電極22を、化合物のｃ軸方向に離隔させて設けることにより、第１電極21と第２電極22で形成した電場によって抵抗体30の電気抵抗を効果的に変えることができ、さらなる低消費電力化を図ることができる。
図１に示したメモリ素子では、第１電極21と第２電極22、及び抵抗体30の幅寸法を同寸法としているが、例えば、図４に示すように、第２電極22'を第１電極21及び抵抗体30よりも小さい幅寸法としてもよい。
さらには、図５に示すように、第２電極22'を抵抗体30'よりも小さい幅寸法とするとともに、抵抗体30'を第１電極21よりも小さい幅寸法としてもよい。
あるいは、図６に示すように、第１電極21"と第２電極22"の幅寸法を、抵抗体30"の幅寸法よりも小さくしてもよい。
また、第１電極21と第２電極22は上下方向に離隔させて形成する場合だけでなく、例えば、図７に示すように、絶縁基板40の面方向に所定寸法だけ離隔させて第１電極51と第２電極52を設け、第１電極51と第２電極52の間に希土類元素を含有した層状三角格子構造を有する化合物からなる抵抗体60を設けてもよい。
この場合、絶縁基板40上には、微粒子状としたLuFe2O4を用いて、ＣＶＤ法、スパッタ法、ＭＢＥ法、あるいはエアロゾルデポジション法などによって抵抗体層をあらかじめ形成し、この抵抗体層を電子線リソグラフィーなどによって所定のセル形状として抵抗体60を形成している。
その後、絶縁基板40上には、スパッタ法などによって金属層を形成して抵抗体60を被覆し、第１電極51及び第２電極52を形成するためのエッチング用の第１マスクを形成して金属層をエッチングすることにより、絶縁基板40の面方向に第１電極51と、抵抗体60と、第２電極52を配設している。なお、抵抗体60を第１電極51と第２電極52よりも先に形成するのではなく、第１電極51と第２電極52を抵抗体60よりも先に形成してもよい。
ここで、図７に示すように絶縁基板40の面方向に第１電極51と、抵抗体60と、第２電極52を配設する場合には、抵抗体60を構成する化合物のｃ軸方向を絶縁基板40の面方向としている。
すなわち、表面の結晶面を調整した絶縁基板40を用いて抵抗体60を形成することにより、抵抗体60を構成する化合物のｃ軸方向を絶縁基板10の面方向とすることができる。本実施形態では、絶縁基板40にはScAlMgO4を用いている。
上述した実施形態では、第１電極21,51と第２電極22,52によって抵抗体30,60に作用させる電場の方向が、絶縁基板10の垂直方向と、絶縁基板40の面方向とのいずれかとなっているが、場合によっては、図８に示すように、絶縁基板70の上面に設けた第１電極81に対して、抵抗体90を挟んで第２電極82を斜め上方位置に設けてもよい。
上述したメモリ素子を用いて記憶装置を構成することができる。記憶装置では、図９に示すように、記憶容量に応じた数のメモリ素子ｍを行列状に配設している。
メモリ素子ｍの第１電極には第１配線101を接続し、メモリ素子ｍの第２電極には、制御用トランジスタｔを介して第２配線102を接続している。
本実施形態の記憶装置では、図９中において縦方向に並んだメモリ素子ｍは１本の第１配線101を共用しており、図９中において横方向に並んだメモリ素子ｍは１本の第２配線102を共用している。
第１配線101は第１ドライバ回路103に接続し、第２配線102は第２ドライバ回路104にして、第１ドライバ回路103と第２ドライバ回路104によって、第１配線101及び第２配線102を介してメモリ素子ｍに所定の電場を作用させるようにしている。
第１ドライバ回路103と第２ドライバ回路104は、それぞれ図示しない主制御部から入力された制御信号によって制御している。
制御用トランジスタｔのゲートには、それぞれ制御信号線105を接続しており、この制御信号線105は第３ドライバ回路106に接続して、第３ドライバ回路106から制御信号線105に出力された制御信号によって制御用トランジスタｔのオン・オフの切替制御を行っている。
図９中において横方向に並んだ制御用トランジスタｔは１本の制御信号線105を共用している。第３ドライバ回路106も図示しない主制御部から入力された制御信号によって制御している。
このように構成した記憶装置において所定のデータを記憶する場合には、第１ドライバ回路103で所定のデータを記憶するメモリ素子ｍに接続した第１配線101を第１の電位とし、第２ドライバ回路104で所定のデータを記憶するメモリ素子ｍに接続した第２配線102を第２の電位として、第３ドライバ回路106で所定のデータを記憶するメモリ素子ｍに接続した制御用トランジスタｔにオン信号を入力している。
したがって、第１の電位となった第１電極と、第２の電位となった第２電極によって、メモリ素子ｍの抵抗体に所定の電場を作用させることができ、抵抗体の電気抵抗を所定の電気抵抗としている。
なお、図９中において横方向に並んだ制御用トランジスタｔは１本の制御信号線105を共用しているため、所定のデータを記憶するメモリ素子ｍに接続した制御用トランジスタｔだけでなく、横方向に並んだ全ての制御用トランジスタｔがオン状態となっている。
このとき、所定のデータを記憶するメモリ素子ｍ以外のメモリ素子ｍには、第１ドライバ回路103と第２ドライバ回路104によって、それぞれのメモリ素子ｍの第１電極と第２電極を同電位とすることにより、メモリ素子ｍに無意味なデータが書き込まれることを防止している。
一方、所定のメモリ素子ｍからデータを読み出す場合には、第３ドライバ回路106でデータを読み出すメモリ素子ｍに接続した制御用トランジスタｔにオン信号を入力し、第１ドライバ回路103と第２ドライバ回路104とによって第１配線101及び第２配線102を介してデータを読み出すメモリ素子ｍに所定の読み出し用の電流を流している。
そして、この読み出し用の電流の値を第１ドライバ回路103または第２ドライバ回路104で検出し、この電流の値と所定の閾値との比較を行って、メモリ素子ｍの抵抗状態を検出してデータを読み出している。
なお、メモリ素子ｍからデータを読み出す際には、メモリ素子ｍにおける抵抗体において抵抗状態が変化する電場よりも小さい電場でが作用する状態として、データの読み出しにともなってメモリ素子ｍで記憶されているデータが書き換えられないようにしている。
このように、メモリ素子ｍでは、データを書き込む場合と、データを読み出す場合とで第１電極及び第２電極を共用し、第１電極と第２電極を抵抗体の電気抵抗を検出するための電圧検出用の電極としても用いることにより、メモリ素子ｍの構造が複雑化することを防止でき、極めて容易にメモリ素子ｍを形成することができる。
本発明によれば、低消費電力のメモリ装置を提供できる。
Claims (5)
- 電圧を印加することにより電気抵抗が変化する抵抗体と、
前記抵抗体に所定の電圧を印加するための電圧印加用の電極と
を有するメモリ素子であって、
前記抵抗体は、Ｗ層を有し希土類元素を含有した層状三角格子構造の化合物で構成され、外部から電場を作用させることによりＷ層中に正電荷の役割を有する領域と負電荷の役割を有する領域を生じさせて電気双極子の状態を制御し、該電気双極子の状態に応じて異なる電気抵抗を生じさせるものであり、
前記抵抗体を、Ｒを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも１種類の元素、
Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、
ｎを１以上の整数、
ｍを０以上の整数、
δを０以上0.2以下の実数として、(RMbO 3-δ ) n (MaO) m として表される層状三角格子構造を有する化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物で構成したメモリ素子。 - 前記電圧印加用の電極は２つ１組として前記抵抗体を挟んで対向させて設けるとともに、前記電圧印加用の電極を前記抵抗体の電気抵抗を検出するための電圧検出用の電極と兼用している請求項１に記載のメモリ素子。
- 前記電圧印加用の電極は、前記抵抗体を構成している前記化合物のｃ軸方向に離隔させ
て設けている請求項２に記載のメモリ素子。 - 電圧を印加することにより電気抵抗が変化する抵抗体と、
前記抵抗体に所定の電圧を印加するための電圧印加用の電極と
を有するメモリ素子の製造方法であって、
前記抵抗体は、Ｗ層を有し希土類元素を含有した層状三角格子構造の化合物で構成され、外部から電場を作用させることによりＷ層中に正電荷の役割を有する領域と負電荷の役割を有する領域を生じさせて電気双極子の状態を制御し、該電気双極子の状態に応じて異なる電気抵抗を生じさせるものであり、
前記抵抗体を、Ｒを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも１種類の元素、
Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、
ｎを１以上の整数、
ｍを０以上の整数、
δを０以上0.2以下の実数として、(RMbO 3-δ ) n (MaO) m として表される層状三角格子構造を有する化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物で形成する工程を有するメモリ素子の製造方法。 - 電圧を印加することにより電気抵抗が変化する抵抗体と、
前記抵抗体に所定の電圧を印加するための電圧印加用の電極と
をそれぞれ有する複数のメモリ素子を備えた記憶装置であって、
前記抵抗体は、Ｗ層を有し希土類元素を含有した層状三角格子構造を有する化合物で構成され、外部から電場を作用させることによりＷ層中に正電荷の役割を有する領域と負電荷の役割を有する領域を生じさせて電気双極子の状態を制御し、該電気双極子の状態に応じて異なる電気抵抗を生じさせるものであり、
前記抵抗体を、Ｒを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも１種類の元素、
Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも１種類の元素、
ｎを１以上の整数、
ｍを０以上の整数、
δを０以上0.2以下の実数として、(RMbO 3-δ ) n (MaO) m として表される層状三角格子構造を有する化合物、またはその化合物のＲの一部を正二価以下の元素により置換した化合物で構成した記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010531886A JP5467241B2 (ja) | 2008-09-30 | 2009-09-30 | メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008255376 | 2008-09-30 | ||
| JP2008255376 | 2008-09-30 | ||
| PCT/JP2009/067047 WO2010038786A1 (ja) | 2008-09-30 | 2009-09-30 | メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 |
| JP2010531886A JP5467241B2 (ja) | 2008-09-30 | 2009-09-30 | メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010038786A1 JPWO2010038786A1 (ja) | 2012-03-01 |
| JP5467241B2 true JP5467241B2 (ja) | 2014-04-09 |
Family
ID=42073545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010531886A Active JP5467241B2 (ja) | 2008-09-30 | 2009-09-30 | メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5467241B2 (ja) |
| WO (1) | WO2010038786A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9203022B2 (en) | 2013-07-23 | 2015-12-01 | Globalfoundries Inc. | Resistive random access memory devices with extremely reactive contacts |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368200A (ja) * | 2001-06-08 | 2002-12-20 | Sony Corp | 半導体記憶装置 |
| JP2006318982A (ja) * | 2005-05-10 | 2006-11-24 | Sony Corp | 記憶素子及びその製造方法、エッチング方法 |
| JP2007223886A (ja) * | 2005-11-22 | 2007-09-06 | Japan Synchrotron Radiation Research Inst | 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料 |
| JP2007280591A (ja) * | 2006-03-14 | 2007-10-25 | Qimonda Ag | メモリセル、メモリセルを備えたメモリ、およびメモリセル内にデータを書き込む方法 |
| JP2007317765A (ja) * | 2006-05-24 | 2007-12-06 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
| WO2009028426A1 (ja) * | 2007-08-24 | 2009-03-05 | National University Corporation Okayama University | 電子素子及び電気伝導度制御方法 |
-
2009
- 2009-09-30 WO PCT/JP2009/067047 patent/WO2010038786A1/ja active Application Filing
- 2009-09-30 JP JP2010531886A patent/JP5467241B2/ja active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002368200A (ja) * | 2001-06-08 | 2002-12-20 | Sony Corp | 半導体記憶装置 |
| JP2006318982A (ja) * | 2005-05-10 | 2006-11-24 | Sony Corp | 記憶素子及びその製造方法、エッチング方法 |
| JP2007223886A (ja) * | 2005-11-22 | 2007-09-06 | Japan Synchrotron Radiation Research Inst | 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料 |
| JP2007280591A (ja) * | 2006-03-14 | 2007-10-25 | Qimonda Ag | メモリセル、メモリセルを備えたメモリ、およびメモリセル内にデータを書き込む方法 |
| JP2007317765A (ja) * | 2006-05-24 | 2007-12-06 | Seiko Epson Corp | 強誘電体メモリおよびその製造方法 |
| WO2009028426A1 (ja) * | 2007-08-24 | 2009-03-05 | National University Corporation Okayama University | 電子素子及び電気伝導度制御方法 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6008060765; Ｎ．Ｉｋｅｄａ ｅｔ ａｌ．: '"Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ ｆｒｏｍ ｉｒｏｎ ｖａｌｅｎｃｅ ｏｒｄｅｒｉｎｇ ｉｎ ｔｈｅ ｃｈａｒｇｅ-ｆｒｕｓｔｒａｔｅｄ ｓｙｓｔｅｍ ＬｕＦｅ２Ｏ４"' Ｎａｔｕｒｅ Ｖｏｌ．４３６， Ｎｏ．７０５４， Ａｕｇｕｓｔ ２００５, 20050825, ｐｐ．１１３６-１１３８ * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010038786A1 (ja) | 2010-04-08 |
| JPWO2010038786A1 (ja) | 2012-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10734054B2 (en) | Magnetic structure based on synthetic antiferromagnetic free layer and derivative SOT-MRAM | |
| US7283386B2 (en) | Voltage-controlled magnetization reversal writing type magnetic random access memory device and method of writing and reading information using the same | |
| CN102160204B (zh) | 利用保护性侧壁钝化的磁性元件 | |
| US8368133B2 (en) | Memory constructions comprising magnetic materials | |
| KR100829556B1 (ko) | 자기 저항 램 및 그의 제조방법 | |
| US7193284B2 (en) | Magnetoresistance effect element, method of manufacture thereof, magnetic storage and method of manufacture thereof | |
| US8264023B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP5010565B2 (ja) | 磁気抵抗素子及び磁気メモリ | |
| JP2008028362A (ja) | 磁気抵抗素子及び磁気メモリ | |
| JP2008010590A (ja) | 磁気抵抗素子及び磁気メモリ | |
| US10170694B1 (en) | Magnetic memory | |
| KR20100131967A (ko) | 강자성 터널 접합 소자 및 강자성 터널 접합 소자의 구동 방법 | |
| JP4811627B2 (ja) | 磁気抵抗メモリデバイス及びアセンブリ、及び情報の記憶及び再生方法 | |
| KR20040092342A (ko) | 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리 | |
| US7485937B2 (en) | Tunnel junction device | |
| JP5467241B2 (ja) | メモリ素子及びその製造方法、並びにメモリ素子を備えた記憶装置 | |
| JP2001339110A (ja) | 磁気制御素子とそれを用いた磁気部品及びメモリー装置 | |
| US6590268B2 (en) | Magnetic control device, and magnetic component and memory apparatus using the same | |
| KR102311160B1 (ko) | 스핀 전달 토크 어플리케이션에서 사용할 수 있는 자기 접합부를 제조하기 위한 자기-조립 패턴 공정 | |
| CN113224232B (zh) | 基于底电极垂直向电压控制的sot-mram及制造、写入方法 | |
| KR20200019557A (ko) | 자기터널접합 소자 및 자기저항 메모리 장치 | |
| WO2021251003A1 (ja) | 磁気抵抗効果素子、半導体装置及び電子機器 | |
| JP2023039612A (ja) | 磁気記憶装置及び磁気記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5467241 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |