JP5456162B2

JP5456162B2 - バースト等化増幅器

Info

Publication number: JP5456162B2
Application number: JP2012520218A
Authority: JP
Inventors: 聡吉間; 雅樹野田; 正道野上
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2010-06-17
Filing date: 2010-06-17
Publication date: 2014-03-26
Anticipated expiration: 2030-06-17
Also published as: WO2011158360A1; JPWO2011158360A1

Description

本発明は、どのような入力光パワーレベルの信号に対しても、安定した周波数応答特性を実現するバースト等化増幅器に関する。

時分割多重方式を適用した１対多光通信システムのように、親局側受信器への入力信号強度が子局ごとに異なるようなシステムにおいては、親局側受信器における前置増幅器として、帰還抵抗値を入力信号強度ごとに変化させることで、入力ダイナミックレンジを確保する方式がよく用いられている（例えば、特許文献１）。

この結果、最小受信感度付近の入力光パワーに対しては、帰還抵抗値を大きくすることで利得を高くし、出力振幅を増加させる。しかしながら、前置増幅器のＧＢ積（ＧａｉｎＢａｎｄｗｉｄｔｈｐｒｏｄｕｃｔ：利得帯域幅積）は一定であるため、出力信号の周波数特性は、狭帯域化される。よって、最小受信感度付近の入力光パワーの信号が受信器に入力された場合には、立ち上がり立ち下がりの遅い波形が出力されることとなる。

一方、前記前置増幅器の後段に接続される増幅器は、常に、一定の利得および帯域を保持しており、前置増幅器からのアナログ振幅入力信号を一定振幅まで増幅し、後段の回路へと受け渡していた（例えば、非特許文献１）。

特許第４３６１０８７号公報

Eduard Sackinger，「Broadband Circuits for Optical Fiber Communication」,A John Wiley & Sons, Inc., pp. 4５〜47

しかしながら、従来技術には、以下のような課題がある。
従来の増幅器は、常に、一定の利得および帯域を有しているため、入力信号として振幅値の大きな信号が入力された場合には、リミッティング動作により、出力振幅一定で、かつ立ち上がり立ち下がり時間が速い出力信号波形が得られる。

一方、入力信号として立ち上がり立ち下がり時間が遅く、振幅値の小さな信号が入力された場合には、リミッティング動作により、出力振幅は一定になるものの、立ち上がり立ち下がりは遅いままの信号となる。このために、前述した前置増幅器から最小受信感度付近の光パワーの信号が入力された場合には、受信器全体の利得が足りずに、受信感度劣化を引き起こすという問題がある。

前置増幅器の高利得化が困難な１０Ｇｂ／ｓ以上の高速な時分割多重方式を適用した１対多光通信システムでは、後段の増幅器の識別感度も受信器全体の識別感度に影響を及ぼす可能性がある。しかしながら、従来の増幅器では、どのような信号に対しても一定の利得および帯域を有しているため、受信感度劣化を引き起こす可能性がある。

本発明は、前記のような課題を解決するためになされたものであり、どのような入力光パワーレベルの信号に対しても、受信器全体でフラットかつ同一の帯域を持つ周波数応答特性を実現するとともに、受信器全体での広帯域化を実現し、受信感度劣化を引き起こさないバースト等化増幅器を得ることを目的とする。

本発明に係るバースト等化増幅器は、入力信号の信号振幅レベルを検出するレベル検出器と、レベル検出器で検出された信号振幅レベルに基づいて、特定周波数帯の増幅量を調整し、第１の増幅信号を出力する等化機能付き増幅器と、レベル検出器で検出された信号振幅レベルに基づいて、特定周波数帯まで低周波利得を保持するように入力信号の振幅を増幅させ、第２の増幅信号を出力する増幅器と、等化機能付き増幅器から出力された第１の増幅信号と、増幅器から出力された第２の増幅信号とをミキシングすることで、入力信号の高周波帯域を補償した出力信号を生成するミキサとを備えるものである。

本発明に係るバースト等化増幅器によれば、前置増幅器の後段に接続される増幅器の高周波利得を入力信号振幅に応じてその他周波数帯域と比較して瞬時に高利得化するとともに、前置増幅器で確保しきれなかった帯域を後段の増幅器において補償することにより、どのような入力光パワーレベルの信号に対しても、受信器全体でフラットかつ同一の帯域を持つ周波数応答特性を実現するとともに、受信器全体での広帯域化を実現し、受信感度劣化を引き起こさないバースト等化増幅器を得ることができる。

本発明の実施の形態１におけるバースト等化増幅器の構成図である。本発明の実施の形態１における高周波利得可変増幅器の構成図である。本発明の実施の形態１における可変ピーキング増幅器に関連する回路の構成図である。本発明の実施の形態１におけるピーク検波回路の構成図である。本発明の実施の形態１におけるボトム検波回路の構成図である。本発明の実施の形態１におけるバースト等化増幅器を適用した受信器における各部の周波数応答特性の概念図である。本発明の実施の形態２における可変ピーキング増幅器に関連する回路の構成図である。本発明の実施の形態３における可変ピーキング増幅器に関連する回路の構成図である。本発明の実施の形態４における可変ピーキング増幅器に関連する回路の構成図である。本発明の実施の形態５における可変ピーキング増幅器に関連する回路の構成図である。本発明の実施の形態５における平均値検出回路の構成図である。

以下、本発明のバースト等化増幅器の好適な実施の形態につき図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１におけるバースト等化増幅器の構成図である。図１において、バースト等化増幅器１は、高周波利得可変増幅器１１、多段増幅器１２、出力増幅器１３、および振幅検波回路１４を備えて構成されている。なお、多段増幅器１２の接続段数は、図１に示すものだけではなく、従属接続段数が増加したとしても本バースト等化増幅器の特徴は失われない。

また、多段増幅器１２が存在せず、高周波利得可変増幅器１１が出力増幅器１３に直接接続される構成でもよい。また、多段増幅器１２および出力増幅器１３が存在せず、高周波利得可変増幅器１１からの出力がバースト等化増幅回路の出力となる構成でもよい。さらに、振幅検波回路１４は、単相信号から振幅を検出する構成でもよい。

図２は、本発明の実施の形態１における高周波利得可変増幅器１１の構成図である。図２において、高周波利得可変増幅器１１は、可変ピーキング増幅器１００、増幅器２００、ミキサ３００を備えて構成されている。

可変ピーキング増幅器１００は、入力信号振幅に応じて周波数特性のピーキング量を変更できる増幅器である。ここで、ピーキングを行う周波数をｆ_BWとすると、ｆ_BWは、ボーレートの０．６倍〜１．０倍程度の周波数を用いる。ボーレートの０．６倍〜１．０倍程度の周波数にピーキングを行うことで、前置増幅器での帯域制限を補償でき、かつ不要な高周波雑音を抑圧可能な最適な周波数特性を受信器全体として得ることができる。

増幅器２００は、低周波利得を保持し、帯域幅は、ｆ_BW程度である増幅器である。この増幅器２００としては、例えば、差動対を用いることができる。また、ミキサ３００としては、例えば、負荷抵抗を共通化した２つの差動対を用いることができる。

図３は、本発明の実施の形態１における可変ピーキング増幅器１００に関連する回路の構成図である。図３における本実施の形態１の可変ピーキング増幅器１００を含む回路は、ピーク検波回路１０１、ボトム検波回路１０２、電流源制御回路１０３、負荷抵抗１０４ａ、１０４ｂ、負荷インダクタ１０５、差動対トランジスタ１０６ａ、１０６ｂ、および可変電流源１０７を備えて構成されている。

ここで、ピーク検波回路１０１およびボトム検波回路１０２は、先の図１における振幅検波回路１４に相当する。そして、ピーク検波回路１０１は、入力電圧信号のマーク側電圧を瞬時に保持可能な回路である。一方、ボトム検波回路１０２は、入力電圧信号のスペース側電圧を瞬時に保持可能な回路である。

図４は、本発明の実施の形態１におけるピーク検波回路１０１の構成図である。図４において、ピーク検波回路１０１は、ダイオード１０１ａ、電圧を保持するキャパシタ１０１ｂ、および外部リセット信号によりキャパシタ１０１ｂの電荷を放出可能なＭＯＳスイッチ１０１ｃを備えて構成されている。このような構成により、入力信号電圧をキャパシタ１０１ｂに積算することで、数ｎｓから数１００ｎｓという短時間でマーク側電圧分の電荷を保持することが可能である。

一方、図５は、本発明の実施の形態１におけるボトム検波回路１０２の構成図である。図５において、ボトム検波回路１０２は、ダイオード１０２ａ、電圧を保持するキャパシタ１０２ｂ、および外部リセット信号によりキャパシタ１０２ｂの電荷を放出可能なＭＯＳスイッチ１０２ｃを備えて構成されている。このような構成により、入力信号電圧をキャパシタ１０２ｂに積算することで、数ｎｓから数１００ｎｓという短時間でスペース側電圧分の電荷を保持することが可能である。

先の図３に示した電流源制御回路１０３は、ピーク検波回路１０１およびボトム検波回路１０２から判別した入力信号振幅値に応じて、可変電流源１０７の電流値を制御する。より具体的には、電流源制御回路１０３は、入力信号振幅が小さい場合には可変電流源１０７の電流値を大きくし、入力信号振幅が大きい場合には可変電流源１０７の電流値を小さくすることで、周波数特性のピーキング量を変更できる。

ピーク検波回路１０１およびボトム検波回路１０２は、数ｎｓから数１００ｎｓという高速応答が可能であるため、時分割多重方式を適用した１対多光通信システムにおける各上りパケット信号のオーバーヘッド部分での応答が、十分可能である。また、上りパケット信号ごとにピーク検波回路１０１およびボトム検波回路１０２のそれぞれのキャパシタ１０１ｂ、１０２ｂに保持されている電荷を、外部リセット信号により開放することで、入力光パワーの異なる上りパケット信号が受信された場合においても、最適な受信器周波数特性を得ることができる。

図６は、本発明の実施の形態１におけるバースト等化増幅器を適用した受信器における各部の周波数応答特性の概念図である。図６に示すように、前置増幅器は、低光パワー入力時に高利得動作となるため、周波数帯域は減少する。一方、高パワー入力時には、出力信号の歪み量を抑制することで低利得動作となるため、周波数帯域は増加する。

このような前置増幅器出力信号を、本実施の形態１におけるバースト等化増幅器へと入力した場合を考える。この場合、低光パワー入力時においては、低周波利得は一定にしつつ、ピーキング量を調整することで高周波利得を増大させ、バースト等化増幅器出力での帯域を増加させる。一方、高光パワー入力時においては、受信器出力の波形歪みを発生させないようにするためにバースト等化増幅器のピーク量を抑制し、フラットかつ高利得な周波数応答とすることで、低光パワー入力時と同一帯域を実現する。

以上のように、実施の形態１によれば、可変電流源の電流値を入力信号電圧振幅に応じて変更することで、前置増幅器の後段に接続される増幅器の高周波利得を、入力信号振幅に応じてその他周波数帯域と比較して瞬時に高利得化し、前置増幅器で確保しきれなかった帯域を後段の増幅器において補償することができる。この結果、どのような入力光パワーレベルの信号に対しても、受信器全体でフラットかつ同一の帯域を持つ周波数応答特性を実現するとともに、受信器全体での広帯域化を実現し、受信感度劣化を引き起こさないバースト等化増幅器を得ることができる。

実施の形態２．
先の実施の形態１では、図３に示したように、可変電流源１０７の電流値を入力信号電圧振幅に応じて変更することで、可変ピーキング増幅器１００のピーキング量を変更する場合について説明した。これに対して、本実施の形態２では、可変ピーキング増幅器１００内の差動対トランジスタ１０６ａ、１０６ｂに接続されるエミッタ抵抗値を変更することで、ピーキング量を変更する場合について説明する。

図７は、本発明の実施の形態２における可変ピーキング増幅器１００に関連する回路の構成図である。図７における本実施の形態２の可変ピーキング増幅器１００を含む回路は、ピーク検波回路１０１、ボトム検波回路１０２、エミッタ抵抗制御回路１０８、負荷抵抗１０４ａ、１０４ｂ、負荷インダクタ１０５、差動対トランジスタ１０６ａ、１０６ｂ、可変エミッタ抵抗１０９ａ、１０９ｂ、および電流源１１０を備えて構成されている。ここで、ピーク検波回路１０１およびボトム検波回路１０２は、先の図１における振幅検波回路１４に相当する。

また、可変エミッタ抵抗１０９ａ、１０９ｂとしては、例えば、ＭＯＳトランジスタを用いることができる。このような構成を備えた本実施の形態２の可変ピーキング増幅器１００においては、先の実施の形態１の可変ピーキング増幅器１００と同様に、ピーク検波回路１０１およびボトム検波回路１０２により、増幅器への入力信号振幅を検出することができる。

従って、エミッタ抵抗制御回路１０８は、ピーク検波回路１０１およびボトム検波回路１０２から判別した入力信号振幅値に応じてエミッタ抵抗値を変更することで、ピーキング量を変更することができる。より具体的には、エミッタ抵抗制御回路１０８により、エミッタ抵抗を高抵抗と設定することで、可変ピーキング増幅器の利得を減少させ、ピーキング量を減少させることができる。一方、エミッタ抵抗制御回路１０８により、エミッタ抵抗を低抵抗と設定することで、可変ピーキング増幅器の利得を増加させ、ピーキング量を増加させることができる。

先の実施の形態１と同じく、ピーク検波回路１０１およびボトム検波回路１０２は、数ｎｓから数１００ｎｓという高速応答が可能である。このため、時分割多重方式を適用した１対多光通信システムにおいて、各上りパケット信号のオーバーヘッド部分でのエミッタ抵抗変更応答が、十分可能である。

以上のように、実施の形態２によれば、エミッタ抵抗値を入力信号電圧振幅に応じて変更することで、前置増幅器の後段に接続される増幅器の高周波利得を、入力信号振幅に応じてその他周波数帯域と比較して瞬時に高利得化し、前置増幅器で確保しきれなかった帯域を後段の増幅器において補償することができる。この結果、どのような入力光パワーレベルの信号に対しても、受信器全体でフラットかつ同一の帯域を持つ周波数応答特性を実現するとともに、受信器全体での広帯域化を実現し、受信感度劣化を引き起こさないバースト等化増幅器を得ることができる。

実施の形態３．
先の実施の形態１、２では、図３に示したように、ピーク検波回路１０１およびボトム検波回路１０２により検出された入力信号振幅値に応じて、電流源制御回路１０３より可変ピーキング増幅器１００のピーキング量を変化させる場合について説明した。これに対して、本実施の形態３では、ピーク検波回路１０１、ボトム検波回路１０２、および電流源制御回路１０３を用いる代わりに、別の構成により可変ピーキング増幅器１００のピーキング量を変化させる場合について説明する。

図８は、本発明の実施の形態３における可変ピーキング増幅器１００に関連する回路の構成図である。図８における本実施の形態３の可変ピーキング増幅器１００を含む回路は、振幅検波回路１１１、ヒステリシスコンパレータ１１２、負荷抵抗１０４ａ、１０４ｂ、負荷インダクタ１０５、差動対トランジスタ１０６ａ、１０６ｂ、および可変電流源１０７を備えて構成されている。

ここで、振幅検波回路１１１は、先の図１における振幅検波回路１４に相当する。そして、振幅検波回路１１１としては、例えば、先の図４で示したようなピーク検波回路１０１を用いることができる。

このような構成を備えた本実施の形態３の可変ピーキング増幅器１００においては、ピーク検波回路１０１、ボトム検波回路１０２、および電流源制御回路１０３を用いる代わりに、振幅検波回路１１１およびヒステリシスコンパレータ１１２を用いてピーキング量を可変とする可変ピーキング増幅器を構成している。

本実施の形態３において、ヒステリシスコンパレータ１１２は、可変ピーキング増幅器１００への入力信号振幅が外部から入力される基準電圧を超えた場合には、ピーキングを行うように、可変電流源１０７の電流値を増加させる。一方、入力信号振幅が基準電圧未満の場合には、ヒステリシスコンパレータ１１２は、ピーキングを行わないように電流値を減少させるように可変ピーキング増幅器を動作させる。これにより、入力光パワーが変化しても受信器として一定の周波数応答特性を得ることができる。

さらに、ヒステリシスコンパレータ１１２を用いることで、パケットの途中で急激にパワーが変化した場合においても、可変ピーキング増幅器１００のピーキング動作とピーキング回避動作の遷移を抑圧することが可能となる。

なお、振幅検波回路１１１は、数ｎｓから数１００ｎｓという高速応答が可能である。このため、時分割多重方式を適用した１対多光通信システムにおいて、各上りパケット信号のオーバーヘッド部分での応答が、十分可能である。

以上のように、実施の形態３によれば、ヒステリシスコンパレータを用いて、可変電流源の電流値を入力信号電圧振幅に応じて変更することで、前置増幅器の後段に接続される増幅器の高周波利得を、入力信号振幅に応じてその他周波数帯域と比較して瞬時に高利得化し、前置増幅器で確保しきれなかった帯域を後段の増幅器において補償することができる。この結果、どのような入力光パワーレベルの信号に対しても、受信器全体でフラットかつ同一の帯域を持つ周波数応答特性を実現するとともに、受信器全体での広帯域化を実現し、受信感度劣化を引き起こさないバースト等化増幅器を得ることができる。

実施の形態４．
先の実施の形態３では、一台のヒステリシスコンパレータ１１２により可変ピーキング増幅器のピーキング量を決定する場合について説明した。これに対して、本実施の形態４では、複数のヒステリシスコンパレータを用いてピーキング量を微細に調整可能とする場合について説明する。

図９は、本発明の実施の形態４における可変ピーキング増幅器１００に関連する回路の構成図である。図９における本実施の形態４の可変ピーキング増幅器１００を含む回路は、振幅検波回路１１１、ｎ台のヒステリシスコンパレータ１１２（１）〜１１２（ｎ）、負荷抵抗１０４ａ、１０４ｂ、負荷インダクタ１０５、差動対トランジスタ１０６ａ、１０６ｂ、および可変電流源１０７を備えて構成されている。

このような構成を備えた本実施の形態３の可変ピーキング増幅器１００においては、あらかじめ用意するヒステリシスコンパレータ１１２（１）〜１１２（ｎ）の基準電圧として、複数の異なる電圧を保持している。これにより、入力信号振幅の閾値を複数設けることができる。これらのヒステリシスコンパレータ１１２（１）〜１１２（ｎ）の出力により、可変ピーキング増幅器１００の電流値を変化させることで、１台のヒステリシスコンパレータ１１２を用いた先の実施の形態３の場合と比較して、ピーキング量を微細に調整することが可能となる。

さらに、ヒステリシスコンパレータ１１２（１）〜１１２（ｎ）を用いることで、パケットの途中で急激にパワーが変化した場合においても、可変ピーキング増幅器１００のピーキング動作とピーキング回避動作の遷移を抑圧することが可能となる。

以上のように、実施の形態４によれば、複数台のヒステリシスコンパレータを備えることで、１台のヒステリシスコンパレータを用いる場合と比較して、ピーキング量を微細に調整することが可能となる。

実施の形態５．
先の実施の形態１〜４では、ピーク検波回路１０１あるいは振幅検波回路１１１を用いて可変ピーキング増幅器１００のピーキング量を決定する場合について説明した。これに対して、本実施の形態５では、入力信号の平均値を検出し、外部から入力される信号オフレベル電圧との差分により信号振幅を検出することでピーキング量を可変とする場合について説明する。

図１０は、本発明の実施の形態５における可変ピーキング増幅器１００に関連する回路の構成図である。図１０における本実施の形態５の可変ピーキング増幅器１００を含む回路は、平均値検出回路１１３、電流源制御回路１０３、負荷抵抗１０４ａ、１０４ｂ、負荷インダクタ１０５、差動対トランジスタ１０６ａ、１０６ｂ、および可変電流源１０７を備えて構成されている。ここで、平均値検出回路１１３は、先の図１における振幅検波回路１４に相当する。

このような構成を備えた本実施の形態５の可変ピーキング増幅器１００においては、平均値検出回路１１３を用いてピーキング量を可変とする。図１１は、本発明の実施の形態５における平均値検出回路１１３の構成図である。図１１に示す平均値検出回路１１３は、抵抗１１３ａおよびキャパシタ１１３ｂから構成されており、ＬＰＦの形態を取ることにより、入力信号の平均電圧を出力するこができる。

本実施の形態５では、平均値検出回路１１３を用いて入力信号の平均値を検出し、検出した平均値と外部から入力される信号オフレベル電圧との差分から入力信号振幅値を検出する。ここで、平均値検出回路１１３は、常に、入力信号の平均値を検出し続ける。このため、増幅器のピーキング量を連続的に変更することができ、外部リセット信号なしに、どのような信号振幅に対しても動作が可能となる。

なお、平均値検出回路１１３は、数１００ｎｓという高速応答が可能である。このため、時分割多重方式を適用した１対多光通信システムにおいて、各上りパケット信号のオーバーヘッド部分での応答が、十分可能である。

以上のように、実施の形態５によれば、平均値検出回路を用いて、入力信号振幅値を常時算出している。この結果、増幅器のピーキング量を連続的に変更することができ、外部リセット信号なしに、どのような信号振幅に対しても動作が可能なバースト等化増幅器を得ることができる。

なお、上述の実施の形態３〜５においては、先の実施の形態１と同様に、可変電流源１０７の電流値を入力信号電圧振幅に応じて変更することで、可変ピーキング増幅器１００のピーキング量を変更する場合について説明した。しかしながら、実施の形態３〜５に係る発明は、先の実施の形態２と同様に、可変ピーキング増幅器１００内の差動対トランジスタ１０６ａ、１０６ｂに接続されたエミッタ抵抗値を変更することで、ピーキング量を変更することも可能であり、同様の効果を得ることができる。

Claims

入力信号の信号振幅レベルを検出するレベル検出器と、
前記レベル検出器で検出された前記信号振幅レベルに基づいて、特定周波数帯の増幅量を調整し、第１の増幅信号を出力する等化機能付き増幅器と、
前記レベル検出器で検出された前記信号振幅レベルに基づいて、前記特定周波数帯まで低周波利得を保持するように前記入力信号の振幅を増幅させ、第２の増幅信号を出力する増幅器と、
前記等化機能付き増幅器から出力された前記第１の増幅信号と、前記増幅器から出力された前記第２の増幅信号とをミキシングすることで、前記入力信号の高周波帯域を補償した出力信号を生成するミキサと
を備えたことを特徴とするバースト等化増幅器。
請求項１に記載のバースト等化増幅器において、
前記等化機能付き増幅器は、差動増幅器を有して構成され、前記差動増幅器の負荷として抵抗およびインダクタを適用することで前記特性周波数帯の増幅量の調整を可能とし、前記レベル検出器で検出された前記信号振幅レベルに基づいて前記差動増幅器の電流量を調整することで前記第１の増幅信号を出力する
ことを特徴とするバースト等化増幅器。
請求項１に記載のバースト等化増幅器において、
前記等化機能付き増幅器は、差動増幅器を有して構成され、前記差動増幅器の負荷として抵抗およびインダクタを適用することで前記特性周波数帯の増幅量の調整を可能とし、前記レベル検出器で検出された前記信号振幅レベルに基づいて前記差動増幅器のそれぞれの差動トランジスタに付加したエミッタ抵抗の抵抗値を調整することで前記第１の増幅信号を出力する
ことを特徴とするバースト等化増幅器。
請求項１ないし３のいずれか１項に記載のバースト等化増幅器において、
前記レベル検出器は、ピーク検波回路およびボトム検波回路を有して構成され、前記信号振幅レベルを検出する
ことを特徴とするバースト等化増幅器。
請求項２項に記載のバースト等化増幅器において、
前記等化機能付き増幅器は、前記レベル検出器で検出された前記信号振幅レベルに相当する出力電圧と基準電圧との比較結果に基づいて前記差動増幅器の電流量を調整するヒステリシスコンパレータを有する
ことを特徴とするバースト等化増幅器。
請求項３に記載のバースト等化増幅器において、
前記等化機能付き増幅器は、前記レベル検出器で検出された前記信号振幅レベルに相当する出力電圧と基準電圧との比較結果に基づいて前記エミッタ抵抗の抵抗値を調整するヒステリシスコンパレータを有する
ことを特徴とするバースト等化増幅器。
請求項５に記載のバースト等化増幅器において、
前記ヒステリシスコンパレータは、複数のヒステリシスコンパレータで構成され、前記レベル検出器で検出された前記信号振幅レベルに相当する出力電圧と、前記複数のヒステリシスコンパレータのそれぞれに対応する複数の基準電圧との比較結果に基づいて前記差動増幅器の電流量を多段階に調整する
ことを特徴とするバースト等化増幅器。
請求項６に記載のバースト等化増幅器において、
前記ヒステリシスコンパレータは、複数のヒステリシスコンパレータで構成され、前記レベル検出器で検出された前記信号振幅レベルに相当する出力電圧と、前記複数のヒステリシスコンパレータのそれぞれに対応する複数の基準電圧との比較結果に基づいて前記エミッタ抵抗の抵抗値を多段階に調整する
ことを特徴とするバースト等化増幅器。
請求項１ないし３のいずれか１項に記載のバースト等化増幅器において、
前記レベル検出器は、前記入力信号の振幅の平均値を前記信号振幅レベルとして検出する平均値検出回路を有して構成され、前記信号振幅レベルを検出し、
前記等化機能付き増幅器は、外部から入力されるオフレベルの信号電圧と、前記平均値検出回路で検出された前記信号振幅レベルに対応した出力信号電圧との差分に基づいて前記第２の増幅信号を出力することで前記特定周波数帯の増幅量を調整する
ことを特徴とするバースト等化増幅器。