JP5453270B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5453270B2
JP5453270B2 JP2010525314A JP2010525314A JP5453270B2 JP 5453270 B2 JP5453270 B2 JP 5453270B2 JP 2010525314 A JP2010525314 A JP 2010525314A JP 2010525314 A JP2010525314 A JP 2010525314A JP 5453270 B2 JP5453270 B2 JP 5453270B2
Authority
JP
Japan
Prior art keywords
diode
semiconductor device
type
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010525314A
Other languages
English (en)
Other versions
JP2010539719A (ja
Inventor
クゥ ニン
ゲアラッハ アルフレート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2010539719A publication Critical patent/JP2010539719A/ja
Application granted granted Critical
Publication of JP5453270B2 publication Critical patent/JP5453270B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、クリップ素子としてのサブストレート（Substrat）ＰＮダイオードが集積されているトレンチ（Trench）ＭＯＳバリア（Barrier）ショットキー（Schottky）ダイオード（Diode）（以下ではＴＭＢＳ−Ｓｕｂ−ＰＮとも称する）に関し、このＴＭＢＳ−Ｓｕｂ−ＰＮは殊に、約２０Ｖの降伏電圧を有するツェナーダイオードとして自動車ジェネレータシステムにおける使用に適している。
今日の自動車では、電気的な構成素子を用いて機能を実現することが益々増えている。これによって電力の需要も益々大きくなっている。この需要を満たすために、自動車のジェネレータシステムの効率を向上させなければならない。通常の場合、自動車のジェネレータシステムではツェナーダイオードとしてＰＮダイオードが使用されている。ＰＮダイオードの利点は、一方では阻止電流が低く、他方ではロバスト性が高いことである。主な欠点は順方向電圧ＵＦが高いことである。室温ではＵＦ＝０．７Ｖで漸く電流が流れ始める。通常の動作条件下、例えば５００Ａ／ｃｍ2の電流密度において、順方向電圧ＵＦは１Ｖを越える程まで高まり、このことは無視できないほどの効率の損失を意味する。
理論上はショットキーダイオードを代替手段として使用できる。ショットキーダイオードはＰＮダイオードよりも著しく低い順方向電圧、例えば５００Ａ／ｃｍ2の高電流密度において０．５Ｖ〜０．６Ｖを有する。またショットキーダイオードは多数キャリア素子として迅速なスイッチング動作において効果を発揮する。しかしながら今日において、ショットキーダイオードは自動車のジェネレータシステムにまだ使用されていない。これはショットキーダイオードの幾つかの決定的な欠点に起因する。すなわち：１）ＰＮダイオードに比べて阻止電流が比較的高い。２）阻止電流と阻止電圧の依存性が強い。３）ロバスト性が低く、殊に高温動作時には顕著である。
ショットキーダイオードを改良することが提案されている。その１つとして、EP 0 707 744 B1またはDE 694 28 996 T2に記載されているＴＭＢＳ（Trench-MOS-Barrier-Schottky-Diode）が挙げられる。図１に示されているように、ＴＭＢＳは、ｎ+型サブストレート１、ｎ型エピ層２、ｎ型エピ層２においてエッチングによって実現された少なくとも２つのトレンチ（溝）６、チップの前面の金属層４（アノード電極）、チップの裏面の金属層５（カソード電極）、およびトレンチ６と金属層４との間の酸化層７からなる。電気的に見ると、ＴＭＢＳはＭＯＳ構造体（金属層４、酸化層７およびｎ型エピ層２）と、ショットキーダイオード（アノードとしての金属層４とカソードとしてのｎ型エピ層２との間にあるショットキー障壁）との組み合わせである。
導通方向では、電流がトレンチ６間のメサ領域を通って流れる。トレンチ６自体には電流は流れない。したがってＴＭＢＳでの導通方向に流れる電流の有効面積は従来のプレーナ形ショットキーダイオードでの導通方向に流れる電流の有効面積に比べて小さい。ＴＭＢＳの利点は阻止電流が低減されることである。阻止方向では、ＭＯＳ構造体においてもショットキーダイオードにおいても空間電荷領域が形成される。空間電荷領域は電圧の上昇と共に拡張し、ＴＭＢＳの降伏電圧よりも低い電圧においては、隣接するトレンチ６間の領域の中央において衝突する。これによって、阻止電流の高いショットキー効果が遮蔽され、阻止電流が低減される。この遮蔽効果は構造体パラメータ、例えばＤｔ（トレンチの深さ）、Ｗｍ（トレンチの間隔）、Ｗｔ（トレンチの幅）、並びにＴｏ（酸化層の厚さ）に強く依存する（図１を参照されたい）。
ＴＭＢＳを製造するための公知の方式では、ｎ型エピ層２のエッチングによってトレンチ６が実現され、酸化層７が成長され、トレンチが金属で充填される。トレンチ６間のメサ領域における空間電荷領域の拡張は、トレンチの深さＤｔがトレンチの間隔Ｗｍよりも著しく大きい限りは準一次元である。
しかしながら、ＴＭＢＳにはＭＯＳ構造体の脆弱性という重大な欠点が存在する。降伏時には、非常に大きな電界が酸化層７の内部およびｎ型エピ層２内の酸化層７の近傍に形成される。阻止電流は主としてＭＯＳ構造体の擬似反転層を通過し、トレンチ表面に沿って流れる。その結果、ＭＯＳ構造体はｎ型エピ層２から酸化層７へ「ホットキャリア」の注入によりデグラデーションを起こし、それどころか所定の駆動条件下では破壊される可能性もある。反転チャネルを形成するためにある程度の時間が必要とされるので（ディープディプリション）、空間電荷領域を迅速なスイッチング過程の開始時に短時間だけ再度拡張させ、したがって電界強度を高めることができる。もっともこれによって不所望な降伏動作が短時間発生してしまう可能性がある。したがってＴＭＢＳをツェナーダイオードとして使用し、降伏領域で駆動させることはあまり適切ではない。
降伏駆動時のＴＭＢＳのロバスト性の改善に代わる手段は、DE 10 2004 053 760において提案されているＴＭＢＳ−ＰＮによって示される。図２に示されているように、ＴＭＢＳ−ＰＮは、ｎ+型サブストレート１、ｎ型エピ層２、ｎ型エピ層２においてエッチングによって実現された少なくとも２つのトレンチ（溝）６、チップの前面の金属層４（アノード電極）、チップの裏面の金属層５（カソード電極）、およびトレンチ６と金属層４との間の酸化層７からなる。トレンチの下方の領域８はｐ型にドープされたＳｉまたはＰｏｌｙ−Ｓｉによって充填される。殊に、金属層４は上下に積層された２つの異なる金属層、もしくはＰｏｌｙ−Ｓｉと金属の組み合わせから構成することもできる。分かり易くするために、このことは図２において示していない。
電気的に見ると、ＴＭＢＳ−ＰＮはＭＯＳ構造体（金属層４、酸化層７およびｎ型エピ層２）と、ショットキーダイオード（アノードとしての金属層４とカソードとしてのｎ型エピ層２との間にあるショットキー障壁）と、ＰＮダイオード（アノードとしてのｐ型ウェル８とカソードとしてのｎ型エピ層２との間のＰＮ接合部）との組み合わせである。ＴＭＢＳ−ＰＮにおいては、ショットキーダイオード４，２の順方向電圧がＰＮダイオードの順方向電圧よりも著しく低い場合、従来のＴＭＢＳと同様に、導通方向においてはショットキーダイオードのみを通過して電流が流れる。
阻止方向ではＭＯＳ構造体、ショットキーダイオードおよびＰＮダイオードにおいて空間電荷領域が形成される。空間電荷領域は電圧の上昇と共に拡張し、ＴＭＢＳ−ＰＮの降伏電圧よりも低い電圧においては、隣接するトレンチ６間の領域の中央において衝突する。これによって、阻止電流の高いショットキー効果が遮蔽され、阻止電流が低減される。この遮蔽効果は構造体パラメータ、例えばＤｏｘ（酸化層を有するトレンチ部分の深さ）、Ｗｍ（トレンチの間隔）、Ｗｔ（トレンチないしｐ型ウェルの幅）、Ｄｐ（ｐ型にドープされたＳｉまたはＰｏｌｙ−Ｓｉを有するトレンチ部分の深さ＝ｐウェルの厚さ）並びにＴｏ（酸化層の厚さ）に強く依存する（図２を参照されたい）。
ＴＭＢＳ−ＰＮはＴＭＢＳに類似するショットキー効果の遮蔽作用を有するが、さらにはクリップ機能によって高いロバスト性も提供する。ＰＮダイオードの降伏電圧ＢＶ＿ｐｎは、この降伏電圧ＢＶ＿ｐｎがショットキーダイオードの降伏電圧ＢＶ＿ｓｃｈｏｔｔｋｙおよびＭＯＳ構造体の降伏電圧ＢＶ＿ｍｏｓよりも低く、且つ、トレンチの底部において降伏が生じるように設計される。この場合、降伏動作時に阻止電流はＰＮ接合部のみを通過して流れるので、ＴＭＢＳのようにＭＯＳ構造体の反転層を通過しては流れない。つまりＴＭＢＳ−ＰＮはＰＮダイオードと同様のロバスト性を有する。さらには、ＴＭＢＳ−ＰＮにおいて「ホットキャリア」の注入を考慮する必要はない。何故ならば、降伏時の高い電界強度はＭＯＳ構造体の近傍には存在しないからである。したがってＴＭＢＳ−ＰＮはツェナーダイオードとして自動車のジェネレータシステムへの使用に良く適している。
発明の概要
本発明の核心は、高いロバスト性および比較的低い順方向電圧を有し、ツェナーダイオードとして自動車のジェネレータシステムへの使用に適しているショットキーダイオード、ならびにその種のショットキーダイオードの製造時のプロセス管理にある。
本発明によるショットキーダイオードは、クリップ素子としてのサブストレートＰＮダイオードが集積されているＴＭＢＳである。本発明によるショットキーダイオードを以下では「ＴＭＢＳ−Ｓｕｂ−ＰＮ」と称する。
ｐ型ウェルは本発明によるショットキーダイオードにおいてｎ+型サブストレートにまで達する。ＴＭＢＳ−Ｓｕｂ−ＰＮの降伏電圧はｐ型ウェルとｎ+型サブストレートとの間のｐｎ接合部によって決定される。ｐ型ウェルは、サブストレートＰＮダイオードの降伏電圧ＢＶ＿ｐｎがショットキーダイオードの降伏電圧ＢＶ＿ｓｃｈｏｔｔｋｙおよびＭＯＳ構造体の降伏電圧ＢＶ＿ｍｏｓよりも低くなるように設計されている。降伏時に酸化層における電界強度は従来のＴＭＢＳにおける電界強度よりも著しく低い。さらに阻止電流は主としてサブストレートＰＮダイオードを通過して流れ、ＭＯＳ構造体の反転層を通過しては流れない。
本発明によるショットキーダイオードは、従来のＴＭＢＳに比べて、サブストレートＰＮダイオードのクリップ機能によって高いロバスト性が達成されるという利点を有する。したがって本発明によるショットキーダイオードは、有利には、酸化物における電界強度が比較的低いツェナーダイオードとして自動車のジェネレータシステムへの使用に適している。ＴＭＢＳおよびＴＭＢＳ−ＰＮに比べて、本発明によるショットキーダイオードは、エピ層が比較的薄く、したがって回路抵抗が比較的低いことによって比較的低い順方向電圧を有する。ＴＭＢＳ−ＰＮに比べて、本発明によるショットキーダイオードの製造時において有利で簡単なプロセス管理が行われる。
考えられる択一形態を有する前述の提案の構造および機能を以下において詳細に説明する。
従来技術から周知である、トレンチＭＯＳバリア・ショットキー・ダイオード（ＴＭＢＳ）の実施形態を示す。 従来技術から周知である、トレンチの下方の領域内にｐ型にドープされたシリコンまたはＰｏｌｙ−Ｓｉを有するＴＭＢＳ−ＰＮの実施形態を示す。 本発明のＴＭＢＳ−Ｓｕｂ−ＰＮの実施例を示す。
図３に示されているように、本発明のＴＭＢＳ−Ｓｕｂ−ＰＮは、ｎ+型サブストレート１、ｎ型エピ層２、ｎ型エピ層２を通ってｎ+型サブストレート１までエッチングされた少なくとも２つのトレンチ（溝）６（幅Ｗｍ）、チップの前面の金属層４（アノード電極）、チップの裏面の金属層５（カソード電極）、およびトレンチ６の側壁において厚さＴｏを有する酸化層７からなる。トレンチにおける酸化層７間の領域８はｐ型にドープされたＳｉまたはＰｏｌｙ−Ｓｉによって充填され、その上方の領域には付加的な薄いｐ+型層９が金属層４とのオームコンタクトのために設けられている。
電気的に見ると、ＴＭＢＳ−Ｓｕｂ−ＰＮはＭＯＳ構造体（すなわちｐ型ウェル８と組み合わされた金属層４、酸化層７およびｎ型エピ層２）と、アノードとしての金属層４とカソードとしてのｎ型エピ層２との間のショットキー障壁を備えたショットキーダイオードと、アノードとしてのｐ型ウェル８とカソードとしてのｎ+型サブストレート１との間のＰＮ接合部を有するサブストレートＰＮダイオードとの組み合わせである。ｐ型ウェル８は、ＴＭＢＳ−Ｓｕｂ−ＰＮの降伏電圧がｐ型ウェル８とｎ+型サブストレート１との間のｐｎ接合部の降伏電圧によって決定されるよう設計されている。さらには、ｐ型ウェル８のドーピングおよび幾何学は阻止時の空間電荷領域がトレンチないし溝の表面にまでは延びないように選定されることによって、緩やかな阻止特性曲線は回避されるべきである。
ＴＭＢＳ−Ｓｕｂ−ＰＮにおいては、ＴＭＢＳ−Ｓｕｂ−ＰＮの順方向電圧がサブストレートＰＮダイオードの順方向電圧よりも著しく低い場合、従来のＴＭＢＳまたはＴＭＢＳ−ＰＮと同様に、導通方向においてはショットキーダイオードのみを通過して電流が流れる。阻止方向ではＭＯＳ構造体、ショットキーダイオードおよびサブストレートＰＮダイオードにおいて空間電荷領域が形成される。空間電荷領域は電圧の上昇と共にエピ層２においてもｐ型ウェル８においても拡張し、ＴＭＢＳ−Ｓｕｂ−ＰＮの降伏電圧よりも低い電圧においては、隣接するトレンチ６間の領域の中央において衝突する。これによって、阻止電流の高いショットキー効果が遮蔽され（バリア低下）、阻止電流が低減される。この遮蔽作用は主としてＭＯＳ構造体によって決定されており、構造体パラメータ、例えばＤｔ（トレンチの深さ）、Ｗｍ（トレンチの間隔）、Ｗｔ（トレンチの幅）、並びにＴｏ（酸化層の厚さ）に強く依存する（図３を参照されたい）。
ＴＭＢＳ−Ｓｕｂ−ＰＮはＴＭＢＳに類似するショットキー効果の遮蔽作用を有するが、さらにはクリップ機能によって高いロバスト性も提供する。サブストレートＰＮダイオードの降伏電圧ＢＶ＿ｐｎは、この降伏電圧ＢＶ＿ｐｎがショットキーダイオードの降伏電圧ＢＶ＿ｓｃｈｏｔｔｋｙおよびＭＯＳ構造体の降伏電圧ＢＶ＿ｍｏｓよりも低く、且つ、サブストレートＰＮ接合部における降伏がｐ型ウェル８とｎ+型サブストレートとの間において生じるように設計される。この場合、降伏動作時に阻止電流はサブストレートＰＮ接合部のみを通過して流れるので、ＴＭＢＳのようにＭＯＳ構造体の反転層を通過しては流れない。つまりＴＭＢＳ−Ｓｕｂ−ＰＮはＰＮダイオードと同様のロバスト性を有する。さらに、ＴＭＢＳ−Ｓｕｂ−ＰＮの降伏時に酸化層内の電界強度は、２２Ｖのダイオードに関するデバイスシミュレーションが示すように、従来のＴＭＢＳに比べて係数３以上小さくなる。したがってＴＭＢＳ−Ｓｕｂ−ＰＮはツェナーダイオードとして自動車のジェネレータシステムへの使用に良く適している。
本発明によるＴＭＢＳ−Ｓｕｂ−ＰＮはＴＭＢＳ−ＰＮに比べて比較的低い順方向電圧を示す。何故ならば、ＴＭＢＳ−Ｓｕｂ−ＰＮの降伏電圧は、ｐ型ウェル８とｎ型エピ層２との間のＰＮ接合部によって決定されるのではなく（図２を参照されたい）、ｐ型ウェル８とｎ+型サブストレート１との間のサブストレートＰＮ接合部によって決定される（図３を参照されたい）からである。ＴＭＢＳ−ＰＮにおいて存在する、ｐ型ウェル８とｎ+型サブストレートとの間のｎ型にドープされたエピ層の部分は省略される。したがって、ＴＭＢＳ−Ｓｕｂ−ＰＮにおいて同一の降伏電圧を達成するためのエピ層全体の厚さ（したがって回路抵抗）はより薄くなる。このことは有利には、順方向での動作時においてより低い順方向電圧として現れる。
ＴＭＢＳ−ＰＮに比べたＴＭＢＳ−Ｓｕｂ−Ｐｎのさらなる利点はより簡単なプロセス管理にある。クリップ素子としてサブストレートＰＮダイオードが集積されているＴＭＢＳ−Ｓｕｂ−ＰＮないしＴＭＢＳを、僅かな修正を加えるだけで従来のトレンチプロセスで製造することができる。ＴＭＢＳ−Ｓｕｂ−ＰＮの考えられる製造方法を以下のように行うことができる：
−出発材料としてのｎ+型サブストレート
−エピタキシ
−ｎ型+サブストレートまでのトレンチエッチング
−トレンチ表面の酸化
−トレンチ底部における酸化層のエッチング
−ｐ型にドープされたＳｉまたはＰｏｌｙ−Ｓｉによるトレンチの充填
−トレンチの上部領域における薄いｐ+型層の拡散
−前面および裏面の金属化。
ＴＭＢＳ−Ｓｕｂ−ＰＮはチップの縁部領域において、縁部の電界強度を低減させるための付加的な構造体をさらに有することができる。このような付加的な構造体は例えば、弱くドーピングされたｐ型領域、フィールドプレートまたは従来技術に類似する相応の構造でよい。

Claims (9)

  1. クリップ素子としてのＰＮダイオードとＭＯＳ構造体とショットキーダイオードとの少なくとも１つの組み合わせを有するトレンチＭＯＳバリア・ショットキー・ダイオードを備えた半導体装置において、
    前記ＰＮダイオードは集積されたサブストレートＰＮダイオードとして構成されており、該サブストレートＰＮダイオードの降伏電圧（ＢＶ＿ｐｎ）は前記ショットキーダイオードの降伏電圧（ＢＶ＿ｓｃｈｏｔｔｋｙ）および前記ＭＯＳ構造体の降伏電圧（ＢＶ＿ｍｏｓ）より低く、
    ｎ型エピ層（２）がｎ + 型サブストレート（１）上に設けられており、且つ前記ショットキーダイオードのカソード領域として使用され、
    金属層（４）が前記半導体装置の前面上の前記ショットキーバリアダイオードのアノードとして使用され、
    前記ｎ型エピ層（２）を通り前記ｎ + 型サブストレート（１）までエッチングされた少なくとも２つのトレンチ（６）が設けられており、
    該トレンチ（６）の側壁に酸化層（７）が設けられており、
    前記トレンチ（６）内の前記酸化層（７）間の領域（８）がｐ型ドープされたＳｉまたはＰｏｌｙ−Ｓｉによって充填されており、且つ前記サブストレートＰＮダイオードのアノード領域として使用され、
    薄いｐ + 型層（９）が前記トレンチの上部領域（８）に設けられている、
    ことを特徴とする、半導体装置。
  2. 大電流でもって降伏動作される、請求項１記載の半導体装置。
  3. ２０Ｖの降伏電圧を有するツェナーダイオードとして自動車のジェネレータシステムに使用される、請求項１または２記載の半導体装置。
  4. チップの裏面における金属層（５）が設けられており、且つカソード電極として使用され、
    前記金属層（４）が、ｐ+型層（９）とのオームコンタクトを有し、ｎ型エピ層（２）とのショットキーコンタクトを有し、アノード電極として使用される、請求項１から３までのいずれか１項記載の半導体装置。
  5. 前記トレンチ（６）は前記ｎ型エピ層（２）を通って前記ｎ+型サブストレート（１）までエッチングされ、矩形の形状、Ｕ字状の形状または他の所定の選択可能な形状を有する、請求項１から４までのいずれか１項記載の半導体装置。
  6. ｐ型ウェル（８）は、パンチスルー効果が生じず、且つｐ型ウェル（８）とｎ+型サブストレート（１）との間の接合部においてサブストレートＰＮダイオードの降伏が生じるように構成される、請求項１から５までのいずれか１項記載の半導体装置。
  7. 上下に積層された２つまたはそれ以上の金属層からなる金属化部が設けられている、請求項１から６までのいずれか１項記載の半導体装置。
  8. 前記トレンチ（６）は帯状に配置されているか、アイランドとして配置されている、請求項１から７までのいずれか１項記載の半導体装置。
  9. 前記アイランドは円形、矩形または所定の形状で構成されている、請求項８記載の半導体装置。
JP2010525314A 2007-09-21 2008-09-15 半導体装置 Expired - Fee Related JP5453270B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007045185.9 2007-09-21
DE102007045185A DE102007045185A1 (de) 2007-09-21 2007-09-21 Halbleitervorrichtung und Verfahren zu deren Herstellung
PCT/EP2008/062251 WO2009040265A1 (de) 2007-09-21 2008-09-15 Halbleitervorrichtung

Publications (2)

Publication Number Publication Date
JP2010539719A JP2010539719A (ja) 2010-12-16
JP5453270B2 true JP5453270B2 (ja) 2014-03-26

Family

ID=40028426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010525314A Expired - Fee Related JP5453270B2 (ja) 2007-09-21 2008-09-15 半導体装置

Country Status (5)

Country Link
US (1) US8497563B2 (ja)
JP (1) JP5453270B2 (ja)
CN (1) CN101803032B (ja)
DE (1) DE102007045185A1 (ja)
WO (1) WO2009040265A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009028240A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Feldeffekttransistor mit integrierter TJBS-Diode
DE102009028252A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
DE102009046606A1 (de) 2009-11-11 2011-05-12 Robert Bosch Gmbh Schutzelement für elektronische Schaltungen
JP5579548B2 (ja) * 2010-09-08 2014-08-27 新電元工業株式会社 半導体装置、および、その製造方法
DE102011080258A1 (de) * 2011-08-02 2013-02-07 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode
CN103094356B (zh) * 2011-11-04 2015-08-19 上海华虹宏力半导体制造有限公司 功率二极管的器件结构
CN103137711A (zh) * 2011-11-21 2013-06-05 朱江 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法
CN103137710B (zh) * 2011-11-21 2016-08-03 朱江 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103137684A (zh) * 2011-11-21 2013-06-05 朱江 一种具有绝缘层隔离的超结结构半导体晶片及其制备方法
CN103199119B (zh) * 2012-01-06 2017-05-17 盛况 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103199102A (zh) * 2012-01-06 2013-07-10 盛况 一种具有超结结构的肖特基半导体装置及其制备方法
CN103208533B (zh) * 2012-01-13 2017-02-08 朱江 一种肖特基超结半导体装置及其制备方法
CN103208511A (zh) * 2012-01-13 2013-07-17 盛况 一种超结肖特基半导体装置及其制备方法
DE102012201911B4 (de) * 2012-02-09 2022-09-22 Robert Bosch Gmbh Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
CN103378172B (zh) * 2012-04-28 2017-02-08 朱江 一种肖特基半导体装置及其制备方法
CN103378131A (zh) * 2012-04-29 2013-10-30 朱江 一种电荷补偿肖特基半导体装置及其制造方法
CN103378174B (zh) * 2012-04-29 2017-02-15 朱江 一种具有电荷补偿肖特基半导体装置及其制备方法
CN103378176B (zh) * 2012-04-30 2017-10-20 朱江 一种具有电荷补偿肖特基半导体装置及其制造方法
CN103515449B (zh) * 2012-06-14 2017-08-08 朱江 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN103578999A (zh) * 2012-08-01 2014-02-12 上海华虹Nec电子有限公司 一种超级结的制备工艺方法
DE102015118165A1 (de) 2015-10-23 2017-04-27 Infineon Technologies Ag Elektrische baugruppe, umfassend eine halbleiterschaltvorrichtung und eine klemmdiode
CN113193052B (zh) * 2021-04-29 2023-02-14 东莞市佳骏电子科技有限公司 一种大导通电流的碳化硅二极管
CN114883417B (zh) * 2022-07-04 2022-10-18 深圳市威兆半导体股份有限公司 一种具有导通压降自钳位的半导体器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
US6252288B1 (en) * 1999-01-19 2001-06-26 Rockwell Science Center, Llc High power trench-based rectifier with improved reverse breakdown characteristic
JP3860705B2 (ja) 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
JP4547790B2 (ja) * 2000-10-05 2010-09-22 富士電機システムズ株式会社 半導体装置
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
EP1516369A1 (en) * 2002-06-26 2005-03-23 Cambridge Semiconductor Limited Lateral semiconductor device
JP2006100645A (ja) * 2004-09-30 2006-04-13 Furukawa Electric Co Ltd:The ＧａＮ系半導体集積回路
DE102004053760A1 (de) * 2004-11-08 2006-05-11 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004053761A1 (de) * 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
DE102004059640A1 (de) 2004-12-10 2006-06-22 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren zu deren Herstellung
JP5303819B2 (ja) 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
JP4412344B2 (ja) 2007-04-03 2010-02-10 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2009040265A1 (de) 2009-04-02
DE102007045185A1 (de) 2009-04-02
CN101803032B (zh) 2013-03-27
CN101803032A (zh) 2010-08-11
US20100237456A1 (en) 2010-09-23
US8497563B2 (en) 2013-07-30
JP2010539719A (ja) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5453270B2 (ja) 半導体装置
JP4928463B2 (ja) 半導体デバイスおよび半導体デバイスの製造方法
JP5300264B2 (ja) 半導体デバイスおよび半導体デバイスの製造方法
US8445368B2 (en) Semiconductor device and method for manufacturing same
JP5553897B2 (ja) 半導体装置
US9577117B2 (en) Super-junction schottky oxide pin diode having thin P-type layers under the schottky contact
US9263515B2 (en) Super-junction schottky PIN diode
EP4235798A2 (en) Schottky diodes and method of manufacturing the same
US9006858B2 (en) High-voltage trench junction barrier Schottky diode
JP6651390B2 (ja) トレンチｍｏｓバリアショットキーダイオードを備える半導体装置
US9263599B2 (en) Semiconductor system and method for manufacturing same
US9287416B2 (en) Schottky diode
US7709864B2 (en) High-efficiency Schottky rectifier and method of manufacturing same
US20120187521A1 (en) Schottky diode having a substrate p-n diode
JP6649813B2 (ja) トレンチ・ショットキー・バリア・ショットキーダイオードを備える半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5453270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees