JP5450946B2 - 半導体ウェハの両面研磨方法 - Google Patents
半導体ウェハの両面研磨方法 Download PDFInfo
- Publication number
- JP5450946B2 JP5450946B2 JP2007252564A JP2007252564A JP5450946B2 JP 5450946 B2 JP5450946 B2 JP 5450946B2 JP 2007252564 A JP2007252564 A JP 2007252564A JP 2007252564 A JP2007252564 A JP 2007252564A JP 5450946 B2 JP5450946 B2 JP 5450946B2
- Authority
- JP
- Japan
- Prior art keywords
- surface plate
- polishing
- polishing pad
- semiconductor wafer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005498 polishing Methods 0.000 title claims description 158
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000000034 method Methods 0.000 title claims description 13
- 235000012431 wafers Nutrition 0.000 claims description 66
- 230000000052 comparative effect Effects 0.000 description 24
- 238000005259 measurement Methods 0.000 description 19
- 239000002002 slurry Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
研磨工程では両面研磨が行われ、この研磨工程で用いられる両面研磨機は、複数の半導体ウェハを収納するキャリアと、このキャリアを挟む上定盤及び下定盤と、上定盤及び下定盤のそれぞれに設けられる研磨パッドとを備えて構成されている。
そして、両面研磨機では、上定盤及び下定盤が互いに異なる方向に回転し、キャリアは、この間で自転しつつ、上定盤及び下定盤の回転中心を中心に公転するように動作し、上定盤及び下定盤の間に研磨スラリを供給することにより、キャリア内の半導体ウェハは、上定盤側の研磨パッド、下定盤側の研磨パッドによって両面が同時に研磨される。
また、研磨スラリーの分布、流れを制御するために、種々の特殊な溝形状を形成し、研磨効率の向上、研磨スラリーの浪費低減を狙った技術が知られている(例えば、特許文献1、特許文献2参照)。
また、溝のパターンが半導体ウェハ表面に転写することがあり、やはり品質が悪化してしまうという問題がある。
このような課題は、前記特許文献1及び特許文献2に記載の技術においても全く検討されていない。
複数の半導体ウェハを収納するキャリアと、前記キャリアを挟む上定盤及び下定盤と、上定盤及び下定盤のそれぞれに設けられる研磨パッドとを備えた両面研磨機により、前記半導体ウェハの表裏面を同時に研磨加工する半導体ウェハの両面研磨方法であって、
前記上定盤及び下定盤は互いに異なる方向に回転し、前記キャリアは前記上定盤及び下定盤の間で自転しつつ、前記上定盤及び下定盤の回転中心を中心に公転することにより両面研磨が行われ、
前記上定盤側の研磨パッドは、該研磨パッドの回転中心から放射状に延びる複数の溝が形成されたものを用い、
前記上定盤側の研磨パッドは、研磨パッドの半径方向途中位置で円周方向に沿った溝ピッチが異なっており、
前記上定盤側の研磨パッドにおける溝の角度ピッチが変化する境界位置は、前記キャリア内の半導体ウェハのうち、最外周及び最内周に位置する半導体ウェハが跨らない位置であり、
前記下定盤側の研磨パッドは、全く溝が形成されていないものを用いて両面研磨を行うことを特徴とする。
この発明によれば、研磨パッドの溝が常に回転方向に直交する方向から半導体ウェハに当たるため、半導体ウェハを均等に研磨することができ、半導体ウェハの平坦度を向上させることができる上、溝が形成されていることにより、上定盤側への貼り付きも防止できる。
上定盤の内側と外側における溝の当たり度合い、例えば、単位時間当たりに半導体ウェハに溝が当たる回数を、上定盤の内側と外側で略同じにすることができるため、内側と外側で研磨の偏りが生じることを防止でき、研磨後の半導体ウェハの研磨面の平坦度を一層向上できる。
図1には本発明の実施形態に係る両面研磨機1が示され、この両面研磨機1は、上定盤10、下定盤20、インナーギア30、アウターギア40、及び複数のキャリア50を備えて構成され、キャリア50内には、複数の半導体ウェハSが収納されている。
上定盤10は、定盤本体11と、この定盤本体11を下定盤20に対して接近離間させる昇降機構12とを備えて構成される。
昇降機構12は、定盤本体11の略中央に設けられる軸部を有し、図示を略したが、上部に配置される門型フレームに設けられるモータによって、定盤本体11を上下に昇降させる。
インナーギア30は、下定盤20の円板の略中心に、下定盤20と独立して回転するように設けられ、その外周側面には、キャリア50と噛合する歯31が形成されている。
アウターギア40は、下定盤20を囲むリング状体から構成され、リングの内側面には、キャリア50と噛合する歯41が形成されている。
キャリア50は、円板状体から構成され、その外周側面には前記のインナーギア30及びアウターギア40と噛合する歯51が形成され、円板状体内部には、複数の孔52が形成され、この孔52内部に半導体ウェハSが収納される。
■1.第1段階
まず、実施例1として、両面研磨機1の上定盤10側の研磨パッド22を図2に示されるような放射状の溝221、222が形成されたものとし、下定盤20側の研磨パッド21として溝のないものとして、両面研磨機1による研磨を行った。
比較例1としては、図4に示されるように、従来の格子状の溝231、232を有する研磨パッド23を、上定盤10及び下定盤20のそれぞれに貼り付けて両面研磨機1による研磨を行った。尚、上定盤10側の研磨パッド23の格子のピッチは、D1=D2=15mm、下定盤20側の研磨パッド23の格子のピッチは、D1=D2=45mmとした。
両面研磨機1による研磨の終了後、実施例1に係る半導体ウェハと、比較例1に係る半導体ウェハの上定盤10側の研磨面(裏面)の状況をナノトポグラフィ測定装置で測定した。結果を表1、図5、図6に示す。尚、図5はナノトポグラフィー2mm□の測定結果であり、図6はナノトポグラフィー10mm□の測定結果である。
次に、上定盤10側の研磨パッド22と、下定盤20側の研磨パッド21との組合せを変更し、両面研磨機1による研磨を行った後、研磨後の半導体ウェハの裏面(上定盤10側)、表面(下定盤20側)のナノトポグラフィ測定を行った。
実施例2では、上定盤10、下定盤20のそれぞれの研磨パッド22、21に放射状の溝が形成されたものを用いている。この際の下定盤20側の研磨パッド21は、図2におけるθ1=18deg、θ2=9degの研磨パッド、上定盤10側の研磨パッド22は、図2におけるθ1=4deg、θ2=2degの研磨パッドを採用した。
実施例3では、上定盤10側の研磨パッド22は、θ1=4deg、θ2=2degの研磨パッドを採用し、下定盤20側の研磨パッド21は、溝の形成されていないものを採用した。
比較例2では、上定盤10側の研磨パッド23の格子のピッチは、D1=D2=15mm、下定盤20側の研磨パッド23の格子のピッチは、D1=D2=45mmとされた研磨パッドを採用した。研磨パッドの組合せを表2に示す。また、各研磨パッドは、不織布タイプの研磨パッド(使用時間:0分)を用い、研磨スラリーはSiO2(シリカ)スラリーを用い、研磨加工面圧100〜200g/cm2、温度37〜38℃で研磨を行った。
図7から判るように、半導体ウェハの裏面側は、パッドライフが短い初期、すなわち、使用し始めのころから実施例2、実施例3では、良好なナノトポグラフィの測定値が得られ、明らかに比較例2と差があり、放射状の溝を形成した研磨パッド22が従来の研磨パッド23よりも有意であることが確認された。
一方、図8から判るように、格子状の溝を形成した研磨パッド23よりも放射状の溝を形成した研磨パッド22の方が有意であるが、さらに、溝無しパッドを用いるとより半導体ウェハの表面側のナノトポグラフィが良好となることが確認された。これらのことから、上定盤10側には、放射状の溝が形成された研磨パッド22を採用し、下定盤20側には、溝のない研磨パッドを採用することが最もよいということが確認された。
最後に、半導体ウェハの表面側のナノトポグラフィ測定、及び半導体ウェハのSFQR測定を行った。比較例3、比較例4、及び実施例4の研磨パッドの組合せを表3に示す。
比較例3については、半導体ウェハ裏面側(上定盤10側)の研磨パッドの格子のピッチは、D1=D2=15mm、半導体ウェハ表面側(下定盤20側)の研磨パッドの格子のピッチは、D1=D2=45mmのものを採用した。
比較例4については、半導体ウェハ裏面側(上定盤10側)の研磨パッドの格子のピッチは、D1=D2=30mm、半導体ウェハ表面側(下定盤20側)の研磨パッドの格子のピッチは、D1=D2=300mmのものを採用した。
実施例4については、上定盤10側の研磨パッド22は、θ1=4deg、θ2=2degの研磨パッドを採用し、下定盤20側の研磨パッド21は、溝の形成されていないものを採用した。
また、各研磨パッドは、不織布タイプの研磨パッド(使用時間:0分)を用い、研磨スラリーは、SiO2(シリカ)スラリーを用い、研磨加工面圧100〜200g/cm2、温度15℃で研磨を行った。
比較例4と実施例4とを比較すると、半導体ウェハ表面のナノトポグラフィ測定値は大きく差は出ていないが、SFQR値は、実施例4の方が大きく改善されていることが確認された。
従って、上定盤10側の研磨パッドに放射状の溝を形成し、下定盤20側の研磨パッドに溝を形成しないようにすることにより、半導体ウェハの表裏面のナノトポグラフィ測定値が改善される上、半導体ウェハのSFQRも大幅に改善されることが確認された。
Claims (2)
- 複数の半導体ウェハを収納するキャリアと、前記キャリアを挟む上定盤及び下定盤と、前記上定盤及び下定盤のそれぞれに設けられる研磨パッドとを備えた両面研磨機により、前記半導体ウェハの表裏面を同時に研磨加工する半導体ウェハの両面研磨方法であって、
前記上定盤及び下定盤は互いに異なる方向に回転し、前記キャリアは前記上定盤及び下定盤の間で自転しつつ、前記上定盤及び下定盤の回転中心を中心に公転することにより両面研磨が行われ、
前記上定盤側の研磨パッドは、該研磨パッドの回転中心から放射状に延びる複数の溝が形成されたパターンのものを用い、
前記上定盤側の研磨パッドは、研磨パッドの半径方向途中位置で円周方向に沿った溝ピッチが異なっており、
前記上定盤側の研磨パッドにおける溝の角度ピッチが変化する境界位置は、前記キャリア内の半導体ウェハのうち、最外周及び最内周に位置する半導体ウェハが跨らない位置であり、
前記下定盤側の研磨パッドは、全く溝が形成されていないものを用いて両面研磨を行うことを特徴とする半導体ウェハの両面研磨方法。 - 請求項1に記載の半導体ウェハの両面研磨方法において、
前記上定盤側の研磨パッドの溝ピッチは、半径方向内側の溝の角度ピッチに対して、半径方向外側の溝の角度ピッチが1/2であることを特徴とする半導体ウェハの両面研磨方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252564A JP5450946B2 (ja) | 2007-09-27 | 2007-09-27 | 半導体ウェハの両面研磨方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007252564A JP5450946B2 (ja) | 2007-09-27 | 2007-09-27 | 半導体ウェハの両面研磨方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009088027A JP2009088027A (ja) | 2009-04-23 |
JP5450946B2 true JP5450946B2 (ja) | 2014-03-26 |
Family
ID=40661110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007252564A Active JP5450946B2 (ja) | 2007-09-27 | 2007-09-27 | 半導体ウェハの両面研磨方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5450946B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10600634B2 (en) | 2015-12-21 | 2020-03-24 | Globalwafers Co., Ltd. | Semiconductor substrate polishing methods with dynamic control |
US11081359B2 (en) | 2018-09-10 | 2021-08-03 | Globalwafers Co., Ltd. | Methods for polishing semiconductor substrates that adjust for pad-to-pad variance |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61117064A (ja) * | 1984-11-14 | 1986-06-04 | Toshiba Corp | 両面ポリシング装置 |
JPS61270078A (ja) * | 1985-05-27 | 1986-11-29 | Mitsubishi Metal Corp | 研削盤における研削方法 |
JPS6299072A (ja) * | 1985-10-22 | 1987-05-08 | Sumitomo Electric Ind Ltd | 半導体ウエ−ハの加工方法 |
JP3817771B2 (ja) * | 1996-03-26 | 2006-09-06 | 旭硝子株式会社 | 合成石英ガラス基板の研磨方法 |
JP4198693B2 (ja) * | 2004-03-31 | 2008-12-17 | 平司 安井 | 両面研磨方法及び装置 |
-
2007
- 2007-09-27 JP JP2007252564A patent/JP5450946B2/ja active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10600634B2 (en) | 2015-12-21 | 2020-03-24 | Globalwafers Co., Ltd. | Semiconductor substrate polishing methods with dynamic control |
US11081359B2 (en) | 2018-09-10 | 2021-08-03 | Globalwafers Co., Ltd. | Methods for polishing semiconductor substrates that adjust for pad-to-pad variance |
Also Published As
Publication number | Publication date |
---|---|
JP2009088027A (ja) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6312976B2 (ja) | 半導体ウェーハの製造方法 | |
JP3923107B2 (ja) | シリコンウェーハの製造方法およびその装置 | |
JP5301802B2 (ja) | 半導体ウェハの製造方法 | |
JP6027346B2 (ja) | 半導体ウェーハの製造方法 | |
JP2009289925A (ja) | 半導体ウェーハの研削方法、研削用定盤および研削装置 | |
JP2009285768A (ja) | 半導体ウェーハの研削方法および研削装置 | |
TW201351494A (zh) | 晶圓的雙面研磨方法 | |
EP1699075B1 (en) | Method for manufacturing single-side mirror surface wafer | |
JP5450946B2 (ja) | 半導体ウェハの両面研磨方法 | |
JP2002217149A (ja) | ウエーハの研磨装置及び研磨方法 | |
WO2005055301A1 (ja) | シリコンウェーハの製造方法 | |
JP5381304B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP4103808B2 (ja) | ウエーハの研削方法及びウエーハ | |
JP5396616B2 (ja) | シーズニングプレート、半導体研磨装置、研磨パッドのシーズニング方法 | |
KR101125740B1 (ko) | 웨이퍼 연마 장치 | |
JP2017098350A (ja) | ウェーハの製造方法 | |
JP5287982B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
KR100826590B1 (ko) | 화학적 기계적 연마장치 | |
KR100899637B1 (ko) | 웨이퍼 연마장치 | |
JP2001138221A (ja) | 半導体ウエハラッピング用キャリア | |
KR101151000B1 (ko) | 웨이퍼 연마 장치 및 웨이퍼 제조 방법 | |
JP5186296B2 (ja) | ウェーハの研磨方法及び半導体素子の製造方法 | |
JP2006043787A (ja) | 平面研削用セグメント砥石 | |
KR101555518B1 (ko) | 웨이퍼의 가공 장치 및 가공 방법 | |
JP5777383B2 (ja) | 研磨パッド及び該研磨パッドを使用した板状物の研磨方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130702 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5450946 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |