JP5442963B2 - リセット制御装置及びそれを有する製造物、並びにリセット制御システム、セット信号発生方法及び電力管理集積回路 - Google Patents
リセット制御装置及びそれを有する製造物、並びにリセット制御システム、セット信号発生方法及び電力管理集積回路 Download PDFInfo
- Publication number
- JP5442963B2 JP5442963B2 JP2008171033A JP2008171033A JP5442963B2 JP 5442963 B2 JP5442963 B2 JP 5442963B2 JP 2008171033 A JP2008171033 A JP 2008171033A JP 2008171033 A JP2008171033 A JP 2008171033A JP 5442963 B2 JP5442963 B2 JP 5442963B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power
- circuit
- reference value
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 17
- 230000004044 response Effects 0.000 claims description 38
- 230000006870 function Effects 0.000 claims description 5
- 230000000737 periodic effect Effects 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 2
- 238000011105 stabilization Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 22
- 238000001514 detection method Methods 0.000 description 20
- 230000007704 transition Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Description
特に、過渡区間の間、PMCが制御する出力電圧は必要な電圧より低い場合がある。電圧源として出力電圧を使用する機能回路ブロックは低い電圧及び/又は電圧の変動のため、誤作動しうる。このような問題を避けるために機能回路ブロックは過渡区間の間、リセット(reset)状態に置くことができる。
前記第1基準発生回路と前記第2基準発生回路との間に接続されるスイッチと、
前記イネーブル信号を受信し、所定の時間間隔(period of time)後に前記スイッチにスタートアップ信号を出力するスタートアップトリガーをさらに有し、
前記スタートアップ信号を受信し、前記第1基準値に従ってパワー(power)を出力するパワーコンバータをさらに有することを特徴とする。
前記第1基準発生回路は、前記パワーコンバータと統合し一体となっていること。
前記パワーコンバータにより出力された前記パワーの大きさ(magnitude)と前記第2基準値との間の差を出力する第1比較器と、前記差と前記所定の基準値とを比較する第2比較器とをさらに有し、前記セット信号発生回路は、前記差が他の所定の基準値より小さい時、前記セット信号を出力すること。
前記機能回路と前記電力管理回路は、システムオンチップ(system on chip)の形態で形成されること。
前記所定の時間間隔後に前記第1基準信号に従ってパワーを出力する段階をさらに有すること。
前記パワーの大きさ(magnitude)と前記第2基準信号との間の差を判断する段階と、前記差と前記所定の基準値とを比較する段階とをさらに有し、前記セット信号を出力する段階は、前記差が前記所定の基準値より小さい時、前記セット信号を出力すること。
前記パワーコンバータから出力されたパワーは、外部機能回路に供給されること。
前記パワーコンバータの安定化周期をシミュレーションするための手段とを有することを特徴とする。
図1に示すように、スタンドアローン(stand−alone)IC100は、PMC200及び機能回路300を含む。機能回路300は任意に望む機能を遂行する複数の機能回路部(機能回路−1〜機能回路−n)を含む。PMC200は、基準発生回路210、リセット信号発生回路220、及びオンチップ(on−chip)のパワーコンバータ(power converter)230を含む。
図3は、図2のPMCのタイミング図である。
イネーブル(ENABLE)が「ロー」の時、外部パワーが供給されても機能回路300は、リセット状態にあるため、動作しない。
イネーブル(ENABLE)が「ハイ」の時、基準発生回路210は、第1基準電圧(REF1)を発生させ、スタートアップトリガ225は、レベルシフタ224により遅延時間(delay)後に提供される、「ハイ」から「ロー」に遷移するスタートダウン信号(START_DOWN)を発生させる。
ラッチ226は、「ハイ」のロック信号と「ロー」のスタートダウン信号(START_DOWN)を受信した時、リセット(RESET)をキャンセル(cancel)することができる。
即ち、ラッチ226は、機能回路300を動作することを許容することができる。一端、ロック信号(LOCK)が「ロー」になり、スタートダウン信号(START_DOWN)が「ハイ」になると、ラッチ226はリセット信号(RESET)を出力して機能回路300の動作を中断させることができる。
レベルシフタ224はイネーブル信号(ENABLE)が「ロー」の時、「ロー」から「ハイ」にゆっくりと遷移する互いに直列接続された複数のトランジスタを含む。
レベルシフタ224の出力はスタートアップトリガ225に供給される。
上述のように、第1電流経路(A)はスタートアップトリガ225に電流を提供する。他の2つの電流の経路は、抵抗とダイオード接続されたバイポーラトランジスタを通じてアースに接続される。
基準発生回路210の出力である第1基準電圧(REF1)は実質的に温度に依存しない(temperature−independent)。基準発生回路210から出力された第1基準電圧(REF1)は選択回路221及び検出電圧発生回路229に提供される。図4において、選択回路221はインバータを含む。
図4に示したように、増幅器222は演算トランスコンダクタンス増幅器(operational transconductance amplifier:OTA)でありうる。増幅器(OTA)222は一般的に演算増幅器に比べて非常に高いインピーダンスを有する。増幅器(OTA)222は、第1基準電圧(REF1)と増幅器(OTA)222の出力からフィードバックされた信号に応答して第2基準電圧(REF2)を出力する。増幅器(OTA)222の出力段にあるキャパシタ(C)は、第2基準電圧(REF2)がゆっくりと一定の比率で増加する(ramp up)際、ゆっくり充電される。第2基準電圧(REF2)は比較器223に出力される。
ステップ402において、イネーブル信号(ENABLE)はPMC200により受信される。ステップ404において、基準発生回路がイネーブル信号(ENABLE)に応答して動作し、時間遅延、例えば25μs後に電流と第1基準電圧(REF1)を出力する。ステップ406において、イネーブル信号(ENABLE)と電流に応答して、スタートダウン信号(START_DOWN)を発生させる。ステップ408において、第1基準電圧(REF1)に応答して検出基準電圧(Vr)を発生させる。ステップ410において、一旦ステップ406からスタートダウン信号(START_DOWN)が受信されると、第1基準電圧(REF1)に応答してゆっくりと一定の比率で増加する第2基準電圧(REF2)を発生させる。
図6に示したように、スタンドアローンIC600は、PMC700及び機能回路300を含む。PMC700は基準発生回路710、リセット信号発生回路720、及びオンチップ(on−chip)のパワーコンバータ(power converter)730を含む。基準発生回路710は、例えば、バンドギャップ基準(band−gap reference)(BGR)回路であることができ、パワーコンバータ230と分離させることもでき、統合させることもできる。
図7に示したように、リセット信号発生回路720は、選択回路721、増幅器722、第1比較器723、レベルシフタ724、スタートアップトリガ(start−up trigger)725、ラッチ726、第2比較器727、第3比較器728、及びロジックゲート729を含む。ここで、ロジックゲート729はANDゲートである。パワーコンバータ730はパワースイッチ734及び制御器732を含む。
図7に示したブロック図の動作を図8のタイミング図を参照して詳細に説明する。
イネーブル信号(ENABLE)が「ロー」の時、外部のパワーが供給されても機能回路300は動作しない。イネーブル信号(ENABLE)が「ハイ」の時、基準発生回路710は、第1基準電圧(REF1)を発生させ、スタートアップトリガ725は、レベルシフタ724により遅延時間(delay)後に提供される「ハイ」から「ロー」に遷移するスタートダウン信号(START_DOWN)を発生させる。
第1比較器723は、増幅器722の出力である第2基準電圧(REF2)を検出基準電圧(Vr)と比較する。第2基準電圧(REF2)が検出電圧(Vr)に到達すると、第1比較器723は、ロック信号(LOCK)をロジックゲート(ANDゲート)729に出力する。このように、ロック信号(LOCK)は、前述の実施形態でのように発生させることができる。
第2比較器727は、制御電圧(Vc)を第1基準電圧(REF1)から誘導された検出基準電圧(Vb)と比較する。第2比較器727は、比較の結果としてソフトスタートエンド(Soft_Start END)信号(SSE)を出力する。Vc>Vbであるとき、SSEは「ハイ」であり、Vb>Vcであるとき、SSEは「ロー」である。
ラッチ726はまたスタートアップトリガ725の出力信号であるスタートダウン信号(START_DOWN)を受信する。ラッチ226は、ロジックゲート(ANDゲート)729からの出力である「ハイ」の信号と「ロー」のスタートダウン信号(START_DOWN)を受信したとき、リセット(RESET)をキャンセル(cancel)することができる。
即ち、ラッチ726は、機能回路300を動作することを許容することができる。一端、ロジックゲート(ANDゲート)729の出力信号が「ロー」になり、スタートダウン信号(START_DOWN)が「ハイ」になると、ラッチ726はリセット信号(RESET)を出力して機能回路300の動作を中断させることができる。
ステップ802において、イネーブル信号(ENABLE)はPMC700によって受信される。ステップ804において、基準発生回路がイネーブル信号(ENABEL)に応答して動作し、時間遅延、例えば25μs後に電流と第1基準電圧(REF1)を出力する。ステップ806において、イネーブル信号(ENABLE)と電流に応答してスタートダウン信号(STRAT_DOWN)を発生させる。ステップ808において、第1基準電圧(REF1)に応答して検出基準電圧(Vr)を発生させる。ステップ810において、一端ステップ806からスタートダウン信号(START_DOWN)が受信されると、第1基準電圧(REF1)に応答してゆっくりと一定の比率で増加する第2基準電圧(REF2)を発生させる。
図10に示したように、スタンドアローンIC800は、PMC900及び機能回路300を含む。PMC900は、基準発生回路910、リセット信号発生回路920、オン−チップ(on−chip)パワーコンバータ(power converter)930、及びワッチドッグタイマー(watch dog timer)940を含む。基準発生回路910は、例えば、バンドギャップ基準(band−gap reference)(BGR)回路であってもよく、パワーコンバータ930と分離してもよく、統合してもよい。
SoC(System on Chip)1100は、PMU1110と機能回路1120を含む。PMU1110は電源(Vin)からのパワーを出力電圧(Vo)に変換し、出力電圧(Vo)を機能回路1120に供給する。PMU1110は、機能回路1120のイネーブル(enable)を制御して、一端、出力電圧(Vo)が安定すると、機能回路1120をイネーブルさせる。
印刷回路基板(PCB)1200は、PMU1210と複数のチップ1220(Chip 1〜Chip n)を含む。各チップは、一つ以上の機能回路を有する。PMU1210は電源(Vin)からのパワーを出力電圧(Vo)に変換し、出力電圧(Vo)をチップ1220に供給する。PMU1210は、チップ1220のイネーブル(enable)を制御し、一端、出力電圧(Vo)が安定すると、チップ1120をイネーブルさせる。
200、700、900 電力管理回路(PMC)
210、710、910 基準発生回路
220、720、920 リセット信号発生回路
221 選択回路
222 増幅器
223 比較器
224、724 レベルシフタ
225、725 スタートアップトリガ
226、726 ラッチ
229 検出電圧発生回路
230、730、930 パワーコンバータ
237、734 パワースイッチ
238、732 制御器
300、1120 機能回路
720 リセット信号発生回路
721 選択回路
722 増幅器
723 第1比較器
727 第2比較器
728 第3比較器
729 ロジックゲート(ANDゲート)
940 ワッチドッグタイマー
1100 システムオンチップ(SoC)
1110、1210 電力管理部(PMU)
1200 印刷回路基板
1220 チップ
Claims (19)
- 外部電源から受信されたイネーブル信号に応答して第1基準値を出力する第1基準発生回路と、
前記第1基準値を受信し、第2基準値を出力する第2基準発生回路と、
前記第2基準値が所定の基準値を超過する時、セット信号を出力するセット信号発生回路とを有し、
前記第1基準発生回路と前記第2基準発生回路との間に接続されるスイッチと、
前記イネーブル信号を受信し、所定の時間間隔(period of time)後に前記スイッチにスタートアップ信号を出力するスタートアップトリガーをさらに有し、
前記スタートアップ信号を受信し、前記第1基準値に従ってパワー(power)を出力するパワーコンバータをさらに有することを特徴とするリセット制御装置。 - 前記スタートアップトリガーは、前記第1基準発生回路に接続されることを特徴とする請求項1に記載のリセット制御装置。
- 前記第1基準発生回路は、前記パワーコンバータと統合し一体となっていることを特徴とする請求項1に記載のリセット制御装置。
- 前記パワーコンバータにより出力された前記パワーの大きさ(magnitude)と前記第2基準値との間の差を出力する第1比較器と、
前記差と前記所定の基準値とを比較する第2比較器とをさらに有し、
前記セット信号発生回路は、前記差が他の所定の基準値より小さい時、前記セット信号を出力することを特徴とする請求項1に記載のリセット制御装置。 - 機能回路と、
前記機能回路にパワーを供給するように適用された電力管理回路とを有し、
前記電力管理回路は、外部電源から受信されたイネーブル信号に応答して第1基準値を出力する第1基準発生回路と、
前記第1基準値を受信し、第2基準値を出力する第2基準発生回路と、
前記第2基準値が所定の基準値を超過する時、セット信号を出力するセット信号発生回路とを含み、
スタートアップ信号を受信し、前記第1基準値に従ってパワー(power)を出力するパワーコンバータをさらに有することを特徴とするリセット制御システム。 - 前記機能回路と前記電力管理回路は、スタンドアローン(stand−alone)集積回路であることを特徴とする請求項5に記載のリセット制御システム。
- 前記機能回路と前記電力管理回路は、システムオンチップ(system on chip)の形態で形成されることを特徴とする請求項5に記載のリセット制御システム。
- 外部電源から受信されたイネーブル信号に応答して第1基準信号を発生させる段階と、
前記第1基準信号に応答して第2基準信号を発生させる段階と、
前記第2基準信号が所定の基準値を超過する時、セット信号を出力する段階とを有し、
スタートアップ信号を受信し、第1基準値に従ってパワー(power)を出力するパワーコンバータをさらに有することを特徴とするセット信号発生方法。 - 前記第2基準信号を発生させる段階は、所定の時間間隔(period of time)後に発生させることを特徴とする請求項8に記載のセット信号発生方法。
- 前記所定の時間間隔後に前記第1基準信号に従ってパワーを出力する段階をさらに有することを特徴とする請求項9に記載のセット信号発生方法。
- 前記パワーの大きさ(magnitude)と前記第2基準信号との間の差を判断する段階と、
前記差と前記所定の基準値とを比較する段階とをさらに有し、
前記セット信号を出力する段階は、前記差が前記所定の基準値より小さい時、前記セット信号を出力することを特徴とする請求項10に記載のセット信号発生方法。 - データを含む媒体にアクセスできる機械(machine)を含む製造物において、
前記製造物は、前記機械にアクセスした際、前記機械がセット信号を発生する方法を遂行するように構成され、
前記セット信号を発生する方法は、外部電源からイネーブル信号を受信する段階と、
前記イネーブル信号に応答して第1基準信号を発生させる段階と、
前記第1基準信号に応答して第2基準信号を発生させる段階と、
前記第2基準信号が所定の基準値を超過する時、セット信号を出力する段階とを有し、
スタートアップ信号を受信し、第1基準値に従ってパワー(power)を出力するパワーコンバータをさらに有することを特徴とする製造物。 - パワーコンバータと、
処理部と、
前記処理部と操作可能に結合されており、前記処理部が外部電源から受信されたイネーブル信号に応答して第1基準信号を発生させ、前記第1基準信号に応答して第2基準信号を発生させ、前記第2基準信号が所定の基準値を超過する時、セット信号を出力し、前記パワーコンバータが外部電源からパワーを供給するのを許可するようにする演算命令語(operational instructions)を含むメモリ部とを有し、
スタートアップ信号を受信し、第1基準値に従ってパワー(power)を出力するパワーコンバータをさらに有することを特徴とする電力管理集積回路。 - 前記パワーコンバータからパワーを受ける機能回路をさらに有することを特徴とする請求項13に記載の電力管理集積回路。
- 前記パワーコンバータから出力されたパワーは、外部機能回路に供給されることを特徴とする請求項13に記載の電力管理集積回路。
- 外部電源から受信されたイネーブル信号に応答して第1基準値を出力する第1基準発生回路と、
前記第1基準値を受信し、第2基準値を出力する第2基準発生回路と、
前記第2基準値が所定の基準値を超過する時、セット信号を出力するセット信号発生回路と、
前記外部電源からパワーの供給を受けて電源電圧を発生させるパワースイッチと、
同期信号を前記パワースイッチと前記第2基準発生回路とに出力する同期信号発生回路とを有し、
スタートアップ信号を受信し、前記第1基準値に従ってパワー(power)を出力するパワーコンバータをさらに有することを特徴とする電力管理集積回路。 - 外部電源から受信されたイネーブル信号に応答し、
スタートアップ信号を受信し、第1基準値に従ってパワー(power)を出力するパワーコンバータと、
前記イネーブル信号に応答して周期信号(periodic signal)を出力するタイマーと、
前記周期信号に応答してセット信号を出力するセット信号発生回路とを有することを特徴とする電力管理集積回路。 - 電源電圧と前記セット信号を受信する機能回路をさらに有することを特徴とする請求項17に記載の電力管理集積回路。
- 外部電源から受信されたイネーブル信号に応答し、
スタートアップ信号を受信し、第1基準値に従ってパワー(power)を出力するパワーコンバータと、
前記パワーコンバータの安定化周期をシミュレーションするための手段とを有することを特徴とする電力管理集積回路。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070065108A KR100930830B1 (ko) | 2007-06-29 | 2007-06-29 | 전력관리 회로, 이를 포함하는 전력관리 시스템, 및전력관리 방법 |
KR10-2007-0065108 | 2007-06-29 | ||
US12/149,323 | 2008-04-30 | ||
US12/149,323 US8054112B2 (en) | 2007-06-29 | 2008-04-30 | Reset control method and apparatus in power management integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009017551A JP2009017551A (ja) | 2009-01-22 |
JP5442963B2 true JP5442963B2 (ja) | 2014-03-19 |
Family
ID=40159648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008171033A Active JP5442963B2 (ja) | 2007-06-29 | 2008-06-30 | リセット制御装置及びそれを有する製造物、並びにリセット制御システム、セット信号発生方法及び電力管理集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8054112B2 (ja) |
JP (1) | JP5442963B2 (ja) |
KR (1) | KR100930830B1 (ja) |
TW (1) | TWI471719B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7969211B2 (en) * | 2009-04-10 | 2011-06-28 | Himax Technologies Limited | Power detecting device, power supply device using the same and reference voltage generator |
US8415993B1 (en) * | 2011-10-26 | 2013-04-09 | Sand 9, Inc. | Power-on reset circuit and method |
JP5852538B2 (ja) | 2012-09-26 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101969147B1 (ko) * | 2013-06-11 | 2019-04-16 | 에스케이하이닉스 주식회사 | 집적 회로 |
TWI651609B (zh) * | 2017-02-09 | 2019-02-21 | 新唐科技股份有限公司 | 低電壓鎖定電路及其整合參考電壓產生電路之裝置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58217025A (ja) | 1982-06-10 | 1983-12-16 | Nec Corp | 電子システム |
JPS63164709A (ja) | 1986-12-26 | 1988-07-08 | Fujitsu Ltd | 電源リセツト回路 |
JP3801247B2 (ja) * | 1994-12-23 | 2006-07-26 | エスティーマイクロエレクトロニクス,インコーポレイテッド | 電気装置再起動回路 |
JP3650186B2 (ja) | 1995-11-28 | 2005-05-18 | 株式会社ルネサステクノロジ | 半導体装置および比較回路 |
JP3314226B2 (ja) * | 1996-01-05 | 2002-08-12 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH1063356A (ja) | 1996-08-14 | 1998-03-06 | Fuji Electric Co Ltd | 電源制御用集積回路の制御信号出力遮断回路 |
US5917255A (en) | 1998-01-20 | 1999-06-29 | Vlsi Technology, Inc. | Power-on-reset circuit having reduced size charging capacitor |
US6272025B1 (en) * | 1999-10-01 | 2001-08-07 | Online Power Supply, Inc. | Individual for distributed non-saturated magnetic element(s) (referenced herein as NSME) power converters |
US6633187B1 (en) | 2000-11-20 | 2003-10-14 | Sigmatel, Inc. | Method and apparatus for enabling a stand alone integrated circuit |
JP2002312071A (ja) * | 2001-04-10 | 2002-10-25 | Mitsubishi Electric Corp | リセット回路およびリセット方法 |
FR2831352B1 (fr) * | 2001-10-24 | 2004-12-10 | Atmel Nantes Sa | Controleur d'alimentation pour circuit electronique, composant et dispositif correspondant |
JP4140420B2 (ja) * | 2003-03-28 | 2008-08-27 | ミツミ電機株式会社 | 半導体装置及びリセット信号送出方法 |
US6861895B1 (en) * | 2003-06-17 | 2005-03-01 | Xilinx Inc | High voltage regulation circuit to minimize voltage overshoot |
JP2005109659A (ja) * | 2003-09-29 | 2005-04-21 | Toshiba Corp | 半導体集積回路装置 |
US7176750B2 (en) * | 2004-08-23 | 2007-02-13 | Atmel Corporation | Method and apparatus for fast power-on of the band-gap reference |
KR101224919B1 (ko) * | 2006-02-07 | 2013-01-22 | 삼성전자주식회사 | 온도 변화에 따라 고전압 발생 회로의 출력 전압 레벨을조절하는 반도체 메모리 장치 |
-
2007
- 2007-06-29 KR KR1020070065108A patent/KR100930830B1/ko active IP Right Grant
-
2008
- 2008-04-30 US US12/149,323 patent/US8054112B2/en active Active
- 2008-06-27 TW TW97124250A patent/TWI471719B/zh active
- 2008-06-30 JP JP2008171033A patent/JP5442963B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR100930830B1 (ko) | 2009-12-10 |
US8054112B2 (en) | 2011-11-08 |
KR20090001044A (ko) | 2009-01-08 |
JP2009017551A (ja) | 2009-01-22 |
TWI471719B (zh) | 2015-02-01 |
US20090002037A1 (en) | 2009-01-01 |
TW200903238A (en) | 2009-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7952402B2 (en) | Power-up control for very low-power systems | |
TWI385497B (zh) | 啟動電壓模式切換電源供應至偏壓負載之方法 | |
JP5442963B2 (ja) | リセット制御装置及びそれを有する製造物、並びにリセット制御システム、セット信号発生方法及び電力管理集積回路 | |
KR100928594B1 (ko) | 복수의 전력 조정기의 스위칭 주파수들을 동기화하는 장치및 방법 | |
US7688047B2 (en) | Power circuit and method of rising output voltage of power circuit | |
JP2007215317A (ja) | スイッチング電源装置 | |
US10326402B2 (en) | Oscillator circuit with low dropout regulator | |
JP2011114977A (ja) | スイッチング電源の制御回路、電子機器、及びスイッチング電源の制御方法 | |
US20030057931A1 (en) | Ultra low power tracked low voltage reference source | |
JP2010252314A (ja) | 発振回路、周期信号の生成方法およびスイッチング電源 | |
US20200401167A1 (en) | Voltage regulator and bandgap voltage reference with novel start-up circuit and seamless voltage reference switch over for psr enhancement | |
EP3499696B1 (en) | Switching power supply and method for operating a switched-mode power supply | |
KR101108101B1 (ko) | 전원공급장치의 소프트 스타트 회로 | |
JP2008301042A (ja) | 発振回路及び半導体装置 | |
KR20160137803A (ko) | 로우 드롭 아웃 전압 레귤레이터 | |
JPH11238379A (ja) | 電源回路およびクロック信号検出回路 | |
US6094039A (en) | Switching controller chip operable in selected ones of multiple power switch setting modes | |
JPH07295664A (ja) | 集積回路に内部電圧を与えるための回路、およびその方法 | |
US11404963B2 (en) | Electronic circuit with minimized variation in output voltage of DC-DC converter, control system with electronic circuit and method for controlling electronic circuit | |
JP2006135377A (ja) | 半導体装置 | |
US8264266B2 (en) | Clock with regulated duty cycle and frequency | |
US7436730B2 (en) | Method and device for controlling internal power voltage, and semiconductor memory device having the same | |
JP3987681B2 (ja) | 消費電力低減回路 | |
JP3359613B2 (ja) | 電圧検出回路および電圧検出方法 | |
JP2008228461A (ja) | Dc−dcコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131011 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5442963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |