JP5440044B2

JP5440044B2 - 波形表示装置

Info

Publication number: JP5440044B2
Application number: JP2009207231A
Authority: JP
Inventors: 仁志田村
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2009-09-08
Filing date: 2009-09-08
Publication date: 2014-03-12
Anticipated expiration: 2029-09-08
Also published as: JP2011058882A

Description

本発明は、波形表示装置に関し、詳しくは、ロジック信号波形の表示の改善に関するものである。

波形表示装置の一種に、特許文献１に示すように、複数チャネルのアナログ信号波形と複数ビットのロジック信号波形とを、共通の画面上に並列表示するように構成されたものがある。

また、このような波形表示装置では、特許文献２に示すように、たとえば測定目的に応じて設定されるトリガ信号に基づいて測定したアナログ信号の波形データをトリガ信号ごとにメモリに順次格納するヒストリ機能が設けられるとともに、各ヒストリ波形データの注目するパラメータについて演算解析を行い、これら解析したパラメータを時系列的にトレンド表示するヒストリトレンド表示機能を組み込むことも行われている。

特許文献１には、ロジック信号波形の表示を任意に変更できるように操作性の向上を図った波形測定装置の構成が記載されている。

特許文献２には、トリガ信号に基づいて測定したアナログ信号の波形データをトリガ信号ごとにメモリに順次格納するとともに、メモリに格納された波形データの波形解析を行う波形解析装置の構成が記載されている。

特開２００８−１２２２８５号公報特開２００３−３３７１４２号公報

しかし、これら従来の構成によれば、アナログ信号波形に関連したデータ解析機能は充実しているが、ロジック信号波形についてはメモリに格納されたヒストリ波形データに基づいてロジック信号の異常を検出できないという問題がある。

本発明は、このような従来の問題点に着目したものであり、その目的は、メモリに格納されたヒストリ波形データに基づいてロジック信号の異常を検出できる波形表示装置を提供することにある。

このような課題を達成する請求項１の発明は、
複数ビットのロジック信号波形を共通の画面上に並列表示するように構成された波形表示装置において、
前記ロジック信号波形のカーソルで指定される位置におけるデジタル値をヒストリ方向にトレンド表示するトレンド表示処理手段を設けたことを特徴とする。

請求項２の発明は、請求項１記載の波形表示装置において、
前記トレンド表示処理手段は、
トリガ信号の前後における所望時間分のロジック信号をヒストリ波形データとしてトリガ信号ごとに順次格納するヒストリメモリと、
このヒストリメモリから読み出されて表示部に表示されるロジック信号のヒストリ波形データ画面にカーソルの対象となるロジック信号のビットを指定するとともに、時間軸上の任意の注目位置にカーソルを設定するカーソル設定部と、
このカーソル設定部で設定されたカーソルの位置におけるデジタル値を演算するデータ値演算部と、
このデータ値演算部で演算されたデジタル値をヒストリ方向に沿ってトレンド表示するための表示画面を生成するトレンド表示生成部、
を含むことを特徴とする。

請求項３の発明は、請求項１または請求項２記載の波形表示装置において、
前記カーソルが複数本設定されることを特徴とする。

請求項４の発明は、請求項１から請求項３のいずれかに記載の波形表示装置において、
前記複数ビットのロジック信号波形と前記トレンド表示生成部で生成される表示画面が共通の画面に表示されることを特徴とする。

請求項５の発明は、請求項１から請求項３のいずれかに記載の波形表示装置において、
前記トレンド表示生成部で生成される表示画面で所望のヒストリ点を選択することにより対応するヒストリ波形データ画面が表示されることを特徴とする。

これらにより、メモリに格納されたヒストリ波形データに基づいてロジック信号の異常を検出できる。

本発明の一実施例を示すブロック図である。図１の動作の流れを説明するフローチャートである。ロジック信号のヒストリ波形データの説明図である。ロジック信号のヒストリトレンド表示の説明図である。ロジック信号のヒストリ波形データの他の説明図である。

以下、本発明について、図面を用いて説明する。図１は、本発明の一実施例を示すブロック図である。図１において、複数ｎビットのロジック信号は、それぞれ対応した入力端子１１〜１ｎに入力され、それぞれのビットに対応したデータサンプラ２１〜２ｎを介してヒストリメモリ３に入力されるとともに、トリガ制御回路４にも入力される。

トリガ制御回路４には、トリガ条件として各ビットのロジック信号についてそれぞれのレベルが設定され、これらの組み合わせが成立した時点でトリガ信号が生成されてメモリ制御回路５に出力される。

メモリ制御回路５は、トリガ制御回路４から入力されるトリガ信号に基づき、トリガ信号の前後における所望時間分のロジック信号をヒストリ波形データとして、ヒストリメモリ３にトリガ信号ごとに順次格納する。

解析表示処理部６は、カーソル設定部６１、データ値算出部６２、トレンド表示生成部６３などで構成されている。

解析表示処理部６において、カーソル設定部６１は、ヒストリメモリ３から読み出されて表示部７に表示されるロジック信号のヒストリ波形データ画面にカーソルの対象となるロジック信号のビットを指定するとともに、時間軸上の任意の注目位置に少なくとも１本のカーソルを設定する。このカーソル設定部６１によるカーソル設定位置は、ヒストリメモリ３にトリガ信号ごとに順次格納されている複数のヒストリ波形データ画面の全てに反映される。

データ値演算部６２は、ヒストリメモリ３にトリガ信号ごとに順次格納されている複数のヒストリ波形データ画面の全てについて、カーソル設定部６１で設定されたカーソルの位置におけるデジタル値を演算する。

トレンド表示生成部６３は、データ値演算部６２で演算されたカーソル設定部６１で設定されたカーソルの位置におけるデジタル値を、表示部７にヒストリ方向に沿ってトレンド表示するための表示画面を生成する。

図２は、図１の構成でヒストリトレンド表示を行うまでの動作の流れを説明するフローチャートである。

はじめに、ヒストリメモリ３に、トリガ制御回路４およびメモリ制御回路５の制御にしたがって、データサンプラ２１〜２ｎを介して、トリガ信号の前後における所望時間分のロジック信号を図３に示すようなヒストリ波形データとして、ヒストリメモリ３にトリガ信号ごとに順次格納する（ステップＳ１）。

図３の例では、４ビット（Ｂｉｔ０〜Ｂｉｔ３）のロジック信号をヒストリ０からヒストリ９９まで１００個格納する例を示している。

続いて、解析表示処理部６のカーソル設定部６１は、図３のヒストリ波形データ画面にカーソルの対象となるロジック信号のビットを指定するとともに、時間軸上の任意の注目位置に少なくとも１本のカーソルを設定する（ステップＳ２）。

図３の例では、ロジック信号のＢｉｔ０〜Ｂｉｔ３からなる４ビットをカーソルの対象として指定するとともに、カーソルの時間軸を０Ｄｉｖポジションに設定している。

次に、データ値演算部６２は、ヒストリメモリ３にトリガ信号ごとに順次格納されている複数のヒストリ波形データ画面の全てについて、カーソル設定部６１で設定されたカーソルの位置におけるデジタル値を演算する（ステップＳ３）。

図３の場合、０Ｄｉｖポジションにおける４ビット分のデジタル値になることから０ｘ０〜０ｘＦのいずれかの値になり、図３の例では０ｘ７になっている。これを全ヒストリ波形データ画面に対して行うので、１００個のデジタル値が得られる。

そして、トレンド表示生成部６３は、ステップＳ３においてデータ値演算部６２で演算されたカーソル設定部６１で設定されたカーソルの位置におけるデジタル値を、表示部７に図４に示すようにヒストリ方向に沿ってトレンド表示するための表示画面を生成する（ステップＳ４）。

図４の例では、全ヒストリ波形データ画面の１００個のデジタル値をヒストリの順番に画面の左から右に向かってプロットし、直線でつないで表示している。

図４に示すようなヒストリトレンド表示を行うことにより、カーソルで指定された位置における全ヒストリ波形データ画面のデジタル値の変遷を時系列的なトレンドとして全体的に把握することができ、デジタル値の変化点やデジタル値の異常値などの発見が容易に行える。

また、図４に示すようなヒストリトレンド表示を行うことにより、デジタル値をヒストリ方向に沿ってサーチすることもできる。たとえば、デジタル値が０ｘ３であるヒストリを検索して表示させたり、０ｘ７以外のヒストリを表示させることなどが行える。

また、図５に示すようにカーソルを複数個設定することにより、複数個のデジタル値によるヒストリ方向のサーチ機能も実現できる。なお、図５の例では、カーソルのポジション１のデジタル値は０ｘ７、ポジション２のデジタル値は０ｘ２になっている。

また、このようなヒストリトレンド表示を行うことにより、デジタル値のヒストリ分布について統計演算処理を行い、最大値、最小値、最頻出値、度数分布などを表示することもできる。

また、たとえば検査工程において、デジタル値の異常を検出でき、ヒストリ波形データ画面枚数が十分に多ければデジタル値異常の割合を算出することもできる。

また、複数ビットのロジック信号波形と図４に示すトレンド表示画面を共通の画面に表示することにより、異常を検出した場合の両者の対応関係を直感的に把握できる。

さらに、図４に示す表示トレンド表示画面で所望のヒストリ点を選択することにより対応するヒストリ波形データ画面が表示されるように構成することにより、異常が発生した場合の原因をロジック信号のビットの状態から解析できる。

以上説明したように、本発明によれば、メモリに格納されたヒストリ波形データに基づいてロジック信号の異常を検出できる波形表示装置を実現でき、たとえばデジタルオシロスコープなどに好適である。

１１〜１ｎ入力端子
２１〜２ｎデータサンプラ
３ヒストリメモリ
４トリガ制御回路
５メモリ制御回路
６解析表示処理部
６１カーソル設定部
６２データ値算出部
６３トレンド表示生成部
７表示部

Claims

複数ビットのロジック信号波形を共通の画面上に並列表示するように構成された波形表示装置において、
前記ロジック信号波形のカーソルで指定される位置におけるデジタル値をヒストリ方向にトレンド表示するトレンド表示処理手段を設けたことを特徴とする波形表示装置。
前記トレンド表示処理手段は、
トリガ信号の前後における所望時間分のロジック信号をヒストリ波形データとしてトリガ信号ごとに順次格納するヒストリメモリと、
このヒストリメモリから読み出されて表示部に表示されるロジック信号のヒストリ波形データ画面にカーソルの対象となるロジック信号のビットを指定するとともに、時間軸上の任意の注目位置にカーソルを設定するカーソル設定部と、
このカーソル設定部で設定されたカーソルの位置におけるデジタル値を演算するデータ値演算部と、
このデータ値演算部で演算されたデジタル値をヒストリ方向に沿ってトレンド表示するための表示画面を生成するトレンド表示生成部、
を含むことを特徴とする請求項１記載の波形表示装置。
前記カーソルが複数本設定されることを特徴とする請求項１または請求項２記載の波形表示装置。
前記複数ビットのロジック信号波形と前記トレンド表示生成部で生成される表示画面が共通の画面に表示されることを特徴とする請求項１から請求項３のいずれかに記載の波形表示装置。
前記トレンド表示生成部で生成される表示画面で所望のヒストリ点を選択することにより対応するヒストリ波形データ画面が表示されることを特徴とする請求項１から請求項３のいずれかに記載の波形表示装置。