JP5437655B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP5437655B2 JP5437655B2 JP2009026508A JP2009026508A JP5437655B2 JP 5437655 B2 JP5437655 B2 JP 5437655B2 JP 2009026508 A JP2009026508 A JP 2009026508A JP 2009026508 A JP2009026508 A JP 2009026508A JP 5437655 B2 JP5437655 B2 JP 5437655B2
- Authority
- JP
- Japan
- Prior art keywords
- furnace
- semiconductor device
- manufacturing
- boat
- kitai
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 23
- 229910052782 aluminium Inorganic materials 0.000 claims description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 19
- 239000001257 hydrogen Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- 238000005245 sintering Methods 0.000 claims description 16
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 4
- 235000012489 doughnuts Nutrition 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000012321 sodium triacetoxyborohydride Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置のアルミヒロックを抑制する製造方法、半導体装置、および半導体製造装置に関する。 The present invention relates to a manufacturing method, a semiconductor device, and a semiconductor manufacturing apparatus that suppress aluminum hillocks in a semiconductor device.
従来、半導体集積回路装置の配線材料として純アルミニウム又はアルミニウムに僅かのシリコンを含ませたＡｌ−Ｓｉ合金が広く用いられている。半導体集積回路装置の微細化に伴い、このようなアルミニウム系金属からなる配線も微細にパターン化されるようになっている。その際、微細化された配線においては、熱サイクルが加わると横方向のアルミヒロックが発生しやすくなり、このヒロックの発生によって相隣接する配線間で電気的ショートが発生し、場合によっては重大なデバイス特性不良となり得る。 Conventionally, pure aluminum or an Al—Si alloy containing a small amount of silicon in aluminum has been widely used as a wiring material for semiconductor integrated circuit devices. With the miniaturization of semiconductor integrated circuit devices, wirings made of such aluminum-based metals are also finely patterned. At that time, in the miniaturized wiring, when a thermal cycle is applied, lateral aluminum hillocks are likely to occur, and this hillock causes an electrical short between adjacent wirings, which may be serious in some cases. Device characteristics can be poor.
図３に従来の条件で処理したときに発生したヒロックのＳＥＭ像を示す。アルミ系金属１３の表面に保護膜１７を被覆した後に従来の水素シンター処理を行ったものであるが、アルミ系金属１３の側壁にヒロック１６が成長しているのが確認できる。これがさらに成長すると配線間スペースを埋めで相隣接する配線とショートするのである。
FIG. 3 shows an SEM image of hillocks generated when processed under conventional conditions. A conventional hydrogen sintering process is performed after the
アルミニウム系配線をもつ半導体装置のアルミヒロックを抑制する方法として、配線全面にＴｉＮやＴｉＷなどの金属膜をキャップメタル層として形成する方法や金属配線形成後の熱処理を低温化するなどの方法が報告されている。（例えば、特許文献１を参照のこと。） Reported methods for suppressing aluminum hillocks in semiconductor devices with aluminum wiring include forming a metal film such as TiN or TiW over the entire wiring surface as a cap metal layer and reducing the temperature of heat treatment after forming the metal wiring. Has been. (For example, see Patent Document 1)
しかしながら、配線全面にＴｉＮやＴｉＷなどのメタル膜をキャップメタル層として形成する方法では、配線形成後にキャップメタル層をスパッタリング法で堆積し、その後、エッチバックするという方法であるため、追加される工程が長いうえに下地段差部にキャップメタル層が残ったりする不具合もある。また、メタル配線形成後の熱処理を低温化する方法でも完全にはヒロックを抑制することはできない。 However, in the method of forming a metal film such as TiN or TiW as the cap metal layer on the entire surface of the wiring, the cap metal layer is deposited by sputtering after the wiring is formed, and then etched back. In addition, there is a problem that the cap metal layer remains in the base step portion. Further, hillocks cannot be completely suppressed even by a method of lowering the heat treatment after forming the metal wiring.
本発明は、このような課題に鑑みてなされたものであって、その目的は、簡便な方法でヒロックを防止する方法を提供することにある。 This invention is made | formed in view of such a subject, The objective is to provide the method of preventing a hillock by a simple method.
上記課題を解決するために、本発明に係る半導体装置のヒロックを抑制した製造方法においては、以下のような手段を用いた。 In order to solve the above-described problems, the following means are used in the manufacturing method of the present invention in which hillocks of the semiconductor device are suppressed.
アルミニウム系配線形成後のバッチ式水素シンター処理時において、隣接する配線間の上面及び側面に発生するヒロックを抑制する事を可能とする。具体的には、水素シンター処理（炉体処理時）のウェハを炉内へ導入する際（ウェハロード時）と処理後炉内からウェハを搬出する際（ウェハアンロード時）に、処理装置内に積極的に大気の巻き込みを行う事とした。また、ウェハアンロード時のウェハ搬出スピードを遅くするという手段をとる。 It is possible to suppress hillocks generated on the upper surface and the side surface between adjacent wirings during the batch hydrogen sintering process after forming the aluminum wiring. Specifically, when a wafer for hydrogen sintering (furnace body processing) is introduced into the furnace (at the time of wafer loading) and when a wafer is unloaded from the furnace after processing (at the time of wafer unloading), It was decided to actively involve the atmosphere. Further, a means for slowing the wafer carry-out speed at the time of wafer unloading is taken.
また、クリーンな大気を炉内に巻き込むために炉体の下部周辺にドーナツリング状の大気供給口を有する半導体製造装置を用いて上記のヒロック抑制方法を実施した。 Further, the above hillock suppression method was implemented using a semiconductor manufacturing apparatus having a donut ring-shaped air supply port around the lower part of the furnace body in order to entrain clean air in the furnace.
上記説明した半導体装置のヒロックを抑制した製造方法を用いることにより、配線の上面および側面でのヒロックを抑制することができ、アルミ配線から横方向に成長したヒロックによる配線間ショートが無くなり、収率良く半導体装置を製造できる。また、ヒロックの成長した配線は、半導体装置の初期の電気特性測定においては合格であったとしても信頼性は低く、長年の使用により配線間ショートに至ることもある。上記手段を用いることで信頼性の高い半導体装置を製造することが可能になる。 By using the manufacturing method that suppresses hillocks of the semiconductor device described above, hillocks on the top and side surfaces of the wiring can be suppressed, and there is no short circuit between wiring due to hillocks grown laterally from the aluminum wiring, yield. A semiconductor device can be manufactured well. Moreover, even if the wiring in which the hillock has grown passes the initial electrical characteristic measurement of the semiconductor device, the reliability is low, and the wiring may be short-circuited by long-term use. By using the above means, a highly reliable semiconductor device can be manufactured.
以下、本発明の第１の実施形態を表１の水素シンター処理のプロセスレシピに基づいて説明する。 Hereinafter, the first embodiment of the present invention will be described based on the process recipe of the hydrogen sintering process shown in Table 1.
水素シンター処理は例えば、縦型拡散炉のような半導体製造装置を用いて、表１のようなレシピで処理される。本レシピはStep＃欄に示されるＳＴＥＰ０からＳＴＥＰ１２で構成される。ＳＴＥＰ１のStep NameであるＳＴＡＢＹは装置がスタンバイ状態、ＳＴＥＰ２のＷＦ＿ＬＤはウェハのボートへの移載、ＳＴＥＰ３のＴ＿ＷＡＩＴは保持を示している。
For example, the hydrogen sintering process is performed using a semiconductor manufacturing apparatus such as a vertical diffusion furnace according to the recipe shown in Table 1. This recipe is composed of STEP0 to STEP12 shown in the Step # column. STABY which is the Step Name of STEP 1 indicates that the apparatus is in a standby state, WF_LD of
ここまでのＳＴＥＰでは炉内温度は４３０℃で、炉内には毎分１０Ｌの窒素が流れている。ＳＴＥＰ４のＬＯＡＤは炉体の炉口を開け、ウェハを搭載したボートを入炉させるステップである。通常、このステップでは窒素を流した状態であるが、本発明においては窒素を流さずに入炉させることにしている。次のＳＴＥＰ５のＷＡＩＴはウェハボートの入炉が完了した後に炉口を開口したまま保持するステップである。ＳＴＥＰ５も通常の水素シンタープロセスには含まれないステップである。ＳＴＥＰ４およびＳＴＥＰ５により炉内への大気の巻き込みが起こり、配線材料であるアルミニウム表面及び側壁に大気中の酸素が反応してアルミ表面及び側壁にアルミナが形成される。この表面のアルミナがヒロックの成長を抑制することになる。
In STEP so far, the furnace temperature is 430 ° C., and 10 L of nitrogen flows in the furnace every minute. The LOAD in STEP 4 is a step in which the furnace port of the furnace body is opened and the boat on which the wafer is mounted is entered. Usually, in this step, nitrogen is flowed, but in the present invention, the furnace is entered without flowing nitrogen. The
ＳＴＥＰ６のＳＴＡＢにて炉口を閉めて再度窒素を炉内に流し、続くＳＴＥＰ７のＰＲＯＣＥＳＳで窒素に水素を添加してシンター処理を行う。ＳＴＥＰ８のＮ２ＰＵＲＧＥは窒素のみを流してシンター処理に使用した水素を排出するステップである。ＳＴＥＰ９のＵＮＬＯＡＤは炉口を開口してボートを炉外へ搬出するステップである。従来技術では本ステップで窒素ガスを流すが、本発明においてはガスを流さないこととしている。さらにボートの搬出速度も従来に比べ極めて遅く、従来の半分以下である４０ｍｍ／ｍｉｎにて搬出する。ＳＴＥＰ１０のＣＯＯＬにて炉外のウェハおよびボートは冷却され、ＳＴＥＰ１１のＷＦ＿ＵＬＤにてウェハボートから搬送キャリアへウェハを移載する。そして、ＳＴＥＰ１２のＥＮＤにて終了となる。
At the
要点を絞って説明すると、通常の水素シンター処理プログラムと異なるステップはＳＴＥＰ４，５，９であって、いずれも大気の炉内への巻き込みを促進し、アルミ配線の表面にアルミナを形成する。図１は水素シンター処理後のアルミ配線の断面を示した図である。図１(a)は半導体基板１１上の絶縁膜１２の上にアルミニウム配線が形成されたもので、その配線はアルミ系金属１３配線の上面にＴｉＮなどの反射防止膜１４が予め積層されているためアルミ配線の側壁のみが酸化されアルミナ膜１５となっている。図１(b)のように反射防止膜の無い構造ではアルミ系金属１３の側面および上面が酸化されてアルミナ膜１５が形成されている。アルミ系金属は酸化しやすいため従来の水素シンター処理の場合でも表面に７ｎｍ程度のアルミナ膜が形成されるが、本発明の水素シンター処理プログラムを用いると膜厚が１１ｎｍ以上のアルミナ膜が形成される。
To explain the point in detail, the steps different from the normal hydrogen sintering program are
表１に示した水素シンター処理プログラムは一例であるが、様々に条件を設定したときのヒロックの発生状況を表２に示す。 The hydrogen sintering program shown in Table 1 is an example, but Table 2 shows the occurrence of hillocks when various conditions are set.
ここで計測したヒロックは、半導体チップ７５個中に存在した0.1um以上の大きさのヒロックである。表２より、従来条件ではヒロックが９８個もあったが、ＳＴＥＰ４の窒素流量を０Ｌ（ゼロリットル）にして、その後の保持時間を５分としただけでも相当の効果があることが理解できる。（新条件２参照）。因みに、表１に示した水素シンター処理プログラム条件（新条件５）であれば、ヒロック数はゼロとなる。 The hillock measured here is a hillock having a size of 0.1 μm or more present in 75 semiconductor chips. From Table 2, it can be understood that there are 98 hillocks under the conventional conditions, but it is possible to obtain a considerable effect only by setting the nitrogen flow rate of STEP 4 to 0 L (zero liter) and the subsequent holding time to 5 minutes. (See New Condition 2). Incidentally, the hillock number is zero under the hydrogen sintering process program conditions (new condition 5) shown in Table 1.
水素シンター処理を行う半導体製造装置は、例えば図２に示すような縦型拡散炉構造である。炉体１の上部に水素や窒素を導入するプロセスガス供給口２があり、炉体１の下にはウェハ４を搭載したウェハボート３があり、炉体下端の炉口から出入りする。本発明の半導体製造装置では従来装置には無い新たな機能を有している。本実施形態の水素シンター処理プロセスレシピには大気を炉内に巻き込むステップを有するが、炉内へ取り込まれる大気がクリーンな状態でないと炉内およびウェハが汚染されてしまうので、この半導体製造装置においては大気がクリーン、すなわち高純度でパーティクルが極めて少ない大気を供給することができる構造になっている。図示していないが拡散炉本体下部にクリーンな窒素と酸素を混合する混合器を設け、炉口周辺には炉口をドーナツリング状に囲む大気供給口５が備わっている。混合器と大気供給口５は配管で連結され、混合器内で作られた大気を大気供給口へ導き吹き出すようにしている。なお、大気混合器の設置場所は炉体下部に限定されることはない。また、１台の混合器から複数の拡散炉へ供給するという形態でも構わない。
A semiconductor manufacturing apparatus that performs a hydrogen sintering process has a vertical diffusion furnace structure as shown in FIG. 2, for example. A process
以上、説明した製造装置構造とすることにより、クリーンな大気が炉内へ取り込まれパーティクルが無く、高純度なアルミナ膜が形成され、その結果、ヒロックの成長が抑制された半導体装置を高収率で製造することができる。 With the manufacturing apparatus structure described above, a clean atmosphere is taken into the furnace, particles are not formed, a high-purity alumina film is formed, and as a result, a semiconductor device in which the growth of hillocks is suppressed has a high yield. Can be manufactured.
１ 炉体
２ プロセスガス供給口
３ ボート
４ ウェハ
５ 大気供給口
６ 大気巻き込みを示す矢印
１１ 半導体基板
１２ 絶縁膜
１３ アルミ系金属
１４ 反射防止膜
１５ アルミナ膜
１６ ヒロック
１７ 保護膜
DESCRIPTION OF SYMBOLS 1
Claims (4)
縦型炉の周囲の大気を巻き込みながら半導体装置が形成されるウェハを搭載したボートを前記縦型炉に入炉させるステップと、
前記入炉が完了した後に炉口を開口したまま保持し、前記大気を巻き込みながら露出しているアルミニウム表面にアルミナを形成するステップと、
前記炉口を閉め、窒素を炉内に流してから水素を添加し、シンター処理するステップと、
前記シンター処理の終了後に窒素で前記水素を排出するステップと、
前記炉口を開口して、前記大気を巻き込みながら前記ボートを炉外へ搬出するとともに前記大気により前記露出したアルミニウム表面にさらにアルミナを形成するステップと、
を有する半導体装置の製造方法。 A method of manufacturing a semiconductor device having aluminum wiring on a semiconductor substrate,
A step of Iriro boat equipped with a wafer vertical furnace semiconductor device reluctant Na entrainment of air surrounding is formed in the vertical furnace,
Forming an alumina on the aluminum surface of the Iriro is kept opened the furnace opening after completing, they are exposed while before entrainment care Kitai,
A step of closing the furnace opening, by adding hydrogen from flowing nitrogen into the furnace and sintering treatment,
Exhausting the hydrogen with nitrogen after completion of the sintering process ;
A step of further forming an alumina to the exposed aluminum surface by pre Kitai air with open the furnace opening, unloading the boat reluctant before Na entrainment gas Kitai out of the furnace,
A method for manufacturing a semiconductor device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009026508A JP5437655B2 (en) | 2009-02-06 | 2009-02-06 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009026508A JP5437655B2 (en) | 2009-02-06 | 2009-02-06 | Manufacturing method of semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010182957A JP2010182957A (en) | 2010-08-19 |
| JP2010182957A5 JP2010182957A5 (en) | 2012-01-26 |
| JP5437655B2 true JP5437655B2 (en) | 2014-03-12 |
Family
ID=42764268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009026508A Active JP5437655B2 (en) | 2009-02-06 | 2009-02-06 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5437655B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6480044A (en) * | 1987-09-21 | 1989-03-24 | Sharp Kk | Semiconductor device |
| JPH03153038A (en) * | 1989-11-10 | 1991-07-01 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH047834A (en) * | 1990-04-25 | 1992-01-13 | Dainippon Screen Mfg Co Ltd | Heat treatment device for substrate |
| JPH0444326A (en) * | 1990-06-12 | 1992-02-14 | Seiko Epson Corp | Manufacture of semiconductor device |
| JP2726354B2 (en) * | 1992-02-27 | 1998-03-11 | 大日本スクリーン製造株式会社 | Substrate heat treatment equipment |
| JPH11288893A (en) * | 1998-04-03 | 1999-10-19 | Nec Corp | Semiconductor manufacturing apparatus and manufacture of semiconductor device |
| JP3211888B2 (en) * | 1998-12-07 | 2001-09-25 | 日本電気株式会社 | Method for manufacturing semiconductor integrated circuit device |
-
2009
- 2009-02-06 JP JP2009026508A patent/JP5437655B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010182957A (en) | 2010-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6262333B2 (en) | Substrate processing apparatus, semiconductor device manufacturing method, and program | |
| JP2010080949A (en) | Copper film annealing method, annealed copper film, and device having copper wiring | |
| JP3727115B2 (en) | Manufacturing method of sputtering target | |
| CN102168314B (en) | Internal gettering process of Czochralski silicon wafer | |
| CN106920760A (en) | The manufacture method of lining processor and semiconductor devices | |
| US20130180945A1 (en) | Method of processing a contact pad | |
| JP2005330591A (en) | Sputtering target | |
| JP5437655B2 (en) | Manufacturing method of semiconductor device | |
| TW200809016A (en) | Silicon wafer | |
| CN109904058B (en) | Method for reducing front edge damage of silicon polished wafer | |
| JP5463794B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008159811A (en) | Method for manufacturing soi wafer, and soi wafer | |
| JP2015203148A (en) | Copper alloy material, ceramic wiring board and production method of ceramic wiring board | |
| JPH1060633A (en) | Sputtering target and semiconductor element as well their production | |
| JP6058523B2 (en) | Soldering method and soldering apparatus | |
| CN107910253B (en) | Polyimide and passivation layer mask combination method | |
| CN102723272B (en) | Method for manufacturing semiconductor | |
| JP2007180416A (en) | Method of manufacturing soi wafer | |
| JP2008227060A (en) | Method of manufacturing annealed wafer | |
| JPH025521A (en) | Manufacture of semiconductor device | |
| TWI771776B (en) | Pretreatment method of heat treat furnace, heat treat furnace and wafer manufacturing method | |
| JP5530856B2 (en) | Wafer heat treatment method, silicon wafer production method, and heat treatment apparatus | |
| KR100399907B1 (en) | Method for forming oxide layer of semiconductor device | |
| JP2006028642A (en) | Internal wiring of semiconductor device | |
| JP4555797B2 (en) | Semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5437655 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |